JP2009272486A - 配線回路基板の製造方法 - Google Patents

配線回路基板の製造方法 Download PDF

Info

Publication number
JP2009272486A
JP2009272486A JP2008122363A JP2008122363A JP2009272486A JP 2009272486 A JP2009272486 A JP 2009272486A JP 2008122363 A JP2008122363 A JP 2008122363A JP 2008122363 A JP2008122363 A JP 2008122363A JP 2009272486 A JP2009272486 A JP 2009272486A
Authority
JP
Japan
Prior art keywords
insulating layer
circuit board
printed circuit
catalyst
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008122363A
Other languages
English (en)
Other versions
JP5096223B2 (ja
Inventor
Shigenori Morita
成紀 森田
Takashi Oda
高司 小田
Naoko Yoshida
直子 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008122363A priority Critical patent/JP5096223B2/ja
Priority to US12/425,792 priority patent/US20090280239A1/en
Priority to TW098113917A priority patent/TW201008418A/zh
Priority to EP09251262A priority patent/EP2117286A1/en
Priority to KR1020090039702A priority patent/KR20090117634A/ko
Priority to CN2009101404270A priority patent/CN101577232B/zh
Publication of JP2009272486A publication Critical patent/JP2009272486A/ja
Application granted granted Critical
Publication of JP5096223B2 publication Critical patent/JP5096223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0709Catalytic ink or adhesive for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】低コストで微細な導体パターンを形成することが可能な配線回路基板の製造方法を提供する。
【解決手段】まず、母型1の凹凸部1aの表面に、後の工程で無電解めっきを行うための触媒2を付着させる。次に、樹脂材料からなる絶縁層3を用意する。そして、絶縁層3を加熱して軟化させるとともに、絶縁層3の一面に母型1の凹凸部1aを押し当てる。これにより、絶縁層3に母型1の凹凸部1aの形状に応じた溝部R2が形成されるとともに、溝部R2の底面および側面に触媒2が転写される。次に、絶縁層3に無電解めっきを行う。この場合、触媒2が存在する絶縁層3の部分において、還元反応により金属が析出する。それにより、絶縁層3の溝部R2内に導体パターン4が形成される。
【選択図】図2

Description

本発明は、配線回路基板の製造方法に関する。
近年、電子機器の小型化、軽量化および多機能化に伴い、配線回路基板の導体パターンの微細化が要求されている。導体パターンの形成方法としては、例えばセミアディティブ法がある(例えば特許文献1参照)。
図4は、セミアディティブ法を用いた配線回路基板の製造方法の一例を示す模式的工程断面図である。
図4(a)に示すように、まず、絶縁層31上に導電性薄膜32を形成する。次に、図4(b)に示すように、導電性薄膜32上にフォトレジスト33を形成する。そして、図4(c)に示すように、フォトレジスト33を所定のパターンで露光し、その後、現像する。これにより、後工程で形成すべき導体パターンと逆のパターンのフォトレジスト33が形成される。
次に、図4(d)に示すように、露出した導電性薄膜32の部分に電解めっきにより例えば銅からなる導体層34を形成する。次に、図4(e)に示すように、フォトレジスト33をエッチングまたは剥離によって除去する。最後に、図4(f)に示すように、露出した導電性薄膜32の部分をエッチングにより除去する。これにより、導電性薄膜32および導体層34からなる導体パターン35が形成される。
特開2006−156882号公報
上記のセミアディティブ法を用いた場合、微細な導体パターン35を精度良く形成することができる。しかしながら、製造工程が複雑であり、製造コストが高くなる。
本発明の目的は、低コストで微細な導体パターンを形成することが可能な配線回路基板の製造方法を提供することである。
(1)本発明に係る配線回路基板の製造方法は、配線パターンを有する配線回路基板の製造方法であって、配線パターンに対応する形状の凸部を有する母型を準備する工程と、母型の凸部にめっきのための触媒を付着させる工程と、絶縁層に母型の凸部を押し当てて絶縁層に凹部を形成するとともに母型の凸部に付着する触媒を絶縁層に形成された凹部内に転写する工程と、めっき法により絶縁層に形成された凹部内に金属を析出させる工程とを備えたものである。
この配線回路基板の製造方法においては、母型の凸部が絶縁層に押し当てられることにより、絶縁層に凹部が形成されるとともに母型の凸部に付着する触媒が絶縁層の凹部内に転写される。そして、めっき法により、触媒が転写された絶縁層の凹部において金属が析出し、配線パターンが形成される。
この場合、少ない行程数で微細な配線パターンを容易に形成することができる。それにより、配線回路基板の製造コストを低減することができる。
(2)めっき法は無電解めっき法であってもよい。この場合、触媒が転写された絶縁層の凹部において容易かつ確実に金属を析出させることができる。それにより、低コストで微細な配線パターンを確実に形成することができる。
(3)その製造方法は、基材上に絶縁層を形成する工程をさらに備え、基材上に形成された絶縁層に母型の凸部を押し当ててもよい。
この場合、基材の材料として絶縁層よりも硬い材料を用いることにより配線回路基板の強度を高くすることができる。
(4)母型の凸部の厚みは絶縁層の厚みよりも大きく、母型の凸部が絶縁層を貫通して基材に接触するように基材上に形成された絶縁層に母型の凸部を押し当ててもよい。
この場合、母型の凸部の厚みが絶縁層の厚みよりも大きいので、母型の凸部が絶縁層を貫通して基材に接触するように母型の凸部を絶縁層に押し当てた場合に、母型の凸部以外の部分が絶縁層に接触しない。そのため、母型の凸部以外の部分に触媒が付着していても、絶縁層の凹部内のみに正確に触媒を転写することができる。したがって、微細な配線パターンを確実に形成することができる。
(5)触媒は、貴金属を含んでもよい。この場合、触媒が転写された絶縁層の凹部において確実に金属を析出させることができる。それにより、微細な配線パターンを確実に形成することができる。
(6)触媒は、パラジウム、白金および金のうち少なくとも1つを含んでもよい。この場合、触媒が転写された絶縁層の凹部においてより確実に金属を析出させることができる。それにより、微細な配線パターンをより確実に形成することができる。
(7)真空蒸着法により母型の凸部に触媒を付着させてもよい。この場合、母型の凸部に均一に触媒を付着させることができる。
(8)塗布により母型の凸部に触媒を付着させてもよい。この場合、母型の凸部に容易に触媒を付着させることができる。
本発明によれば、少ない行程数で微細な配線パターンを容易に形成することができる。それにより、配線回路基板の製造コストを低減することができる。
以下、本発明の一実施の形態に係る配線回路基板の製造方法について図面を参照しながら説明する。
(1)母型の作製方法
図1は、配線回路基板の製造時に用いる母型の作製方法について説明するための模式的工程断面図である。
まず、図1(a)に示すように、例えばシリコンからなる基板11を用意する。そして、図1(b)に示すように、例えばスピンコート法により基板11上にフォトレジスト層12を形成する。次に、図1(c)に示すように、フォトレジスト層12を所定のパターンで露光し、その後、現像する。これにより、フォトレジスト層12に所定のパターンの溝部(開口部)R1が形成される。
次に、図1(d)に示すように、ドライエッチングまたはウェットエッチングにより、溝部R1内の基板11の部分を所定の深さまで除去する。その後、図1(e)に示すように、フォトレジスト層12を除去する。これにより、所定のパターンの凹凸部1aを有する母型1が完成する。本実施の形態では、この母型1を用いて配線回路基板の導体パターンを形成する。
なお、基板11の材料として、ニッケル(Ni)等の他の材料を用いてもよい。また、作製した母型1を用いて、ニッケル電気鋳造技術によりニッケルからなる母型を作製してもよい。
(2)導体パターンの形成方法
図2は、配線回路基板の導体パターンの形成方法について説明するための模式的工程断面図である。
まず、図2(a)に示すように、上記の母型1の凹凸部1aの表面に、後の工程で無電解めっきを行うための触媒2を付着させる。具体的には、真空蒸着法を用いて母型1の凹凸部1aの表面に触媒2を蒸着する。また、触媒2を含む溶液に母型1の凹凸部1aを浸漬させる方法、または触媒2を含む溶液を母型1の凹凸部1aにスプレーする方法等により、母型1の凹凸部1aの表面に触媒2を塗布し、その後、乾燥させて触媒2を付着させてもよい。触媒2としては、白金、金、パラジウムまたは銀等の貴金属を用いることができる。
次に、図2(b)に示すように、樹脂材料からなる絶縁層3を用意する。絶縁層3の材料としては、ポリイミド、ポリエチレンテレフタラート、PMMA(ポリメタクリル酸メチル樹脂)、ポリカーボネート、ポリ乳酸またはエポキシ樹脂等を用いることができる。特に、絶縁層3の材料としては、低分子量PMMA等のガラス転移温度が低い材料を用いることが好ましい。
次に、絶縁層3を加熱して軟化させるとともに、図2(c)に示すように、絶縁層3の一面に母型1の凹凸部1aを押し当てる。この場合、母型1の凹凸部1aの底面D1上に付着する触媒2が絶縁層3の表面に接触しないように、母型1の凹凸部1aの底面D1と絶縁層3の表面との間に隙間を形成する。
これにより、図2(d)に示すように、絶縁層3に母型1の凹凸部1aの形状に応じた溝部R2が形成されるとともに、溝部R2の底面および側面に触媒2が転写される。なお、母型1から絶縁層3に触媒2を確実に転写させるため、予め母型1の凹凸部1aの表面に離型処理を施してもよい。
なお、絶縁層3の加熱温度が低すぎると、絶縁層3が十分に軟化せず、溝部R2を良好に形成することができない。一方、加熱温度が高すぎると、絶縁層3が分解する可能性がある。絶縁層3に溝部R2を良好に形成するために、絶縁層3の加熱温度が60℃以上350℃以下であることが好ましい。
また、母型1を用いた溝部R2の形成は、減圧雰囲気下で行ってもよく、大気圧雰囲気下で行ってもよい。また、大気中で行ってもよく、不活性ガス中で行ってもよい。
また、母型1を絶縁層3に押し当てる圧力が小さすぎると、溝部R2を形成することができない。一方、母型1を絶縁層3に押し当てる圧力が大きすぎると、凹凸部1aの底面D1に付着する触媒2が絶縁層3の表面に転写される可能性がある。また、絶縁層3が分解したり、母型1が破損したりする可能性もある。母型1を絶縁層3に押し当てる圧力は、0.1MPa以上1000MPa以下であることが好ましい。
次に、絶縁層3に無電解めっきを行う。無電解めっきのめっき液としては、銀、銅またはニッケル等が用いられる。この場合、触媒2が存在する絶縁層3の部分において、還元反応により金属が析出する。それにより、図2(e)に示すように、絶縁層3の溝部R2内に導体パターン4が形成される。このようにして、配線回路基板の導体パターン4が形成される。
なお、無電解めっきは厚み制御に優れているので、導体パターン4の厚みを溝部R2の深さに等しく調整して絶縁層3の表面を平坦にすることができる。また、無電解めっきにより形成した導体パターン4を給電層としてさらに電解めっきを行うことにより、導体パターン4の厚みをさらに大きくすることができる。
(3)効果
本実施の形態では、母型1を用いて無電解めっきのための触媒2を絶縁層3に転写することにより、少ない行程数で微細な導体パターン4を容易に形成することができる。それにより、配線回路基板の製造コストを低減することができる。
(4)他の実施の形態
図3は、他の実施の形態に係る配線回路基板の製造方法について説明するための模式的工程断面図である。図3に示す配線回路基板の製造方法について、上記の製造方法と異なる点を説明する。
図3(a)に示すように、例えば絶縁フィルムからなる基材21上に、樹脂材料からなる絶縁層22を形成する。絶縁層22の厚みは、母型1の凹凸部1aの凹部の深さよりも小さく設定される。なお、基材21の材料としては、例えばポリイミド等を用いることができ、絶縁層22の材料としては、例えばエポキシ樹脂等を用いることができる。
次に、絶縁層22を加熱して軟化させるとともに、図3(b)に示すように、絶縁層22の一面に母型1(図1参照)の凹凸部1aを押し当てる。そして、凹凸部1aを基材21の表面に接触させる。この場合、絶縁層22の厚みが凹凸部1aの凹部の深さよりも小さいので、絶縁層22の表面と母型1の凹凸部1aの底面D1との間に隙間が形成される。
これにより、図3(c)に示すように、絶縁層22に母型1の凹凸部1aの形状に応じた孔部R2aが形成されるとともに、孔部R2aの側面および孔部R2a内における基材21の表面に触媒2が転写される。
その後、図3(d)に示すように、無電解めっきにより触媒2が存在する絶縁層3の孔部R2a内の領域に導体パターン4aを形成する。
なお、基材21として樹脂材料を用いる場合、基材21としては強度を保つためにポリイミド等の比較的硬い樹脂材料を用い、絶縁層22としてはエポキシ樹脂等の成形に適した比較的軟らかい樹脂材料を用いることが好ましい。
また、基材21として銅、SUS(ステンレス)、アルミニウムあるいはニッケル等の金属板または銅あるいはSUS等の金属箔を用いてもよい。この場合、母型1の凹凸部1aを絶縁層22に押し当てる際に、凹凸部1aを基材21の表面に接触させない。それにより、導体パターン4aと基材21との間に絶縁層22を介在させ、導体パターン4aと基材21とが電気的に接続されることを防止する。
(5)実施例
種々の条件で導体パターン4,4aを形成し、その状態を調べた。
(5−1)実施例1
絶縁層3として、厚み100μmのPET(ポリエチレンテレフタラート)フィルムを用いた。また、シリコンからなる母型1を用いた。母型1には、パターンのL/S(線幅および線間隔)が1μmである凹凸部1aを設け、その凹凸部1aの表面にイオンスパッタ法により白金およびパラジウムを触媒2として蒸着した。
減圧雰囲気下において、絶縁層3を170℃に加熱し、20MPaの圧力で180秒間母型1を絶縁層3に押し当てた。その後、銅めっき液を用いて40℃で10分間無電解めっきを行った。
その結果、絶縁層3に形成された1μmのL/Sの溝部R2に厚み0.5μmの導体パターン4を良好に形成することができた。
(5−2)実施例2
銅箔を基材21として用い、その基材21上にトルエンに溶解させた分子量15000のPMMA(ポリメタクリル酸メチル)をスピンコート法により塗布した。それにより、厚み10μmの絶縁層22を形成した。また、シリコンからなる母型1を用いた。母型1には、パターンのL/Sが5μm,10μmおよび50μmである凹凸部1aを設け、その凹凸部1aの表面にイオンスパッタ法により白金およびパラジウムを触媒2として蒸着した。
減圧雰囲気下において、絶縁層22を120℃に加熱し、20MPaの圧力で180秒間母型1を絶縁層22に押し当てた。その後、銅めっき液を用いて40℃で60分間無電解めっきを行った。
その結果、絶縁層22に形成された5μm,10μmおよび50μmのL/Sの溝部R2aに厚み1μmの導体パターン4が良好に形成された。
(5−3)実施例3
触媒2として金を用いた点を除いて実施例2と同様の条件で導体パターンを形成した。
その結果、絶縁層22に形成された5μm,10μmおよび50μmのL/Sの溝部R2aに厚み1μmの導体パターン4aを良好に形成することができた。
(5−4)実施例4
母型1を絶縁層22に押し当てる時間を60秒とした点を除いて実施例3と同様の条件で導体パターンを形成した。
その結果、絶縁層22に形成された5μm,10μmおよび50μmのL/Sの溝部R2aに厚み1μmの導体パターン4aを良好に形成することができた。
(5−5)実施例5
母型1を絶縁層3に押し当てる際の絶縁層22の加熱温度を80℃とした点を除いて実施例3と同様の条件で導体パターンを形成した。
その結果、絶縁層22に形成された5μm,10μmおよび50μmのL/Sの溝部R2aに厚み1μmの導体パターン4aを良好に形成することができた。
(5−6)実施例6
母型1にパターンのL/Sが1μmである凹凸部1aを設けた点、および無電解めっきを行う時間を30分とした点を除いて実施例3と同様の条件で導体パターンを形成した。
その結果、絶縁層22に形成された1μmのL/Sの溝部R2aに厚み1μmの導体パターン4aを良好に形成することができた。
(5−7)実施例7
無電解めっきを行う時間を120分とした点を除いて実施例2と同様の条件で導体パターンを形成した。
その結果、絶縁層22に形成された5μm,10μmおよび50μmのL/Sの溝部R2aに厚み5μmの導体パターン4aを良好に形成することができた。
(6) 請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、導体パターン4,4aが配線パターンの例であり、母型1の凹凸部1aの凸部が母型の凸部の例であり、絶縁層3,22の溝部R2および孔部R2aが絶縁層の凹部の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は、種々の電気機器または電子機器等に利用することができる。
配線回路基板の製造時に用いる母型の作製方法について説明するための模式的工程断面図である。 配線回路基板の導体パターンの形成方法について説明するための模式的工程断面図である。 他の実施の形態に係る配線回路基板の製造方法について説明するための模式的工程断面図である。 セミアディティブ法を用いた配線回路基板の製造方法の一例を示す模式的工程断面図である。
符号の説明
母型1
凹凸部1a
触媒2
基材21
絶縁層3,22
導体パターン4,4a
溝部R2
孔部R2a

Claims (8)

  1. 配線パターンを有する配線回路基板の製造方法であって、
    前記配線パターンに対応する形状の凸部を有する母型を準備する工程と、
    前記母型の凸部にめっきのための触媒を付着させる工程と、
    絶縁層に前記母型の凸部を押し当てて前記絶縁層に凹部を形成するとともに前記母型の凸部に付着する触媒を前記絶縁層に形成された凹部内に転写する工程と、
    めっき法により前記絶縁層に形成された凹部内に金属を析出させる工程とを備えたことを特徴とする配線回路基板の製造方法。
  2. 前記めっき法は無電解めっき法であることを特徴とする請求項1記載の配線回路基板の製造方法。
  3. 基材上に前記絶縁層を形成する工程をさらに備え、
    前記基材上に形成された前記絶縁層に前記母型の凸部を押し当てることを特徴とする請求項1または2記載の配線回路基板の製造方法。
  4. 前記母型の凸部の厚みは前記絶縁層の厚みよりも大きく、
    前記母型の凸部が絶縁層を貫通して前記基材に接触するように前記基材上に形成された前記絶縁層に前記母型の凸部を押し当てることを特徴とする請求項3記載の配線回路基板の製造方法。
  5. 前記触媒は、貴金属を含むことを特徴とする請求項1〜4のいずれかに記載の配線回路基板の製造方法。
  6. 前記触媒は、パラジウム、白金および金のうち少なくとも1つを含むことを特徴とする請求項5記載の配線回路基板の製造方法。
  7. 真空蒸着法により前記母型の凸部に触媒を付着させることを特徴とする請求項5または6記載の配線回路基板の製造方法。
  8. 塗布により前記母型の凸部に触媒を付着させることを特徴とする請求項5または6記載の配線回路基板の製造方法。
JP2008122363A 2008-05-08 2008-05-08 配線回路基板の製造方法 Expired - Fee Related JP5096223B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008122363A JP5096223B2 (ja) 2008-05-08 2008-05-08 配線回路基板の製造方法
US12/425,792 US20090280239A1 (en) 2008-05-08 2009-04-17 Method of manufacturing printed circuit board
TW098113917A TW201008418A (en) 2008-05-08 2009-04-27 Method of manufacturing printed circuit board
EP09251262A EP2117286A1 (en) 2008-05-08 2009-05-06 Method of manufacturing printed circuit board
KR1020090039702A KR20090117634A (ko) 2008-05-08 2009-05-07 배선 회로 기판의 제조 방법
CN2009101404270A CN101577232B (zh) 2008-05-08 2009-05-08 配线电路基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122363A JP5096223B2 (ja) 2008-05-08 2008-05-08 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009272486A true JP2009272486A (ja) 2009-11-19
JP5096223B2 JP5096223B2 (ja) 2012-12-12

Family

ID=40790808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122363A Expired - Fee Related JP5096223B2 (ja) 2008-05-08 2008-05-08 配線回路基板の製造方法

Country Status (6)

Country Link
US (1) US20090280239A1 (ja)
EP (1) EP2117286A1 (ja)
JP (1) JP5096223B2 (ja)
KR (1) KR20090117634A (ja)
CN (1) CN101577232B (ja)
TW (1) TW201008418A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012227301A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2014189001A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd 樹脂凸部形成方法及び配線板製造方法
JP2020107845A (ja) * 2018-12-28 2020-07-09 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
CN107072039A (zh) * 2016-12-23 2017-08-18 中国科学院深圳先进技术研究院 制备导电线路的方法
JP7243065B2 (ja) * 2017-07-27 2023-03-22 Tdk株式会社 シート材、メタルメッシュ、配線基板及び表示装置、並びにそれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08283951A (ja) * 1995-04-12 1996-10-29 Matsushita Electric Works Ltd 無電解めっきの前処理方法
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド
JP2008028368A (ja) * 2006-07-18 2008-02-07 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
JP2008218459A (ja) * 2007-02-28 2008-09-18 Toyota Motor Corp 回路基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801368A (en) * 1970-11-25 1974-04-02 Toray Industries Process of electroless plating and article made thereby
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
US7150844B2 (en) * 2003-10-16 2006-12-19 Seagate Technology Llc Dry passivation process for stamper/imprinter family making for patterned recording media
JP2006156882A (ja) 2004-12-01 2006-06-15 Nitto Denko Corp 配線回路基板の製造方法
US7630207B2 (en) * 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
TWI286583B (en) * 2006-03-15 2007-09-11 San Fang Chemical Industry Co Artificial leather with even pressing grain and the manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08283951A (ja) * 1995-04-12 1996-10-29 Matsushita Electric Works Ltd 無電解めっきの前処理方法
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド
JP2008028368A (ja) * 2006-07-18 2008-02-07 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
JP2008218459A (ja) * 2007-02-28 2008-09-18 Toyota Motor Corp 回路基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012227301A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2014189001A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd 樹脂凸部形成方法及び配線板製造方法
JP2020107845A (ja) * 2018-12-28 2020-07-09 新光電気工業株式会社 配線基板及びその製造方法
JP7145067B2 (ja) 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP5096223B2 (ja) 2012-12-12
CN101577232B (zh) 2012-07-25
US20090280239A1 (en) 2009-11-12
CN101577232A (zh) 2009-11-11
TW201008418A (en) 2010-02-16
KR20090117634A (ko) 2009-11-12
EP2117286A1 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP5096223B2 (ja) 配線回路基板の製造方法
US8261437B2 (en) Method for manufacturing a circuit board
EP1843383A3 (en) Patterns of conductive objects on a substrate and method of producing thereof
JP2006339365A (ja) 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP5472098B2 (ja) 回路パターンの形成方法
JP2006501659A5 (ja)
JP2006278950A (ja) プリント配線板およびその製造方法
KR100957487B1 (ko) 플라스틱 전극필름 제조방법
JP2012156498A (ja) 配線基板、モールド及び配線基板の製造方法
US20140291157A1 (en) Transfer mold manufacturing method, transfer mold manufactured thereby, and component produced by the transfer mold
JP2005340432A (ja) 配線基板の製造方法
KR101522283B1 (ko) 임베드된 패턴 구조체를 갖는 몰드 및 도금을 이용하여 나노 금속 패턴의 전사 방법 및 이를 통해 제조된 기판
JP5651520B2 (ja) インプリントモールドおよびその製造方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP2006339366A (ja) 配線基板形成用モールドおよびその製造方法
KR100771472B1 (ko) 스템퍼를 이용한 인쇄회로기판의 제조방법
JP2007180192A (ja) プリント基板及びプリント基板の製造方法
JP4496719B2 (ja) 回路パターンの転写型およびその製造方法
KR20090076380A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
TW201124014A (en) Method for fabricating wiring structure of wiring board
US20140311911A1 (en) Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby
JP2013045828A (ja) 回路基板の製造方法
JP2005011877A (ja) 回路パターン形成方法
KR100836633B1 (ko) 스템퍼 제조방법
JP2021097131A (ja) ドライフィルムレジスト、及び、プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees