CN101253617B - 半导体构造、存储器阵列、电子系统和形成半导体构造的方法 - Google Patents

半导体构造、存储器阵列、电子系统和形成半导体构造的方法 Download PDF

Info

Publication number
CN101253617B
CN101253617B CN2006800264338A CN200680026433A CN101253617B CN 101253617 B CN101253617 B CN 101253617B CN 2006800264338 A CN2006800264338 A CN 2006800264338A CN 200680026433 A CN200680026433 A CN 200680026433A CN 101253617 B CN101253617 B CN 101253617B
Authority
CN
China
Prior art keywords
cavity
electrical insulating
insulating material
solid
state electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800264338A
Other languages
English (en)
Other versions
CN101253617A (zh
Inventor
古尔特杰·S·桑胡
马克·D·杜尔詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101253617A publication Critical patent/CN101253617A/zh
Application granted granted Critical
Publication of CN101253617B publication Critical patent/CN101253617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明包含具有带沟槽隔离区的半导体构造。所述带沟槽隔离区的沟槽可包含较窄底部和位于所述底部上方的较宽上部。电绝缘材料可填充所述较宽上部，同时在所述较窄底部内留下空洞。所述底部可具有大致垂直的侧壁，并且可在从所述侧壁大致垂直地延伸的台阶处接合到所述上部。所述带沟槽隔离区可并入到存储器阵列中，且/或可并入到电子系统中。本发明还包含形成半导体构造的方法。

Description

半导体构造、存储器阵列、电子系统和形成半导体构造的方法
技术领域
本发明涉及半导体构造、存储器阵列、电子系统和形成半导体构造的方法。 
背景技术
通常在集成电路中利用带沟槽隔离区(例如浅沟槽隔离区)将电组件彼此电隔离。隔离区延伸到半导体衬底中，并且包括形成在已经蚀刻到衬底中的沟槽内的绝缘材料。 
可能在形成带沟槽隔离区期间出现的一个问题是，可在将绝缘材料沉积在沟槽内期间将空洞捕集在沟槽中。空洞将具有不同于绝缘材料的介电特性的介电特性，并且因此将改变隔离区的绝缘特性。针对这个问题，已研发出许多技术来消除在带沟槽隔离区内形成空洞。 
随着集成程度越来越高，空洞的形成正变得越来越难消除。具体来说，带沟槽隔离区正随着集成程度的提高而变窄变深，这使得更难用绝缘材料均匀地填充带沟槽隔离区。 
鉴于上述困难，将需要研发减轻与空洞相关联的问题的制造带沟槽隔离区的新方法。虽然本文中描述的本发明至少部分由减轻与在带沟槽隔离区中形成空洞相关联的问题的需要驱使，但所属领域的技术人员在阅读了本揭示内容和随附权利要求书之后将明白，本发明的各方面可具有带沟槽隔离区之外的应用。 
发明内容
在一个方面，本发明包含一种半导体构造。所述构造包括半导体衬底和延伸到所述衬底中的沟槽。所述沟槽具有较窄底部和较宽上部，所述较宽上部位于所述底部上方并且在台阶处结合到底部。一种大致固态的电绝缘材料大致填充所述沟槽。空洞可位于大致固态的绝缘材料内，且至少大致完全位于沟槽底部内。 
在一个方面，本发明包含一种存储器阵列。所述阵列包括多个位于半导体衬底上的晶体管，其中所述晶体管包括栅极和邻近于栅极的源极/漏极区。所述阵列进一步包括多个电荷存储装置，其与一些源极/漏极区电耦合。此外，所述阵列包括多个隔离区，所述隔离区在衬底内延伸并且为至少一些晶体管提供电隔离。各个隔离区中的至少一些隔离区具有在台阶处接合到较宽上部的较窄下部，并且具有位于较窄部分和较宽部分内的大致固态的绝缘材料。此外，隔离区可包括大致完全包含在较窄部分内的空洞。 
在一个方面，本发明包含一种电子系统。所述系统包括处理器，以及与处理器进行数据通信的存储器装置。存储器装置和处理器中的至少一者包含一个或一个以上电隔离区，所述电隔离区包括在台阶处接合到较宽上部的较窄下部，包括位于较窄部分和较宽部分内的非气态材料，且包括大致完全包含在较窄部分内的空洞。 
在一个方面，本发明包含一种形成半导体构造的方法。提供半导体衬底，且形成第一开口以延伸到衬底中。所述第一开口具有第一宽度。形成第二开口以从第一开口向下延伸到衬底中。所述第二开口具有小于所述第一宽度的第二宽度。在第一和第二开口内形成电绝缘材料。所述电绝缘材料大致填充第一开口，并在第二开口内留下空洞。 
附图说明
下文中参看以下附图描述本发明的优选实施例。 
图1是在本发明的示范性方面的初步处理阶段处展示的半导体晶片片段的图解横截面图。 
图2是包括图1的沿着图2的线1-1的横截面的半导体构造的一部分的俯视图。 
图3是在图1处理阶段之后的处理阶段处展示的图1的半导体晶片片段的视图。 
图4是在图3处理阶段之后的处理阶段处展示的图1晶片片段的视图。 
图5是在图4处理阶段之后的处理阶段处展示的图1晶片片段的视图。 
图6是包括图5的沿着线5-5的横截面的半导体构造的一部分的俯视图。 
图7是沿着图5和图6的线7-7的半导体晶片片段的图解横截面图。图7的线5-5说明图5的横截面的位置。 
图8是说明本发明的替代方面的半导体晶片片段的图解横截面图。 
图9是包括图8的沿着线8-8的横截面的半导体构造的一部分的图解俯视图。 
图10是沿着图8和图9的线10-10的图解横截面图。图10的线8-8说明图8的横截面的位置。 
图11是本发明的可用来形成图1构造的示范性方面的初步处理阶段处的半导体晶片片段的图解横截面图。 
图12是在图11的处理阶段之后的处理阶段处展示的图11晶片片段的视图。 
图13是在图12的处理阶段之后的处理阶段处展示的图11晶片片段的视图。 
图14是在图13的处理阶段之后的处理阶段处展示的图11晶片片段的视图。 
图15是在图14的处理阶段之后的处理阶段处展示的图11晶片片段的视图。 
图16是在图15的处理阶段之后的处理阶段处展示的图11晶片片段的视图。 
图17是在类似于图3的处理阶段且说明本发明的替代方面的处理阶段处的半导体晶片片段的图解横截面图。 
图18是在类似于图1的处理阶段且说明本发明的替代方面的处理阶段处的半导体晶片片段的图解横截面图。 
图19是说明本发明的示范性应用的计算机的图解视图。 
图20是展示图19计算机的母板的特定特征的方框图。 
图21是根据本发明的示范性方面的电子系统的高级方框图。 
图22是根据本发明一方面的示范性存储器装置的简化方框图。 
具体实施方式
本发明包含带沟槽结构，所述结构经配置以在沟槽的特定区中捕集空洞。因此，可将空洞均匀且可控制地并入到衬底上的多个带沟槽结构中。因此，本发明包含以下方面：其中并非通过消除空洞，而是研发可控制空洞位置的结构来减轻现有技术中与空洞相关联的问题。 
参看图1-22描述本发明的示范性方面。 
参看图1和图2，半导体片段10说明根据本发明的示范性方面配置的沟槽。片段10包括半导体衬底12。在一些方面，此衬底可对应于大块半导体材料，例如单晶硅晶片的大块单晶硅。可用合适的掺杂物对所述单晶硅进行轻微的背景掺杂，所述掺杂物例如是p型掺杂物。在一些方面，衬底12可包括绝缘体上半导体(SOI)衬底。在一些方面，衬底12可包括半导体材料和与之相关联的各种集成电路层(未图示)的组合。 
为了帮助阐释随附的权利要求，将术语“半导电衬底”和“半导体衬底”定义为表示任何包括半导电材料的构造，其中包含但不限于大块半导电材料，例如半导电晶片(单独的或具有上面包括其它材料的组合件形式)，以及半导体材料层(单独的或具有包括其它材料的组合件形式)。术语“衬底”是指任何支撑结构，其中包含但不限于上述半导电衬底。 
一对沟槽20和30延伸到衬底中。每个沟槽包括较窄的底部(沟槽20的22和沟槽30的32)，所述底部在台阶(沟槽20的26和沟槽30的36)处接合到较宽上部(沟槽20的24和沟槽30的34)。 
较宽部分24和34分别包括宽度21和31，且分别包括深度23和33。类似地，较窄部分22和32分别包括宽度25和35，且分别包括深度27和37。较宽部分24和34的宽度和深度可与常规的带沟槽隔离区的宽度和深度相当，且因此所述宽度可以是从约 10纳米到约100纳米，且所述深度可以是从约50纳米到约500纳米。在一些方面中，较宽部分24和34将具有相对浅的深度，且因此所述深度将小于约1微米，且在其它方面，较宽部分24和34可相对较深，且因此所述深度将为至少约1微米。 
较窄部分22和32通常将具有从相应较宽部分的宽度的约三分之一到约三分之二的宽度，且大体上将具有相应较宽部分的宽度的约一半的宽度。深度27和37可为任何合适深度，且典型的深度将为从约50纳米到约500纳米。 
衬底12包括邻近于沟槽20和30的区14、16和18；其中区16位于沟槽20与30之间。衬底还包括位于区14、16和18上的上表面15。 
接下来参看图3，将大致固态的材料40沉积在开口20和30内。所述材料填充较宽部分24和34，但分别在较窄部分22和32内留下空洞42和44。将材料40称为是“大致固态的”材料，用以指示所述材料可以是但不限于纯粹的固体，而是也可包括凝胶材料和其它半固态材料，其中包含(例如)各种玻璃。材料40可包括任何合适的成分或多种成分的组合，且虽然将其展示为大致同质，但可包括多个层。在特定的方面，材料40是一种适合形成带沟槽隔离区的电绝缘材料。在此方面，所述材料可(例如)包括二氧化硅、实质由二氧化硅组成或者由二氧化硅组成。举例来说，材料40可以是通过高密度等离子(HDP)沉积形成的二氧化硅。 
较窄部分22和32界定将在开口20和30内形成空洞42和44的位置。具体来说，空洞将至少大致完全保留在较窄部分内，其中术语“大致完全保留在较窄部分内”意味着绝大部分量的空洞保留在较窄部分内。更具体来说，此短语意味着至少约75％量的空洞保留在较窄部分内。在一些方面，空洞将全部保留在开口的较窄部分内。换句话说，空洞将全部位于将较窄部分接合到较宽部分的台阶(例如图3的台阶26和36)的正视水平处或其下方。 
在本发明的所示方面，开口的较窄部分具有大致垂直的侧壁(对于较窄部分22是41，且对于较窄部分32是43)，并且类似地较宽上部具有大致垂直的侧壁(对于较宽部分24是45，且对于较宽部分34是47)。步骤26和36大致垂直于大致垂直的侧壁而延伸，且在一些方面可完全垂直于大致垂直的侧壁而延伸。 
利用垂直延伸的台阶可在开口的较宽部分与开口的较窄部分之间提供清楚的划界，这可有助于迫使将空洞大致完全保留在较窄部分内。相比而言，利用在开口的较窄部分与开口的较宽部分之间具有非常缓和的斜率的台阶可在控制沟槽内的空洞位置方面产生困难。然而应了解，可使用任何台阶，只要所述台阶适合相对于较宽部分将较窄部分划界，以便将空洞以可控制的方式保留在沟槽的特定区内即可。此外，虽然所展示的台 阶只是开口的较宽部分与较窄部分之间的单个台阶，但应了解，本发明也可涵盖其中在开口的最宽部分与开口的最窄部分之间提供多个台阶的方面。在这些方面，可仍然将开口视为在较宽部分与较窄部分之间具有“一”台阶，但此台阶将是较宽部分与较窄部分之间的多个台阶之一。在本发明的一些方面，可通过如图17所示使较窄部分22和32的侧壁弯曲而放大开口的较宽部分与开口的较窄部分之间的划界。 
参看图4，从衬底12的最上表面15上移除材料40。此移除可通过(例如)以下方式实现：用化学机械抛光分别在沟槽20和30上形成所展示的材料40的经平坦化最上表面51和53。此类经平坦化最上表面与衬底12的最上表面15共平面。 
如果开口20和30内的材料40是电绝缘的，那么此材料可在开口20和30内形成带沟槽隔离区。在此些方面，也可将空洞42和44视为带沟槽隔离区的一部分。将所述空洞并入到带沟槽隔离区中可为有利的，因为空洞通常将具有非常低的介电常数，这对于一些带沟槽隔离区的应用可为所需要的。 
空洞42和44可含有任何不同于材料40的材料。因此，用术语“空洞”来指不具有材料40的区，但其未必不具有其它物质。空洞材料与材料4之间的差别可在于(例如)相、密度和化学成分中的一者或一者以上中的差别。在本发明的一些方面，空洞42和44可以是气态区，且材料40可以是非气态材料。如果材料40将空洞密封而不接触材料40外部的大气，那么空洞内的特定气体可能是在图3的处理阶段处在材料40沉积期间存在的周围环境，和/或在沉积材料40期间通过从所述材料排气而形成的气体。 
参看图5-7，可将在开口20和30内形成的带沟槽隔离区并入到集成电路构造中。在图5-7的应用中，将形成在开口20内的带沟槽隔离区展示为第一带沟槽隔离区50，且将形成在开口30内的带沟槽隔离区展示为第二带沟槽隔离区52。将字线60展示为形成在隔离区50和52上，且将晶体管装置70展示为并入有字线的一部分作为晶体管栅极。 
在图5中将字线60展示为包括堆叠，所述堆叠包含介电材料62、导电材料64和绝缘盖66。介电材料62可包括任何合适的栅极电介质，其中包含(例如)二氧化硅。在特定的方面，介电材料将包括二氧化硅、实质上由二氧化硅组成或者由二氧化硅组成。导电栅极材料64可包括任何合适的导电成分或多种成分的组合；且在特定方面中将包括以下材料中的一者或一者以上、实质上由其组成或者由其组成：导电掺杂的半导体材料(例如，导电掺杂的硅)、金属(例如钨或钛)和金属化合物(例如，硅化钛)。电绝缘盖66可包括任何合适的成分或多种成分的组合，且在特定方面中将包括以下一者或一者以上、实质上由其组成或由其组成：二氧化硅、氮化硅和氮氧化硅。 
字线60在带沟槽隔离区50和52上延伸，且还在靠近带沟槽隔离区的半导体衬底区14、16和18上延伸。晶体管构造70(其将在下文中更详细地描述且在图6和图7中更清楚地说明)位于半导体衬底12的区16上及其内部。因此，衬底12的位于区16内且在字线60正下方的半导体材料可用合适的阈值电压植入物掺杂，与晶体管装置的沟道区中一样。 
参看图6，其展示包括图5的横截面的片段的俯视图，且展示将材料62、64和66图案化为在衬底12以及隔离区50和52上延伸的线。其还展示隔离区50和52是与字线60的方向大致正交而延伸的沟槽。 
参看图7，其展示穿过图6的片段且与上文参看图5论述的横截面正交的横截面。图7的横截面展示晶体管装置70包括在字线60的相对侧上延伸到半导体衬底12中的源极/漏极区72和74。图7的横截面还展示侧壁隔离物76和78是沿着堆叠材料62、64和66的侧壁形成的。这些侧壁隔离物可以是在此项技术中沿着字线侧壁所用的常规隔离物，且可包括(例如)二氧化硅、氮化硅和氮氧化硅中的一者或一者以上。 
图7的源极/漏极区72和74在衬底12中延伸到某一深度80；且图5的空洞区42和44保留在衬底12内的深度82处或其下方。换句话说，空洞区42和44具有位于衬底12的表面15下方至深度82的最上表面(图5)，且源极/漏极区具有位于衬底12内的深度80处的最下表面(图7)。在本发明的一些方面，空洞的深度可能使得空洞完全在衬底12内的源极/漏极区的正视水平下方。在其它方面，源极/漏极区在正视图上覆盖衬底12内的空洞。可将空洞视为作为隔离区50和52的一部分的绝缘材料。在一些方面，源极/漏极区覆盖对应于空洞的此绝缘材料可是有利的，且在其它方面，如果源极/漏极区在正视图上不覆盖此绝缘材料可是有利的。 
可在许多应用中利用晶体管装置70，包含(例如)在逻辑门和存储器单元中。如果在存储器单元中利用晶体管装置，那么可将源极/漏极区72和74中的一者电耦合到电荷存储装置，同时将另一者电耦合到位线。在图7所示的方面，将源极/漏极区74展示为耦合到电荷存储装置90，同时将源极/漏极区72展示为电耦合到位线92。举例来说，所述电荷存储装置可能是电容器。所属领域的技术人员将认识到，可将晶体管与电容器的组合视为对应于动态随机存取存储器(DRAM)单元。因此，可将晶体管装置70并入到存储器单元中。在本发明的一些方面，可在半导体衬底上形成多个此种存储器单元以便形成存储器阵列。 
图5-7的晶体管结构只是可在集成电路中利用的许多类型的晶体管结构之一。其它类型的结构可包含(例如)可编程只读存储器(PROM)装置。PROM装置可利用类 似于图5-7的栅极材料64的导电栅极材料，但将此材料用作浮动栅极。 
参看图8-10描述示范性PROM构造。在参看图8-10的过程中，在适当处将使用上文在描述图1-7的过程中所用的相似编号。 
图8-10展示半导体构造100，其包括具有在其中延伸的隔离区104和106的衬底12。隔离区是带沟槽隔离区。此种带沟槽隔离区包括较宽的上部(隔离区104的110，和隔离区106的120)，所述上部通过台阶(隔离区104的114，和隔离区106的124)接合到较窄下部(隔离区104的112，和隔离区106的122)。隔离区还包括分别位于较窄部分112和122内的空洞130和132。 
隔离区104和106与图5的隔离区50和52的差别在于，较宽部分110和120显著比较宽部分24和34浅，使得空洞130和132没有空洞42和44深。将隔离区104和106在图8-10的构造中与图5-7的隔离区不同地展示，以便说明本发明的用于形成隔离区的另一示范性方面，但并非指示相对于其它晶体管装置而言针对PROM装置对图8-10的隔离区类型有任何特定偏好，也并非指示针对非PROM装置对图5-8的隔离区有任何偏好。 
构造100包括在衬底12上和隔离区104和106上延伸的浮动栅极堆叠140，且包括在浮动栅极堆叠上延伸的控制栅极堆叠150。在本发明的所示方面，控制栅极堆叠相对于浮动栅极堆叠正交地延伸。 
浮动栅极堆叠包括栅极介电材料142、导电材料144和绝缘盖146。介电材料142和导电材料144可包括与上文相对于字线堆叠60的材料62和64所论述的成分相同的成分。介电材料146可包括与上文针对字线堆叠60的材料66论述成分的相同的成分，但在一些应用中将比用于字线堆叠的材料薄。至少材料146通常将在以下区中相对较薄：其中浮动栅极堆叠由控制栅极堆叠150直接覆盖，使得控制栅极堆叠可与浮动栅极堆叠适当地电耦合。 
控制栅极堆叠150包括导电材料152和绝缘盖154。同样，沿着控制栅极堆叠的侧壁展示侧壁隔离物156。 
图10展示与图8的横截面正交的横截面，且展示延伸到靠近浮动栅极堆叠140的衬底12中的源极/漏极区160和162。横截面还展示邻近于浮动栅极堆叠的相对侧壁提供侧壁隔离物164，且邻近于浮动栅极堆叠提供绝缘材料166，并利用所述绝缘材料166来支撑字线堆叠150。在图9的俯视图中未展示材料166，使得在此俯视图中将看不到隔离区的相对位置，但应了解，绝缘材料166通常将向外横向延伸超过控制栅极150。 
将源极/漏极区160和162展示为在图10的配置中比图7的配置中延伸得深得多。 这不是指示相对于非PROM装置而言对PROM装置的源极/漏极的深度有任何偏好，而是说明本发明的其中源极/漏极区延伸得足够深而足以与空洞区(具体来说是图8的空洞区130和132)重叠的方面。具体来说，图8的相对浅的空洞区与图10的相对深的源极/漏极区160和162的组合提供源极/漏极区与衬底12内的空洞区之间的正视重叠。 
可通过将源极/漏极区160和162中的一者电耦合到电荷存储装置(例如电容器)并将源极/漏极区中的另一者电耦合到位线，而将图10的可编程晶体管装置并入到DRAM电路中。接着，可将PROM装置并入到存储器阵列(例如快闪存储器阵列)中。存储器阵列的存储器装置可大致彼此相同。因此，如果在存储器阵列中利用图8-10的PROM装置，那么此阵列中的大多数装置可以是PROM装置(且在一些方面，此存储器阵列中的所有装置都将是PROM装置)。相比而言，如果在存储器阵列中利用参看图5-7描述的类型的非PROM装置，那么阵列中的大多数装置可以是非PROM装置(且在一些方面，此存储器阵列中的所有装置都将是非PROM装置)。 
虽然上述构造展示了第一和第二隔离区具有彼此相同的形状，但应了解，本发明也涵盖其中隔离区的形状彼此不同的方面。举例来说，在有些布局中，沟槽的宽度可周期性变化。举例来说，此差别可通过以下方式产生：利用与用来形成其它沟槽的蚀刻条件不同的蚀刻条件来形成有些沟槽。在一些方面，此种不同条件可包含不同的干式蚀刻条件。图18展示在类似于图1的处理阶段处的处理阶段的构造，但其中沟槽20形成为比沟槽30宽且深。 
图11-16描述可用于形成图1的沟槽结构的示范性方法。应了解，可利用任何合适的方法来形成图1的沟槽。提供图11-16的方法是为了帮助读者了解可借以形成此种结构的方法，但所述方法并不打算限制此应用，除非(如果有任何限制的话)在随附权利要求书中明确阐述了此方法。在适当处，在描述图11-16的过程中将使用与上文在描述图1-7的过程中所利用的编号类似的编号。 
参看图11，在初步处理阶段处说明晶片片段10。所述晶片片段包括位于半导体衬底12上的经图案化遮蔽结构200。所述经图案化遮蔽结构包括下层202和上层204。在特定方面，下层202可包括衬垫氧化物(具体来说可包含二氧化硅、实质由二氧化硅组成或者由二氧化硅组成)，且上层204可包括氮化硅、实质由氮化硅组成或者由氮化硅组成。 
可通过任何合适的处理来形成图案化结构200。在特定方面，形成层202和204以完全在衬底12上延伸，光致抗蚀剂层(未图示)形成在层上且用光刻法图案化，将图案从光致抗蚀剂转移到下伏层202和204，并接着移除光致抗蚀剂，从而留下图11的构 造。 
经图案化的结构200包括在其中延伸穿过的开口220和230。 
参看图12，将开口220和230延伸到衬底12中，以便形成开口20和30的加宽部分24和34。可将在图12的处理阶段处的开口20和30称为延伸到衬底中的第一开口。此类开口具有第一宽度21和31。 
参看图13，在开口20和30内形成牺牲遮蔽材料250，以便部分地填充所述开口。材料250可包括任何合适的材料，且优选是一种可相对于下伏衬底12进行选择性蚀刻的材料。在特定方面，材料250可包括二氧化硅和氮化硅中的一者或两者、实质由其组成或由其组成。 
参看图13，在开口20和30内形成牺牲遮蔽材料250以部分地填充所述开口。材料250可包括任何合适材料，且优选是可相对于下伏衬底12经过选择性蚀刻的材料。在特定方面中，材料250可包括二氧化硅和氮化硅中的一者或两者、实质由其组成或者由其组成。 
参看图14，材料250经过各向异性蚀刻以形成隔离物252，所述隔离物252使得开口20和30变窄。 
参看图15，衬底12经受蚀刻，而材料250处于开口20和30内。此蚀刻形成延伸到衬底中的较窄部分22和32。较窄部分22和32可称为第二开口，其从第一开口向下延伸到衬底中。 
参看图16，移除遮蔽材料250，从而留下类似于上文参看图1论述的构造。图16的构造与图1的构造的区别在于，遮蔽材料202和204展示为保留在图16的构造中。无论如何，图16的构造可受到与上文针对图1-4论述的处理相同的处理。可通过上文参看图4论述的CMP移除图16构造的遮蔽材料202和204，从而留下与图4所示的构造相同的构造。 
图19大体以举例而非限制的方式说明根据本发明一方面的计算机系统400的实施例。计算机系统400包含监视器401或其它通信输出装置、键盘402或其它通信输入装置以及母板404。母板404可承载微处理器406或其它数据处理单元，以及至少一个存储器装置408。存储器装置408可包括上文所述的本发明的各个方面。存储器装置408可包括存储器单元阵列，且此阵列可与寻址电路耦合，以便存取阵列中的各个存储器单元。此外，所述存储器单元阵列可耦合到读取电路，以便从存储器单元中读取数据。所述寻址和读取电路可用来在存储器装置408与处理器406之间传送信息。这在图20所示的母板404的方框图中说明。在此方框图中，将寻址电路说明为410，且将读取电路 说明为412。计算机系统400的各种组件(包含处理器406)可包括此揭示内容中先前描述的存储器构造中的一者或一者以上。 
处理器装置406可对应于处理器模块，且与所述模块一起利用的相关联的存储器可包括本发明的教示。 
存储器装置408可对应于存储器模块。举例来说，单列存储器模块(SIMM)和双列存储器模块(DIMM)可用于利用本发明的教示的实施方案中。存储器装置可并入到提供从装置的存储器单元读取并向其写入的不同方法的各种设计中的任一者中。一种此类方法是页模式操作。通过存取存储器单元阵列的一行并随机存取所述阵列的不同列的方法来定义DRAM中的页模式操作。可在存取一列的同时读取和输出存储在所述列与行的交叉处的数据。 
替代类型的装置是扩展的数据输出(EDO)存储器，其允许存储在存储器阵列地址处的数据可在已关闭所寻址的列之后用作输出。这个存储器可通过允许较短的存取信号来提高一些通信速度，而不会减少存储器输出数据在存储器总线上可用的时间。其它替代类型的装置包含SDRAM、DDR SDRAM、SLDRAM、VRAM和直接RDRAM，以及例如SRAM或快闪存储器等其它装置。 
存储器装置408可包括根据本发明的一个或一个以上方面形成的存储器。 
图21说明本发明的示范性电子系统700的各种实施例的高级组织的简化方框图。系统700可对应于(例如)计算机系统、过程控制系统或任何其它采用处理器和相关联的存储器的系统。电子系统700具有功能元件，其中包含处理器或算术/逻辑单元(ALU)702、控制单元704、存储器装置单元706以及输入/输出(I/O)装置708。一般来说，电子系统700将具有一组原生的指令，其指明将要由处理器702对数据执行的操作及处理器702、存储器装置单元706和I/O装置708之间的其它交互。控制单元704通过连续循环遍历致使从存储器装置706获取指令并执行所述指令的一组操作，来协调处理器702、存储器装置706和I/O装置708的所有操作。在各种实施例中，存储器装置706包含(但不限于)随机存取存储器(RAM)装置、只读存储器(ROM)装置以及例如软盘驱动器和光盘CD-ROM驱动器的外围装置。所属领域的技术人员在阅读和理解本揭示内容之后将明白，任何所说明的电组件均能够制造成包含根据本发明各个方面的存储器构造。 
图22是示范性电子系统800的各种实施例的高级别组织的简化方框图。系统800包含存储器装置802，所述存储器装置802具有存储器单元阵列804、地址解码器806、行存取电路808、列存取电路810、用于控制操作的读取/写入控制电路812以及输入/ 输出电路814。存储器装置802进一步包含功率电路816和传感器820，例如用于确定存储器单元是处于低阈值导通状态还是处于高阈值非导通状态的电流传感器。所说明的功率电路816包含电源电路880、用于提供参考电压的电路882、用于向第一字线提供脉冲的电路884、用于向第二字线提供脉冲的电路886以及用于向位线提供脉冲的电路888。系统800还包含处理器822或用于存储器存取的存储器控制器。 
存储器装置802经由配线或金属化线从处理器822接收控制信号。存储器装置802用来存储经由I/O线存取的数据。所属领域的技术人员将了解，可提供额外的电路和控制信号，且存储器装置802已经过简化以便有助于集中于本发明。处理器822或存储器装置802中的至少一者可包含本揭示内容中先前描述的类型的存储器构造。 
本发明的各种所说明的系统意在提供对本发明的电路和结构的各种应用的一般了解，且并不期望用作对使用根据本发明各方面的存储器单元的电子系统的所有元件和特征的完整描述。所属领域的技术人员将了解，各种电子系统可制造在单个封装的处理单元中，甚至在单个半导体芯片上，以便减少处理器与存储器装置之间的通信时间。 
存储器单元的应用可包含用于存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块的电子系统，且可包含多层、多芯片模块。此电路可进一步是各种电子系统的子组件，所述电子系统例如为钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。 

Claims (47)

1.一种半导体构造，其包括：
半导体衬底；
延伸到所述衬底中的沟槽；所述沟槽包括较窄底部和较宽上部，所述较宽上部位于所述底部上方且在多个台阶处接合所述底部；
固态的电绝缘材料，其填充所述沟槽；以及
位于所述固态的电绝缘材料内的空洞，所述空洞至少完全保留在所述沟槽的所述底部内，所述空洞含有不同于所述固态的电绝缘材料的材料，且所述固态的电绝缘材料将所述空洞密封，使其不接触大气。
2.根据权利要求1所述的构造，其中所述上部至少是所述底部的两倍宽。
3.根据权利要求1所述的构造，其中所述底部具有垂直的侧壁，且其中所述多个台阶垂直于所述侧壁而延伸。
4.根据权利要求1所述的构造，其中所述空洞是气态区。
5.根据权利要求1所述的构造，其中所述空洞完全位于所述沟槽的所述底部内。
6.根据权利要求1所述的构造，其中所述固态的电绝缘材料包括二氧化硅。
7.根据权利要求1所述的构造，其中所述上部延伸到所述衬底内至少1微米的深度。
8.根据权利要求1所述的构造，其中所述上部延伸到所述衬底内小于1微米的深度。
9.一种半导体构造，其包括多个带沟槽区，所述带沟槽区具有较窄底部和位于所述底部上方的较宽上部，所述带沟槽区由固态的电绝缘材料填充，并具有至少完全保留在所述底部内的空洞，所述空洞含有不同于所述固态的电绝缘材料的材料，且所述固态的电绝缘材料将所述空洞密封，使其不接触大气。
10.根据权利要求9所述的构造，其中所述带沟槽区的形状彼此相同。
11.根据权利要求9所述的构造，其中所述带沟槽区中的一者或一者以上相对于所述带沟槽区中的至少另一者在形状上不同。
12.根据权利要求9所述的构造，其中所述带沟槽区是带沟槽隔离区。
13.根据权利要求12所述的构造，其进一步包括邻近于所述隔离区的晶体管装置。
14.根据权利要求13所述的构造，其中至少一些所述晶体管装置具有在立面上覆盖所述空洞的源极/漏极区。
15.根据权利要求14所述的构造，其中所述隔离区包括位于所述较宽上部和较窄底部内的所述固态的电绝缘材料。
16.根据权利要求15所述的构造，其中所述固态的电绝缘材料的成分在整个所述较宽上部和较窄底部中同质。
17.根据权利要求9所述的构造，其中所述空洞完全保留在所述底部内。
18.根据权利要求9所述的构造，其中各个底部具有垂直的侧壁，且其中各个上部通过垂直于所述侧壁延伸的台阶接合所述各个底部。
19.根据权利要求18所述的构造，其中所述上部至少是所述底部的两倍宽。
20.根据权利要求9所述的构造，其中各个底部具有弯曲的侧壁。
21.一种存储器阵列，其包括：
位于半导体衬底上方的多个晶体管，所述晶体管包括栅极和邻近于所述栅极的源极/漏极区；
多个电荷存储装置，其与一些所述源极/漏极区电耦合；以及
多个隔离区，其在所述衬底内延伸且为至少一些所述晶体管提供电隔离；至少一些各个隔离区包括在台阶处接合到较宽上部的较窄下部，包括位于所述较窄部分和较宽部分内的固态的电绝缘材料，且包括完全包含在所述较窄部分内的空洞，所述空洞含有不同于所述固态的电绝缘材料的材料，且所述固态的电绝缘材料将所述空洞密封，使其不接触大气。
22.根据权利要求21所述的存储器阵列，其中所述存储器阵列的至少大多数所述晶体管栅极是可编程存储器装置的浮动栅极。
23.根据权利要求21所述的存储器阵列，其中所述存储器阵列的至少大多数所述晶体管栅极不是可编程存储器装置的浮动栅极。
24.根据权利要求21所述的存储器阵列，其中至少一些所述较宽上部至少是所述较窄底部的两倍宽。
25.根据权利要求21所述的存储器阵列，其中至少一些所述较窄底部具有垂直的侧壁，且其中至少一些所述台阶垂直于此类侧壁延伸。
26.根据权利要求21所述的存储器阵列，其中所述固态的电绝缘材料包括二氧化硅。
27.根据权利要求21所述的存储器阵列，其中至少一些所述较宽上部延伸到所述衬底内至少1微米的深度。
28.根据权利要求21所述的存储器阵列，其中所述电荷存储装置是电容器。
29.根据权利要求21所述的存储器阵列，其中所述空洞是气态区。
30.一种电子系统，其包括：
处理器；
存储器装置，其与所述处理器数据连通；且
其中所述存储器装置和所述处理器中的至少一者包含一个或一个以上电隔离区，所述电隔离区包括较窄下部，所述较窄下部在台阶处接合到较宽上部，包括位于所述较窄部分和较宽部分内的非气态材料，且包括完全包含在所述较窄部分内的空洞，且所述非气态材料将所述空洞密封，使其不接触大气，所述空洞含有包括气态材料的材料。
31.根据权利要求30所述的电子系统，其中所述空洞是气态区。
32.根据权利要求30所述的电子系统，其进一步包括邻近于至少一些所述电隔离区的晶体管。
33.根据权利要求30所述的电子系统，其进一步包括邻近于至少一些所述电隔离区的可编程存储器装置。
34.根据权利要求30所述的电子系统，其中至少一些所述较宽上部至少是所述较窄底部的两倍宽。
35.根据权利要求30所述的电子系统，其中至少一些所述较窄底部具有垂直的侧壁，且其中至少一些所述台阶垂直于此类侧壁延伸。
36.根据权利要求30所述的电子系统，其中所述非气态材料是固态的电绝缘材料。
37.根据权利要求36所述的电子系统，其中所述固态的电绝缘材料包括二氧化硅。
38.一种形成半导体构造的方法，其包括：
提供半导体衬底；
形成延伸到所述衬底中的第一开口，所述第一开口具有第一宽度；
形成从所述第一开口向下延伸到所述衬底中的第二开口，所述第二开口具有小于所述第一宽度的第二宽度；
在所述第一和第二开口内形成固态的电绝缘材料，所述固态的电绝缘材料填充所述第一开口且在所述第二开口内留下空洞，其中所述固态的电绝缘材料将所述空洞密封，使其不接触大气；以及
其中所述空洞含有不同于所述固态的电绝缘材料的、由从所述固态的电绝缘材料将材料排气到所述空洞中提供的材料。
39.根据权利要求38所述的方法，其中所述第一宽度至少是所述第二宽度的两倍宽。
40.根据权利要求38所述的方法，其进一步包括在所述第一开口内形成遮蔽材料以便为所述第二开口界定位置，且其中在所述遮蔽材料位于所述第一开口内时形成所述第二开口。
41.根据权利要求38所述的方法，其中所述固态的电绝缘材料包括二氧化硅。
42.根据权利要求38所述的方法，其中将所述第一开口形成到所述衬底内至少1微米的深度。
43.一种形成半导体构造的方法，其包括：
提供半导体衬底；
形成延伸到所述衬底中的一对开口，所述各个开口具有第一宽度的上部和小于所述第一宽度的第二宽度的下部，且所述第一和第二宽度部分在台阶处接合；所述开口通过所述半导体衬底的一个区彼此隔开；
在所述开口内形成固态的电绝缘材料；所述固态的电绝缘材料填充所述开口的所述上部，且在所述开口的所述下部内留下空洞，所述空洞含有不同于所述固态的电绝缘材料的材料，且所述固态的电绝缘材料将所述空洞密封，使其不接触大气；以及
形成栅极位于所述半导体衬底的所述区上方的晶体管。
44.根据权利要求43所述的方法，其中所述晶体管栅极是浮动栅极，且进一步包括在所述浮动栅极上方形成控制栅极。
45.根据权利要求43所述的方法，其中所述开口的所述上部至少是所述下部的两倍宽。
46.根据权利要求43所述的方法，其中所述下部具有垂直的侧壁，且其中所述台阶垂直于此类侧壁延伸。
47.根据权利要求43所述的方法，其中所述固态的电绝缘材料包括二氧化硅。
CN2006800264338A 2005-07-19 2006-07-10 半导体构造、存储器阵列、电子系统和形成半导体构造的方法 Active CN101253617B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/185,186 US20070235783A9 (en) 2005-07-19 2005-07-19 Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US11/185,186 2005-07-19
PCT/US2006/026692 WO2007011566A1 (en) 2005-07-19 2006-07-10 Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions

Publications (2)

Publication Number Publication Date
CN101253617A CN101253617A (zh) 2008-08-27
CN101253617B true CN101253617B (zh) 2013-03-13

Family

ID=37450805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800264338A Active CN101253617B (zh) 2005-07-19 2006-07-10 半导体构造、存储器阵列、电子系统和形成半导体构造的方法

Country Status (8)

Country Link
US (2) US20070235783A9 (zh)
EP (1) EP1911083B1 (zh)
JP (1) JP2009503814A (zh)
KR (2) KR20080015948A (zh)
CN (1) CN101253617B (zh)
SG (2) SG10201506505RA (zh)
TW (1) TWI326118B (zh)
WO (1) WO2007011566A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170545B2 (en) 2005-09-01 2019-01-01 Micron Technology, Inc. Memory arrays

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070235783A9 (en) * 2005-07-19 2007-10-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US20070105302A1 (en) * 2005-11-09 2007-05-10 Infineon Technologies Ag Integrated circuit formed on a semiconductor substrate
US7799694B2 (en) * 2006-04-11 2010-09-21 Micron Technology, Inc. Methods of forming semiconductor constructions
KR100761466B1 (ko) * 2006-06-12 2007-09-27 삼성전자주식회사 반도체장치의 소자분리구조 형성방법
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US8519481B2 (en) * 2009-10-14 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in STI regions for forming bulk FinFETs
JP5669251B2 (ja) * 2010-01-20 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102468213B (zh) * 2010-11-19 2014-10-01 中国科学院微电子研究所 沟槽隔离结构及其形成方法
US8525188B2 (en) 2010-11-19 2013-09-03 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same
US9362160B2 (en) 2012-01-13 2016-06-07 Newport Fab, Llc SOI structure and method for utilizing trenches for signal isolation and linearity
US8963247B2 (en) 2012-01-13 2015-02-24 Newport Fab, Llc Selective amorphization for electrical signal isolation and linearity in SOI structures
US8816471B2 (en) * 2012-01-13 2014-08-26 Newport Fab, Llc Electrical signal isolation and linearity in SOI structures
US20130187159A1 (en) 2012-01-23 2013-07-25 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
US9633905B2 (en) 2012-04-20 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
CN103474353B (zh) * 2012-06-08 2016-01-20 中芯国际集成电路制造(上海)有限公司 一种鳍片和sti结构制作方法
CN103681331B (zh) * 2012-09-10 2016-06-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
KR102046976B1 (ko) 2012-12-04 2019-12-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP6278608B2 (ja) * 2013-04-08 2018-02-14 キヤノン株式会社 半導体装置およびその製造方法
US9406550B2 (en) * 2013-10-31 2016-08-02 Infineon Technologies Austria Ag Insulation structure formed in a semiconductor substrate and method for forming an insulation structure
CN104658909B (zh) * 2013-11-19 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9673274B2 (en) * 2015-03-26 2017-06-06 Sandisk Technologies Llc Shallow trench isolation trenches and methods for NAND memory
US9984918B2 (en) 2015-12-31 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9748332B1 (en) * 2016-12-09 2017-08-29 Macronix International Co., Ltd. Non-volatile semiconductor memory
JP2018078312A (ja) * 2017-12-20 2018-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20210113644A (ko) 2019-04-30 2021-09-16 양쯔 메모리 테크놀로지스 씨오., 엘티디. 접합된 통합형 반도체 칩과 그 제조 및 작동 방법
US11217588B2 (en) * 2019-07-03 2022-01-04 Micron Technology, Inc. Integrated assemblies comprising voids between active regions and conductive shield plates, and methods of forming integrated assemblies
US11443987B2 (en) 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside air gap dielectric
US12002864B2 (en) 2021-01-04 2024-06-04 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure
CN112864155B (zh) * 2021-01-04 2022-05-03 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN115568210A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种半导体结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230018A (zh) * 1998-01-27 1999-09-29 国际商业机器公司 用易处理的硬掩模制作沟槽式电容器

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
US4639288A (en) * 1984-11-05 1987-01-27 Advanced Micro Devices, Inc. Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching
US4825277A (en) * 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
JPH02206175A (ja) * 1989-02-06 1990-08-15 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5756385A (en) * 1994-03-30 1998-05-26 Sandisk Corporation Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
JPH08213392A (ja) * 1995-02-01 1996-08-20 Oki Electric Ind Co Ltd 半導体素子及びその製造方法
JPH09232296A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
SG68630A1 (en) * 1996-10-18 1999-11-16 Eg & G Int Isolation process for surface micromachined sensors and actuators
US6322634B1 (en) * 1997-01-27 2001-11-27 Micron Technology, Inc. Shallow trench isolation structure without corner exposure
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US5976947A (en) * 1997-08-18 1999-11-02 Micron Technology, Inc. Method for forming dielectric within a recess
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US6376893B1 (en) * 1997-12-13 2002-04-23 Hyundai Electronics Industries Co., Ltd. Trench isolation structure and fabrication method thereof
US5945707A (en) * 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device
US6358796B1 (en) * 1999-04-15 2002-03-19 Taiwan Semiconductor Manufacturing Company Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation
US6121082A (en) * 1999-04-28 2000-09-19 Worldwide Semiconductor Manufacturing Corp. Method of fabricating DRAM with novel landing pad process
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
KR100338766B1 (ko) * 1999-05-20 2002-05-30 윤종용 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6445072B1 (en) * 2000-07-17 2002-09-03 Advanced Micro Devices, Inc. Deliberate void in innerlayer dielectric gapfill to reduce dielectric constant
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6277709B1 (en) * 2000-07-28 2001-08-21 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation structure
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
US6620681B1 (en) * 2000-09-08 2003-09-16 Samsung Electronics Co., Ltd. Semiconductor device having desired gate profile and method of making the same
JP4832629B2 (ja) * 2000-10-04 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100351506B1 (en) * 2000-11-30 2002-09-05 Samsung Electronics Co Ltd Method for forming insulation layer of semiconductor device
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
KR100413829B1 (ko) * 2001-03-23 2003-12-31 삼성전자주식회사 트렌치 격리 구조 및 그 형성 방법
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
JP4295927B2 (ja) * 2001-04-23 2009-07-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR100416795B1 (ko) * 2001-04-27 2004-01-31 삼성전자주식회사 소자분리막 형성방법 및 이를 이용한 반도체 장치의제조방법
US6518641B2 (en) * 2001-05-18 2003-02-11 International Business Machines Corporation Deep slit isolation with controlled void
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
KR100389031B1 (ko) * 2001-06-19 2003-06-25 삼성전자주식회사 트렌치 소자분리 구조를 가지는 반도체 소자의 제조방법
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
KR100426484B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
US6627529B2 (en) * 2002-02-07 2003-09-30 Micron Technology, Inc. Capacitance reduction by tunnel formation for use with semiconductor device
US6562696B1 (en) * 2002-03-06 2003-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming an STI feature to avoid acidic etching of trench sidewalls
JP2003319638A (ja) * 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US6849518B2 (en) * 2002-05-07 2005-02-01 Intel Corporation Dual trench isolation using single critical lithographic patterning
US6727150B2 (en) * 2002-07-26 2004-04-27 Micron Technology, Inc. Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US20040029389A1 (en) * 2002-08-06 2004-02-12 Winbond Electronics Corporation Method of forming shallow trench isolation structure with self-aligned floating gate
US6791155B1 (en) * 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
KR100454135B1 (ko) * 2002-10-10 2004-10-26 삼성전자주식회사 비휘발성 기억소자의 형성방법
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US7294934B2 (en) * 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100497610B1 (ko) * 2003-02-14 2005-07-01 삼성전자주식회사 반도체 장치의 절연막 형성방법
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US6939817B2 (en) * 2003-05-08 2005-09-06 Micron Technology, Inc. Removal of carbon from an insulative layer using ozone
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
TW594935B (en) * 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
KR100543455B1 (ko) * 2003-05-30 2006-01-23 삼성전자주식회사 반도체 소자의 소자분리막 형성방법
DE10350038A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Verfahren zum anodischen Bonden von Wafern und Vorrichtung
US7015111B2 (en) * 2003-10-28 2006-03-21 Micron Technology, Inc. Use of selective oxidation to form asymmetrical oxide features during the manufacture of a semiconductor device
JP2005160251A (ja) * 2003-11-27 2005-06-16 Ntt Power & Building Facilities Inc 電力供給システム
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
CN100459141C (zh) * 2004-07-07 2009-02-04 松下电器产业株式会社 固体摄像装置、其制造方法及使用它的摄像机
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
US7235478B2 (en) * 2005-01-12 2007-06-26 Intel Corporation Polymer spacer formation
US20070235783A9 (en) * 2005-07-19 2007-10-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US7279377B2 (en) * 2005-08-10 2007-10-09 Micron Technology, Inc. Method and structure for shallow trench isolation during integrated circuit device manufacture
US7772672B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Semiconductor constructions
US20070059897A1 (en) * 2005-09-09 2007-03-15 Armin Tilke Isolation for semiconductor devices
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7799694B2 (en) * 2006-04-11 2010-09-21 Micron Technology, Inc. Methods of forming semiconductor constructions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230018A (zh) * 1998-01-27 1999-09-29 国际商业机器公司 用易处理的硬掩模制作沟槽式电容器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S.H HONG et al.A Novel T-Shaped Shallow Trench Isolation Technology.《Japan Journal of Applied Physics》.2000,第40卷第2616-2620页. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170545B2 (en) 2005-09-01 2019-01-01 Micron Technology, Inc. Memory arrays

Also Published As

Publication number Publication date
CN101253617A (zh) 2008-08-27
SG165310A1 (en) 2010-10-28
US20070018215A1 (en) 2007-01-25
EP1911083A1 (en) 2008-04-16
US20070235783A9 (en) 2007-10-11
SG10201506505RA (en) 2015-10-29
EP1911083B1 (en) 2020-09-02
KR20080015948A (ko) 2008-02-20
JP2009503814A (ja) 2009-01-29
KR20100120316A (ko) 2010-11-15
US20160064480A1 (en) 2016-03-03
TW200717702A (en) 2007-05-01
WO2007011566A8 (en) 2008-02-28
TWI326118B (en) 2010-06-11
WO2007011566A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN101253617B (zh) 半导体构造、存储器阵列、电子系统和形成半导体构造的方法
JP5610264B2 (ja) 半導体装置、半導体部品および半導体構造、ならびに半導体装置、半導体部品および半導体構造を形成する方法
CN100495709C (zh) 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US4890144A (en) Integrated circuit trench cell
JP4569845B2 (ja) 半導体構造の形成方法
US8951865B2 (en) Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
US7439149B1 (en) Structure and method for forming SOI trench memory with single-sided strap
CN102800693A (zh) 半导体器件及其形成方法
US8669603B2 (en) Semiconductor constructions
US8035160B2 (en) Recessed access device for a memory
JP4918959B2 (ja) 二階層デジット線を有する絶縁体上シリコン（ｓｏｉ）基板に製造されたｄｒａｍ、ｄｒａｍアレイ、およびその製造方法
JP2004508714A5 (zh)
US20080296778A1 (en) Interconnection Structure and Integrated Circuit
CN116801616A (zh) 半导体结构及半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant