CN101246875B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101246875B
CN101246875B CN2008100089306A CN200810008930A CN101246875B CN 101246875 B CN101246875 B CN 101246875B CN 2008100089306 A CN2008100089306 A CN 2008100089306A CN 200810008930 A CN200810008930 A CN 200810008930A CN 101246875 B CN101246875 B CN 101246875B
Authority
CN
China
Prior art keywords
copper
metal
film
particle size
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100089306A
Other languages
English (en)
Other versions
CN101246875A (zh
Inventor
铃木贵志
北田秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101246875A publication Critical patent/CN101246875A/zh
Application granted granted Critical
Publication of CN101246875B publication Critical patent/CN101246875B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件及其制造方法，该半导体器件中铜布线的抗电迁移性提高。铜布线形成为使得在它的中心部分铜颗粒较大，在它的上部和下部铜颗粒较小。通过镶嵌方法形成具有这种结构的铜布线。可通过控制电镀时的电流密度来形成这种结构。对于具有这种结构的铜布线，电流通过其中心部分比通过其上部更容易。因此，能够抑制上部的铜原子扩散，从而能够抑制铜原子从铜布线与覆盖膜之间的界面扩散。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种具有铜(Cu)等金属布线的半导体器件及其制造方法。
背景技术
随着硅(Si)半导体器件集成度的增加和芯片尺寸的减小，在这些半导体器件中形成的布线变得越来越薄，而在这些半导体器件中形成的布线层的数目越来越多。对于半间距(halfpitch)为65nm的器件，最小布线宽度例如为大约100nm。当电流通过这么薄的布线时，布线中包含的金属原子会移动。这种现象称为电迁移。电迁移使布线中出现空隙(void)或凸起(hillock)，从而导致布线的电阻增加、布线的断路、短路等。也就是说，电迁移降低了电路的可靠性。
顺便提及，在最新Si半导体器件中通常使用所谓的镶嵌方法(damascenemethod)形成的铜布线。通过镶嵌方法以如下方式形成铜布线。例如，首先采用光刻和蚀刻在绝缘膜中形成沟槽。然后通过溅射方法在整个表面上形成阻挡金属和籽晶铜膜。再通过电镀方法在阻挡金属和籽晶铜膜上形成铜膜，填充上述沟槽。然后通过化学机械抛光(CMP)将绝缘膜上多余的铜膜和阻挡金属去除。这样就形成了铜布线。此外，例如通过化学气相沉积(CVD)方法在铜布线上形成氮化硅(SiN)等的覆盖膜，以抑制铜布线中包含的铜原子扩散。这与上述阻挡金属的作用相同(例如参见日本未审专利公开No.2005-317835)。
以这种方式形成的铜布线被阻挡金属和覆盖膜包围。覆盖膜与铜布线之间的界面处的粘附力弱于阻挡金属与铜布线之间的界面处的粘附力。其原因如下：在阻挡金属与铜布线之间的界面处是两种金属接合。另一方面，在覆盖膜与铜布线之间的界面处是绝缘膜与金属接合。通常认为在覆盖膜与铜布线之间的界面处，即粘附力弱的位置铜布线中包含的铜原子容易发生扩散。实际上，在此界面上的各处发现空隙的可能性较大。
例如，提出了以下方法作为增加抗电迁移性的一种方法。即，在形成覆盖膜之前进行预定的预处理。经过预处理之后再形成覆盖膜，则覆盖膜与铜布线之间的界面的特性发生改变(例如参见“Identification of ElectromigrationDominant Diffusion Path for Cu Damascene Interconnects and Effect of PlasmaTreatment and Barrier Dielectrics on Electromigration Performance”，第42届国际可靠性物理会议记录(IEEE，美国菲尼克斯，2004年)，第246-250页)。此外，还提出了以下方法作为增加抗电迁移性的另一种方法。即，使用像钴钨磷(CoWP)这样的金属来形成覆盖膜(例如参见应用物理期刊第93卷第3册第1417-1421页(2003年1月))。
随着未来技术的更新换代，布线宽度将变得更窄。对于半间距为45nm的器件，最小布线宽度为大约70nm。在这种情况下，仅仅考虑到覆盖膜的材料和以上述方式改变覆盖膜与铜布线之间的界面的特性，不可能充分地抑制电迁移。例如，如果用SiN来形成覆盖膜，那么与用碳化硅(SiC)或者氮碳化硅(SiCN)来形成覆盖膜的情况相比，在覆盖膜与铜布线之间的界面处的粘附力更强。但是，SiN的介电常数比SiC或者SiCN的介电常数高。因此，用SiN来形成覆盖膜使器件不能高速运行。
此外，如果使用如上所述的金属覆盖膜，则在覆盖膜与铜布线之间的界面处粘附力更强，并且能够抑制铜原子的扩散。在布线上必须有选择性地形成这样的金属覆盖膜。但是，以上述方式在新一代半导体器件的窄间距布线上有选择性地形成金属覆盖膜并非易事。因此按照目前的情况，从批量生产的角度来看仍然存在问题。
发明内容
因此，一个可能的目的是提供一种半导体器件，其包括具有抗电迁移性的高可靠性金属布线。
另一个可能的目的是提供一种稳定地制造半导体器件的方法，该半导体器件包括高可靠性金属布线。
为了实现第一个目的，提供一种包括金属布线的半导体器件。在这种半导体器件中，金属布线的顶部覆盖有膜，在所述膜与所述金属布线之间的界面附近所述金属布线的上部的电阻大于所述金属布线的中心部分的电阻。
根据下文中的说明并结合附图，本发明的上述及其它目的、特点和优点将变得显而易见，附图通过实例示出本发明的优选实施例。
附图说明
图1为示出铜布线的布线宽度与电阻率之间关系的示意图；
图2为示出铜布线中颗粒尺寸分布的示意图；
图3为示出铜布线结构的实例的局部示意剖视图；
图4为示出经过CMP步骤后的状态的局部示意剖视图；
图5为示出离子注入步骤的局部示意剖视图；
图6为示出第一电镀步骤的局部示意剖视图；
图7为示出热处理步骤的局部示意剖视图；
图8为示出第二电镀步骤的局部示意剖视图；
图9为示出铝布线结构的实例的局部示意剖视图；
图10A为示出形成层间电介质和硬掩模的步骤的局部剖视图；
图10B为示出形成沟槽的步骤的局部示意剖视图；
图10C为示出阻挡金属等的步骤的局部示意剖视图；
图10D为示出电镀步骤的局部示意剖视图；
图10E为示出第一CMP步骤的局部示意剖视图；
图10F为示出形成第一覆盖膜等的步骤的局部示意剖视图；
图10G为示出形成通孔(via hole)和沟槽的步骤的局部示意剖视图；
图10H为示出经过电镀步骤后的状态的局部示意剖视图；
图10I为示出第二CMP步骤的局部示意剖视图；
图10J为示出形成第二覆盖膜等的步骤的局部示意剖视图。
具体实施方式
以下参照附图详细描述本发明的实施例。
首先描述铜布线的结构和特性。
先形成不同形状的铜布线，并准确测量这些铜布线的电阻。此外，还要准确测量这些铜布线的布线宽度和布线高度并计算出电阻率。此外，通过改变形成这些铜布线时形成铜膜的条件，并改变这些铜布线的布线宽度和布线高度，可改变构成这些铜布线的铜颗粒的颗粒尺寸。通过透射电子显微镜(TEM)方法或者电子反向散射图案(EBSP)方法测量铜颗粒的颗粒尺寸。
图1为示出铜布线的布线宽度与电阻率之间关系的示意图。图1中，横轴表示布线宽度(nm)，纵轴表示电阻率(μΩ·cm)。此外，图1中还示出利用下述的模型进行拟合得到的拟合曲线A、B和C。
如图1所示，铜布线的电阻率取决于构成铜布线的铜颗粒的颗粒尺寸。当布线宽度为几百nm时，铜布线的电阻率开始增大。当布线宽度为100 nm或更小时，铜布线的电阻率显著增大。图1中，采用三个不同的值(约213nm、230nm和256nm(布线宽度为1μm))作为平均颗粒尺寸。即使布线宽度相同，随着颗粒尺寸减小，电阻率变得更大。
为了分析上述结果，采用膜表面散射模型(F-S Model；E.H.Sondheimer，“The Mean Free Path of Electron in Metals”，Adv.Phys.(1952))和考虑了颗粒边界处散射的模型(M-S Model；A.F.Mayadas，“Electrical-ResistivityModel for Polycrystalline Films：the Case of Arbitrary Reflection at ExternalSurfaces”，Phys.Rev.B(1970)，第1卷第1382页)对电阻率与颗粒尺寸之间的依赖关系进行拟合。在拟合所需的参数中，采用对形成的铜布线经实际测量得到的值作为颗粒尺寸。图1中，还示出拟合曲线A、B和C。
当铜布线的布线宽度达到100nm或更小时，周围界面与铜布线横截面的比率增大，并且电子散射的作用增加。因此，铜布线的电阻率增大。即，随着颗粒尺寸变小，电阻率增大。如果认为此结论正确，则可以给出电阻率变化的近似完整描述。也就是说，对于布线宽度为100nm或更小的很薄的布线，电子从界面反射，并且电子散射效应在颗粒边界处明显。因此，电阻率也取决于颗粒尺寸。当颗粒尺寸达到约40nm(对应于电子的散射自由程)时上述现象变得更加明显。
根据上述结果可得出以下结论。例如，如果在很薄的布线中存在颗粒尺寸分布，则电流有选择性地通过颗粒尺寸较大的区域。其理由是电流趋于通过电阻小的区域。
图2为示出铜布线中颗粒尺寸分布的示意图。
为了通过镶嵌方法形成铜布线1，首先在二氧化硅(SiO2)等的层间电介质2上形成SiN等的硬掩模3。在要形成铜布线1的区域形成沟槽。通过溅射方法在整个表面上用难熔金属例如钽(Ta)、钛(Ti)或者氮化钽(TaN)形成阻挡金属4。然后形成籽晶铜膜(未示出)。通过电镀在籽晶铜膜上形成铜膜。这样就将沟槽填充。例如通过CMP将硬掩模3上多余的铜膜和阻挡金属4去除，形成铜布线1。例如通过CVD方法在铜布线1上形成SiC、SiN等的覆盖膜5。此外，在覆盖膜5上形成SiO2等的上层层间电介质6。
在这种方法中，通常在电镀的开始阶段通过减小电流密度来降低形成铜膜的速度。进行这一操作使得不管铜布线1的布线宽度是多少，都可以将铜膜可靠地嵌入铜布线1的下部和下侧壁部分，并且由于在开始电镀时电流变化迅速，所以籽晶铜膜不会熔化。在电流密度小且铜膜以低速形成的电镀早期阶段，形成的铜膜结合大量的杂质。因此，在随后进行热处理时，以这许多杂质作为核形成许多铜颗粒1a。换而言之，这许多杂质防止形成大的铜颗粒1a。因此，铜颗粒1a的颗粒尺寸趋于变小。
另一方面，从电镀的中间阶段到晚期阶段，其中将铜膜嵌入铜布线1的中心部分和上部，电流密度大且铜膜以高速形成。与电流密度小的情况相比，形成的铜膜结合少量的杂质，铜颗粒1a的颗粒尺寸趋于变大。
通过上述电镀工艺来形成铜布线1。因此，如图2所示，在铜布线1的下部和下侧壁部分铜颗粒1a的颗粒尺寸较小。在铜布线1的中心部分和上部铜颗粒1a的颗粒尺寸较大。
铜布线1具有上述结构。根据图1所示的结果可知，电流密集通过的区域是铜布线1的中心部分和上部，在这些区域铜颗粒1a的颗粒尺寸较大，电阻率小。由于电迁移，铜原子通过电子的流动而移动。因此，在铜布线1的中心部分和上部，电子的流动对铜原子的影响大。
铜布线1的顶部与覆盖膜5接触。如果覆盖膜5为绝缘膜，则已知铜布线1与覆盖膜5之间的粘附力弱。也就是说，发生电迁移时，铜原子主要在铜布线1与覆盖膜5之间的界面处扩散。其原因在于：在铜布线1与覆盖膜5之间的界面处粘附力弱，并且由于较多电子流过铜布线1的中心部分和上部，所以易于发生电迁移。
因此，在铜布线的中心部分铜颗粒应该较大，而在铜布线的中心部分周围铜颗粒应该较小。
图3为示出铜布线结构的实例的局部示意剖视图。
通过镶嵌方法形成图3所示的铜布线10。这与形成图2所示的铜布线1的方法相同。在SiO2等的层间电介质11和SiN等的硬掩模12中形成沟槽，在沟槽中填充铜膜，沟槽与铜膜之间具有用Ta、Ti、TaN等形成的阻挡金属13。形成沟槽之后，首先在整个表面上形成阻挡金属13和籽晶铜膜(未示出)。通过电镀方法形成铜膜。进行CMP直到暴露出硬掩模12。这样就形成了铜布线10。在铜布线10上形成SiC、SiN等的覆盖膜14。此外，在覆盖膜14上形成SiO2等的上层层间电介质15。
在图3所示的铜布线10中，中心部分的铜颗粒10a较大，位于中心部分周围的部分，即下部、侧壁部分以及上部的铜颗粒10a较小。对于采用上述结构的铜布线10，电流比较容易通过铜颗粒10a较大且电阻率小的中心部分。电流较难通过铜颗粒10a较小且电阻率大的位于中心部分周围的部分。因此，在铜布线10与覆盖膜14之间的界面处粘附力弱，难以发生电迁移。
一般来说，通过布线的信号的频率越高，那么通过布线表面的电流越密集。该现象称为集肤效应(skin effect)。频率为几吉赫(GHz)的信号通过最新器件，因此对于一般的对象不能忽略集肤效应。电流流过的深度称为透入深度(skin depth)σ，由下式给出：
σ = 2 ωμσ · · · · · · ( 1 )
其中，μ为导体的绝对磁导率(4π×10-7(H/m))，σ为电导率，ω为电流的角频率。如果导体是铜，并且信号的频率为1GHz，则透入深度σ为2.09μm。也就是说，如果信号的频率为1GHz，那么厚度为亚微米级的整个普通铜布线都可视作表面。因此，认为电流由于集肤效应而只通过铜布线的表面是不正确的。
因此，通过形成预定的颗粒尺寸分布，如同在图3所示的铜布线10中，能够控制电流的流动路线。
通过控制例如为了形成铜膜进行电镀时的电流密度，能够控制铜布线10中的颗粒尺寸分布。
具体而言，在电镀的早期阶段，即形成铜布线10的下部和下侧壁部分时，将电流密度调低。在电镀的中间阶段，即形成铜布线10的中心部分时，增加电流密度。在电镀的晚期阶段，即形成铜布线10的上部时，将电流密度再次调低。以这种方式控制电镀时的电流密度，可使得铜布线10的中心部分的铜颗粒10a较大，而位于铜布线10的中心部分周围的部分的铜颗粒10a较小。
例如，从电镀的早期阶段到中间阶段逐步增加电流密度，而从电镀的中间阶段到晚期阶段逐步降低电流密度。从电镀的早期阶段到中间阶段可连续地增加电流密度，而从电镀的中间阶段到晚期阶段可连续地降低电流密度。在形成的铜布线10中不出现空隙等的条件应该设定为电流密度。
采用上述方法，在电镀时只需要控制电流密度。这样，就能够形成电流比较容易通过其中心部分且具有抗电迁移性的铜布线10。此外，不需要新的制造系统就能够形成铜布线10。
为了控制铜布线10中的颗粒尺寸分布，除了上述在电镀时控制电流密度的方法，还可以采用使用了离子注入的方法或者在不同条件下进行多次电镀的方法。
图4和图5为描述使用了离子注入的铜布线形成方法的示意图。图4为示出经过CMP步骤后的状态的局部示意剖视图。图5为示出离子注入步骤的局部示意剖视图。
首先在SiO2等的层间电介质21和SiN等的硬掩模22中形成沟槽。用Ta、Ti、TaN等形成阻挡金属23，并且形成籽晶铜膜(未示出)。然后通过电镀形成铜膜。在电镀的早期阶段将电流密度调低，而在电镀的中间阶段到晚期阶段则增加电流密度。也就是说，采用传统的方法来形成铜膜。然后进行CMP直到露出硬掩模22。这样，就形成了铜布线20。从而得到图4所示的状态。
以这种方式形成铜布线20后，在形成覆盖膜之前，在铜布线20上进行离子注入，如图5所示。通过利用例如氩(Ar)、氖(Ne)或氙(Xe)等元素以及适当地调节能量来进行这种离子注入。在需要时进行预定的热处理，且仅将铜布线20的上部制成多晶的或非晶的。在进行这样的处理之后，形成覆盖膜等。图5示意性地示出将铜布线20的上部制成多晶的情形。
例如，如果通过这种方法将铜布线20的上部制成多晶的，则铜布线20上部的铜颗粒20a变小。因此，在铜布线20的上部电阻率会增加。如果将铜布线20的上部制成非晶的，在铜布线20的上部电阻率也会增加。因此，电流比较容易通过铜布线20的中心部分。覆盖膜与铜布线20之间的粘附力弱，并且电流较难通过铜布线20的上部。这与图3所示的铜布线10的情况相同。因此，增加了抗电迁移性。
对于离子注入，代替前面所述的元素，可采用例如碳(C)、氧(O)或氮(N)等元素，这些元素和铜可形成化合物。用这样的元素形成的化合物的电阻比纯铜高。因此，能够获得与将铜布线20的上部制成多晶的或非晶的所得到的同样的效果。
图6至图8为描述将电镀步骤分解为多个部分的铜布线形成方法的示意图。图6为示出第一电镀步骤的局部示意剖视图。图7为示出热处理步骤的局部示意剖视图。图8为示出第二电镀步骤的局部示意剖视图。
这种方法如下。如图6所示，首先在SiO2等的层间电介质31和SiN等的硬掩模32中形成沟槽。然后，用Ta、Ti、TaN等形成阻挡金属33，并且形成籽晶铜膜(未示出)。进行第一电镀来形成铜膜34。在第一电镀的早期阶段将电流密度调低，而在第一电镀的中间阶段则将电流密度调高。在铜膜完全填充沟槽之前，结束第一电镀。在以这种方式形成的铜膜34中，在下部和侧壁部分铜颗粒30a较小，而在中心部分和上部铜颗粒30a较大。
如图7所示，随后进行热处理，例如在大约350℃的温度下、在N2气氛或者真空中持续几分钟。这样，构成铜膜34的铜颗粒30a通常变得更大。
如图8所示，在预定热处理后，进行第二电镀来形成铜膜35。此时将电流密度设定为恒定的低数值。通过第二电镀将沟槽完全填充。
之后，进行CMP直到露出硬掩模32。在硬掩模32上形成覆盖膜等。
通过采用这种方法，能够形成中心部分的铜颗粒30a较大且上部的铜颗粒30a较小的铜布线。铜布线的上部与覆盖膜接触。因此，能够增加抗电迁移性。
在以上实例中将电镀步骤分为两部分。但是也可以将电镀步骤分为三个部分或更多部分。显然，通过将电镀步骤细分并在各部分之间以预定条件进行热处理，能够形成颗粒尺寸得到更精细控制的铜布线。进行各电镀步骤的条件(电流密度等)和进行各热处理步骤的条件(温度、时间等)应根据要形成的铜颗粒的颗粒尺寸来适当地设定。但是，增加进行电镀的次数会导致增加制造步骤的数目。因此，就会增加成本。对这一点应加以注意。
此外，采用多次进行电镀的方法，对要形成的铜布线的布线宽度没有特别限制。这种方法能够用于形成布线宽度例如为大约150nm的较薄铜布线。类似地，这种方法还能够用于形成布线宽度例如为大约1μm的较厚铜布线。在以上两种情况下能够获得同样的颗粒尺寸分布。
以上描述中以铜布线作为实例。但是，这同样适用于其它金属布线，例如主要成份为多晶铝(Al)的铝布线。
图9为示出铝布线结构的实例的局部示意剖视图。
如图9所示，用难熔金属例如Ta、Ti或者TaN分别在铝布线40的底部和顶部形成阻挡金属41、42。
例如，以如下方式形成铝布线40。首先通过溅射方法在SiO2等的层间电介质43上依次形成难熔金属膜、铝膜(或者主要成份为铝的膜)以及难熔金属膜。通过干法蚀刻等对它们进行处理后，得到一个包括阻挡金属41、铝布线40以及阻挡金属42的三层结构，如图9所示。然后，形成SiO2等的层间电介质44来覆盖包括铝布线40的三层结构。
将溅射条件设定为使得：在以溅射方法形成铝膜的早期阶段和晚期阶段，也就是形成铝布线40的下部和上部时，铝颗粒40a较小，并且在以溅射方法形成铝膜的中间阶段，也就是形成铝布线40的中心部分时，铝颗粒40a较大。具体而言，应通过调节溅射时的等离子体电压或控制引入气体来控制铝颗粒40a的颗粒尺寸。以这种方式形成铝膜，经过处理后获得在下部和上部铝颗粒40a较小且在中心部分铝颗粒40a较大的铝布线。因此，能够获得与上述铜布线同样的效果。
对于普通的铝布线，电子主要通过位于上阻挡金属与布线之间的界面附近的区域和位于下阻挡金属与布线之间的界面附近的区域。因此，在这些区域易于发生电迁移。但是，对于上述铝布线40，在位于上阻挡金属与铝布线40之间的界面附近的区域中和位于下阻挡金属与铝布线40之间的界面附近的区域中铝颗粒40a的颗粒尺寸较小。因此，在这些区域电阻率较高，并且电流比较容易通过铝布线40的中心部分。从而，能够防止发生这种电迁移。
在上述实例中，分别在铝布线40的底部和顶部形成阻挡金属41、42。但是也可以仅在铝布线40的底部形成阻挡金属41。
如上所述，通过使用传统的半导体器件制造系统，并且通过适当地控制形成金属布线的条件，能够形成具有抗电迁移性的金属布线。能够稳定地获得包括这种具有高可靠性的金属布线的半导体器件。
以下描述各个实例。
(实例1)
下面描述的实例所使用的方法中在电镀时控制电流密度的条件。图10A至图10J为示出形成铜布线的步骤的剖视图。未示出晶体管部分。下面依次描述各步骤。
图10A为示出形成层间电介质和硬掩模的步骤的局部示意剖视图。
首先，通过CVD方法在SiO2基础绝缘膜51上沉积厚度为大约250nm的碳氧化硅(SiOC)低介电常数(低k值)膜，以形成层间电介质52，其中基础绝缘膜51形成于硅衬底50上。在层间电介质52上形成厚度为大约50nm的硬掩模53。
图10B为示出形成沟槽的步骤的局部示意剖视图。
在形成层间电介质52和硬掩模53后，通过光刻和蚀刻形成穿透层间电介质52和硬掩模53的沟槽54，沟槽54的宽度为100nm至1000nm，用于下层铜布线。
图10C为示出形成阻挡金属等的步骤的局部示意剖视图。
在形成沟槽54后，采用溅射方法来形成Ta或TaN的阻挡金属55以及籽晶铜膜(未示出)。
图10D为示出电镀步骤的局部示意剖视图。
在形成阻挡金属55以及籽晶铜膜后，通过电镀在籽晶铜膜上形成铜膜56，从而用铜膜56填充图10B和图10C中所示的沟槽54。
在这种情况下，在电镀的早期阶段(填充沟槽54的下部和下侧壁部分时)将电流密度设定为大约3mA/cm2。在电镀的中间阶段(填充沟槽54的中心部分时)将电流密度从早期阶段的值开始逐渐增加，并且设定为大约20mA/cm2。在电镀的晚期阶段(填充沟槽54的上部时)将电流密度从中间阶段的值开始逐渐减少，并且设定为大约3mA/cm2。
电流密度在电镀的早期阶段为3mA/cm2，而在电镀的中间阶段为20mA/cm2。在这种情况下，是逐步增加电流密度。例如，首先将电流密度增加到5mA/cm2，再增加到7mA/cm2，然后增加到9mA/cm2，依此类推。在电镀的中间阶段电流密度为20mA/cm2，而在电镀的晚期阶段电流密度为3mA/cm2。在这种情况下，以同样的方式逐步减少电流密度。
图10E为示出第一CMP步骤的局部示意剖视图。
在通过电镀形成铜膜56后，通过CMP进行平坦化工艺，来去除铜膜56、铜膜56下的籽晶铜膜以及籽晶铜膜下的阻挡金属55的不必要部分。这样就形成了包括籽晶铜膜和铜膜56的下层铜布线。
图10F为示出形成第一覆盖膜等的步骤的局部示意剖视图。
在进行CMP之后，通过CVD方法形成SiC的覆盖膜57，覆盖膜57的厚度为大约50nm，作为防止铜布线中包含的铜原子扩散的膜。然后，通过CVD方法形成SiOC的层间电介质58，层间电介质58的厚度为大约450nm。此外，通过CVD方法形成厚度为大约50nm的硬掩模59。
图10G为示出形成通孔和沟槽的步骤的局部示意剖视图。
在形成覆盖膜57、层间电介质58以及硬掩模59之后，通过光刻和蚀刻，采用双镶嵌方法(dual damascene method)形成与下层铜布线连接的通孔60和用于上层铜布线的沟槽61。
之后，通过与形成下层铜布线所采用的同样的工序进行电镀，来填充沟槽61。
图10H为示出经过电镀步骤后的状态的局部示意剖视图。
在形成图10G所示的沟槽61之后，通过溅射方法形成阻挡金属62和籽晶铜膜(未示出)。然后通过电镀在籽晶铜膜上形成铜膜63。
在这种情况下，在电镀的早期阶段(填充通孔60以及沟槽61的下部和下侧壁部分时)将电流密度设定为大约3mA/cm2。在电镀的中间阶段(填充沟槽61的中心部分时)将电流密度从早期阶段的值开始逐渐增加，并且设定为大约20mA/cm2。在电镀的晚期阶段(填充沟槽61的上部时)将电流密度从中间阶段的值开始逐渐减少，并且设定为大约3mA/cm2。电流密度是逐步地改变。这与形成下层铜布线的情况相同。
图10I为示出第二CMP步骤的局部示意剖视图。
在通过电镀形成铜膜63后，进行CMP直到露出硬掩模59。这样就去除了铜膜63、铜膜63下的籽晶铜膜以及籽晶铜膜下的阻挡金属62的不必要部分。因此，形成同时与下层铜布线和上层铜布线连接的通路(via)。
图10J为示出形成第二覆盖膜等的步骤的局部示意剖视图。
在形成通路和上层铜布线后，通过CVD方法形成SiC的覆盖膜64，覆盖膜64的厚度为大约50nm。然后通过CVD方法在覆盖膜64上形成SiOC的层间电介质65。
通过上述步骤形成铜布线结构。之后，以同样的方式形成预定数目的铜布线。然后，形成例如焊盘和保护膜。这样就完成了半导体器件。
另外，采用传统的制造方法形成一个样品作为比较。也就是通过以下方法形成所述样品。当通过电镀嵌入铜膜时，在电镀的早期阶段将电流密度设定为大约3mA/cm2。在电镀的中间阶段将电流密度逐渐增加，并且设定为20mA/cm2。之后，不改变电流密度，直到铜膜完全填充沟槽。其它工艺条件与上述实例1相同。
通过TEM方法和EBSP方法观察了通过上述实例1中所使用的方法形成的铜布线的多个横截面。结果表明在铜布线的各个横截面的下部、上部以及侧壁部分铜颗粒的平均颗粒尺寸为大约0.1μm，并且在铜布线的各个横截面的中心部分铜颗粒的平均颗粒尺寸为大约0.5μm。通过TEM方法和EBSP方法还观察了作为比较而形成的样品的铜布线的多个横截面。结果表明在铜布线的各个横截面的下部和侧壁部分铜颗粒的平均颗粒尺寸为大约0.1μm，在铜布线的各个横截面的中心部分和上部铜颗粒的平均颗粒尺寸为大约0.5μm，并且到铜布线顶部的距离越近，铜颗粒的平均颗粒尺寸越大。
此外，对上述实例1中所使用的电镀方法形成的铜布线以及形成上述样品所使用的传统电镀方法形成的铜布线进行了电迁移测试。各个测试图案为两层铜布线结构。下层铜布线的宽度为大约300nm，且长度为大约100μm。多个通路连接到下层铜布线的两端，并且上层铜布线连接到各个通路。各个上层铜布线的宽度为大约1000nm，并且其上面直接形成焊盘。以大约300℃的测试温度，将对应2mA/cm2的电流通过一个通路、下层铜布线以及另一通路，从一个上层铜布线送到另一个上层铜布线。结果表明以上述实例1中所使用的电镀方法形成的铜布线的寿命是以形成上述样品所使用的传统电镀方法形成的铜布线的寿命的两倍。
(实例2)
下面描述的实例所采用的方法中使用离子注入。
进行图10A至图10C所示与上述实例1中相同的步骤来形成铜布线。在图10D所示形成下层铜布线的下一电镀步骤中，采用传统方法来形成铜膜56。也就是说，在电镀的早期阶段(填充图10C所示的沟槽54的下部和下侧壁部分)将电流密度设定为大约3mA/cm2，然后逐渐增加。在电镀的中间阶段(填充沟槽54的中心部分)将电流密度设定为20mA/cm2。之后，不改变电流密度，直到完全填充沟槽54。
然后，以与图10E所示同样的方式，通过CMP进行平坦化。之后，在形成图10F所示的覆盖膜57之前进行离子注入。在进行离子注入时，采用Ar作为注入离子，并且注入时的加速电压设定为大约50keV至100keV。这样就形成了下层铜布线。
在进行离子注入之后，进行图10F至图10J所示与上述实例1中相同的步骤。采用双镶嵌方法来形成同时与下层铜布线和上层铜布线连接的通路。在图10H所示形成通路和上层铜布线的电镀步骤中，采用传统方法来形成铜膜63。这与下层铜布线相同。在进行图10I所示的CMP步骤之后，使用Ar进行离子注入。加速电压设定为大约50keV至100keV。
在形成上述铜布线结构之后，以同样的方式形成预定数目的布线层。然后，形成例如焊盘和保护膜。这样就完成了半导体器件。
通过以这种方式进行离子注入来形成下层铜布线和上层铜布线，Ar离子介入电镀步骤中形成的铜膜56和63的晶格之间，扰乱了铜膜56和63的结晶度。因此，注入了离子的区域成为非晶的。通过控制进行离子注入的条件，能够控制Ar离子的投射范围。本实例中，将Ar离子注入各个下层铜布线和上层铜布线的上部。
通过TEM方法和EBSP方法观察了以这种方式形成的铜布线的多个横截面。结果是，铜布线的各个横截面的表面部分处于非晶状态，并且在较接近铜布线的各个横截面中心部分的区域，观察到平均颗粒尺寸为大约0.1μm或更小的小多晶体。但是，结果表明，在注入的Ar离子未到达的铜布线的各个横截面的中心部分中，铜颗粒的平均颗粒尺寸为大约0.5μm。这与上述样品(参见实例1)相同。
如同上述实例1，对于像实例2中利用离子注入方法那样形成的铜布线以及像以上样品中不使用离子注入方法那样形成的铜布线进行了电迁移测试。各个测试图案的结构与上述实例1中所述的测试图案的结构(两层铜布线结构)相同。此外，进行电迁移测试的条件也与上述实例1中所述的条件(测试温度为大约300℃，电流为大约2mA/cm2)相同。结果表明，采用离子注入方法形成的铜布线的寿命是不用离子注入方法形成的铜布线的寿命的大约1.5倍。
本实例中，通过注入Ar离子使铜布线的上部成为非晶状态。但是如上所述，也可以使用其它元素。这样就形成了具有相同结构的铜布线。
此外，通过注入碳离子、氧离子、氮离子等等，能够在铜布线的上部形成电阻更高的化合物。在这种情况下，注入离子之后，在需要时进行热处理，以形成预定的化合物。但是，在注入离子之后的步骤(包括形成层间电介质的步骤)中提供了足够多的热量，因此在注入离子之后进行热处理来形成化合物并非必要。不管哪种情况，都是通过在注入离子之后提供的热量来形成化合物。因此，在注入离子时可将加速电压设定为低数值，并且能够减少像晶格缺陷这样的对铜布线的损坏。
(实例3)
下面描述的实例所使用的方法中将电镀步骤分为两部分。
进行图10A至图10C所示与上述实例1中相同的步骤，来形成铜布线。在图10D所示形成下层铜布线的下一电镀步骤中，在不同条件下进行两次电镀。
首先，在第一电镀的早期阶段将电流密度设定为3mA/cm2。在第一电镀的中间阶段将电流密度逐渐增加，并且设定为20mA/cm2。这样就将图10C所示的沟槽54的下部、下侧壁部分以及中心部分填充。在这一时间点结束第一电镀。在此状态下以大约350℃的温度进行热处理。结果，铜颗粒变大，并且颗粒尺寸增加。经过热处理之后，进行第二电镀以完全填充沟槽54。在进行第二电镀时，将电流密度设定为大约5mA/cm2，也就是一个恒定的低数值。
然后进行图10E所示的CMP步骤。这样就形成了下层铜布线。
在形成下层铜布线后，进行图10F至图10J所示与上述实例1中相同的步骤。采用双镶嵌方法形成同时与下层铜布线和上层铜布线连接的通路。以下述方式进行图10H所示形成通路和上层铜布线的电镀步骤。首先，在电镀的早期阶段(填充通孔60以及沟槽61的下部和下侧壁部分时)将电流密度设定为大约3mA/cm2。然后，将电流密度逐渐增加到20mA/cm2，并且填充沟槽61的中心部分(第一电镀)。在以大约350℃的温度进行热处理之后，在将电流密度设定为大约5mA/cm2(恒定值)的情况下进行电镀(第二电镀)，以完全填充沟槽61。然后，进行图10I所示的CMP步骤。这样就形成了通路和上层铜布线。
在形成上述铜布线结构后，以同样的方式形成预定数目的布线层。然后，形成例如焊盘和保护膜。这样就完成了半导体器件。
通过TEM方法和EBSP方法观察了以这种方式形成的铜布线的多个横截面。结果表明在铜布线的各个横截面的下部、侧壁部分以及上部铜颗粒的平均颗粒尺寸为大约0.1μm，并且在铜布线的各个横截面的中心部分铜颗粒的平均颗粒尺寸为大约0.6μm。因此可确定，通过这种方法能够形成在中心部分铜颗粒的颗粒尺寸较大且在位于中心部分周围的部分铜颗粒的颗粒尺寸较小的下层铜布线和上层铜布线。
此外，如同上述实例1，对于像上述实例3中进行两次电镀那样形成的铜布线以及通过传统的电镀方法形成的铜布线进行了电迁移测试。结果表明，进行两次电镀形成的铜布线的寿命是通过传统的电镀方法形成的铜布线的寿命的大约2倍。
(实例4)
下面描述形成铝布线的方法。
在Si衬底上形成SiO2膜。通过溅射方法在SiO2膜上形成厚度为大约80nm的Ti或氮化钛(TiN)阻挡金属。通过溅射方法在阻挡金属上形成厚度为450nm的铝膜，铝膜中包含重量百分比为0.5的铜。
在形成铝膜的中途，按照下述改变溅射条件。直到铝膜的厚度达到50nm，也就是说，在形成铝膜的早期阶段，将溅射功率调节为高于适当值，从而将形成铝膜的速度设定为一个大数值，即1μm/min。在铝膜的厚度达到大约50nm后，将形成铝膜的速度降低到0.2μm/min。在铝膜的厚度达到大约400nm后，也就是形成铝膜的晚期阶段，再次将溅射功率调节为高于适当值，从而将形成铝膜的速度设定为1μm/min。由于成核作用控制了铝膜生长过程中的颗粒尺寸，所以随着沉积速度的增加，颗粒尺寸变小。因此，随着形成铝膜的速度增加，颗粒尺寸趋于变小。利用这种趋势，在早期阶段和晚期阶段将形成铝膜的速度调快，从而使得铝颗粒较小。在中间阶段将形成铝膜的速度调慢，从而使得铝颗粒较大。
在形成铝膜后，通过溅射方法再次形成厚度为大约50nm的Ti或TiN阻挡金属。通过光刻工艺形成宽度为大约0.5μm的图案，并通过RIE工艺将多余的金属部分去除。结果，形成布线宽度为大约0.5μm的下层铝布线，并且在它的上面和下面形成有阻挡金属。
之后，在整个表面上沉积SiO2膜，并形成与下层铝布线连接的钨(W)通路。此外，重复同样的步骤来形成上层铝布线。
在形成上述铝布线结构之后，以同样的方式形成预定数目的布线层。然后，形成例如焊盘和保护膜。这样就完成了半导体器件。
通过TEM方法和EBSP方法观察了以这种方式形成的铝布线的多个横截面。结果可确定，在铝布线的各个横截面的下部(靠近下阻挡金属的部分)和上部(靠近上阻挡金属的部分)铝颗粒的平均颗粒尺寸为大约0.2μm，并且在铝布线的各个横截面的中心部分铝颗粒的平均颗粒尺寸为大约0.5μm。由于是通过干法蚀刻形成铝布线，所以在侧壁部分，也就是靠近各SiO2膜与各铝布线之间的界面的部分铝颗粒的平均颗粒尺寸等于中心部分的铝颗粒的平均颗粒尺寸。
对于通过上述方法形成的铝布线以及通过传统的电镀方法形成(即不在中途改变溅射条件而形成)的铝布线进行了电迁移测试。各测试图案具有两层铝布线结构。钨通路连接到下层铝布线的两端，并且上层铝布线连接到各个通路。在各个上层铝布线上形成焊盘。以大约250℃的测试温度，将对应1.5 mA/cm2的电流通过一个钨通路、下层铝布线以及另一钨通路，从一个上层铝布线送到另一个上层铝布线。结果表明以上述方法形成的铝布线的寿命是以传统方法形成的铝布线的寿命的1.5倍。
对于这种铝布线，电子主要通过位于上阻挡金属与铝布线之间的界面附近的部分和位于下阻挡金属与铝布线之间的界面附近的部分。在这些部分铝颗粒的颗粒尺寸变小，因此这些部分的电阻率变大。结果是，电子比较容易通过中心部分。因此，抗电迁移性可能增加。
本实例中，通过改变溅射形成铝膜的速度来控制铝颗粒的颗粒尺寸。但是，也可以通过例如改变溅射形成铝膜的温度、或者在溅射时引入微量的氢气(H2)或氧气(O2)来控制铝颗粒的颗粒尺寸。也就是说，如果溅射形成铝膜的温度高，则促进铝膜表面的扩散。结果，铝颗粒的颗粒尺寸变大。如果溅射形成铝膜的温度低，则促进核生长。结果，铝颗粒的颗粒尺寸变小。引入微量的氢气或氧气使铝颗粒还原或氧化，其颗粒尺寸改变。因此，也可以通过这些方法控制铝颗粒的颗粒尺寸。从而，可增加抗电迁移性。
如上所述，用铜、铝等形成金属布线时，构成金属布线的金属颗粒的颗粒尺寸受到控制。特别是在金属原子因为电迁移而最易于移动的区域，将金属颗粒的颗粒尺寸控制为比其它区域的金属颗粒更小。这样，流过该区域的电子数减少，并且抗电迁移性增加。此外，通过设定最佳的电镀和溅射条件，就能够稳定地形成具有上述结构的金属布线。因此，能够稳定地制造包括具有抗电迁移性的高可靠性金属布线的半导体器件。
本发明形成的金属布线中上部的电阻高于中心部分的电阻。这使得电子通过金属布线的中心部分比通过金属布线的上部更容易。结果抑制了在上部的电迁移。因此，能够获得包括高可靠性金属布线的半导体器件。此外，不需要复杂的工艺就能够稳定地形成具有上述结构的金属布线。因此，能够稳定地、大批量地生产包括高可靠性金属布线的半导体器件。
以上内容仅应视作对本发明原理的示例性描述。此外，由于对本领域技术人员来说，易于构思出各种变型和改型，所以不应将本发明限制于所示和所述的具体结构和应用，因此所有适当的变型和等同物都可认为是落入本发明所附权利要求书及其等同物的范围之内。

Claims (13)

1.一种半导体器件，包括金属布线，所述金属布线的顶部覆盖有覆盖膜，在所述覆盖膜与所述金属布线之间的界面附近所述金属布线的上部的电阻高于所述金属布线的中心部分的电阻；
其中，所述金属布线的上部中金属颗粒的平均颗粒尺寸小于所述金属布线的中心部分中金属颗粒的平均颗粒尺寸；以及
所述覆盖膜是难熔金属膜或绝缘膜。
2.如权利要求1所述的半导体器件，其中，所述金属布线的上部制成为非晶的。
3.如权利要求1所述的半导体器件，其中，在覆盖所述金属布线底部的膜与所述金属布线之间的界面附近所述金属布线的下部的电阻高于所述金属布线的中心部分的电阻。
4.如权利要求1所述的半导体器件，其中：
所述金属布线的底部和侧部覆盖有难熔金属膜；以及
所述覆盖膜是所述绝缘膜。
5.如权利要求1所述的半导体器件，其中：
所述覆盖膜是所述难熔金属膜；
所述金属布线的底部覆盖有难熔金属膜；以及
所述金属布线的侧部覆盖有绝缘膜。
6.如权利要求2所述的半导体器件，其中：
所述金属布线的底部和侧部覆盖有难熔金属膜；以及
所述覆盖膜是所述绝缘膜。
7.如权利要求3所述的半导体器件，其中：
所述金属布线的底部和侧部覆盖有难熔金属膜；以及
所述覆盖膜是所述绝缘膜。
8.如权利要求3所述的半导体器件，其中：
所述覆盖膜是所述难熔金属膜；
所述金属布线的底部覆盖有难熔金属膜；以及
所述金属布线的侧部覆盖有绝缘膜。
9.一种制造半导体器件的方法，所述半导体器件包括金属布线，所述方法包括以下步骤：
在绝缘膜中形成沟槽；
在形成有所述沟槽的所述绝缘膜上形成阻挡金属；
通过电镀方法，先在大电流密度的条件下形成一金属膜，再在小电流密度的条件下形成一金属膜，由此以这些金属膜填充所述沟槽；以及
在形成于所述沟槽中的所述金属膜上形成覆盖膜。
10.如权利要求9所述的方法，其中，在所述大电流密度的条件下形成金属膜之前，在小电流密度的条件下形成一金属膜。
11.如权利要求10所述的方法，其中，在进行多次电镀以所述金属膜填充所述沟槽的步骤中，在所述大电流密度的条件下形成金属膜之后进行热处理。
12.一种制造半导体器件的方法，所述半导体器件包括金属布线，所述方法包括以下步骤：
在第一绝缘膜上形成第一阻挡金属；
在所述第一阻挡金属上形成金属膜，且形成条件是使所述金属膜的下部和上部中金属颗粒的平均颗粒尺寸小于所述金属膜的中心部分中金属颗粒的平均颗粒尺寸；
在所述金属膜上形成第二阻挡金属；
将所述第一阻挡金属、所述第二阻挡金属以及所述金属膜处理成为布线图案；以及
以第二绝缘膜覆盖所述布线图案。
13.如权利要求12所述的方法，其中，在所述第一阻挡金属上形成金属膜，且形成条件是使所述金属膜的下部和上部中金属颗粒的平均颗粒尺寸小于所述金属膜的中心部分中金属颗粒的平均颗粒尺寸的步骤中，改变形成所述金属膜的速度、形成所述金属膜的温度或者形成所述金属膜时引入的气体，使得所述金属膜的下部和上部中金属颗粒的平均颗粒尺寸小于所述金属膜的中心部分中金属颗粒的平均颗粒尺寸。
CN2008100089306A 2007-02-15 2008-01-25 半导体器件及其制造方法 Expired - Fee Related CN101246875B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-034997 2007-02-15
JP2007034997 2007-02-15
JP2007034997A JP4397399B2 (ja) 2007-02-15 2007-02-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101246875A CN101246875A (zh) 2008-08-20
CN101246875B true CN101246875B (zh) 2012-03-21

Family

ID=39732494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100089306A Expired - Fee Related CN101246875B (zh) 2007-02-15 2008-01-25 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7868456B2 (zh)
JP (1) JP4397399B2 (zh)
KR (1) KR100970153B1 (zh)
CN (1) CN101246875B (zh)
TW (1) TWI433238B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144267B (zh) * 2008-07-30 2013-04-03 日立金属株式会社 耐腐蚀性磁铁及其制造方法
JP5532578B2 (ja) * 2008-10-21 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2942912B1 (fr) * 2009-03-06 2015-05-29 Commissariat Energie Atomique Procede de realisation de lignes d'interconnexion metallique
JP2011023487A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
JP2012204587A (ja) * 2011-03-25 2012-10-22 Hitachi Kyowa Engineering Co Ltd 半導体装置、半導体装置用基板および該基板の製造方法
US9418937B2 (en) * 2011-12-09 2016-08-16 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
CN103928393B (zh) * 2013-01-10 2018-02-16 中芯国际集成电路制造(上海)有限公司 连接件及其制造方法
US8975531B2 (en) * 2013-01-22 2015-03-10 International Business Machines Corporation Composite copper wire interconnect structures and methods of forming
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US9865523B2 (en) 2014-01-17 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Robust through-silicon-via structure
CN103839604A (zh) * 2014-02-26 2014-06-04 京东方科技集团股份有限公司 导电膜及其制备方法、阵列基板
DE102014115105B4 (de) 2014-10-09 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
US9685373B2 (en) * 2015-07-07 2017-06-20 Macronix International Co., Ltd. Conductive plug and method of forming the same
JP6530298B2 (ja) * 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10707166B2 (en) * 2016-10-04 2020-07-07 International Business Machines Corporation Advanced metal interconnects
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
CN114927412A (zh) * 2022-07-18 2022-08-19 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195822A (ja) 1998-12-25 2000-07-14 Japan Energy Corp シリコンウエハ―への銅めっき方法
US6340633B1 (en) 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
US20030118798A1 (en) 2001-12-25 2003-06-26 Nec Electronics Corporation Copper interconnection and the method for fabricating the same
JP2003257979A (ja) 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2005317835A (ja) 2004-04-30 2005-11-10 Semiconductor Leading Edge Technologies Inc 半導体装置
KR20060007172A (ko) * 2004-07-19 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 금속배선 형성방법

Also Published As

Publication number Publication date
JP4397399B2 (ja) 2010-01-13
KR100970153B1 (ko) 2010-07-14
TW200836266A (en) 2008-09-01
US20080211098A1 (en) 2008-09-04
TWI433238B (zh) 2014-04-01
JP2008198933A (ja) 2008-08-28
CN101246875A (zh) 2008-08-20
KR20080076728A (ko) 2008-08-20
US7868456B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
CN101246875B (zh) 半导体器件及其制造方法
Hu et al. Future on-chip interconnect metallization and electromigration
Ryu et al. Microstructure and reliability of copper interconnects
JPH08255836A (ja) 集積回路とその製造方法
Hu et al. Electromigration in two-level interconnects of Cu and Al alloys
US7728432B2 (en) Narrow and wide copper interconnections composed of (111), (200) and (511) surfaces
US7074709B2 (en) Localized doping and/or alloying of metallization for increased interconnect performance
US8785321B2 (en) Low resistance and reliable copper interconnects by variable doping
CN100477200C (zh) 半导体器件及其制造方法
WO2015165179A1 (zh) 一种用于半导体铜互连工艺的电镀铜膜的处理方法
Nogami et al. Cobalt/copper composite interconnects for line resistance reduction in both fine and wide lines
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JP5362500B2 (ja) 半導体装置の製造方法
WO2010064732A1 (ja) 半導体集積回路装置及びその製造方法
Yang et al. Microstructure modulation for resistance reduction in copper interconnects
Hu et al. Microstructure, impurity and metal cap effects on Cu electromigration
JP6649303B2 (ja) 銅配線及びその製造方法
Hu et al. Effect of impurity on Cu electromigration
US7001841B2 (en) Production method of semiconductor device
US6855648B2 (en) Method of reducing stress migration in integrated circuits
JP2009296014A (ja) 半導体装置の製造方法
KR100613374B1 (ko) 반도체 소자의 배선 테스트 방법 및 배선 구조
Yang et al. Enhanced electromigration resistance through grain size modulation in copper interconnects
JP3566583B2 (ja) 半導体装置の製造方法
Nitta et al. Copper BEOL interconnects for silicon CMOS logic technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20190125