CN101232030A - 用于形成了至少一个通孔的半导体结构的方法和设备 - Google Patents

用于形成了至少一个通孔的半导体结构的方法和设备 Download PDF

Info

Publication number
CN101232030A
CN101232030A CNA200810003798XA CN200810003798A CN101232030A CN 101232030 A CN101232030 A CN 101232030A CN A200810003798X A CNA200810003798X A CN A200810003798XA CN 200810003798 A CN200810003798 A CN 200810003798A CN 101232030 A CN101232030 A CN 101232030A
Authority
CN
China
Prior art keywords
layer
semiconductor
substrate
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810003798XA
Other languages
English (en)
Inventor
B·A·科尔瓦尔
J·N·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN101232030A publication Critical patent/CN101232030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体结构，作为一个示范性实施例的半导体结构可以包括：具有一种导电类型的半导体衬底，其具有前表面和后表面，并包括至少一个穿过所述半导体衬底的通孔，其中，采用导电材料填充所述至少一个通孔；以及设置在所述半导体衬底的所述前表面或后表面的至少部分上的半导体层，其中，就一种或多种所选的掺杂剂而言，所述半导体层在其深度范围内是成分递变的，并且将所述导电材料配置为将所述半导体层电连接至设置在所述衬底的表面上或者上方的至少一个正面接触。

Description

用于形成了至少一个通孔的半导体结构的方法和设备
相关申请的交叉引用
在此将Korevaar和Johnson的名称为“METHOD AND APPARATUSFOR A SEMICONDUCTOR STRUCTURE(用于半导体结构的方法和设备)”的非临时申请no._______(代理卷号No.218409-1)全文引入以供参考。
技术领域
文中描述的实施例总体上涉及一个或多个太阳能模块。更具体而言，所述实施例涉及基于至少一个形成了至少一个通孔的半导体结构的一个或多个太阳能模块。
背景技术
依托异质结的存在的器件是本领域公知的。就文中的使用情况而言，“异质结”通常由具有某种导电类型(例如，p型)的层或区域与具有相反导电类型(例如，n型)的层或区域之间的接触形成，由此形成了“p-n”结。这些器件的例子可以包括薄膜晶体管、双极晶体管和光生伏打器件(即太阳能电池)。
一般来讲，光生伏打器件将诸如太阳光辐射、白热辐射或荧光辐射的辐射转化为电能。太阳光是大多数器件的典型辐射源。可以通过公知的“光生伏打效应”实现电能的转换。根据这一现象，落在光生伏打器件上的辐射能够进入器件的吸收器区域，从而生成电子空穴对，有时将其统称为光生电荷载流子。一般而言，电子和空穴在吸收器区域内扩散，并在接触位置汇集。
人们对于太阳能电池这种清洁的可再生能源的可靠形式具有越来越高的兴趣，因而在提高电池性能方面做了大量工作。典型地，一种提高电池性能的方式是提高器件的光电转换效率。通常以器件生成的电流量与落在其有源表面区域上的光能的比率衡量转换效率。典型的光生伏打器件在模块级别上只能显示出大约15％或更低的转换效率。光电转换效率的小幅提高，例如，1％或不足1％都意味着光生伏打技术的重大进步。
为了提高光生伏打转换效率，可以使促进电池效率降低的各种条件降至最低。两种这样的促进总电池效率的降低的不利影响可以包括电荷载流子复合和阴影损耗。因此，一般来讲，如果在这些方面之一或在所有的这些方面都有所改进，将提高光生伏打转换效率，在下文中将对此做进一步说明。
光生伏打器件的性能可能在很大程度上取决于每一半导体层的成分和微结构。例如，由结构缺陷或杂质原子引起的缺陷可能存留在单晶半导体层的表面上或其主体内部，并且可能促进电荷载流子复合。此外，多晶半导体材料含有具有随机取向的晶粒，晶粒边界将引发大量的体缺陷和表面缺陷。
这种类型的各种缺陷的存在可能是光生伏打器件中的不利影响的来源。例如，很多电荷载流子在靠近异质结的缺陷部位复合，而不是按照其既定的路径继续前往集电极。因此，它们可能变成电流载流子的损失。电荷载流子的复合可能是光电转换效率降低的主要因素之一。
可以通过钝化技术在某种程度上使表面缺陷的负面影响降至最低。例如，可以在衬底表面上形成一层本征(即非掺杂)非晶半导体材料。一般来讲，这一本征层的存在减少了电荷载流子在衬底表面处的复合，由此提高了光生伏打器件的性能。
尽管本征层的引入可以在某种程度上解决复合问题，但是仍然存在某些不可忽视的缺点。例如，本征层的存在尽管在某些方面有利，但是可能导致另一个界面的形成，即，处于本征层和上覆的非晶层之间的界面。这一新的界面又可能成为另一陷获并累积杂质和乱真污染物的部位，并且可能导致电荷载流子的额外复合。例如，在多层结构的制造过程中，淀积步骤之间的中断可能为污染物的进入创造机会，这是我们不希望看到的。此外，由于带隙的变化而导致的界面处的陡峭的能带弯曲可能导致高密度的界面状态，这是另一种可能的复合源。
除了与电荷载流子复合问题相关的设计考虑之外，还应当考虑阴影效应，其也可能制约器件性能。阴影效应泛指由光生伏打器件的前表面上相对大的汇流条的存在导致的阴影。汇流条通常起着器件的一个导电电极的作用。不利的是，由于在器件的前表面上放置汇流条，可能在接触区内阻挡相当大的一部分入射光线。通常将所述光遮挡称为“暗影”或“阴影”。阴影阻碍了由有源材料构成的下方区域接收入射辐射，从而减少了电荷载流子的生成。显然，电荷载流子的减少能够降低光生伏打器件的效率。
此外，在器件的正面具有接触可能提高模块制造的复杂性。通常，模块可能包括很多器件。与所述正面具有接触的器件通常还具有位于背面的接触。处于器件两面上的接触可能提高模块制造的复杂性，并由此提高其造价。
考虑到这些问题，改进的光生伏打器件一定会在本领域大受欢迎。所述器件应当使半导体层之间的各个界面区域内的电荷载流子复合问题以及与(例如)由相对大的正面接触导致的阴影相关的问题最小化。此外，所述器件应当显示出确保良好的光生伏打性能，例如良好的光电转换效率的电特性。
发明内容
半导体结构的一个示范性实施例可以包括：
(a)具有一种导电类型的半导体衬底，其具有前表面和后表面，并且包括穿过所述半导体衬底的至少一个通孔，其中，采用导电材料填充所述至少一个通孔；以及
(b)设置在所述半导体衬底的前表面或后表面的至少一部分上的半导体层，其中，就一种或多种所选的掺杂剂而言，所述半导体层在其深度范围内是成分递变的，并且将所述导电材料配置为将所述半导体层电连接至设置在所述衬底的所述表面上或上方的至少一个接触。
半导体结构的另一示范性实施例可以包括：
(a)具有一种导电类型的半导体衬底，其具有前表面和后表面，并且穿过所述半导体衬底形成了至少一个通孔；以及
(b)设置在所述半导体衬底的前表面和后表面的至少一部分上的半导体层，其中，就一种或多种所选的掺杂剂而言，所述半导体层在其深度范围内是成分递变的。
半导体结构的又一示范性实施例可以包括：
(a)具有一种导电类型的半导体衬底，其具有前表面和后表面，并且穿过所述半导体衬底形成了至少一个通孔，其中，采用导电材料填充所述至少一个通孔；
(b)设置在所述半导体衬底的前表面上的作为半导体层的第一层，其中，就一种或多种所选的掺杂剂而言，所述第一半导体层在其深度范围内是成分递变的，所述第一层包括：
n型或p型纳米晶体材料、n型或p型微米晶体材料、n型或p型多晶材料、n+或p+外延层或其组合；
n型或p型非晶层；
本征层；
a-Si:H、a-SiC:H、a-SiGe:H或其组合；或者
μc-Si:H、μc-SiC:H、μc-SiGe:H或其组合；
(c)设置在所述半导体衬底的后表面的区域上的作为绝缘层的第二层，其中，所述第二绝缘层包括绝缘材料；以及
将所述导电材料配置为将所述半导体层电连接至设置在所述衬底的所述表面上或上方的至少一个接触。
又一示范性实施例是一种制作光生伏打器件的方法。所述方法可以包括具有任意顺序的下述步骤：
(I)将第一半导体层设置在半导体衬底的前表面上，其中，就一种或多种所选的掺杂剂而言，所述第一半导体层任选在其深度范围内是成分递变的，所述第一半导体层包括纳米晶体材料、微米晶体材料、多晶材料、n+外延层或非晶层。
(II)将第二半导体层设置在位于所述半导体衬底的所述后表面的至少一个第一区域上；
(III)将第三半导体层设置在所述半导体衬底的所述后表面的至少一个第二区域上，其中，所述第三半导体层在其深度范围内是成分递变的，即，在与衬底之间的界面处基本是本征的，由此递变至在相对侧基本导电；
(IV)形成穿过衬底的多个通孔；
(V)采用导电材料填充所述多个通孔中的每者；
(VI)在所述第二半导体层上形成至少一个正面接触；以及
(VII)在所述第三半导体层上形成至少一个背面接触。
又一实施例是一种半导体结构，其可以包括：
(a)具有一种导电类型的半导体衬底，其具有前表面和后表面，并且穿过所述半导体衬底形成了至少一个通孔，其中，采用导电材料填充所述至少一个通孔；
(b)设置在所述半导体衬底的前表面上的作为半导体层的第一层，其中，就一种或多种所选的掺杂剂而言，所述第一半导体层在其深度范围内是成分递变的，所述第一层包括：
n型或p型纳米晶体材料、n型或p型微米晶体材料、n型或p型多晶材料、n+或p+外延层或其组合；
n型或p型非晶层；
本征层；
a-Si:H、a-SiC:H、a-SiGe:H或其组合；或者
μc-Si:H、μc-SiC:H、μc-SiGe:H或其组合；
(c)设置在所述半导体衬底的所述后表面的区域上的作为半导体层的第二层，其中，所述第二半导体层包括半导电材料；以及
将所述导电材料配置为将所述半导体层电连接至设置在所述衬底的所述表面上或上方的至少一个接触。
又一示范性实施例是一种半导体结构，其可以包括：
(a)具有一种导电类型的半导体衬底，其具有前表面和后表面，并且穿过所述半导体衬底形成了至少一个通孔，其中，采用导电材料填充所述至少一个通孔；
(b)设置在所述半导体衬底的前表面上的作为半导体层的第一层，其中，就一种或多种所选的掺杂剂而言，所述第一半导体层在其深度范围内是成分递变的，所述第一层包括：
n型或p型纳米晶体材料、n型或p型微米晶体材料、n型或p型多晶材料、n+或p+外延层或其组合；
n型或p型非晶层；
本征层；
a-Si:H、a-SiC:H、a-SiGe:H或其组合；或者
μc-Si:H、μc-SiC:H、μc-SiGe:H或其组合；
(c)所述半导体衬底包括扩散到所述后表面内的掺杂区；以及将所述导电材料配置为将所述半导体层电连接至设置在所述衬底的所述表面上或上方的至少一个接触。
一般地，文中讨论的实施例能够提供钝化技术，从而使表面缺陷的负面影响降至最低，并且所述实施例能够具有更小的吸收系数，从而使结构内的损耗性光吸收降至最低。具体地，晶体硅的吸收系数通常比非晶硅的吸收系数小得多。因此，利用晶体硅层能够使更多的光在为器件性能起作用的区域内得到吸收。这些实施例还可以提供场效应，从而使电荷载流子的复合降至最低。具体地，器件中的n+或p+扩散区能够有效地使少数载流子离开表面。在半导体结构内结合这样的场能够排斥少数载流子。或者，可以将成分递变层结合到所述结构内，从而避免了与采用单独的分立本征层和导电层相关的缺点。此外，本发明还能够提供抗反射特性，以提高器件性能。一种这样的增强抗反射的示范性特性是纹理化。通常优选使半导体结构的正面具有纹理。因此，可以预期半导体结构的层具有低吸收、良好的钝化和抗反射特性。此外，在半导体结构的背面设置正面和背面接触能够降低成本，提高设计灵活性。
附图说明
在阅读了下述详细说明并参考了附图之后，本发明的优点和特征将变得显而易见，其中：
图1是示出了根据一个示范性实施例的包括多个半导体结构的模块的示意图。
图2是示出了根据一个示范性实施例的半导体结构的示意性截面图。
图3是示出了根据另一个示范性实施例的半导体结构的示意性截面图。
图4是示出了根据又一个示范性实施例的半导体结构的示意性截面图。
图5是示出了根据又一个示范性实施例的半导体结构的示意性截面图。
图6是如图2所示的半导体结构的前表面的正面平面图。
具体实施方式
如图1所示，太阳能电池模块50的一个示范性实施例可以包括多个半导体结构或光生伏打器件100。尽管示出了结构100，但是也可以独立地利用(例如)文中描述的其他结构。
如图2所示，示范性半导体结构100可以包括半导体衬底120、第一半导体层200、第二半导体层220、第三半导体层230、第四半导体240、至少一个电接触270、透明导电层304和多个金属图案310。通常，半导体结构100可以包括正面104和背面106，并且可以包括或形成至少一个通孔或多个通孔110。典型地，所述多个通孔110贯穿层304和200、衬底120，并且分别贯穿层220和240。希望半导体结构100形成第一通路孔114和第二通路孔116。在一个示范性实施例中，采用诸如铝(Al)、银(Ag)或铜(Cu)的导电材料118填充多个通孔110。
半导体衬底120可以包括前表面124和后表面132。此外，后表面132可以由至少一部分136界定，其可以包括一区域即第一区域142、另一区域即第二区域148以及又一区域即第三区域154。通常，使位于衬底120和通孔114之间的界面160连同处于所述至少一个通孔110和半导体衬底120之间的其他类似界面一起钝化，从而使电荷载流子复合降至最低。衬底120通常具有大约50微米到大约600微米的厚度。衬底120可以是诸如单晶材料或多晶材料的晶体硅，其包括一种或多种掺杂剂，例如p型或n型，具体部分取决于对太阳能电池模块50的电要求。通常，单晶衬底包括大的单晶，其可以包括一个以上的晶体，只要每一晶体得到充分的尺寸设置，从而使电子和空穴不会在层内经历任何晶粒边界即可。多晶材料具有大晶粒，但是每一晶粒的宽度通常小于衬底120的厚度。本领域技术人员通晓有关所有的这些类型的硅衬底的细节。希望衬底120是n型晶体硅。在图2所示的示范性实施例中，半导体衬底为n型晶体材料。可以任选使半导体衬底的前表面和后表面带有纹理，以增强光陷获，在下文中将对此予以讨论。
通常，在衬底120的前表面124上形成第一半导体层200。可以在一定程度上影响第一半导体层200的厚度，从而使衬底120的前表面124处的电荷载流子的复合降至最低。通常，层200的厚度小于等于250埃左右。在某些特定情况下，层200可以具有处于大约50埃到大约300埃的范围内的厚度。可以在无需不合适的操作的情况下确定指定情况下最为适当的厚度，例如，可以通过执行与包括半导体结构100的太阳能电池模块50的光电转换效率相关的测量，或者通过确定所述结构自身的最佳厚度达到目的。
通常，在半导体衬底120上的半导体结构100的正面上形成第一半导体层200，其可以是非晶材料或晶体材料。所述晶体材料可以包括外延层或膜、多晶材料、微米晶体材料或者纳米晶体材料。此外，第一半导体层200不管是非晶材料还是晶体材料都可以是掺杂或本征的。
通常，外延层或膜延续衬底120的晶向，并具有与衬底120类似的晶体分布，因此除了掺杂之外，几乎无法将其与衬底120区分开。多晶层通常是这样一种膜，其可以含有大晶体，但所述晶体具有更为随机的未必取决于衬底120的晶向的取向。微米晶体层或膜通常是晶体非晶混合膜，其可以含有处于微米量级(大约0.5到大约5微米)的晶粒。由于这些微米晶体膜较薄，因此晶粒通常是二维可见的，其中，在晶体之间的空间内存在非晶相。纳米晶体层或膜与微米晶体膜类似，但是其通常具有小得多的晶体尺寸。典型排序的区域具有处于大约1纳米到大约10纳米之间的尺寸，其嵌在主要为非晶的基体内。非晶材料通常是结构无序的膜。可以采用n型或p型掺杂剂掺杂这些晶体层中的任何一个，或者其可以是本征的。
在这一示范性实施例中，衬底120掺有一种或多种n型掺杂剂。第一半导体层200可以是晶体硅，或者具体而言，可以是纳米晶体硅(nc-Si:H)、微米晶体硅(μc-Si:H)、微米晶体硅碳化物(μc-SiC:H)、微米晶体硅锗(μc-SiGe:H)或者其组合。或者，第一半导体层可以是非晶硅，或者具体而言，可以是氢化非晶硅(a-Si:H)、非晶硅碳化物(a-SiC:H)、非晶硅锗(a-SiGe:H)或者其组合。层200优选为a-Si:H或μc-Si:H。此外，第一半导体层200可以包括如下所述的多个层或者子层。如果半导体层200包括多个层，那么通常所有的层或者是非晶材料或者是晶体材料。如果所述多个层是晶体材料，那么每一层可以具有相同或不同类型的晶体材料。而且，所述第一半导体层200可以是“成分递变”的，或者可以在界面处包括掺杂，在下文中将对其予以讨论。
如图2所示，成分递变204的半导体层200可以包括抵达深度“D”的掺杂剂。具体讲，半导体层200在与衬底120之间的界面210处可以没有或只有少量掺杂剂，在相对区域214处可以具有增大的量的掺杂剂。“成分递变”一词意在描述作为层200的深度“D”的函数的掺杂剂浓度的变化(即“渐变”)。在某些实施例中，所述渐变基本上连续，但是未必总是这种情况。例如，浓度变化速度自身可以在整个深度内发生变化，在某些区域内略微增大，在其他区域内略微减小。但是，总体渐变总是以掺杂剂浓度沿朝向衬底120的方向降低为特征。此外，在有些情况下，掺杂剂浓度可以针对所述深度的某一部分保持恒定，但是所述部分可能非常小。使任何以及所有的这些变化和渐变均由“递变”一次涵盖。针对指定半导体层的特定掺杂剂浓度分布将取决于各种因素，例如，掺杂剂的类型和对半导体器件的电要求，以及其微结构和厚度。通常，不管具体的掺杂分布如何，在与衬底之间的界面210处，掺杂剂浓度都基本为零。因此，在界面210处存在本征区，其作用在于使电荷载流子的复合降至最低。在非晶层200的相对的上表面上，在相对的区域214内基本是导电的。该区域内的特定掺杂剂浓度将取决于对半导体器件的具体要求。就多晶或单晶硅衬底120而言，作为一个非限制性实例，相对侧可以具有处于大约1×1016cm-3到大约1×1021cm-3的范围内的掺杂剂浓度。在2005年10月31日提交的J.Johnson和V Manivannan的美国专利申请No.11/263159中对这些类型的层的成分递变的概念也给出了一般说明。成分递变的优点在于在(例如)衬底120和层200之间的界面处提供了场效应，而不存在与利用单独的分立本征层和导电层相关的缺点。如图2所示，第一半导体层200为非晶硅层，其具有的p型掺杂剂是成分递变的。
递变层200的厚度也取决于各种因素，例如，所采用的掺杂剂的类型、衬底的导电类型、渐变分布情况、相对侧124处的掺杂剂浓度和层200的光带隙。通常，层200的厚度小于等于250埃左右。在某些特定的实施例中，递变层200具有处于大约30埃到大约180埃的范围内的厚度。可以在不采取不合适的操作的情况下确定指定情况下最为适当的厚度，例如，通过执行与器件的光电转换效率相关的测量以及与器件的开路电压(Voc)和短路电路(Isc)相关的测量达到目的。
可以在衬底120的后表面132的至少部分136上，希望在一区域即第一区域142上形成第二半导体层220。第二半导体层220可以与衬底120形成界面222，并且具有相对侧224。
可以在半导体衬底120的后表面132的至少部分136上，希望在又一区域即第三区域154上形成第四半导体层240。第一区域142和第三区域154可以具有相同或不同的尺寸，优选具有相同的尺寸。类似地，第四半导体层240可以与半导体衬底120形成界面242，并具有相对侧244。第二半导体层220和第四半导体层240可以是非晶或晶体硅层。第二半导体层220和第四半导体层240可以独立地采取如上文针对第一半导体层200所述的一种类型的晶体层。此外，这些层220和240可以独立地采取掺杂或本征的形式。例如，第二半导体层220和第四半导体层240可以是递变的。在衬底120为n型衬底的例子中，层220和240可以择一含有扩散层，如果希望通过场效应将电子从该区域排斥出去的话。因此，层220和240可以任选掺有递变或扩散层。第二半导体层220和第四半导体层240的示范性材料可以包括递变(i-p)a-Si-H、本征a-Si:H或p型a-Si:H，或者上文中针对第一半导体层200讨论的优选层。或者，在另一个实施例中，采用包括诸如SiO2的绝缘材料的相应层替代第二半导体层220和第四半导体层240，因此它们是绝缘层。在优选实施例中，这些绝缘层具有钝化特征。如下文所述，半导体衬底120的前表面和后表面124和132可以任选具有纹理，以增强光陷获。
可以在半导体衬底120的后表面132的部分136上，希望在另一区域即第二区域148上形成第三半导体层230。通常，第二区域148可以比第一区域142和第三区域154大得多。希望第三半导体层230成分递变232至深度“D1”。第三半导体层230可以与衬底120形成界面234，并具有相对区域236。典型地，使界面234处的掺杂剂浓度降至最低或不存在，并在相对区域236内增大。在这一示范性实施例中，成分递变层230是具有递变的n型掺杂剂的非晶层。递变非晶层230可以包括处于界面234处的基本本征的部分，处于相反区域236处的具有一种或多种n型掺杂剂的基本导电的部分。层230可以包括本征到n型成分递变。
如上所述，衬底120通常是n型衬底。但是，应当理解，如果衬底120为p型衬底，那么文中描述的各种层将具有相反类型，即，p型层将是n型层，n型层将是p型层。例如，如果衬底120是p型衬底120，那么第一半导体层200将为n型，第二和第四半导体层220和240也将任选为n型，第三半导体层230将为p型。类似地，如果衬底120为p型衬底，那么还将对扩散区进行反转。
尽管图中未示出，但是可以将电极层设置在第二半导体层220、第三半导体层230和第四半导体层240中的每者上。但是，这样的电极层是任选的。如果存在的话，希望电极层由诸如氧化铟锡的透明导电氧化物形成。
通常，结构100包括至少一个电接触270、优选包括多个正面接触272和至少一个背面接触280。所述多个正面接触272可以包括第一正面接触274和第二正面接触276。可以将每一接触274和276分别形成于第二半导体层220和第四半导体层240上，或者形成于电极层上，如果存在电极层的话。至少一个电接触270可以起着导电电极的作用，从而将由模块50生成的电流传送至预期位置。所述至少一个接触270可以由各种导电材料形成，例如银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、钨(W)、钛(Ti)、钯(Pd)或其组合。尽管在图2中将第一和第二接触274和276中的每者示为材料层，但是其相应的形状和尺寸可以发生相当大的改变。可以采用各种技术，例如等离子体淀积、丝网印刷、真空蒸发(有时采用掩模)、溅射、气动分配或者诸如喷墨打印的直接技术形成每一电接触274和276。
此外，可以在第三半导体层230上形成至少一个背面接触280。所述至少一个背面接触280可以与所述多个正面接触272成交指分布。希望在半导体层220、230和240之间形成至少一个隔离沟槽290。还可以将所述至少一个接触270与接触280隔离。在这一优选实施例中，通过与第二半导体层220隔开的第三半导体层230和与第三半导体层230隔开的第四半导体层240形成了第一隔离沟槽292。因此，第一隔离沟槽292和第二隔离沟槽296形成于层220、230和240以及它们相应的覆盖接触274、280和276之间。希望分别采用诸如二氧化硅的第一电绝缘材料294和第二电绝缘材料298填充每一隔离沟槽292和296。因此，所述多个正面接触272能够与所述背面接触280电隔离。
此外，半导体结构100还可以包括透明或者抗反射层304。根据这一示范性实施例，将层304设置在位于结构100的正面或者光接收侧104的第一半导体层200上。层304可以为半导体结构100提供抗反射(AR)特性，并且可以包括诸如金属氧化物的各种材料。非限制性实例包括二氧化硅(SiO2)、氮化硅(SiN)、氧化锌(ZnO)、掺杂ZnO和氧化铟锡(ITO)。层304可以通过诸如溅射或蒸发的各种常规技术形成。其厚度将取决于各种因素，包括所期望的AR特性。层304通常具有处于大约200埃到大约2000埃的范围内的厚度。
通常，将金属图案310设置在正面导电层304上，将接触274和276设置在光生伏打器件100的背面。由诸如铝的高度导电材料118完成多个金属图案310与接触274和276之间的电互连，所述高度导电材料118至少部分填充穿过衬底120形成的通孔114和116。可以通过多种技术中的任何一种形成通孔114和116，包括蚀刻(例如，湿法化学蚀刻或等离子体蚀刻)、机械磨蚀、利用激光器的钻孔或超声技术。激光烧蚀是一种能够实现太阳能电池处理的所有目标的快速处理工艺，因此在很多种应用中都优选采用激光烧蚀。例如，可以采用Q开关Nd:YAG激光器射束形成通孔114和116。通孔114和116可以从结构100的背面106穿过层220、衬底120、层200和层304形成，从而从光生伏打器件100的前表面露出。一旦形成了通孔114和116，可以通过设置诸如铜(Cu)的高度导电材料118，使之部分或全部填充通孔114和116来完成电互连。希望使处于(例如)通孔114和衬底120之间的界面160钝化，以避免电荷载流子复合。
此外，可以在围绕所述至少一个通孔110的层304上形成多个金属图案310。将参考图6对所述多个金属图案310做进一步的详细说明。
图3示出了作为另一示范性实施例的半导体结构400。(在该图中以及后面的附图中，将不再为与前面的附图中类似或相同的很多元件提供附图标记，或者为其提供与前面的附图中相同的附图标记。)半导体结构400包括衬底120、第一半导体层200、第三半导体层230、至少一个电接触270、透明导电层304和多个金属图案310。衬底120、第一半导体层200、第三半导体层230、至少一个电接触270和金属图案310与上文所述的基本类似。
半导体结构400可以包括正面404和背面406。来看背面406，第二半导体结构400可以具有扩散到后表面132内的第一掺杂区420和第二掺杂区440，以替代图2所示的第二半导体层220和第四半导体层240。如果衬底120为n型，则希望这些区域具有一定浓度的p型掺杂剂，即，相应的扩散p+区足以提供排斥电子的场效应。此外，可以在第三半导体层230与至少一个电接触270之间形成至少一个隔离沟槽490，具体而言形成第一隔离沟槽492和第二隔离沟槽496。可以任选采用诸如二氧化硅的电绝缘材料填充这些隔离沟槽492和496。在备选实施例中，正面接触274和276与相应的扩散区420和440之间可以夹入相应的电极层。
参考图4，示范性的第三半导体结构500可以包括正面504和背面506。除了可以采用所期望的掺杂剂掺杂界面542之外，第三半导体结构500与图3所示的半导体结构400基本类似。在这个例子中，如果半导体层200具有递变的p型掺杂剂，那么界面542也可以包括p型掺杂剂。
参考图5，具有正面604和背面606的第四半导体结构600与半导体结构100基本类似，只是其包括多个层620。具体地，所述多个层620替代了第一半导体层200。所述多个层620可以包括第一半导体层或子层630以及第二半导体层或子层640。类似地，如上所述，层630和640二者都可以是非晶材料或晶体材料。就特定类型的晶体层而言，这些层可以独立地采取上述晶体层。在这一具体实施例中，如果衬底是n型衬底120，那么所述多个层620可以包括p型掺杂剂。
参考图6，多个金属图案310被示为处于半导体结构100的正面104上。典型地，每一金属图案310可以包括至少一条网格线314。这些网格线可以由任何适当的导电材料构成，并且一般从通孔114延伸出来。如图所示，可以采用星状金属网格的简单示意图，但是也可以利用任何其他形状的网格。可以采用金属填充通孔114，所述金属一般穿过半导体结构100延伸，并接触位于半导体结构100的正面104上的金属图案310。与典型地淀积于半导体结构100的正面104上的汇流条相比，这样的金属图案310能够降低阴影量。因此，可以预期这样的结构100能够提供更为有效的太阳能电池模块50。
通过在淀积其他半导体层之前，对衬底120执行常规处理步骤。例如，可以对衬底120进行清洁处理，并将其放在真空室(例如，如下文所述的等离子体反应室)内。之后，将该室加热到足以去除任何位于衬底120的表面或内部的水分的温度。通常，处于大约120到大约240℃的范围内的温度足以去除任何水分。之后，有时可以向该室引入氢气，并使衬底120暴露于等离子体放电之下，从而对其做进一步的表面清洁。但是，有关清洁和预处理步骤的很多种变化都是可能的。
通常通过等离子体淀积涂覆形成于衬底上的各种半导体层。很多不同类型的等离子体淀积都是可能的。非限制型实例包括化学气相淀积(CVD)、真空等离子体喷涂(VPS)、低压等离子体喷涂(LPPS)、等离子体增强化学气相淀积(PECVD)、射频等离子体增强化学气相淀积(RFPECVD)、扩展热等离子体化学气相淀积(ETPCVD)、电子回旋共振等离子体增强化学气相淀积(ECRPECVD)、感应耦合等离子体增强化学气相淀积(ICPECVD)和空气等离子体喷涂(APS)。也可以采用溅射技术，例如，反应溅射。此外，也可以采用这些技术中的任意技术的组合。本领域技术人员通晓所有这些淀积技术的一般操作细节。在某些优选实施例中，可以采用PECVD工艺形成各种半导体层。
可以通过本领域技术人员公知的方法形成上述半导体结构。具体地，可以通过化学气相淀积(CVD)实现形成各种晶体层的方法。例如，在美国专利No.7075052B2(Shima等人)中提供了这样的方法。此外，在衬底内建立扩散掺杂剂区域对于本领域技术人员而言也是公知的。可以通过低压化学气相淀积(LPCVD)并继之以高温扩散步骤建立这样的扩散区，例如，美国专利No.6110772(Takada等人)公开了这一方案。
可以通过各种技术实现(例如)半导体层200的成分递变。通常在分离的步骤中开始每一层的淀积。通常通过在等离子体淀积过程中调制掺杂剂水平实现递变。在典型的实施例中，将诸如硅烷(SiH4)的硅前体气体引入到衬底120所处的真空室内。也可以随硅前体气体一起引入诸如氢气的稀释气体。前体气体的流速可以发生相当大的变化，但是对于典型的测试反应器而言，其通常处于大约10sccm到大约300sccm的范围内，但是由于淀积室构造的不同可能发生显著变化。在淀积的初始阶段，不存在掺杂剂前体。因此，如上所述，处于与衬底120之间的界面附近的区域基本是本征的(“非掺杂的”)，因此其起着使衬底120的表面钝化的作用。
例如，随着向等离子体混合物内添加掺杂剂前体，继续淀积过程，以形成层200。前体的选择当然取决于所选的掺杂剂。可以利用诸如V族元素的n型掺杂剂，例如磷(P)、砷(As)或锑(Sb)；或者诸如III族元素的p型掺杂剂，例如，硼(B)。诸如用于p型掺杂剂的二硼烷气体(B2H6)和用于n型掺杂剂的膦(PH3)的运载体(vehicle)能够输送所选的掺杂剂。运载体气体可以是纯净的，或者可以采用诸如氩气、氢气或氦气的载气(carrier gas)将其稀释。
对掺杂剂气体的添加进行仔细地控制，以提供所期望的掺杂分布情况。本领域技术人员通晓能够用来执行这一任务的气体测量设备，例如，质量流量控制器。可以选择与上述渐变方案基本匹配的掺杂剂气体送给速率。因此，就非常一般的做法而言，在淀积过程中，掺杂剂气体的送给速率将逐渐增大。但是，可以将很多种特定的送给速率的变化拟定到淀积方案内。参考图2，如前所述，通过该处理在相对区域214内形成了基本导电的材料。相对区域214内的材料的掺杂剂类型通常与衬底120的掺杂剂类型相反。因此，半导体层200的至少一部分与衬底120形成了异质结。例如，在衬底120为n型硅衬底的当前示范性实施例中，递变层200为本征到p型递变非晶硅。也就是说，层200是递变的，因而处于界面210处的材料是本征的，处于相对区域214处的材料掺有p型掺杂剂。
如上所述，所述多个正面接触272通常与所述至少一个背面接触280电隔离。在图2所示的示范性实施例中，形成隔离沟槽292和296，从而使位于背面106的每一正面接触274和276与位于背面106的至少一个背面接触280电隔离。根据一个示范性实施例，可以通过常规技术在背面106上设置连续的导电材料(例如，金属)层。一旦设置了接触金属之后，可以穿过所述金属层以及下面的层220、230和240形成沟槽292和296，以隔离正面和背面接触274、276和280。
在文中描述的每一实施例中，可以使正面和背面接触均位于器件的背面，从而使与设置在前表面上的接触相关的阴影损耗降至最低，其中，位于前表面上的接触可能阻挡入射光线。有利地，将正面和背面接触形成在器件的背面上能够提供更加有效的器件。
如上所述，在文中描述的每一实施例中，所述递变层去除了分立的多层之间的至少一个界面，即，可能发生电荷载流子复合的界面。可以认为掺杂剂浓度在单个层中的递变提供了具体器件的能带隙中的定域态的连续变化，由此消除了陡峭的带弯曲。此外，如前所述，通过所述递变层还可以获得器件制造过程中的优点。例如，可以使淀积步骤之间的中断减到最少，从而减少污染物进入的机会。
可以将所述半导体结构结合到太阳能电池模块的形式当中。例如，可以使若干个所述结构或光生伏打器件以串联或并联的形式独立地相互电连接，以形成太阳能电池模块。(本领域的普通技术人员通晓域所述电连接等相关的细节。)这样的模块能够比单独的结构提供大得多的能量输出。
在各种参考文献，例如，美国专利No.6667434(Morizane等人)中均描述了太阳能模块的非限制性实例。可以通过各种技术形成所述模块。例如，可以将若干个结构夹在玻璃层之间，或者夹在玻璃层和(例如)由EVA(乙烯-乙酸乙烯共聚物)构成的透明树脂薄板之间。因此，根据本发明的某些实施例，太阳能电池模块含有至少一个结构，如前所述，所述结构自身包括与半导体衬底相邻的成分递变层。递变层的使用可以改善光电转换效率等模块特性，并由此提高太阳能模块的总性能。
一般而言，本领域技术人员通晓与太阳能模块的主要部件相关的很多其他细节，例如，各种衬底材料、背板(backing)材料和模块框架。其他细节和考虑事项也是公知的，例如进出模块的线连接(例如，引向电逆变器的线连接)；以及各种模块封装技术。
这些书面说明通过举例公开了本发明，包括最佳实施模式，并且还能够使任何本领域技术人员实现并利用本发明。本发明的专利保护范围由权利要求界定，其可以包括本领域技术人员能够想到的其他例子。如果此类的其他例子所具有的结构要素与权利要求的字面语言不存在差别，或者如果此类的其他例子包括与权利要求的字面语言不存在实质差别的等效结构要素，那么应当确定所述的此类其他例子落在本权利要求的范围内。
部件列表
50太阳能电池模块
100半导体结构或光生伏打器件
104正面
106背面
110至少一个通孔或多个通孔
114第一通孔
116第二通孔
118导电材料(Cu)
120半导体衬底(例如，n型单晶层)
124前表面
132后表面
136至少一部分
142一区域(第一区域)
148另一区域(第二区域)
154又一区域(第三区域)
160界面(衬底与通孔之间的)
200(第一实施例)(第一)半导体层，包括：
n型或p型晶体硅衬底，例如外延层、微米晶体层、多晶层、纳米晶体层、a-Si:H层、a-SiC:H层、a-SiGe:H层、μc-Si:H层、μc-SiC:H层或μc-SiGe:H层。
n型或p型非晶层。
204成分递变
(半导体材料及掺杂剂)
“D”深度
210界面
214相对区域
220第二半导体层
222界面
224相对侧
230第三半导体层
232成分递变
“D1”深度
234界面
236相对区域
240第四半导体层
242界面
244相对侧
透明电极层(任选)
270至少一个(电)接触
272至少一个正面接触，希望是多个正面接触
274第一正面接触
276第二正面接触
280至少一个背面接触
290至少一个隔离沟槽
292第一隔离沟槽
294第一电绝缘材料
296第二隔离沟槽
298第二电绝缘材料
304透明导电层(透明导电氧化物-抗反射特性)
材料SiN
310多个金属图案
312第一金属图案
314至少一条网格线
316第二金属图案
318第三金属图案
320第四金属图案
400(第二实施例)第二半导体结构
404正面
406背面
420第一扩散区
440第二扩散区
490至少一个隔离沟槽
492第一隔离沟槽
496第二隔离沟槽
电极层
500第三半导体结构
504正面
506背面
542掺杂界面
600第四半导体结构
604正面
606背面
620多个层
630第一正面半导体层或子层
640第二正面半导体层或子层

Claims (10)

1.一种半导体结构(100)，包括：
(a)具有一导电类型的半导体衬底(120)，其具有前表面(124)和后表面(132)，并包括至少一个穿过所述半导体衬底(120)的通孔(110)，其中，采用导电材料(118)填充所述至少一个通孔(110)；以及
(b)设置在所述半导体衬底(120)的所述前表面或后表面(124或132)的至少部分(136)上的半导体层(200)，其中，就一种或多种所选的掺杂剂而言，所述半导体层(200)在其深度范围内是成分递变的，并且将所述导电材料(118)配置为将所述半导体层(200)电连接至设置在所述衬底(120)的表面(132)上或者上方的至少一个接触(270)。
2.根据权利要求1所述的半导体结构(100)，其中，所述半导体层(200)包括晶体层(200)。
3.根据权利要求2所述的半导体结构(100)，其中，所述晶体层(200)包括多个相同或不同的晶体层(620)。
4.根据权利要求2所述的半导体结构(100)，其中，所述晶体层(200)包括纳米晶体材料、微米晶体材料、多晶材料、外延层或其组合。
5.根据权利要求1所述的半导体结构(100)，其中，所述半导体层(200)包括n型或p型掺杂剂。
6.根据权利要求1所述的半导体结构(100)，其中，所述半导体层(200)和所述半导体衬底(120)之间的界面(210)包括所选的n型或p型掺杂剂。
7.根据权利要求1所述的半导体结构(100)，其中，所述半导体衬底(120)包括单晶材料或多晶材料。
8.根据权利要求1所述的半导体结构(100)，其中，所述半导体层(200)包括非晶层(200)。
9.根据权利要求8所述的半导体结构(100)，其中，所述非晶层(200)包括a-Si:H、a-SiC:H、a-SiGe:H或其组合。
10.根据权利要求4所述的半导体结构(100)，其中，所述晶体层(200)包括：
μc-Si:H、μc-SiC:H、μc-SiGe:H或其组合。
CNA200810003798XA 2007-01-23 2008-01-23 用于形成了至少一个通孔的半导体结构的方法和设备 Pending CN101232030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/626036 2007-01-23
US11/626,036 US20080174028A1 (en) 2007-01-23 2007-01-23 Method and Apparatus For A Semiconductor Structure Forming At Least One Via

Publications (1)

Publication Number Publication Date
CN101232030A true CN101232030A (zh) 2008-07-30

Family

ID=39356682

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810003798XA Pending CN101232030A (zh) 2007-01-23 2008-01-23 用于形成了至少一个通孔的半导体结构的方法和设备

Country Status (4)

Country Link
US (1) US20080174028A1 (zh)
EP (1) EP1950810A3 (zh)
CN (1) CN101232030A (zh)
AU (1) AU2008200051A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402648A (zh) * 2011-03-23 2013-11-20 松下电器产业株式会社 静电雾化装置及其制造方法
CN110914055A (zh) * 2018-06-28 2020-03-24 法国圣戈班玻璃厂 具有可电切换的光学性能和改进的电接触的多层薄膜

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953618B1 (ko) * 2008-01-11 2010-04-20 삼성에스디아이 주식회사 태양 전지
KR100927725B1 (ko) * 2008-01-25 2009-11-18 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
US20090256254A1 (en) * 2008-04-10 2009-10-15 General Electric Company Wafer level interconnection and method
US20140335651A1 (en) * 2008-11-14 2014-11-13 Sichuan Yinhe Chemical Co., Ltd. Inks and pastes for solar cell fabrication
DE102009002129A1 (de) 2009-04-02 2010-10-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hartstoffbeschichtete Körper und Verfahren zur Herstellung hartstoffbeschichteter Körper
NL2004310C2 (en) * 2010-02-26 2011-08-30 Stichting Energie Method of fabrication of a back-contacted photovoltaic cell, and back-contacted photovoltaic cell made by such a method.
WO2012108767A2 (en) * 2011-02-08 2012-08-16 Tsc Solar B.V. A method of manufacturing a solar cell and solar cell thus obtained
NL2006164C2 (en) * 2011-02-08 2012-08-09 Tsc Solar B V A method of manufacturing a solar cell and solar cell thus obtained.
NL1038916C2 (en) * 2011-07-01 2013-01-07 Stichting Energie Photovoltaic cell with wrap through connections.
CN102403404A (zh) * 2011-11-22 2012-04-04 苏州阿特斯阳光电力科技有限公司 一种背接触式光伏电池的制备方法
CN102569479A (zh) * 2012-02-28 2012-07-11 常州天合光能有限公司 叠层硅基异质结太阳能电池
BR112015023736A2 (pt) * 2013-03-15 2017-07-18 First Solar Inc método para manufaturar dispositivo fotovoltaico
CN106997910B (zh) * 2017-03-24 2018-07-06 隆基乐叶光伏科技有限公司 无正面栅线的p型晶体硅背接触双面电池结构及制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200472A (en) * 1978-06-05 1980-04-29 The Regents Of The University Of California Solar power system and high efficiency photovoltaic cells used therein
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
US5213628A (en) * 1990-09-20 1993-05-25 Sanyo Electric Co., Ltd. Photovoltaic device
JP2719230B2 (ja) * 1990-11-22 1998-02-25 キヤノン株式会社 光起電力素子
US5256887A (en) * 1991-07-19 1993-10-26 Solarex Corporation Photovoltaic device including a boron doping profile in an i-type layer
JP3203078B2 (ja) * 1992-12-09 2001-08-27 三洋電機株式会社 光起電力素子
JPH0878659A (ja) * 1994-09-02 1996-03-22 Sanyo Electric Co Ltd 半導体デバイス及びその製造方法
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
JP2001189478A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2001291881A (ja) * 2000-01-31 2001-10-19 Sanyo Electric Co Ltd 太陽電池モジュール
JP3490964B2 (ja) * 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4070483B2 (ja) * 2002-03-05 2008-04-02 三洋電機株式会社 光起電力装置並びにその製造方法
AU2003243467A1 (en) * 2002-06-11 2003-12-22 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon St Polycrystalline thin-film solar cells
US7015640B2 (en) * 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
JP4240984B2 (ja) * 2002-10-08 2009-03-18 三洋電機株式会社 光電変換装置
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
EP1519422B1 (en) * 2003-09-24 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic cell and its fabrication method
US20070023081A1 (en) 2005-07-28 2007-02-01 General Electric Company Compositionally-graded photovoltaic device and fabrication method, and related articles
US20070023082A1 (en) * 2005-07-28 2007-02-01 Venkatesan Manivannan Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402648A (zh) * 2011-03-23 2013-11-20 松下电器产业株式会社 静电雾化装置及其制造方法
CN110914055A (zh) * 2018-06-28 2020-03-24 法国圣戈班玻璃厂 具有可电切换的光学性能和改进的电接触的多层薄膜
CN110914055B (zh) * 2018-06-28 2023-08-25 法国圣戈班玻璃厂 具有可电切换的光学性能和改进的电接触的多层薄膜

Also Published As

Publication number Publication date
US20080174028A1 (en) 2008-07-24
AU2008200051A1 (en) 2008-08-07
EP1950810A3 (en) 2010-07-21
EP1950810A2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
CN101232030A (zh) 用于形成了至少一个通孔的半导体结构的方法和设备
US20080173347A1 (en) Method And Apparatus For A Semiconductor Structure
EP2422373B1 (en) Method for manufacturing high efficiency solar cell structures
US20090255574A1 (en) Solar cell fabricated by silicon liquid-phase deposition
US6288325B1 (en) Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US6784361B2 (en) Amorphous silicon photovoltaic devices
TWI438904B (zh) 薄膜式太陽能電池及其製造方法
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
EP1873840A1 (en) Photovoltaic device which includes all-back-contact configuration; and related fabrication processes
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
US20110139249A1 (en) High Power Efficiency Polycrystalline CdTe Thin Film Semiconductor Photovoltaic Cell Structures for Use in Solar Electricity Generation
US20100243042A1 (en) High-efficiency photovoltaic cells
CN103718276A (zh) 使氢化非晶硅和非晶氢化硅合金稳定化的方法
CN118099245A (zh) 背接触太阳能电池及其制备方法、光伏组件
US20080241356A1 (en) Photovoltaic devices manufactured using crystalline silicon thin films on glass
US20090314338A1 (en) Coating for thin-film solar cells
CN102386275A (zh) 用于光电转换模块的前驱体及其制造方法
WO2008022383A1 (en) Thin-film solar module
KR101484620B1 (ko) 실리콘 태양전지
WO2009154473A2 (en) Coating for thin-film solar cells
WO2008010205A2 (en) Thin-film photovoltaic conversion device and method of manufacturing the same
Hezel A novel high-efficiency rear-contact solar cell with bifacial sensitivity
EP3593389A1 (en) Mask-less patterning of amorphous silicon layers for low-cost silicon hetero-junction interdigitated back-contact solar cells
AU2014221242B2 (en) High-efficiency solar cell structures and methods of manufacture
GB2461059A (en) Solar cell with pigmented back-side reflector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20080730

C20 Patent right or utility model deemed to be abandoned or is abandoned