CN101221939A - 光电装置封装结构及其制造方法 - Google Patents

光电装置封装结构及其制造方法 Download PDF

Info

Publication number
CN101221939A
CN101221939A CNA2007101018411A CN200710101841A CN101221939A CN 101221939 A CN101221939 A CN 101221939A CN A2007101018411 A CNA2007101018411 A CN A2007101018411A CN 200710101841 A CN200710101841 A CN 200710101841A CN 101221939 A CN101221939 A CN 101221939A
Authority
CN
China
Prior art keywords
substrate
dielectric layer
connection pad
metal level
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101018411A
Other languages
English (en)
Other versions
CN101221939B (zh
Inventor
王凯芝
刘芳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Publication of CN101221939A publication Critical patent/CN101221939A/zh
Application granted granted Critical
Publication of CN101221939B publication Critical patent/CN101221939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种光电装置封装结构。所述封装结构包括反置于一第一基板上的一装置芯片，其包括：一第二基板以及位于第一及第二基板之间的一第一介电层。第一介电层包括一接垫，形成于第一介电层未与第二基板重叠的一角落中，使接垫的表面及侧壁露出。一金属层，直接位于接垫所露出的表面上并覆盖第二基板。一保护层，覆盖金属层，并具有一开口而露出第二基板上一部分的金属层。一锡球，设置于开口中，以电连接金属层。本发明还公开了该封装结构的制造方法。本发明的光电装置封装结构能够增加接垫与封装金属层之间接触面积。

Description

光电装置封装结构及其制造方法
技术领域
本发明涉及一种半导体封装技术，特别是涉及一种适用于光电装置晶片级芯片尺寸封装(wafer-level chip scale package，WLCSP)结构。
背景技术
数码影像器件广泛运用于诸如数码相机、数码影像记录器、具有影像拍摄功能的手机、以及监视器。而数码影像传感器通常包括一光电装置芯片，例如电荷耦合装置(charge-coupled device，CCD)影像感测芯片及CMOS影像感测芯片。
上述影像感测芯片可通过一种称作WLCSP的先进封装技术来完成封装。在传统的封装技术中，先将具有如电子装置、微机电装置、或是光电装置等微装置的晶片切割成多个芯片之后，再将其封装。而不同于传统的封装方式，在WLCSP技术中，微装置的封装是在晶片切割成多个芯片之前进行。
图1和图2分别绘示出用于前发光及背发光的一对光电装置封装结构剖面示意图。其中，光电装置，例如影像传感器，采用WLCSP进行封装。在图1中，每一封装结构包括一装置芯片，其设置于一对玻璃基板100及110之间。装置芯片包括一装置基板106，其上具有微装置(未示出)以及一介电层104。一延伸接垫105形成于介电层104中，包括一接垫部103及一延伸部101。装置芯片通过一黏胶层102而贴附于玻璃基板100上。再者，装置芯片通过一黏胶层108而贴附于玻璃基板110上。一缓冲层112设置于玻璃基板110上。一金属层114覆盖玻璃基板100及110且直接与延伸接垫105的接垫103侧壁接触。一保护层116设置于金属层114上，其具有一开口位于缓冲层112上。一锡球118设置于该开口中，以与金属层114电连接而作为内部与外部电路的连接。
在图2中，每一封装结构也包括设置于一对玻璃基板200及212之间的一装置芯片。装置芯片反置于一承载基板208上，其包括一装置基板204以及位于装置基板204与承载基板208之间的一介电层206。一延伸接垫205形成于介电层206中，其包括一接垫部203及一延伸部201。黏胶层202及210分别用以将装置芯片贴附于玻璃基板200及212。类似于图1所示的封装结构，一缓冲层214、一金属层216、一保护层218、及一锡球220依序设置于玻璃基板212上。
在上述的封装结构中，封装金属层114或216与延伸接垫105或205之间的接触面积受限于延伸接垫105或205的接垫部103或203的厚度。因此，当为了增加装置密度而缩小装置尺寸时，延伸接垫105或205的电阻值上升而装置的效能降低。尽管延伸接垫105或205的延伸部101或201能够降低其电阻值，然而装置尺寸会因此而增加。如此一来，缩小装置尺寸的困难度会因而增加。再者，金属层与延伸接垫之间的接触面积小并不利于金属层与延伸接垫之间的附着。
因此，有必要寻求一种可以增加接垫与封装金属层之间接触面积的光电装置封装结构。
发明内容
有鉴于此，本发明的目的在于提供一种光电装置封装结构及其制造方法，以增加接垫与封装金属层之间接触面积。
根据上述的目的，本发明提供一种光电装置封装结构，该封装结构包括反置于一第一基板上的一装置芯片，该装置芯片包括：一第二基板以及位于第一及第二基板之间的一第一介电层。第一介电层包括一接垫，形成于第一介电层未与第二基板重叠的一角落中，使接垫的表面及侧壁露出。一金属层，直接位于接垫所露出的表面上并覆盖第二基板。一保护层，覆盖金属层，并具有一开口而露出第二基板上一部分的金属层。一锡球，设置于开口中，以电连接金属层。
根据上述的目的，本发明还提供一种光电装置封装结构，包括：设置于一第一基板与一第二基板之间的一装置芯片，该装置芯片包括：邻近于该第一基板的一第三基板以及位于该第二及该第三基板之间的一第一介电层。第一介电层包括一接垫，形成于第一介电层未与第二基板重叠的一角落中，使接垫的表面及侧壁露出。一金属层，直接位于接垫所露出的表面上并覆盖第二基板。一保护层，覆盖金属层，并具有一开口而露出第二基板上一部分的金属层。一锡球，设置于开口中，以电连接金属层。
根据上述的目的，本发明还提供一种光电装置封装结构的制造方法。将一装置晶片反置于一第一基板上，其中装置晶片包括：一第二基板以及位于第一及第二基板之间的一第一介电层，其中第一介电层包括至少一对接垫，形成于第一介电层中。在第二基板及第一介电层中形成一第一开口，以露出此对接垫的表面及侧壁。在每一接垫所露出的表面上直接形成一金属层，并覆盖第二基板。在金属层上形成一保护层并填入位于第一介电层中的第一开口。在保护层中形成至少一第二开口，其对应于这些接垫的一并露出第二基板上一部分的金属层。在第二开口中形成一锡球，以电连接金属层。沿着位于第一介电层中的第一开口切割装置晶片及第一基板。
根据上述的目的，本发明还提供了一种光电装置封装结构的制造方法。将一装置晶片置于一第一基板与一第二基板上，其中装置晶片包括：邻近于第一基板一的第三基板以及位于第二及第三基板之间的一第一介电层，其中第一介电层包括至少一对接垫，形成于第一介电层中。在第二基板及第一介电层中形成一第一开口，以露出此对接垫的表面及侧壁。在每一接垫所露出的表面上直接形成一金属层，并覆盖第二基板。在金属层上形成一保护层并填入位于第一介电层中的第一开口。在保护层中形成至少一第二开口，其对应于这些接垫的一并露出第二基板上一部分的金属层。在第二开口中形成一锡球，以电连接金属层。沿着位于第一介电层中的第一开口切割装置晶片及第一基板。
根据本发明的封装结构，仅仅使用单一玻璃基板。相较于现有封装结构中采用两个玻璃基板而言，可缩小封装尺寸。由于以接垫的表面作为与金属层之间的接触面比以接垫的侧壁作为接触面要大，故可加强接垫与金属层之间的附着力而增加装置的可靠度。再者，由于利用接垫表面作为接触面并不会受限于接垫的厚度，故封装结构中的芯片可使用没有延伸部的接垫，以增加芯片中的装置密度。另外，由于保护层延伸至接垫的侧壁而完全的覆盖接垫上的金属层，故可在将晶片切割成多个芯片之后，避免金属层受到水气损害，因而进一步提升装置可靠度。
附图说明
图1示出了用于前发光的一对光电装置封装结构剖面示意图；
图2示出了背发光的一对光电装置封装结构剖面示意图；
图3A、图3B、图3C、图3D、图3E、图3F和图3G示出了根据本发明实施例的用于前发光的光电装置封装结构制造方法的剖面示意图；
图4示出了根据本发明实施例的用于前发光的一对光电装置封装结构剖面示意图；
图5A、图5B、图5C、图5D、图5E、图5F和5G图示出了根据本发明实施例的用于背发光的光电装置封装结构制造方法的剖面示意图；以及
图6示出了根据本发明实施例的用于背发光的一对光电装置封装结构剖面示意图。
其中，附图标记说明如下：
现有
100、110、200、212～玻璃基板；              101、201～延伸部；
102、108、202、210～黏胶层；                103、203～接垫部；
104、206～介电层；                          105、205～延伸接垫；
106、204～装置基板；                        112、214～缓冲层；
114、216～金属层；                          116、218～保护层；
118、220～锡球；                            208～承载基板。
本发明
300、300a、400～装置基板；                  301、401～接垫；
301a、401a～表面；                          301b、401b～侧壁；
302、308、402、410～介电层；
304、304a、304b、406、406a、406b～黏胶层；
305、310a、400a、405、410a～开口；
306、408～基板；                            310、412～金属层；
312、414～保护层；                          314、416～锡球；
315、415～围堰；                            317、417～空腔；
404、404a～承载基板。
具体实施方式
以下说明本发明实施例的制作与使用。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以限制本发明的专利保护范围。
本发明涉及一种光电装置封装结构及其制造方法。图3G示出了根据本发明实施例的用于前发光的一对光电装置封装结构，例如影像传感器封装结构。每一封装结构包括一装置芯片，该装置芯片通过一黏胶层304而贴附于一基板306上，使该装置芯片反置于基板306上。装置芯片可包括一装置基板300a以及位于基板306与装置基板300a之间的介电层302。在本实施例中，介电层302包括一接垫301，其形成于介电层302未与装置基板300a重叠的一角落中，使接垫301的表面301a及侧壁301b露出。在其它实施例中，接垫301可具有一延伸部(未示出)，如图1或图2中的延伸接垫105或205所示。
一介电层308覆盖反向的装置基板300a，用以作为后续形成金属层时的绝缘层。一金属层310直接形成于接垫301所露出的表面301a并覆盖位于装置基板300a上方的介电层308。一保护层312覆盖金属层310，其具有一开口310a而露出位于装置基板300a上一部分的金属层310。再者，保护层312延伸至接垫301所露出的侧壁301b，以防止金属层310及接垫301曝露于空气中。一锡球314设置于开口310a中，以与金属层310电连接。
在其它实施例中，一围堰315可形成于基板306与装置芯片的介电层302之间，以在其间形成一空腔317，如图4所示。
图3A至图3G图示出了根据本发明实施例的用于前发光的光电装置封装结构制造方法的剖面示意图。请参照图3A，提供一光电装置晶片以及一基板306，例如一玻璃基板或其它透明基板。光电装置晶片通过一黏胶层304而反向贴附于基板306上。在本实施例中，光电装置晶片包括：一装置基板300，例如一硅基板或其它半导体基板，以及位于装置基板300上的一介电层302。装置基板300可具有不同的元件，例如晶体管、电阻、以及其它公知的半导体元件。装置基板300也可具有导电层、绝缘层、或其它隔离结构。导电层通常包括金属，例如铜金属，用于半导体工业中电连接位于基板上或基板内部分离的光电装置，例如影像传感器。此处为了简化附图，仅示出了依平整的基板。
介电层302设置于装置基板300上，可由氧化硅或其它低介电常数(lowk)材料所构成，例如氟硅玻璃(FSG)、掺杂碳的氧化物、甲基硅酸盐类(MSQ)、含氢硅酸盐类(HSQ)、或氟四乙基硅酸盐(fluorinetetra-ethyl-orthosilicate，FTEOS)。另外，在其它实施例中，介电层302可为多层结构。多个接垫嵌入于介电层302中。为了简化附图，此处仅绘示出一对接垫301。在本实施例中，接垫301可由金属所构成，例如铜或铝金属。如之前所述，接垫301可具有一延伸部(未示出)。在将装置晶片置于基板306之后，可通过研磨或蚀刻而将装置基板300的厚度减至一既定厚度，以留下一部分的装置基板300a，如图3B所示。在其它实施例中，装置基板300也可在装置晶片贴附于基板306的前先进行薄化。
请参照图3C，将装置基板300a及介电层302依序图案化，以在其中形成一开口305，而露出位于该处的接垫301的表面301a及侧壁301b。
接下来，通过现有沉积技术，例如化学气相沉积(CVD)，在装置基板300a上以及开口305内表面顺应性沉积一介电层308。之后，通过蚀刻去除位于接垫301的表面301a及侧壁301b上方的介电层308，如图3D所示。
通过现有沉积技术，例如CVD或溅镀(sputtering)，在介电层308上以及开口305内表面顺应性沉积一金属层310，使金属层310直接形成于接垫301的表面301a。之后，通过蚀刻去除位于介电层302的开口305内表面的金属层310，如图3E所示。剩余的金属层310电连接接垫301与后续形成的锡球。
请参照图3F，一保护层312，例如一氮化硅层，可通过CVD形成之，以覆盖金属层310并填入位于介电层302中的开口305。
之后，在保护层312中形成多个开口，其对应于每一接垫301，以露出金属层310。为了简化附图，此处仅示出两个开口310a，如图3G所示。锡球314对应地形成于开口310a中，使每一锡球314经由金属层310而电连接至对应的接垫301。在形成锡球314之后，沿着介电层302中的开口305依序切割装置晶片以及基板306，以形成多个已封装的装置芯片。在其它实施例中，一围堰315可形成于介电层302与基板306之间，以在其间形成一空腔317。围堰315可通过黏胶层304a及304b而分别贴附于介电层302与基板306，如图4所示。
图5G示出了根据本发明实施例的用于背发光的一对光电装置封装结构。每一封装结构包括一装置芯片，其设置于基板408与基板404a之间。装置芯片可包括一装置基板400，邻近于基板408，以及位于基板404a与装置基板400之间的介电层402。在本实施例中，介电层402包括一接垫401，其形成于介电层402未与基板404a重叠的一角落中，使接垫401的表面401a及侧壁401b露出。在其它实施例中，接垫401可具有一延伸部(未示出)，如图1或图2中的延伸接垫105或205所示。
一介电层410覆盖基板404a，用以作为后续形成金属层时的绝缘层。一金属层412直接形成于接垫401所露出的表面401a并覆盖位于基板404a上方的介电层410。一保护层414覆盖金属层412，其具有一开口410a而露出位于基板404a上一部分的金属层412。一锡球416设置于开口410a中，以与金属层412电连接。
在其它实施例中，一围堰415可形成于基板408与装置芯片的装置基板400之间，以在其间形成一空腔417，如图6所示。
图5A至图5G示出了根据本发明实施例的用于背发光的光电装置封装结构制造方法的剖面示意图。请参照图5A，提供一光电装置晶片以及一承载基板404，例如一硅基板。光电装置晶片反向贴附于承载基板404上。在本实施例中，光电装置晶片包括：一装置基板400以及位于装置基板400上的一介电层402。装置基板400，例如一硅基板或其它半导体基板，相似于图3A中所示的装置基板300。
介电层402设置于装置基板400上，可由氧化硅或其它低介电常数(lowk)材料所构成。另外，在其它实施例中，介电层402可为多层结构。多个接垫嵌入于介电层402中。为了简化附图，此处仅绘示出一对接垫401。如之前所述，接垫401可具有一延伸部(未示出)。在将装置晶片置于承载基板404之后，蚀刻装置基板400，以在该对接垫401之间形成一开口400a。
接下来，通过在装置基板400上涂布一黏胶层406并填入开口400a而将一基板408，例如一玻璃基板或其它透明基板，贴附于装置基板400上，如图5B所示。之后，可通过研磨或蚀刻而将承载基板404的厚度减至一既定厚度，以留下一部分的承载基板404a。
请参照图5C，将承载基板404a及介电层402依序图案化，以在其中形成一开口405，而露出位于该处的接垫401的表面401a及侧壁401b。
请参照图5D，通过现有沉积技术，例如CVD，在承载基板404a上以及开口405内表面顺应性沉积一介电层410。之后，通过蚀刻去除位于接垫401的表面401a及侧壁401b上方的介电层410。
请参照图5E，通过现有沉积技术，例如CVD或溅镀，在介电层410上以及开口405内表面顺应性沉积一金属层412，使金属层412直接形成于接垫401的表面401a。之后，通过蚀刻去除位于介电层402的开口405内表面的金属层412。剩余的金属层412电连接接垫401与后续形成的锡球。
请参照图5F，一保护层312，例如一氮化硅层，可通过CVD形成之，以覆盖金属层310并填入位于介电层302中的开口305。
之后，在保护层414中形成多个开口，其对应于每一接垫401，以露出金属层412。为了简化附图，此处仅示出两个开口410a，如图5G所示。锡球416对应地形成于开口410a中，使每一锡球416经由金属层412而电连接至对应的接垫401。在形成锡球416之后，沿着介电层402中的开口405依序切割装置晶片以及基板408，以形成多个已封装的装置芯片。在其它实施例中，一围堰415可形成于基板408与装置基板400之间，以在其间形成一空腔417。围堰415可通过黏胶层406a及406b而分别贴附于基板408与装置基板400，如图6所示。
根据本发明的封装结构，仅仅使用单一玻璃基板。相较于现有封装结构中采用两个玻璃基板而言，可缩小封装尺寸。由于以接垫的表面作为与金属层之间的接触面比以接垫的侧壁作为接触面要大，故可加强接垫与金属层之间的附着力而增加装置的可靠度。再者，由于利用接垫表面作为接触面并不会受限于接垫的厚度，故封装结构中的芯片可使用没有延伸部的接垫，以增加芯片中的装置密度。另外，由于保护层延伸至接垫的侧壁而完全的覆盖接垫上的金属层，故可在将晶片切割成多个芯片之后，避免金属层受到水气损害，因而进一步提升装置可靠度。
虽然本发明已以较佳实施例公开如上，但是并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，应当可以作更动与润饰，因此本发明的保护范围应当以所属权利要求书所界定保护范围为准。

Claims (14)

1.一种光电装置封装结构，包括：
一装置芯片，反置于一第一基板上，并包括：一第二基板；以及一第一介电层，位于该第一及该第二基板之间，且包括一接垫，该接垫形成于该第一介电层未与该第二基板重叠的一角落中，使该接垫的表面及侧壁露出；
一金属层，直接位于该接垫所露出的表面上并覆盖该第二基板；
一保护层，覆盖该金属层，并具有一开口而露出该第二基板上一部分的该金属层；以及
一锡球，设置于该开口中，以电连接该金属层。
2.如权利要求1所述的光电装置封装结构，其中该保护层延伸至该接垫所露出的侧壁上。
3.如权利要求1所述的光电装置封装结构，还包括一第二介电层，该第二介电层位于该第二基板与该金属层之间。
4.如权利要求1所述的光电装置封装结构，还包括一围堰，该围堰设置于该第一基板与该第一介电层之间，以在该第一基板与该第一介电层之间形成一空腔。
5.一种光电装置封装结构的制造方法，包括：
将一装置晶片反置于一第一基板上，其中该装置晶片包括：一第二基板；以及一第一介电层，位于该第一及该第二基板之间，包括至少一对接垫，形成于该第一介电层中；
在该第二基板及该第一介电层中形成一第一开口，以露出该对接垫的表面及侧壁；
在每一该接垫所露出的该表面上直接形成一金属层，并覆盖该第二基板；
在该金属层上形成一保护层并填入位于该第一介电层中的该第一开口；
在该保护层中形成至少一第二开口，其对应于所述接垫之一并露出该第二基板上一部分的该金属层；
在该第二开口中形成一锡球，以电连接该金属层；以及
沿着位于该第一介电层中的该第一开口切割该装置晶片及该第一基板。
6.如权利要求5所述的光电装置封装结构的制造方法，还包括在该第二基板与该金属层之间形成一第二介电层。
7.如权利要求5所述的光电装置封装结构的制造方法，还包括在该第一基板与该第一介电层之间形成一围堰，以在该第一基板与该第一介电层之间形成一空腔。
8.一种光电装置封装结构，包括：
一装置芯片，设置于一第一基板与一第二基板之间，且包括：一第三基板，邻近于该第一基板；以及一第一介电层，位于该第二及该第三基板之间，且包括一接垫，形成于该第一介电层未与该第二基板重叠的一角落中，使该接垫的表面及侧壁露出；
一金属层，直接位于该接垫所露出的表面上并覆盖该第二基板；
一保护层，覆盖该金属层，具有一开口而露出该第二基板上一部分的该金属层；以及
一锡球，设置于该开口中，以电连接该金属层。
9.如权利要求8所述的光电装置封装结构，其中该保护层延伸至该接垫所露出的侧壁上。
10.如权利要求8所述的光电装置封装结构，还包括一第二介电层，该第二介电层位于该第二基板与该金属层之间。
11.如权利要求8所述的光电装置封装结构，还包括一围堰，该围堰设置于该第一基板与该第三基板之间，以在该第一基板与该第三基板之间形成一空腔。
12.一种光电装置封装结构的制造方法，包括：
将一装置晶片置于一第一基板与一第二基板上，其中该装置晶片包括：一第三基板，邻近于该第一基板；以及一第一介电层，位于该第二及该第三基板之间，包括至少一对接垫，形成于该第一介电层中；
在该第二基板及该第一介电层中形成一第一开口，以露出该对接垫的表面及侧壁；
在每一该接垫所露出的该表面上直接形成一金属层，并覆盖该第二基板；
在该金属层上形成一保护层并填入位于该第一介电层中的该第一开口；
在该保护层中形成至少一第二开口，其对应于所述接垫的一并露出该第二基板上一部分的该金属层；
在该第二开口中形成一锡球，以电连接该金属层；以及
沿着位于该第一介电层中的该第一开口切割该装置晶片及该第一基板。
13.如权利要求12所述的光电装置封装结构的制造方法，还包括在该第二基板与该金属层之间形成一第二介电层。
14.如权利要求12所述的光电装置封装结构的制造方法，还包括在该第一基板与该第三基板之间形成一围堰，以在该第一基板与该第三基板之间形成一空腔。
CN2007101018411A 2007-01-11 2007-04-25 光电装置封装结构及其制造方法 Active CN101221939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/652,084 2007-01-11
US11/652,084 US7566944B2 (en) 2007-01-11 2007-01-11 Package structure for optoelectronic device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN101221939A true CN101221939A (zh) 2008-07-16
CN101221939B CN101221939B (zh) 2010-08-11

Family

ID=39617079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101018411A Active CN101221939B (zh) 2007-01-11 2007-04-25 光电装置封装结构及其制造方法

Country Status (3)

Country Link
US (2) US7566944B2 (zh)
CN (1) CN101221939B (zh)
TW (1) TWI348750B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102456650A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 半导体基板的导电结构以及其制造方法
CN102891120A (zh) * 2011-07-22 2013-01-23 精材科技股份有限公司 晶片封装体及其形成方法
CN103107157A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
US8951836B2 (en) 2010-03-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
CN104851852A (zh) * 2015-04-07 2015-08-19 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
US9184092B2 (en) 2010-03-11 2015-11-10 Xintec Inc. Chip package and method for forming the same
CN111463233A (zh) * 2020-04-16 2020-07-28 錼创显示科技股份有限公司 微型发光元件显示装置
CN112310023A (zh) * 2019-07-29 2021-02-02 精材科技股份有限公司 晶片结构及其制造方法
US11626549B2 (en) 2020-04-16 2023-04-11 PlayNitride Display Co., Ltd. Micro light-emitting device display apparatus having bump

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008207306A (ja) * 2007-02-28 2008-09-11 Fujitsu Ltd パッケージングされたマイクロ可動素子の製造方法およびパッケージングされたマイクロ可動素子
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
TWI418002B (zh) * 2009-12-01 2013-12-01 Xintec Inc 晶片封裝體及其製造方法
TWI546910B (zh) * 2010-02-26 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US8697473B2 (en) 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
CN102779800B (zh) * 2011-05-09 2015-10-07 精材科技股份有限公司 晶片封装体及其形成方法
TWI489605B (zh) * 2011-05-13 2015-06-21 Xintec Inc 晶片封裝體及其形成方法
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US20140061864A1 (en) * 2012-09-04 2014-03-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor substrate having crack preventing structure and method of manufacturing the same
TWI484607B (zh) * 2013-01-11 2015-05-11 Xintec Inc 封裝結構及其製作方法
CN105655311A (zh) * 2016-01-02 2016-06-08 北京工业大学 晶圆级芯片封装背面互连结构及其制作方法
TWI699005B (zh) * 2016-11-02 2020-07-11 原相科技股份有限公司 光學元件封裝結構
CN109003973B (zh) * 2018-09-19 2023-11-28 华天科技（西安）有限公司 一种双垫块光电传感器封装结构及其封装方法
CN110718533B (zh) * 2019-10-08 2021-01-29 上海集成电路研发中心有限公司 一种便于在线监控的凹陷结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
CN100411124C (zh) * 2006-08-01 2008-08-13 上海凯虹电子有限公司 Csp封装工艺
JP4743631B2 (ja) * 2006-10-23 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184092B2 (en) 2010-03-11 2015-11-10 Xintec Inc. Chip package and method for forming the same
US8951836B2 (en) 2010-03-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
CN102456650A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 半导体基板的导电结构以及其制造方法
CN102456650B (zh) * 2010-10-21 2014-11-05 台湾积体电路制造股份有限公司 半导体基板的导电结构以及其制造方法
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
WO2012059004A1 (zh) * 2010-11-05 2012-05-10 南通富士通微电子股份有限公司 芯片封装方法
WO2012059003A1 (zh) * 2010-11-05 2012-05-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
US9362173B2 (en) 2010-11-05 2016-06-07 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip package
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8883627B2 (en) 2010-11-05 2014-11-11 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip packaging
CN102891120A (zh) * 2011-07-22 2013-01-23 精材科技股份有限公司 晶片封装体及其形成方法
CN102891120B (zh) * 2011-07-22 2016-06-08 精材科技股份有限公司 晶片封装体及其形成方法
CN103107157B (zh) * 2011-11-15 2015-10-28 精材科技股份有限公司 晶片封装体及其形成方法
CN103107157A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
CN104851852A (zh) * 2015-04-07 2015-08-19 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
CN104851852B (zh) * 2015-04-07 2017-10-24 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
CN112310023A (zh) * 2019-07-29 2021-02-02 精材科技股份有限公司 晶片结构及其制造方法
CN111463233A (zh) * 2020-04-16 2020-07-28 錼创显示科技股份有限公司 微型发光元件显示装置
CN111463233B (zh) * 2020-04-16 2022-09-13 錼创显示科技股份有限公司 微型发光元件显示装置
US11626549B2 (en) 2020-04-16 2023-04-11 PlayNitride Display Co., Ltd. Micro light-emitting device display apparatus having bump

Also Published As

Publication number Publication date
US20080169477A1 (en) 2008-07-17
US20090186449A1 (en) 2009-07-23
US7566944B2 (en) 2009-07-28
TWI348750B (en) 2011-09-11
TW200830487A (en) 2008-07-16
CN101221939B (zh) 2010-08-11
US7824964B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
CN101221939B (zh) 光电装置封装结构及其制造方法
CN101312200B (zh) 影像感测装置及其制造方法
CN100587953C (zh) 光电装置的接垫结构及其制造方法
JP5255246B2 (ja) チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法
CN102543772B (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
TWI497679B (zh) 半導體封裝件及其製造方法
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
CN100593232C (zh) 制造倒装芯片器件的结构和方法
US8728871B2 (en) Method for fabricating electronic device package
CN102856336B (zh) 晶片封装体及其形成方法
JP4775007B2 (ja) 半導体装置及びその製造方法
US20090275165A1 (en) Process for fabricating a high-integration-density image sensor
CN104904006A (zh) 半导体器件以及其制造方法
CN103681607A (zh) 半导体器件及其制作方法
US20220115345A1 (en) Bond pad structure with reduced step height and increased electrical isolation
CN106340525A (zh) 半导体元件及其制造方法
CN102201376B (zh) 封装用的光学盖板、影像感测件封装体及其制作方法
JP4432470B2 (ja) 半導体装置
US8569169B2 (en) Bottom source power MOSFET with substrateless and manufacturing method thereof
CN102856329B (zh) 一种硅通孔封装方法
US20090045502A1 (en) Chip scale package with through-vias that are selectively isolated or connected to the substrate
JP2007194498A (ja) 固体撮像装置およびその製造方法
US8062974B2 (en) Semiconductor device with grounding structure
KR20050061360A (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
US20050040527A1 (en) [chip structure]

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant