CN101213667B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101213667B
CN101213667B CN200580050942XA CN200580050942A CN101213667B CN 101213667 B CN101213667 B CN 101213667B CN 200580050942X A CN200580050942X A CN 200580050942XA CN 200580050942 A CN200580050942 A CN 200580050942A CN 101213667 B CN101213667 B CN 101213667B
Authority
CN
China
Prior art keywords
film
pad electrode
mentioned
diaphragm
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580050942XA
Other languages
English (en)
Other versions
CN101213667A (zh
Inventor
永井孝一
佐藤胜广
菅原薰
高桥诚
工藤正仁
浅井一弘
宫崎幸正
西乡薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101213667A publication Critical patent/CN101213667A/zh
Application granted granted Critical
Publication of CN101213667B publication Critical patent/CN101213667B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

以覆盖焊盘电极(54a)周围且与该焊盘电极电绝缘的状态，形成具有水分以及氢阻挡功能的保护膜(56)。保护膜材料选择采用比绝缘材料更显著地表现出水分以及氢阻挡功能的具有耐湿性的导电材料，在本发明中采用钯(Pd)或含有钯的材料、或者铱(Ir)或铱氧化物(IrOx：典型情况为x＝2)或含有这些成分的材料。通过相对简单的结构，可充分可靠地防止水分以及氢侵入内部，从而能够实现可保持铁电电容器结构(30)的高性能的可靠性高的FeRAM。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种具有在下部电极和上部电极之间夹持电介质膜而构成的电容器结构的半导体器件及其制造方法，尤其是，优选应用于具有铁电电容器结构的半导体器件，该铁电电容器是其电介质膜具有铁电特性的铁电膜。 
背景技术
近年来，利用极化反转在铁电电容器结构中保持信息的铁电存储器(FeRAM)的开发正处于发展中。铁电存储器是即使切断电源其所保持的信息也不会消失的非易失存储器，其有望实现高集成度、高速驱动、高耐久性、以及低消耗电力，因此特别受到关注。 
作为构成铁电电容器结构的铁电膜的材料，主要采用残余极化量大的、例如具有10(μC/cm2)-30(μC/cm2)左右的PZT(Pd(Zr，Ti)O3)膜、SBT(SrBi2Ta2O9)膜等钙钛矿结晶结构的铁电氧化物。 
专利文献1：JP特开平1-253940号公报 
专利文献2：JP特开昭54-139469号公报 
专利文献3：JP特开昭62-32636号公报 
专利文献4：JP特开平2-165646号公报 
发明内容
众所周知，在电容器结构中，尤其是在铁电电容器结构中，经由氧化硅膜等与水的亲和性高的层间绝缘膜而从外部所侵入的水分，会导致铁电膜的特性劣化。即，首先，在形成层间绝缘膜以及金属布线层的高温工艺中，从外部所侵入的水分分解为氢和氧。若该氢侵入到铁电膜中，则与铁电膜的氧引起反应而在铁电膜产生氧缺陷，从而使结晶性降低。另外，在长期使用铁电存储器时，也会发生同样的现象。其结果，铁电电容器结构的性能会发生劣化，例如，铁电膜的剩余极化量或介电常数下降等。另外，这种氢的侵入不仅导致铁电电容器结构性能的劣化，还会导致晶体管等性能的劣化 。 
针对这一点，通过在铁电电容器结构上层形成氧化铝等的氢防止膜，尝试过防止氢的侵入。通过该氢防止膜，有望实现某一程度的氢阻挡功能，但未必能够保持铁电电容器结构的高性能。 
本发明是鉴于上述问题而提出的，其目的在于，提供一种可靠性高的半导体器件及其制造方法，该半导体器件可通过相对简单的结构而充分可靠地防止水分以及氢侵入内部，从而能够保持电容器结构、尤其是铁电电容器结构的高性能。 
本发明的半导体器件具有：半导体衬底；电容器结构，其形成在上述半导体衬底的上方，而且通过下部电极和上部电极夹持电介质膜而构成；布线结构，其形成在上述电容器结构的上方，而且电连接至上述电容器结构；焊盘电极，其电连接至上述布线结构，而且用于与外部电连接，而且以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，形成有由含有钯的材料构成的保护膜，上述焊盘电极隔着上述布线结构以及层间绝缘膜而位于上述电容器结构的上方。 
本发明的半导体器件具有：半导体衬底；电容器结构，其形成在上述半导体衬底的上方，而且通过下部电极和上部电极夹持电介质膜而构成；布线结构，其形成在上述电容器结构的上方，而且电连接至上述电容器结构；焊盘电极，其电连接至上述布线结构，而且用于与外部电连接，而且以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，形成有由含有铱或铱氧化物的材料构成的保护膜，上述焊盘电极隔着上述布线结构以及层间绝缘膜而位于上述电容器结构的上方。 
本发明的半导体器件的制造方法包括：形成电容器结构的工序，在半导体衬底的上方，形成通过下部电极和上部电极夹持电介质膜而构成的电容器结构；形成布线结构的工序，在上述电容器结构的上方，以电连接至上述电容器结构的方式形成布线结构；形成焊盘电极的工序，以电连接至上述布线结构的方式形成用于与外部电连接的焊盘电极；形成保护膜的工序，以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，利用含有钯的材料形成保护膜，上述焊盘电极隔着上述布线结构以及层间绝缘膜而位于上述电容器结构的上方。 
本发明的半导体器件的制造方法包括：形成电容器结构的工序，在半导体衬底的上方，形成通过下部电极和上部电极夹持电介质膜而构成的电容  器结构；形成布线结构的工序，在上述电容器结构的上方，以电连接至上述电容器结构的方式形成布线结构；形成焊盘电极的工序，以电连接至上述布线结构的方式形成用于与外部电连接的焊盘电极；形成保护膜的工序，以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，利用含有铱或铱氧化物的材料形成保护膜，上述焊盘电极隔着上述布线结构以及层间绝缘膜而位于上述电容器结构的上方。 
附图说明
图1A是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图1B是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图1C是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图1D是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图2A是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图2B是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图2C是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图2D是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图3A是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图3B是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图4是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5A是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5B是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5C是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5D是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5E是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图5F是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图6A是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图6B是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图6C是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图6D是示出了第一实施方式的FeRAM制造方法的概略剖视图。 
图7是示出了俯视的保护膜形状的概略俯视图。 
图8A是示出了第一实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图8B是示出了第一实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图8C是示出了第一实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图8D是示出了第一实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图8E是示出了第一实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图9A是示出了第一实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图9B是示出了第一实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图9C是示出了第一实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图10A是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10B是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10C是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10D是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10E是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10F是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图10G是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图11A是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图11B是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图11C是示出了第二实施方式的FeRAM制造方法的概略剖视图。 
图12是示出了俯视的保护膜形状的概略俯视图。 
图13A是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图13B是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图13C是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以  及保护膜刻画图案的工序的概略剖视图。 
图14A是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图14B是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图14C是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图14D是取代图10F以及图11A而示出了采用硬掩模对焊盘电极以及保护膜刻画图案的工序的概略剖视图。 
图15A是示出了第二实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图15B是示出了第二实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图15C是示出了第二实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图15D是示出了第二实施方式中的第一变形例的FeRAM制造方法的概略剖视图。 
图16A是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图16B是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图16C是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图16D是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图17A是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图17B是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图17C是示出了第二实施方式中的第二变形例的FeRAM制造方法的  概略剖视图。 
图17D是示出了第二实施方式中的第二变形例的FeRAM制造方法的概略剖视图。 
图18A是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图18B是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图18C是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图18D是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图19A是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图19B是示出了第二实施方式中的第三变形例的FeRAM制造方法的概略剖视图。 
图20A是示出了第二实施方式中的第四变形例的FeRAM制造方法的概略剖视图。 
图20B是示出了第二实施方式中的第四变形例的FeRAM制造方法的概略剖视图。 
图20C是示出了第二实施方式中的第四变形例的FeRAM制造方法的概略剖视图。 
图21A是示出了第二实施方式中的第四变形例的FeRAM制造方法的概略剖视图。 
图21B是示出了第二实施方式中的第四变形例的FeRAM制造方法的概略剖视图。 
图22A是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22B是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22C是示出了第二实施方式中的第五变形例的FeRAM制造方法的  概略剖视图。 
图22D是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22E是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22F是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22G是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22H是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22I是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22J是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
图22K是示出了第二实施方式中的第五变形例的FeRAM制造方法的概略剖视图。 
具体实施方式
在FeRAM中，水分含量最多的部位应该是焊盘电极的周边。为了与外部电连接，焊盘电极以表面一部分露出的方式形成，因此水分以及氢容易从该露出部的层间绝缘膜侵入内部，引起铁电膜的老化。本发明人着眼于如下情况：水分和氢侵入内部的问题的核心，与其说在于焊盘电极本身，不如说在于位于焊盘的露出部的层间绝缘膜成为水分和氢直接侵入的路径。 
在本发明中，为了在层间绝缘膜的形成部位阻挡水分和氢侵入内部，以覆盖焊盘电极周围且与该焊盘电极电绝缘的状态形成具有水分以及氢阻挡功能的保护膜。在保护膜材料的选择问题上，并未受限于例如具有水分阻挡功能的以氮化硅膜为代表的绝缘材料而精心研究的结果，想到采用比绝缘材料更显著的表现阻挡水分以及氢功能的具有高耐湿性的导电材  料，在本发明中采用钯(Pd)或含有钯的材料、或者铱(Ir)或铱氧化物(IrOx：典型情况为x＝2)或含有这些物质的材料(以下，简称为本发明的材料)。 
钯(Pd)是一种具有可吸收自身沉积量的935倍氢的氢吸藏功能的金属。将钯(Pd)作为材料，以覆盖焊盘电极周围且与该焊盘电极电绝缘的状态形成保护膜，由此，由保护膜几乎覆盖水分和氢可侵入的区域，能够可靠的用保护膜吸收因催化剂的作用而产生的氢，从而阻挡水分和氢侵入下层的层间绝缘膜。 
另一方面，铱(Ir)或者铱氧化物是自身具有阻挡水分和氢的功能的导电性金属氧化物。将该铱(Ir)或者铱氧化物作为材料，以覆盖焊盘电极周围且与该焊盘电极电绝缘的状态形成保护膜，由此，保护膜几乎覆盖可能侵入水分和氢的区域，从而由保护膜阻挡水分和氢，阻挡水分和氢侵入下层的层间绝缘膜。 
在此，保护膜优先以如下方式形成：覆盖除了焊盘电极的形成部位之外的半导体衬底上方整个面，也就是不仅覆盖存储器单元区域，也覆盖包括周边电路区域和划片槽(scribe)区域的整个面。通过以这种方式在宽范围内形成保护膜，由保护膜大致完全地覆盖水分和氢可侵入的区域，由此尽可能克制为水分和氢侵入下层的层间绝缘膜最少。 
另外，与保护膜一起，也优选以与该保护膜相同导电材料形成焊盘电极。由于钯(Pd)、铱(Ir)以及铱氧化物是导电材料，将它们用于焊盘电极，从而焊盘电极能够和保护膜一起阻挡水分和氢，能够更可靠地保持铁电电容器结构的高性能。在此情况下，首先在形成含有钯(Pd)或者铱(Ir)或铱氧化物的膜之后，由于能够通过刻画该膜而同时形成保护膜和焊盘电极，因此能够力求减少工序数量和高度差。 
在此，若只有保护膜采用本发明的材料，则由于保护膜并不特别地需要导电功能，因此，保护膜形成为足以阻挡水分和氢的膜厚即可，例如形成20nm左右的薄膜。只要该程度的膜厚，就能够在不采用硬掩模等的情况下，容易且准确地进行其刻画图案时的蚀刻。 
另外，尤其是，与保护膜一起，在以与该保护膜相同的导电材料形成焊盘电极的情况下，优选形成为至少包括一层薄膜的多层膜，并对该多层  膜刻画图案，从而形成保护膜以及焊盘电极，其中上述薄膜由钯(Pd)或含有(Pd)的导电材料、或者铱(Ir)或铱氧化物或含有它们的导电材料(以下，简称为导电材料)构成。在半导体存储器制造工序中，在形成焊盘电极之后，为了检查焊盘电极的功能，需要将探针抵接于焊盘电极(针接触)。由于该针接触，有时候使焊盘电极的表面带有若干伤痕等抵接痕迹。要在带有该抵接痕迹时也充分确保焊盘电极的导电性以及与布线的连接性，就需要将焊盘电极形成为具有一定厚度的电极，例如形成为600nm-700nm左右。另一方面，如上所述，保护膜即使是20nm左右厚度的薄膜也足以阻挡水分和氢，而且，若将其形成较厚，则在刻画图案时需要形成硬掩模等。因此，将保护膜以及焊盘电极形成为包括多个导电层的多层膜，并在该多层膜内，形成膜总厚度为1nm-20nm左右的由本发明的导电材料构成的至少一层膜。 
根据该多层膜，由本发明的导电材料实现水分以及氢阻挡功能，并由其他导电层实现焊盘电极的导电性以及与布线的连接性。作为其他导电层，适当层叠铝(Al)合金膜或钛(Ti)及其氮化膜即可。在此情况下，由于多层膜不是钯(Pd)、铱(Ir)或者铱氧化物的单层膜，所以即使将多层膜形成为比20nm左右更厚的厚度，也能够在不采用硬掩模的情况下形成保护膜以及焊盘电极的图案。 
进而，优选地，在保护膜的上方形成氮化硅膜，来覆盖焊盘电极的连接孔的内壁面。由于氮化硅膜具有阻挡水分侵入内部的功能，所以通过将该氮化硅膜形成至作为水分和氢的侵入部位的连接孔的内壁面为止，从而能够更可靠地保持铁电电容器结构的高性能。 
另外，作为与本发明有关的公知技术，举出专利文献1-4。 
在专利文献1中，公开了为了防止由Al构成的焊盘电极表面发生腐蚀而在焊盘电极的表面形成Pd/Ti膜的技术。 
在专利文献2中，公开了将焊盘电极做成多层的层叠结构并在该层叠结构中形成Ni-Cu以及Pd层叠膜的技术。 
在专利文献3中，公开了将由Al构成的电极经由连接孔形成为两层的技术。 
在专利文献4中，公开了作为焊盘电极材料采用了作为除了Al之外  的导电非金属的多结晶硅的技术。 
相对于此，本发明的主要特征在于，为了获得半导体存储器尤其是FeRAM的高耐湿性，主动将主要着眼点不放在焊盘电极上而着眼于其周边部，并在该周边部形成由本发明的材料构成的保护膜。专利文献1、2的技术不仅其目的与本发明不同，而且只是在焊盘的一部分应用了钯(Pd)膜，因此不同于本发明的发明。另外，虽然在专利文献3中公开了将焊盘电极形成为两层的技术，在专利文献4中公开了由除了Al之外的导电非金属形成焊盘的技术，但是究其根本来说，不仅没有记载在焊盘电极的周边部形成用来提高半导体存储器的耐湿性的膜的这种技术思想，而且连任何启示都没有。因此，即使怎样组合专利文献1-4，也不能想到本发明。 
应用了本发明的具体的各实施方式 
以下，针对应用了本发明的具体的各实施方式，参照附图进行详细的说明。在以下的各实施方式中，举例说明了将本发明应用于FeRAM的情况，但也可以应用于在电容器结构中采用了普通的电介质膜的半导体存储器。 
(第一实施方式) 
图1-6是将本实施方式的FeRAM结构与其制造方法一起，按工序顺序示出了的概略剖视图。 
如图1A所示，首先，在硅半导体衬底10上形成作为选择晶体管而发挥作用的MOS晶体管20。 
具体而言，例如利用STI(Shallow Trench Isolation：浅槽隔离)法在硅半导体衬底10的表层形成元件分离结构11，并确定元件活性区域。 
接着，对元件活性区域离子注入杂质，在此，例如以剂量为3.0x1013/cm2、加速能量为300keV的条件离子注入B，从而形成阱12。 
接着，通过热氧化等在元件活性区域形成膜厚为3.0nm左右的薄的栅绝缘膜13，并利用CVD法在栅绝缘膜13上沉积膜厚为180nm左右的多结晶硅膜以及膜厚为29nm左右的例如氮化硅膜，而且将氮化硅膜、多结晶硅膜、以及栅绝缘膜13通过光刻(lithograph)法以及紧随其后使用的干蚀刻来加工成电极形状，由此在栅绝缘膜13上形成栅电极14的图案。与此同时，在栅电极14上形成由氮化硅膜形成的盖膜15的图案。 
接着，以盖膜15为掩模，对元件活性区域离子注入杂质，在此，以剂量为5.0x1014/cm2、加速能量为10keV的条件离子注入As，从而形成所谓的LDD区域16。 
接着，利用CVD法在整个面上沉积例如氧化硅膜，并对该氧化硅膜进行所谓的回蚀(Etchback)，由此，只在栅电极14以及盖膜15的侧面残留氧化硅膜而形成侧壁绝缘膜17。 
接着，以盖膜15和侧壁绝缘膜17为掩模，向元件活性区域以杂质浓度高于LDD区域16的条件、例如剂量为5.0×1014/cm2、加速能量为13keV的条件离子注入杂质、在这里杂质为P，而形成与LDD区域16重叠的源极/漏极区域18，从而完成MOS晶体管20。此外，在图1B以后，省略硅半导体衬底10、阱12、元件分离结构11、LDD区域16、以及源极/漏极区域18的图示。 
接着，如图1B所示，形成MOS晶体管10的保护膜21和第一层间绝缘膜22。 
详细地说，以覆盖MOS晶体管20的方式依次沉积保护膜21和第一层间绝缘膜22。在这里，作为保护膜21，以氧化硅膜为材料并通过CVD法沉积到膜厚为20nm左右。形成层叠结构作为第一层间绝缘膜22，在层叠后，通过CMP法研磨到膜厚为700nm左右，其中，该层叠结构是依次使例如等离子SiO膜(膜厚为20nm左右)、等离子膜SiN膜(膜厚为80nm左右)以及等离子TEOS膜(膜厚为1000nm左右)成膜后的结构。 
接着，如图1C所示，形成后面所述的铁电体电容器结构30的下部电极的取向性提高膜23。 
详细的说，在第一层间绝缘膜22上例如沉积氧化硅膜，从而形成取向性提高膜23。 
接着，如图1D所示，依次形成下部电极层24、铁电膜25以及上部电极层26。 
详细地说，首先，通过溅射法依次沉积例如膜厚为20nm左右的Ti膜和膜厚为150nm左右的Pt膜，并在Ti膜和Pt膜的层叠结构上形成下部电极层24。接着，通过RF溅射法，在下部电极层24上以200nm左右的厚度沉积铁电膜25，该铁电膜25例如由作为铁电体的PZT构成。然后，  对于铁电膜25实施RTA处理以使该铁电膜25结晶化。接着，通过反应性溅射法，在铁电膜25上以200nm左右的膜厚沉积上部电极层26，该上部电极层26例如将导电性氧化物的IrO2作为材料。此外，作为上部电极层26的材料，可以取代IrO2，而使用Ir、Ru、RuO2、SrRuO3、其他的导电性氧化物或它们的层叠结构。 
接着，如图2A所示，形成上部电极31的图案。 
具体而言，通过光刻法以及紧随其后使用的干蚀刻，将上部电极层26加工成多个电极形状，从而形成上部电极31。 
接着，如图2B所示，对铁电膜25以及下部电极层24进行加工，从而形成铁电电容器结构30。 
具体而言，首先，通过光刻法以及紧随其后使用的干蚀刻来加工铁电膜25，使得铁电膜25与上部电极31匹配而使其尺寸略大于上部电极31。 
接着，通过光刻法以及紧随其后使用的干蚀刻来加工下部电极层24，使得下部电极层24与所加工的铁电膜25匹配并使其尺寸略大于铁电膜25，由此形成下部电极32的图案。由此，在下部电极32上依次沉积成铁电膜25和上部电极31，从而形成了下部电极32和上部电极31中间夹着铁电膜而电容耦合的铁电电容器结构30。 
接着，如图2C所示，形成第二层间绝缘膜33。 
具体而言，以覆盖铁电电容器结构30的方式形成第二层间绝缘膜33。在此，作为第二层间绝缘膜34，例如在以1400nm左右的膜厚沉积了等离子体TEOS膜之后，通过CMP进行研磨，直到膜厚变为1000nm左右为止。在CMP之后，以对第二层间绝缘膜33进行脱水为目的，例如实施N2O的等离子退火。 
接着，如图2D所示，形成铁电电容器结构30的插件34、35以及连接至晶体管结构10的源极/漏极区域18的插件36。 
首先，形成通到铁电电容器结构30的通孔34a、35a。 
具体而言，通过光刻法以及紧随其后使用的干蚀刻，同时执行直到上部电极31表面的一部分露出为止的对第二层间绝缘膜33所实施的加工、以及直到上部电极32表面的一部分露出为止的对第二层间绝缘膜33所实施的加工，从而在各自的部位同时形成例如直径约为0.5μm的通孔34a、  35a。在形成这些通孔34a、35a时，上部电极31以及下部电极32分别成为蚀刻阻止层。 
接着，进行退火处理，该退火处理用于恢复在形成铁电电容器结构30之后的诸工序中铁电电容器结构30所受到的损伤。在此，在500℃的处理温度下的氧气环境中执行了60分钟的退火处理。 
接着，形成通到晶体管结构10的源极/漏极区域18的通孔36a， 
具体而言，通过光刻法以及紧随其后使用的干蚀刻，将源极/漏极区域18作为蚀刻阻止层而对第二层间绝缘膜33、取向性提高膜23、第一层间绝缘膜22以及保护膜21进行加工，直到该源极/漏极区域18表面的一部分露出为止，从而形成例如直径约为0.3μm的通孔36a。 
接着，形成插件34、35、36。 
首先，在进行了以通常的氧化膜的蚀刻换算相当于数10nm、在此为相当于10nm左右的RF前处理之后，以覆盖通孔34a、35a、36a的各壁面的方式，通过溅射法以75nm左右的膜厚例如沉积TiN膜，从而形成基底膜(胶膜)41。然后，通过CVD法，隔着胶膜41以填埋通孔34a、35a、36a的方式例如形成W膜。然后，以第二层间绝缘膜33为阻止层而通过CMP研磨W膜以及胶膜41，从而形成利用W以隔着胶膜41的方式填埋通孔34a、35a、36a内的插件34、35、36。 
接着，如图3A所示，形成分别连接至插件34、35、36的第一布线45。 
详细地说，首先，通过溅射法等全面地沉积阻挡金属膜42、布线膜43以及阻挡金属膜44。作为阻挡金属膜42，通过溅射法依次形成例如Ti膜(膜厚为60nm左右)和TiN膜(膜厚为30nm左右)。作为布线膜43，例如形成膜厚为360nm左右的Al合金膜(在这里为Al-Cu膜)。作为阻挡金属膜44，通过溅射法依次形成例如Ti膜(膜厚为5nm左右)和TiN膜(膜厚为70nm左右)。在这里，由于布线膜43的结构与同一规则的除FeRAM以外的逻辑部相同，所以不存在布线的加工和可靠性方面的问题。 
接着，在例如形成了SiON膜或者反射防止膜(未图示)而作为反射防止膜之后，通过光刻法以及紧随其后使用的干蚀刻，将反射防止膜、阻挡金属膜44、布线膜43以及阻挡金属膜42加工为布线形状，从而形成  第一布线45的图案。此外，可以取代形成Al合金膜作为布线膜43，而利用所谓金属镶嵌法等来形成Cu膜(或者Cu合金膜)，由此形成Cu布线而作为第一布线45。 
接着，如图3B所示，形成用于防止铁电电容器结构30的特性劣化的保护膜46。 
具体而言，以覆盖第一布线45的方式在第二层间绝缘膜33上形成保护膜46。保护膜46用于抑制因形成铁电电容器结构30后的多层工序而导致该铁电电容器结构30受到的损伤，以金属氧化膜、例如氧化铝为材料，其通过例如溅射法形成为膜厚为20nm左右。 
接着，如图4所示，形成与第一布线45相连接的第二布线54。 
详细地说，首先，隔着保护膜46以覆盖布线45的方式形成第三层间绝缘膜47。作为第三层间绝缘膜47，形成膜厚为700nm左右的氧化硅膜，并形成等离子TEOS，使膜厚整体上为1100nm左右后，通过CMP法对表面进行研磨，将膜厚形成为750nm左右。 
接着，形成与布线45相连接的插件48。 
通过光刻法和紧随其后的干蚀刻法对第三层间绝缘膜47和保护膜46进行加工，直到布线45的表面的一部分露出，而形成例如直径约0.25μm的通孔48a。接着，以覆盖该通孔48a的壁面的方式形成基底膜(胶膜)49后，通过CVD法以隔着胶膜49而埋入通孔48a的方式形成W膜。然后，将第三绝缘膜47作为阻止层，例如对W膜和胶膜49进行研磨，从而形成隔着胶膜49以W埋入通孔48a内的导电插件。 
接着，形成与插件48分别相连接的第二布线54。 
首先，通过溅射法等全面地沉积阻挡金属膜51、布线膜52、以及阻挡金属膜53。作为阻挡金属膜51，通过溅射法依次形成例如Ti膜(膜厚为60nm左右)和TiN膜(膜厚为30nm左右)。作为布线膜52，例如形成膜厚为360nm左右的Al合金膜(在这里为Al-Cu膜)。作为阻挡金属膜53，通过溅射法依次形成例如Ti膜(膜厚为5nm左右)和TiN膜(膜厚为70nm左右)。在这里，由于布线膜52的结构与同一规则的除FeRAM以外的逻辑部相同，所以不存在布线的加工和可靠性方面的问题。 
接着，作为反射防止膜而形成例如SiON膜或反射防止膜(未图示)后，  通过光刻法和紧随其后的干蚀刻法将反射防止膜、阻挡金属膜53、布线膜52和阻挡金属膜51加工成布线形状，而形成第二布线54的图案。此外，也可以取代形成Al合金膜作为布线膜52，而利用所谓的金属镶嵌法形成Cu膜(或者Cu合金膜)，从而形成Cu布线作为第二布线54。 
图5A表示此时的状况。在图5A中表示与图4相同的状态，仅表示图4的第三绝缘层47的上层的部分(省略阻挡金属膜51、53和插件48的记载)。此外，为了便于图示，在图5A以后的各图中，省略第三层间绝缘膜47的下层的部分。在此，本实施方式中，在多个第二布线54中，图中右端的第二布线54为用于获得与外部电连接的焊盘电极(以下称为焊盘电极54a)。 
此外，在本实施方式中，作为布线结构而举例示出了有第二布线45以及第二布线54构成的双层结构，但也可以采用三层结构及其以上的多层结构。 
接着，如图5B、图5C所示，以覆盖第二布线54的方式形成第四层间绝缘膜55。 
首先，如图5B所示，以覆盖第二层间绝缘膜54的方式形成绝缘膜55a。例如通过采用TEOS的CVD法，以可填埋第二布线54的膜厚沉积氧化硅膜而作为绝缘膜55a。然后，以第二布线54为阻止层，通过CMP对绝缘膜55a的表面进行平坦化处理。 
接着，如图5C所示，在表面变得平坦的绝缘膜55a上形成绝缘膜55b。例如通过采用TEOS的CVD法，形成氧化硅膜而作为绝缘膜55b。由绝缘膜55a、55b构成覆盖第二绝缘膜54且膜厚为100nm左右的第四层间绝缘膜55。 
接着，如图5D所示，形成作为保护膜的薄膜40，该保护膜用于阻挡水分以及氢侵入器件内部。 
具体而言，作为薄膜40，例如通过溅射法，以20nm左右的膜厚沉积由钯(Pd)或含有钯的材料、或者铱(Ir)或铱氧化物(IrOx：典型情况为x＝2)或含有这些成分的材料(以下，简称为本发明的材料)构成的膜。在此，将薄膜40形成于硅半导体衬底10的整个面上，即，不仅形成于存储单元区域，而且还形成于包括周边电路以及划片槽区域的硅半导体衬底10上方的整个面上。 
接着，如图5E所示，形成用于加工薄膜40的抗蚀剂图案57。 
具体而言，在薄膜40的整个面上涂敷抗蚀剂，并通过光刻法加工该抗蚀剂，从而形成具有开孔57a的抗蚀剂图案57，该开孔57a用于使在薄膜40中与焊盘电极54a的上方匹配的部位露出。在此，优先以尺寸略大于焊盘电极54a的方式形成开孔57a。 
接着，如图5F所示，加工薄膜40。 
具体而言，以抗蚀剂图案57为掩模而对薄膜40进行干蚀刻。此时，根据抗蚀剂图案57的开孔57a，在薄膜40上形成使第四层间绝缘膜55表面的一部分露出的开孔56a，从而形成了保护膜56。在图7中示出了俯视保护膜56的状态。这样，保护膜56以覆盖除了焊盘电极54a的形成部位之外的硅半导体衬底10的上方整个面的方式形成，而且保护膜56以覆盖焊盘电极54a的周围的方式处于与焊盘电极54a电绝缘的状态。然后，通过灰化处理等，除去抗蚀剂图案57。 
接着，如图6A所示，形成绝缘膜58以及上部保护膜59。 
具体而言，在包括开孔56a内部的保护膜56上，以100nm左右的膜厚沉积了绝缘膜58之后，在绝缘膜58上以350nm左右的膜厚沉积上部保护膜59，其中，该绝缘膜58例如为氧化硅膜，该上部保护膜59例如为氮化硅膜。 
接着，如图6B所示，形成用于使焊盘电极54a表面的一部分露出的抗蚀剂图案61。 
具体而言，在上部保护膜59的整个面上涂敷抗蚀剂，并通过光刻法加工该抗蚀剂，从而形成具有开孔61a的抗蚀剂图案61，该开孔61a用于使与焊盘电极54a的上方匹配的部位露出。在此，在上部保护膜59中与开孔56a匹配的部位，能够防止上部保护膜59的侧面被蚀刻，因此优先以尺寸略小于该部位的方式形成开孔61a。 
接着，如图6C所示，加工上部保护膜59、绝缘膜58以及第四层间绝缘膜55。 
具体而言，以抗蚀剂图案61为掩模而对上部保护膜59、绝缘膜58以及第四层间绝缘膜55进行干蚀刻。此时，根据抗蚀剂图案61的开孔61a，在上部保护膜59、绝缘膜58以及第四层间绝缘膜55上形成使焊盘  电极54a表面的一部分露出的开孔62。然后，通过灰化处理等，除去抗蚀剂图案61。 
接着，如图6D所示，形成覆盖开孔62的周围的聚酰亚胺膜63。 
具体而言，在以3μm(3000nm)左右的膜厚沉积了聚酰亚胺膜63之后，以与开孔62匹配的方式，在聚酰亚胺膜63上形成尺寸略大于该开孔62的开孔63a。通过上述方法，形成了FeRAM。 
在本实施方式中，采用钯(Pd)或含有钯的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢可靠地被保护膜56吸收，故能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在本实施方式中，采用本发明的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够通过保护膜56来阻挡水分以及氢，从而能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，由此能够保持铁电电容器30的高性能。 
另外，在本实施方式中，在形成保护膜56的同时还形成由氧化铝构成的保护膜46，从而能够更加可靠地抑制水分以及氢的侵入。 
另外，在本实施方式中，对于保护膜56而言，并不特别需要导电功能，因此只要将保护膜形成为足够阻挡水分以及氢程度的薄的膜厚即可，例如可形成为20nm左右的膜厚。由于保护膜56含有贵金属的钯(Pd)或铱(Ir)，因此在其厚到某一程度时难以进行正确的蚀刻，但若膜厚为20nm左右，则在对其刻画图案时不需使用硬掩模，从而能够容易且正确地进行蚀刻。 
如上所说明，若采用本实施方式，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
(变形例) 
下面，针对第一实施方式的诸变形例进行说明。在这些变形例中，对于与通过第一实施方式所公开的结构构件等相同的构件赋予相同的附图标记，并省略详细的说明。 
[第一变形例] 
在本例中，在第一实施方式所公开的FeRAM的结构的基础上，以包围焊盘电极54a的方式还形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图8是示出了在第一变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第一实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45以及第二布线54等。 
接着，如图5B同样，如图8A所示，以覆盖第二布线54的方式形成绝缘膜55a。例如通过采用TEOS的CVD法，以可填埋第二布线54的膜厚沉积氧化硅膜而作为绝缘膜55a。然后，以第二布线54为阻止层，通过CMP对绝缘膜55a的表面进行平坦化处理。 
接着，如图8B所示，选择性地除去绝缘膜55a的表层，使得第二布线54的上部露出。在此，例如通过整个面的非等向性蚀刻(anisotropicetching)、所谓回蚀，选择性地除去绝缘膜55a的表层。 
接着，如图8C所示，以包围焊盘电极54a的方式，沉积形成用于防止铁电电容器结构30的特性劣化的保护膜64和绝缘膜55c。例如通过溅射法，将金属氧化膜作为材料而以20nm左右的膜厚形成保护膜64，该金属氧化膜例如为氧化铝膜。例如通过采用TEOS的CVD法，形成氧化硅膜而作为绝缘膜55c。具体而言，在沉积了作为保护膜64的氧化铝之后，沉积作为绝缘膜55c的氧化硅膜，然后，以第二布线54为阻止层，通过CMP对于绝缘膜55c进行平坦化处理。 
接着，如图8D所示，在表面变得平坦的绝缘膜55c上形成绝缘膜55b。例如通过采用TEOS的CVD法，形成氧化硅膜而作为绝缘膜55b。由绝  缘膜55a、55c、55b构成第四层间绝缘膜55’，该第四层间绝缘膜55’在内部包括通过侧面包围焊盘电极54a的保护膜64，并填埋焊盘电极54a和第二布线54。 
然后，与图5D同样，在形成了用于阻挡水分以及氢侵入器件内部的保护膜56之后，通过图5E、图5F、图6A～图6D中的各工序而形成图8E所示的FeRAM。 
在第一变形例中，采用钯(Pd)或含有钯的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢可靠地被保护膜56吸收，故能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第一变形例中，利用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够通过保护膜56来阻挡水分以及氢，从而能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55’等，由此能够保持铁电电容器30的高性能。 
进而，在第一变形例中，在形成保护膜56的同时还形成由氧化铝构成的保护膜46的基础上，以包围焊盘电极54a的侧面的方式形成由氧化铝构成的保护膜64，从而能够更加可靠地抑制水分以及氢的侵入。 
另外，在第一变形例中，对于保护膜56而言，并不特别需要导电功能，因此只要将保护膜形成为足够阻挡水分以及氢程度的薄的膜厚即可，例如可形成为20nm左右的膜厚。由于保护膜56含有贵金属的钯(Pd)或铱(Ir)，因此在其厚到某一程度时难以进行正确的蚀刻，但若膜厚为20nm左右，则在对其刻画图案时不需使用硬掩模，从而能够容易且正确地进行蚀刻。 
如上所说明，若采用第一变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
[第二变形例] 
在本例中，在第一实施方式所公开的FeRAM的结构的基础上，还在焊盘电极54a上形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图9是示出了在第二变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第一实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45以及第二布线54等。 
接着，如图5B同样，如图9A所示，以覆盖第二布线54的方式形成绝缘膜55a。例如通过采用TEOS的CVD法，以可填埋第二布线54的膜厚沉积氧化硅膜而作为绝缘膜55a。然后，以第二布线54为阻止层，通过CMP对绝缘膜55a的表面进行平坦化处理。 
接着，如图9B所示，在表面变得平坦的绝缘膜55a上，沉积形成用于防止铁电电容器结构30的特性劣化的保护膜65和绝缘膜55b。例如通过溅射法，将金属氧化膜作为材料而以20nm左右的膜厚形成保护膜65，该金属氧化膜例如为氧化铝膜。例如通过采用TEOS的CVD法，形成氧化硅膜而作为绝缘膜55b。由绝缘膜55a、55b构成第四层间绝缘膜55，该第四层间绝缘膜55在内部包括覆盖焊盘电极54a上以及第二布线54上的保护膜65，并填埋焊盘电极54a和第二布线54。 
然后，与图5D同样，在形成了用于阻挡水分以及氢侵入器件内部的保护膜56之后，通过图5E、图5F、图6A～图6D中的各工序而形成图9C所示的FeRAM。 
在第二变形例中，采用钯(Pd)或含有钯的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢可靠地被保护膜56吸收，故能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第二变形例中，利用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的材料，以覆盖焊盘电极54a的周围的方式将保护膜56形成为与该焊盘电极54a电绝缘的状态，从而通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够通过保护膜56来阻挡水分以及氢，从而能够阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，由此能够保持铁电电容器30的高性能。 
进而，在第二变形例中，在形成保护膜56的同时还形成由氧化铝构成的保护膜46的基础上，以覆盖焊盘电极54a的方式形成由氧化铝构成的保护膜65，从而能够更加可靠地抑制水分以及氢的侵入。 
另外，在第二变形例中，对于保护膜56而言，并不特别需要导电功能，因此只要将保护膜形成为足够阻挡水分以及氢程度的薄的膜厚即可，例如可形成为20nm左右的膜厚。由于保护膜56含有贵金属的钯(Pd)或铱(Ir)，因此在其厚到某一程度时难以进行正确的蚀刻，但若膜厚为20nm左右，则在对其刻画图案时不需使用硬掩模，从而能够容易且正确地进行蚀刻。 
如上所说明，若采用第二变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
(第二实施方式) 
在本实施方式中，在第一实施方式所公开的FeRAM的结构的基础上，采用与保护膜56相同的材料来形成焊盘电极。 
图10、图11是与本实施方式的FeRAM结构的制造方法中的主要工序一起以工序顺序示出了本实施方式的FeRAM的结构的概略剖视图。 
首先，与第一实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45以及第二布线54等。与第一实施方式不同，在本实施方式中，在位于附图右端的第二布线54的上部形成焊盘电极。在此，为了便于说明，将位于附图右端的第二布线称为第二布线54b。 
接着，如图10A所示，以覆盖第二布线54的方式形成第四层间绝缘  膜55。 
首先，以覆盖第二层间绝缘膜54的方式形成绝缘膜55a。例如通过采用TEOS的CVD法，以可填埋第二布线54的膜厚沉积氧化硅膜而作为绝缘膜55a。然后，以第二布线54为阻止层，通过CMP对绝缘膜55a的表面进行平坦化处理。 
接着，在表面变得平坦的绝缘膜55a上形成绝缘膜55b。例如通过采用TEOS的CVD法，形成氧化硅膜而作为绝缘膜55b。由绝缘膜55a、55b构成覆盖第二绝缘膜54且膜厚为100nm左右的第四层间绝缘膜55。 
接着，如图10B所示，在第四层间绝缘膜55上形成用于形成通孔的抗蚀剂图案66。 
具体而言，在第四层间绝缘膜55的整个面上涂敷抗蚀剂，并通过光刻法加工该抗蚀剂，从而形成具有开孔66a的抗蚀剂图案66，该开孔66a用于使与第二布线54b的上方匹配的部位露出。 
接着，如图10C所示，加工第四层间绝缘膜55。 
具体而言，以抗蚀剂图案66为掩模而对第四层间绝缘膜55(绝缘膜55b)进行干蚀刻。此时，根据抗蚀剂图案66的开孔66a，在第四层间绝缘膜55(绝缘膜55b)上形成使第二布线54b表面的一部分露出的通孔67。然后，通过灰化处理等，除去抗蚀剂图案66。 
接着，如图10D所示，形成连接至第二布线54b的插件68。 
具体而言，以填埋通孔67的方式例如形成W膜。然后，以第四层间绝缘膜55(绝缘膜55b)为阻止层，通过CMP研磨W膜，从而形成利用W填埋通孔67的插件68。 
接着，如图10E所示，形成作为保护膜以及焊盘电极的薄膜40，该保护膜用于阻挡水分以及氢侵入器件内部，该焊盘电极用于与外部电连接。 
具体而言，例如通过溅射法，以600nm左右的膜厚沉积含有本发明的材料的导电膜而作为薄膜40。在此，将薄膜40形成于硅半导体衬底10的整个面上，即，不仅形成于存储单元区域，而且还形成于包括周边电路以及划片槽区域的硅半导体衬底10上方的整个面上。 
接着，如图10F所示，形成用于加工薄膜40的抗蚀剂图案69。 
具体而言，在薄膜40的整个面上涂敷抗蚀剂，并通过光刻法加工该抗蚀剂，从而形成具有沟槽69a的抗蚀剂图案69，该沟槽69a以在与第二布线54b的上方匹配的部位孤立形成岛状抗蚀剂的方式使薄膜40表面的一部分露出。 
接着，如图10G所示，加工薄膜40。 
具体而言，以抗蚀剂图案69为掩模而对薄膜40进行干蚀刻。此时，根据抗蚀剂图案69的沟槽69a，在薄膜40上形成使第四层间绝缘膜55表面的一部分露出的沟槽40a，从而通过沟槽40a分割薄膜40。由此，同时形成保护膜56和焊盘电极71，其中，该保护膜56用于阻挡水分以及氢侵入器件内部，该焊盘电极71通过插件68连接至第二布线54b，从而实现与外部的电连接。在图12中示出了俯视保护膜56以及焊盘电极71时的状态。这样，保护膜56以覆盖除了焊盘电极71的形成部位之外的硅半导体衬底10的上方整个面的方式形成，而且该保护膜56以覆盖焊盘电极71的周围的方式处于与焊盘电极71电绝缘的状态。然后，通过灰化处理等，除去抗蚀剂图案69。 
接着，如图11A所示，形成绝缘膜58以及上部保护膜59。 
具体而言，在包括沟槽40a内部的保护膜56以及焊盘电极71上，以1500nm左右的膜厚沉积绝缘膜58，该绝缘膜58例如为氧化硅膜，并对该氧化硅膜的表面实施CMP处理而使其平坦，然后在绝缘膜58上以350nm左右的膜厚沉积上部保护膜72，其中，该上部保护膜72例如为氮化硅膜。 
接着，如图11B所示，形成用于使焊盘电极71表面的一部分露出的开孔73。 
具体而言，通过光刻法以及紧随其后使用的干蚀刻来加工上部保护膜72以及绝缘膜58，从而在上部保护膜72以及绝缘膜58上形成使焊盘电极71表面的一部分露出的开孔73。 
接着，如图11C所示，形成覆盖开孔62的周围的聚酰亚胺膜63。 
具体而言，在以3μm左右的膜厚沉积了聚酰亚胺膜63之后，以与开孔73匹配的方式，在聚酰亚胺膜63上形成尺寸略大于该开孔73的开孔63a。通过上述方法，形成了FeRAM。 
在本实施方式中，在采用钯(Pd)或含有钯的导电材料保护膜56来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56和焊盘电极71来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在本实施方式中，在采用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖水分以及氢可侵入的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另外，在本实施方式中，在形成保护膜56以及焊盘电极71的同时还形成由氧化铝构成的保护膜46，从而能够更加可靠地抑制水分以及氢的侵入。 
如上所说明，若采用本实施方式，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
此外，在图10E的工序中，在考虑到对焊盘电极71的检查而将薄膜40形成为厚于20nm的厚度、例如形成为70nm的情况下，若考虑到焊盘电极71由包含贵金属的材料构成，则通过利用抗蚀剂图案的通常的干蚀刻难以对焊盘电极71刻画图案。因此，此时，有必要取代抗蚀剂图案而利用所谓硬掩模来刻画图案。下面，针对利用该硬掩模的图案刻画进行说明。 
图13以及图14是取代图10F以及图11A而示出了采用硬掩模的对焊盘电极以及保护膜的刻画图案的诸工序的概略剖视图。 
首先，与图10E同样，如图13A所示，形成薄膜40。 
接着，如图13B所示，在薄膜40上形成下层膜74。例如通过溅射法以200nm左右的膜厚沉积TiN膜而作为下层膜74。也可以形成Ti-Al-N等而取代TiN。 
接着，如图13C所示，在下层膜74上形成上层膜75。例如通过采用TEOS的CVD法，以800nm左右的膜厚沉积氧化硅膜而作为上层膜75。 
接着，如图14A所示，形成用于加工上层膜75以及下层膜74的抗蚀剂图案76。 
具体而言，在上层膜75的整个面上涂敷抗蚀剂，并通过光刻法加工该抗蚀剂，从而形成具有沟槽76a的抗蚀剂图案76，该沟槽76a以在与第二布线54b的上方匹配的部位孤立形成岛状抗蚀剂的方式使上层膜75表面的一部分露出。 
接着，如图14B所示，加工上层膜75以及下层膜74。 
具体而言，以抗蚀剂图案76为掩模而对上层膜75以及下层膜74进行干蚀刻。此时，根据抗蚀剂图案76的形状，在上层膜75以及下层膜74上形成使薄膜40表面的一部分露出的沟槽77a，从而形成了硬掩模77。 
接着，如图14C所示，加工薄膜40。 
具体而言，以硬掩模77为掩模而对薄膜40进行干蚀刻。若该蚀刻时的温度达到400℃以上，则铁电电容器结构30有时会劣化，因此优先在370℃左右的温度下进行蚀刻。此时，根据硬掩模77的沟槽77a，在薄膜40上形成使第四层间绝缘膜55表面的一部分露出的沟槽40a，由此通过该沟槽40a来分割薄膜40。通过该干蚀刻，对硬掩模77也进行蚀刻。在图示的例子中，示出了干蚀刻结束时只残留下层膜74的情形。 
通过该干蚀刻，同时形成保护膜56和焊盘电极71，其中，该保护膜56用于阻挡水分以及氢侵入器件内部，该焊盘电极71通过插件68连接至第二布线54b，从而实现与外部的电连接。保护膜56以覆盖除了焊盘电极71的形成部位之外的硅半导体衬底10的上方整个面的方式形成，而且保护膜56以覆盖焊盘电极71的周围的方式处于与焊盘电极71电绝缘的状态。 
然后，如图14D所示，通过采用氢氟酸等的湿蚀刻来除去硬掩模77。 
然后，通过与图11B～图11D同样的工序，形成了FeRAM。 
这样，由于采用了硬掩模77，故即使薄膜40是由含有贵金属的材料构成的较厚的膜，也能够可靠地对薄膜40刻画图案，从而能够同时形成所希望的保护膜56以及焊盘电极71。 
(变形例) 
下面，针对第二实施方式的诸变形例进行说明。在这些变形例中，针对与第一实施方式所公开的结构构件相同的构件赋予相同的附图标记，并省略详细说明。 
[第一变形例] 
在本例中，在第二实施方式所公开的FeRAM的结构的基础上，以覆盖保护膜56以及焊盘电极71的方式还形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图15是示出了在第一变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第二实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)、图10A～图10F、图11A中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54、被沟槽40a分割的保护膜56以及焊盘电极71等。在图15A(与图10G相同)中示出了此时的状态。 
接着，如图15B所示，以覆盖沟槽40a的内壁面和保护膜56以及焊盘电极71的方式形成保护膜78，该保护膜78用于防止铁电电容器结构30的特性劣化。例如通过溅射法，以金属氧化物为材料以20nm左右的膜厚形成保护膜78，该金属氧化膜例如为氧化铝。 
接着，如图15C所示，形成绝缘膜58以及上部保护膜59。 
具体而言，在包括隔着保护膜78的沟槽40a内部的保护膜56以及焊盘电极71上，以1500nm左右的膜厚沉积绝缘膜58，该绝缘膜58例如为氧化硅膜，并在通过CMP处理来对该氧化硅膜的表面进行平坦化处理之后，在绝缘膜58上以350nm左右的膜厚沉积上部保护膜72，该上部保护  膜72例如为氮化硅膜。 
然后，通过与图11C、图11D同样的各工序，形成图15D所示的FeRAM。 
在第一变形例中，在采用钯(Pd)或含有钯的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第一变形例中，在采用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另外，在第一变形例中，在形成保护膜56以及焊盘电极71的同时还形成由氧化铝构成的保护膜46的基础上，还以覆盖保护膜56以及焊盘电极71的方式形成由氧化铝构成的保护膜78，从而能够更加可靠地抑制水分以及氢的侵入。 
如上所说明，若采用第一变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
[第二变形例] 
在本例中，在第二实施方式所公开的FeRAM的结构的基础上，还在用于分割保护膜56和焊盘电极71的沟槽40a内部形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图16以及图17是示出了在第二变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第二实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)、图10A～图10F、图11A中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54、被沟槽40a分割的保护膜56以及焊盘电极71等。在图16A(与图10G相同)中示出了此时的状态。 
接着，如图16B所示，利用绝缘膜79来填埋用于分割保护膜56和焊盘电极71的沟槽40a。 
具体而言，首先，以覆盖保护膜56以及焊盘电极71的方式形成绝缘膜79。例如通过采用TEOS的CVD法，沉积氧化硅膜而作为绝缘膜79。然后，以保护膜56以及焊盘电极71为阻止层，通过CMP对绝缘膜79的表面进行平坦化处理。 
接着，如图16C所示，选择性地除去填埋沟槽40a的绝缘膜79的表层，使得保护膜56以及焊盘电极71的上部露出。在此，例如通过整个面的非等向性蚀刻、所谓回蚀，选择性地除去绝缘膜79的表层。 
接着，如图16D所示，以覆盖沟槽40a的内壁面和保护膜56以及焊盘电极71的方式，在绝缘膜79上形成用于防止铁电电容器结构30的特性劣化的保护膜81。例如通过溅射法，将金属氧化膜作为材料而以20nm左右的膜厚形成保护膜81，该金属氧化膜例如为氧化铝膜。 
接着，如图17A所示，以隔着保护膜81填埋沟槽40a内部的方式，在保护膜81上形成绝缘膜82。例如通过采用TEOS的CVD法来沉积氧化硅膜而作为绝缘膜82。 
接着，如图17B所示，以保护膜56以及焊盘电极71为阻止层，通过CMP来研磨绝缘膜82以及保护膜81。此时，研磨除去保护膜56以及焊盘电极71上的绝缘膜82以及保护膜81。由此，在绝缘膜82以及保护膜81中，只残留在绝缘膜79上填充沟槽40a内部的部分。由此，成为保护膜56和焊盘电极71之间的间隙的沟槽40a内部，处于被保护膜81密封了的状态，因此能够尽可能地防止水分以及氢侵入器件内部。 
接着，如图17C所示，形成绝缘膜58以及上部保护膜59。 
具体而言，在保护膜56以及焊盘电极71上，以100nm左右的膜厚沉积绝缘膜58之后，在绝缘膜58上以350nm左右的膜厚沉积上部保护膜72，其中，该绝缘膜58例如为氧化硅膜，该上部保护膜72例如为氮化硅膜。 
然后，通过与图11C、图11D同样的各工序，形成图17D所示的FeRAM。 
在第二变形例中，在采用钯(Pd)或含有钯的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第二变形例中，在采用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另外，在第二变形例中，在形成保护膜56以及焊盘电极71的同时还形成由氧化铝构成的保护膜46的基础上，还形成由氧化铝构成的保护膜81，来密封作为保护膜56和焊盘电极71之间的间隙的沟槽40a内部，从而能够更加可靠地抑制水分以及氢的侵入。 
如上所说明，若采用第二变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
[第三变形例] 
在本例中，在第二实施方式所公开的FeRAM的结构的基础上，还在保护膜56以及焊盘电极71的下层形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图18以及图19是示出了在第三变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第二实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。 
接着，如图18A所示，以覆盖第二布线54的方式形成第四层间绝缘膜83。例如通过采用TEOS的CVD法，以可填埋第二布线54的膜厚沉积氧化硅膜而作为第四层间绝缘膜83。 
接着，如图18B所示，通过CMP研磨除去第四层间绝缘膜83表层而使其表面平坦。然后，在N2环境中，对第四层间绝缘膜83实施退火处理。 
接着，如图18C所示，在表面变得平坦的第四层间绝缘膜83上形成保护膜85，该保护膜85用于防止铁电电容器结构30的特性劣化。例如通过溅射法，将金属氧化膜作为材料而以20nm左右的膜厚形成保护膜85，该金属氧化膜例如为氧化铝膜。 
接着，如图18D所示，在保护膜85上形成绝缘膜86。例如通过采用TEOS的CVD法，以100nm左右的膜厚沉积氧化硅膜而作为绝缘膜86。 
接着，如图19A所示，在绝缘膜86、保护膜85以及第四层间绝缘膜55形成通孔67。 
具体而言，通过光刻法以及紧随其后采用的干蚀刻来加工绝缘膜86、保护膜85以及第四层间绝缘膜55，从而形成使第二布线54b表面的一部分露出的通孔67。 
然后，通过与图10D～图10F、图11A～图11D中的各工序，形成图19B所示的FeRAM。 
在第三变形例中，在采用钯(Pd)或含有钯的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保  护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第三变形例中，在采用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另外，在第三变形例中，在形成保护膜56以及焊盘电极71的同时还形成由氧化铝构成的保护膜46的基础上，还在焊盘电极71以及保护膜56的下层形成由氧化铝构成的保护膜85，从而能够更加可靠地抑制水分以及氢的侵入。 
如上所说明，若采用第三变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
[第四变形例] 
在本例中，在第二实施方式所公开的FeRAM的结构的基础上，还在保护膜56以及焊盘电极71上形成有保护膜，该保护膜用于防止铁电电容器结构30的特性劣化。 
图20以及图21是示出了在第四变形例的FeRAM的制造方法中的主要工序的概略剖视图。 
首先，与第二实施方式同样，通过图1A～图1D、图2A～图2D，图3A、图3B以及图4(图5A)、图10A～图10F、图11A中的各工序，形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54、被槽40a分割的保护膜56以及焊盘电极71等。在图20A(与图10G同样)  中示出了此时的状态。 
接着，如图20B所示，利用绝缘膜79来填埋用于分割保护膜56和焊盘电极71的沟槽40a。 
具体而言，首先，以覆盖保护膜56以及焊盘电极71的方式形成绝缘膜79。例如通过采用TEOS的CVD法，沉积氧化硅膜而作为绝缘膜79。然后，以保护膜56以及焊盘电极71为阻止层，通过CMP对绝缘膜79的表面进行平坦化处理。 
接着，如图20C所示，在保护膜56以及焊盘电极71、绝缘膜79上形成保护膜87，该保护膜79用于防止铁电电容器结构30的特性劣化。例如通过溅射法，将金属氧化膜作为材料而以20nm左右的膜厚形成保护膜87，该金属氧化膜例如为氧化铝膜。 
接着，如图21A所示，形成绝缘膜58以及上部保护膜59。 
具体而言，在保护膜87上，以100nm左右的膜厚沉积绝缘膜58之后，在绝缘膜58上以350nm左右的膜厚沉积上部保护膜72，其中，该绝缘膜58例如为氧化硅膜，该上部保护膜72例如为氮化硅膜。 
然后，通过与图11C、图11D同样的各工序，形成图21B所示的FeRAM。 
在第四变形例中，在采用钯(Pd)或含有钯的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地吸收，故能够通过保护膜56和焊盘电极71来阻挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另一方面，在第四变形例中，在采用铱(Ir)或铱氧化物、或者含有铱(Ir)或铱氧化物的导电材料来形成了保护膜56以及焊盘电极71的情况下，焊盘电极71不仅具有电连接部的功能，而且还具有与保护膜56共同阻挡水分以及氢的侵入的功能。即，通过保护膜56来覆盖可能侵入水分以及氢的几乎所有区域，因此能够使因催化作用而产生的氢被保护膜56及焊盘电极71可靠地阻挡，故能够通过保护膜56和焊盘电极71来阻  挡水分以及氢侵入下层的第二～第四层间绝缘膜33、47、55等，从而能够保持铁电电容器30的高性能。 
另外，在第四变形例中，在形成保护膜56以及焊盘电极71的同时还形成由氧化铝构成的保护膜46的基础上，还在焊盘电极71以及保护膜56上形成由氧化铝构成的保护膜87，从而能够更加可靠地抑制水分以及氢的侵入。 
如上所说明，若采用第四变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
[第五变形例] 
在本例中，在第二实施方式所公开的FeRAM的结构中，将成为保护膜56以及焊盘电极71的薄膜40形成为多层结构。 
图22是示出了在第五变形例中成为保护膜以及焊盘电极的薄膜的结构例的概略剖视图。 
在FeRAM的制造工序中，在形成了焊盘电极71之后，为了检查焊盘电极71的功能，必须将探针抵接于焊盘电极71上(针接触)。因该针接触，在焊盘电极71的表面会留下一些损伤等抵接痕迹。若要在留下抵接痕迹时也充分确保焊盘电极71的导电性以及于布线的连接功能，则有必要将焊盘电极71形成为具有一定程度的厚度，例如具有600nm左右。另一方面，保护膜56即便具有1nm～20nm左右的薄的厚度，也足以阻挡水分以及氢，而且，若将保护膜56形成得较厚，则在刻画图案时要形成硬掩模等。 
因此，在第五变形例中，将成为保护膜56以及焊盘电极71的薄膜40形成为包括多层导电层的多层膜，而且，将该多层膜中的至少一层膜，形成为含有钯(Pd)或者铱(Ir)或铱氧化物的膜。 
在第五变形例中，通过图10E所示的工序，例如以下面的第一～第十一具体例中的方式将薄膜40形成为多层结构。此外，其他诸工序与第二实施方式相同。 
<第一具体例> 
如图22A所示，例如通过溅射法，依次沉积Ti膜91、Pd膜92以及Al-Cu合金膜93，从而由这些多层膜构成薄膜40。在此，将Ti膜91沉积为10nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93沉积为570nm左右的膜厚。此外，也可以在本发明的材料中采用除了Pd之外的材料来形成膜而取代Pd膜92，即，也可以形成采用了含有钯(Pd)的导电材料、铱(Ir)或铱氧化物、或含有铱(Ir)或铱氧化物的导电材料的膜。在下面的第二～第十一具体例中也相同。 
<第二具体例> 
如图22B所示，例如通过溅射法，依次沉积TiN膜94、Pd膜92以及Al-Cu合金膜93，从而由这些多层膜构成薄膜40。在此，将TiN膜94沉积为100nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93沉积为480nm左右的膜厚。 
<第三具体例> 
如图22C所示，例如通过溅射法，依次沉积Pd膜92以及Al-Cu合金膜93，从而由这些多层膜构成薄膜40。在此，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93沉积为580nm左右的膜厚。 
<第四具体例> 
如图22D所示，例如通过溅射法，依次沉积Ti膜91、Al-Cu合金膜93以及Pd膜92，从而由这些多层膜构成薄膜40。在此，将Ti膜91沉积为10nm左右的膜厚，将Al-Cu合金膜93沉积为570nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚。 
<第五具体例> 
如图22E所示，例如通过溅射法，依次沉积TiN膜94、Al-Cu合金膜93以及Pd膜92，从而由这些多层膜构成薄膜40。在此，将TiN膜94沉积为100nm左右的膜厚，将Al-Cu合金膜93沉积为480nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚。 
<第六具体例> 
如图22F所示，例如通过溅射法，依次沉积Al-Cu合金膜93以及Pd  膜92，从而由这些多层膜构成薄膜40。在此，将Al-Cu合金膜93沉积为580nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚。 
<第七具体例> 
如图22G所示，例如通过溅射法，依次沉积Ti膜91、Al-Cu合金膜93a、Pd膜92、Al-Cu合金膜93b以及TiN膜94，从而由这些多层膜构成薄膜40。在此，将Ti膜91沉积为10nm左右的膜厚，将Al-Cu合金膜93a沉积为170nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93b沉积为200nm左右的膜厚，将TiN膜94沉积为100nm左右的膜厚。 
<第八具体例> 
如图22H所示，例如通过溅射法，依次沉积TiN膜94a、Al-Cu合金膜93a、Pd膜92、Al-Cu合金膜93b以及TiN膜94b，从而由这些多层膜构成薄膜40。在此，将TiN膜94a沉积为100nm左右的膜厚，将Al-Cu合金膜93a沉积为100nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93b沉积为280nm左右的膜厚，将TiN膜94b沉积为100nm左右的膜厚。 
<第九具体例> 
如图22I所示，例如通过溅射法，依次沉积TiN膜94、Al-Cu合金膜93a、Pd膜92、Al-Cu合金膜93b，从而由这些多层膜构成薄膜40。在此，将TiN膜94沉积为100nm左右的膜厚，将Al-Cu合金膜93a沉积为100nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93b沉积为380nm左右的膜厚。 
<第十具体例> 
如图22J所示，例如通过溅射法，依次沉积Al-Cu合金膜93a、Pd膜92、Al-Cu合金膜93b、TiN膜94，从而由这些多层膜构成薄膜40。在此，将Al-Cu合金膜93 a沉积为100nm左右的膜厚，将Pd膜92沉积为1nm～20nm、在此为20nm左右的膜厚，将Al-Cu合金膜93b沉积为3 80nm左右的膜厚，将TiN膜94沉积为100nm左右的膜厚。 
<第十一具体例> 
如图22K所示，例如通过溅射法，依次沉积TiN膜94a、Al-Cu合金膜93a、Pd膜92a、Al-Cu合金膜93b、Pd膜92b、Al-Cu合金膜93c、TiN膜94b，从而由这些多层膜构成薄膜40。在此，将TiN膜94a形成为50nm左右的膜厚，将Al-Cu合金膜93a、93b、93c分别形成为150nm左右的膜厚，将TiN膜94b形成为50nm左右的膜厚。将Pd膜92a、92b以它们的总膜厚成为1nm～20nm的方式形成，在此，将Pd膜92a形成为10nm左右的膜厚，将Pd膜92b形成为10nm左右的膜厚。 
若采用该多层结构的薄膜40，则通过由本发明的材料构成的膜来实现水分以及氢的阻挡功能，并通过其他的导电层来实现焊盘电极71的导电性以及与布线之间的连接功能，在上述例子中该膜为Pd膜92(或者92a以及92b)，在此该其他导电层为Ti膜91、TiN膜94(或者94a以及94b)以及Al-Cu合金膜93(或者93a、93b以及93c)。此时，由于薄膜40并不是钯(Pd)、铱(Ir)或者铱氧化物的单层膜，因此，即使将薄膜40形成为超过20nm左右的厚度，也无需利用硬掩模等就能够形成保护模56以及焊盘电极71的图案。 
如上所说明，若采用第五变形例，可实现一种可靠性高的FeRAM，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。 
产业上的可利用性 
若采用本发明，可实现一种可靠性高的半导体器件，其能够以比较简易的结构来可靠地防止水分及氢侵入内部，并保持电容器结构、尤其是铁电电容器结构的高性能。 

Claims (20)

1.一种半导体器件，其特征在于，具有：
半导体衬底，
电容器结构，其形成在上述半导体衬底的上方，而且通过下部电极和上部电极夹持电介质膜而构成，
布线结构，其形成在上述电容器结构的上方，而且电连接至上述电容器结构，
焊盘电极，其电连接至上述布线结构，而且用于与外部电连接；
以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，形成有由含有钯的材料构成的保护膜，
上述焊盘电极，隔着上述布线结构以及层间绝缘膜，而位于上述电容器结构的上方。
2.如权利要求1所示的半导体器件，其特征在于，上述保护膜以覆盖除了上述焊盘电极的形成部位之外的上述半导体衬底上方整个面的方式形成。
3.如权利要求1所示的半导体器件，其特征在于，上述焊盘电极由与上述保护膜相同的导电材料构成。
4.如权利要求3所示的半导体器件，其特征在于，上述保护膜是多层膜，该多层膜包括至少一层含有钯的薄膜。
5.如权利要求1所述的半导体器件，其特征在于，上述电介质膜由具有铁电特性的铁电材料构成。
6.如权利要求1所述的半导体器件，其特征在于，
在上述保护膜的上方形成有氮化硅膜，
上述氮化硅膜以覆盖上述焊盘电极的连接孔内壁面的方式形成。
7.一种半导体器件，其特征在于，具有：
半导体衬底，
电容器结构，其形成在上述半导体衬底的上方，而且通过下部电极和上部电极夹持电介质膜而构成，
布线结构，其形成在上述电容器结构的上方，而且电连接至上述电容器结构，
焊盘电极，其电连接至上述布线结构，而且用于与外部电连接；
以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，形成有由含有铱或铱氧化物的材料构成的保护膜，
上述焊盘电极，隔着上述布线结构以及层间绝缘膜，而位于上述电容器结构的上方。
8.如权利要求7所示的半导体器件，其特征在于，上述保护膜以覆盖除了上述焊盘电极的形成部位之外的上述半导体衬底上方整个面的方式形成。
9.如权利要求7所示的半导体器件，其特征在于，上述焊盘电极由与上述保护膜相同的导电材料构成。
10.如权利要求9所示的半导体器件，其特征在于，上述保护膜是多层膜，该多层膜包括至少一层含有铱的薄膜。
11.如权利要求7所述的半导体器件，其特征在于，上述电介质膜由具有铁电特性的铁电材料构成。
12.如权利要求7所述的半导体器件，其特征在于，
在上述保护膜的上方形成有氮化硅膜，
上述氮化硅膜以覆盖上述焊盘电极的连接孔内壁面的方式形成。
13.一种半导体器件的制造方法，其特征在于，包括：
形成电容器结构的工序，在半导体衬底的上方，形成通过下部电极和上部电极夹持电介质膜而构成的电容器结构，
形成布线结构的工序，在上述电容器结构的上方，以电连接至上述电容器结构的方式形成布线结构，
形成焊盘电极的工序，以电连接至上述布线结构的方式形成用于与外部电连接的焊盘电极，
形成保护膜的工序，以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，利用含有钯的材料形成保护膜，
上述焊盘电极，隔着上述布线结构以及层间绝缘膜，而位于上述电容器结构的上方。
14.如权利要求13所示的半导体器件的制造方法，其特征在于，以覆盖除了上述焊盘电极的形成部位之外的上述半导体衬底上方整个面的方式形成上述保护膜。
15.如权利要求13所示的半导体器件的制造方法，其特征在于，在形成该保护膜的同时，利用与上述保护膜相同的导电材料形成上述焊盘电极的图案。
16.如权利要求13所示的半导体器件的制造方法，其特征在于，利用具有铁电特性的铁电材料形成上述电介质膜。
17.一种半导体器件的制造方法，其特征在于，包括：
形成电容器结构的工序，在半导体衬底的上方，形成通过下部电极和上部电极夹持电介质膜而构成的电容器结构，
形成布线结构的工序，在上述电容器结构的上方，以电连接至上述电容器结构的方式形成布线结构，
形成焊盘电极的工序，以电连接至上述布线结构的方式形成用于与外部电连接的焊盘电极，
形成保护膜的工序，以覆盖上述焊盘电极周围且与该焊盘电极电绝缘的状态，利用含有铱或铱氧化物的材料形成保护膜，
上述焊盘电极，隔着上述布线结构以及层间绝缘膜，而位于上述电容器结构的上方。
18.如权利要求17所示的半导体器件的制造方法，其特征在于，以覆盖除了上述焊盘电极的形成部位之外的上述半导体衬底上方整个面的方式形成上述保护膜。
19.如权利要求17所示的半导体器件的制造方法，其特征在于，在形成该保护膜的同时，利用与上述保护膜相同的导电材料形成上述焊盘电极的图案。
20.如权利要求17所示的半导体器件的制造方法，其特征在于，利用具有铁电特性的铁电材料形成上述电介质膜。
CN200580050942XA 2005-07-04 2005-07-04 半导体器件及其制造方法 Expired - Fee Related CN101213667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012314 WO2007004282A1 (ja) 2005-07-04 2005-07-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101213667A CN101213667A (zh) 2008-07-02
CN101213667B true CN101213667B (zh) 2012-05-30

Family

ID=37604162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580050942XA Expired - Fee Related CN101213667B (zh) 2005-07-04 2005-07-04 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7982254B2 (zh)
JP (1) JP4985401B2 (zh)
KR (1) KR100989083B1 (zh)
CN (1) CN101213667B (zh)
WO (1) WO2007004282A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN102171821B (zh) * 2011-04-19 2013-02-27 华为技术有限公司 焊盘的防水结构、防水焊盘和形成该防水结构的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523595A (en) * 1990-08-21 1996-06-04 Ramtron International Corporation Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film
US6495879B1 (en) * 1998-11-30 2002-12-17 Nec Corporation Ferroelectric memory device having a protective layer
CN1627522A (zh) * 2003-12-11 2005-06-15 富士通株式会社 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139469A (en) 1978-04-21 1979-10-29 Hitachi Ltd Forming method of anti-corrosion electrode
JPS6232636A (ja) 1985-08-05 1987-02-12 Nec Corp 半導体装置
JPH01253940A (ja) 1988-04-01 1989-10-11 Nec Corp 半導体装置
JPH02165646A (ja) 1988-12-20 1990-06-26 Nec Corp 半導体装置
JPH0669270A (ja) 1992-08-17 1994-03-11 Nec Corp 半導体集積回路装置
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5760433A (en) * 1996-05-31 1998-06-02 Hughes Electronics In situ reactive layers for protection of ferroelectric integrated circuits
JP3305211B2 (ja) 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
US7049237B2 (en) * 2001-12-21 2006-05-23 Micron Technology, Inc. Methods for planarization of Group VIII metal-containing surfaces using oxidizing gases
JP4026387B2 (ja) * 2002-03-27 2007-12-26 セイコーエプソン株式会社 メモリ素子
KR100532427B1 (ko) * 2003-03-27 2005-11-30 삼성전자주식회사 강유전체 메모리 소자의 제조 방법
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523595A (en) * 1990-08-21 1996-06-04 Ramtron International Corporation Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film
US6495879B1 (en) * 1998-11-30 2002-12-17 Nec Corporation Ferroelectric memory device having a protective layer
CN1627522A (zh) * 2003-12-11 2005-06-15 富士通株式会社 半导体器件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-282830A 2003.10.03
JP特开平8-55850A 1996.02.27

Also Published As

Publication number Publication date
US7982254B2 (en) 2011-07-19
JPWO2007004282A1 (ja) 2009-01-22
US20080099855A1 (en) 2008-05-01
KR20080011230A (ko) 2008-01-31
KR100989083B1 (ko) 2010-10-25
WO2007004282A1 (ja) 2007-01-11
JP4985401B2 (ja) 2012-07-25
CN101213667A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
JP3331334B2 (ja) 半導体装置の製造方法
CN101213655B (zh) 半导体器件及其制造方法
CN101326634B (zh) 半导体器件
JP4901105B2 (ja) 半導体装置の製造方法
JP2007165350A (ja) 半導体装置の製造方法
KR100973703B1 (ko) 반도체 장치 및 그 제조 방법
JP4050004B2 (ja) 半導体装置及びその製造方法
US7960227B2 (en) Manufacturing method of semiconductor device
CN101641781B (zh) 半导体装置及其制造方法
US7244979B2 (en) Semiconductor memory device and method for manufacturing the same
JP2002280528A (ja) 半導体装置及びその製造方法
CN101213667B (zh) 半导体器件及其制造方法
JP5018772B2 (ja) 半導体装置の製造方法
WO2007116501A1 (ja) 半導体装置及びその製造方法
JP3595397B2 (ja) 半導体装置の製造方法
WO2005081317A1 (ja) 半導体装置の製造方法
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
JP5202846B2 (ja) 半導体装置及びその製造方法
JP2010141143A (ja) 半導体装置及びその製造方法
KR100698866B1 (ko) 반도체 장치의 제조 방법
JP2007103769A (ja) 半導体装置
JP2006134980A (ja) 半導体装置及びその製造方法
WO2007116443A1 (ja) 半導体装置及びその製造方法
JP2005050899A (ja) 半導体装置
KR20060002732A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200807

Address after: Kanagawa Prefecture, Japan

Patentee after: Fujitsu semiconductor storage solutions Co., Ltd

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Semiconductor Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20210704