JP4026387B2

JP4026387B2 - メモリ素子

Info

Publication number: JP4026387B2
Application number: JP2002089838A
Authority: JP
Inventors: 博明田村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2007-12-26
Anticipated expiration: 2022-03-27
Also published as: JP2003282830A

Description

【０００１】
【発明の属する技術分野】
強誘電体特有の自発分極を利用した不揮発性メモリ素子（強誘電体メモリ素子）は、その高速書き込み／読み出し、低電圧動作等の特徴から、従来の不揮発性メモリのみならず、SRAM（スタティックRAM）やDRAM等の殆どのメモリに置き換わる可能性を持っている。強誘電体材料としてはチタン酸ジルコン酸鉛（PZT）をはじめとするペロブスカイト型酸化物やSrBi2Ta2O9等のビスマス層状化合物が注目されている。
【０００２】
一般に上述の酸化物材料をキャパシタ絶縁層として用いる場合、上電極形成後に、各メモリ素子間の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆される。その成膜手法としては、段差被覆性に優れるＣＶＤ（Chemical Vapor Deposition）法をもちいるのが一般的である。ところがこのような成膜手法をもちいると、反応副生成物として水素が発生する。特に活性化した水素がＳｉＯ２及び上電極を透過して強誘電体薄膜まで到達すると、その還元作用によって強誘電体特性が著しく劣化してしまう。また、スイッチング素子としてのMOSトランジスタは、素子製造工程で発生するシリコン単結晶中の格子欠陥によって特性が劣化するため、最終段階において水素混合窒素ガス中で熱処理を施す必要がある。ところがこの工程における水素濃度は上述の層間絶縁膜形成時にくらべてさらに高濃度であり、強誘電体薄膜に与えるダメージはより深刻となる。
【０００３】
このような水素による強誘電体キャパシタの還元劣化を克服するため、強誘電体薄膜キャパシタを形成後、これを覆うように保護膜を成膜して水素の侵入を阻止する方法が試みられている。この保護膜は一般的に水素バリア膜と称されている。
【０００４】
【従来の技術】
水素バリア膜の有力候補として酸化物材料が精力的に研究されている。IrOxはその代表例であり、耐還元性がしらべられている。たとえば、J.Electrochem.Soc.136,1740(1989)やSurface Science 144,451(1984)では、違った成膜手法で作製されたIrOx膜間で、還元雰囲気に対する耐性が調べられている。これらの報告によれば、結晶性の違いによって還元され易さは大きく異なり、結晶性が良いIrOxほど水素耐性に優れている。一例として、単結晶Irの表面を酸化して得られたIrOx薄膜は、700℃近い高温の水素雰囲気においても還元されないという結果が掲載されている。このような結晶性の良好なIrOx薄膜をキャパシタ上に形成すれば、水素雰囲気中においてもＩｒＯｘ自体が還元され難く、十分な水素バリア効果が期待できる。他にも水素バリア膜として、各種酸化物が有力材料として検討されている。たとえば特開平10-321811ではチタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、マンガン酸塩を適用している。
【０００５】
【発明が解決しようとする課題】
上記のような各種材料が優れた水素バリア性能を発揮するためには、いずれも結晶性が良好であることが前提となる。成膜には一般的にスパッタリング法などをもちいるが、上記酸化物材料は全般的に融点が高い。これらの材料をターゲットとして成膜しても、薄膜は通常アモルファス状態となってしまう。緻密な結晶性薄膜を得るためにはポストアニール処理が有効であるが、強誘電体材料の結晶化温度より高温での処理は好ましくない。強誘電体の結晶性が劣化してしまい、本来の強誘電特性が損なわれてしまうためである。優れた水素バリア性能を有する材料があっても、それを結晶性良く成膜することが困難であるため、期待通りの水素バリア効果が得られないことが課題であった。
【０００６】
本発明は、従来の水素バリア膜に代わる新たな材料をキャパシタ周辺部に設置することによって、プロセスに起因して発生する水素から強誘電体を保護し、メモリ素子としての性能を保証することを目的としている。
【０００７】
【課題を解決するための手段】
本発明に係るメモリ素子は、基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して構成されるキャパシタと、前記キャパシタを覆うランタン層とマグネシウム層との積層膜と、を含むことを特徴とする。
上記のメモリ素子において、前記積層膜は、水素を貯蔵する性質を有していてもよい。
上記のメモリ素子において、前記積層膜と前記キャパシタとの間に設けられた水素バリア膜をさらに含むようにしてもよい。
上記のメモリ素子において、前記水素バリア膜が、アルミニウム、マグネシウムあるいはチタンのいずれかを含む酸化物であってもよい。
上記のメモリ素子において、前記マグネシウム層の膜厚及び前記ランタン層の膜厚をそれぞれＭ及びＬと表記するとき、Ｍ：Ｌ＝８：１であってもよい。
本発明に係る強誘電体薄膜メモリは、半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された保護膜層と、この保護膜層の前記上部電極上に設けられた開口部と、前記保護膜層上および前記開口部に形成された配線層とを具備する強誘電体薄膜メモリにおいて、前記保護膜層として水素の貯蔵性を有する薄膜が堆積されていることを特徴とする。
上記構成によれば、プロセスに起因して発生する水素がキャパシタの保護膜で捕獲されるためキャパシタを水素雰囲気から隔離することができるという効果を有する。
【０００８】
上記の強誘電体薄膜メモリにおいて、前記強誘電体キャパシタと前記水素の貯蔵性を有する薄膜との間に水素バリア膜が形成されていてもよい。
上記構成によれば、水素の貯蔵性を有する材料から放出された水素が強誘電体まで到達するのを防ぐことができるという効果を有する。
【０００９】
上記の強誘電体薄膜メモリにおいて、前記水素バリア膜に設けられた開口部の面積S1よりも前記水素の貯蔵性を有する薄膜に設けられた開口部の面積S2が大きく、前記配線層は前記水素の貯蔵性を有する薄膜に接しないようにしてもよい。
上記構成によれば、水素の貯蔵性を有する薄膜として導電性の材料も用いることができるという効果を有する。
【００１０】
上記の強誘電体薄膜メモリにおいて、前記水素バリア膜が、アルミニウム、マグネシウムあるいはチタンのいずれかを含む酸化物であってもよい。
上記構成によれば、水素バリア膜が優れた水素バリア性能を示すという効果を有する。
【００１１】
上記の強誘電体薄膜メモリにおいて、前記水素の貯蔵性を有する薄膜がランタンとニッケルを含有する化合物より構成されていてもよい。
上記構成によれば、保護膜の水素貯蔵性が上がるため、キャパシタまで到達する水素を低減することができるという効果を有する。
【００１２】
上記の強誘電体薄膜メモリにおいて、前記水素の貯蔵性を有する薄膜がマグネシウムとパラジウムを含有する化合物より構成されていてもよい。
上記構成によれば、保護膜の水素貯蔵性が上がるため、キャパシタまで到達する水素を低減することができるという効果を有する。
【００１３】
上記の強誘電体薄膜メモリにおいて、前記水素の貯蔵性を有する薄膜がマグネシウムとランタンを交互に堆積した積層膜であってもよい。
上記構成によれば、保護膜がより効率的に水素を貯蔵するため、キャパシタまで到達する水素をさらに低減できるという効果を有する。
【００１４】
上記の強誘電体薄膜メモリにおいて、前記マグネシウムとランタンを交互に堆積した積層膜において、マグネシウム層の膜厚をＭ、ランタン層の膜厚をＬと表記するとき、Ｍ：Ｌ＝８：１であってもよい。
上記構成によれば、保護膜がもっとも効率的に水素を貯蔵するため、キャパシタへ到達する水素を完全に遮断することができるという効果を有する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
（実施例１）
はじめに図をもちいて強誘電体薄膜素子の形成過程を模式的に説明する。
【００１７】
基板１０１上に予め強誘電体メモリ素子の駆動回路部（１０２）を形成した。次にスパッタリング法などをもちいて白金あるいはイリジウムを全面に成膜した後、これをエッチングによって所望形状にパターニングした。ここでは互いに平行に配列された下電極１０３を形成した。この上にスピンコート法によってストロンチウム、ビスマス、タンタルを含む有機溶液を塗布し、乾燥をおこなうことにより前駆体膜を得た。このスピンコートと乾燥の工程は前駆体膜が所望の膜厚に達するまで繰り返した。最後に700℃で1時間の酸素アニール処理を施すことにより、結晶性薄膜であるSrBi2Ta2O9(以下SBTと表記)を得た。なお、SBTの成膜方法としてはこのほかにMOCVD法やスパッタリング法などももちいることができる。このSBTは下電極１０３を覆う領域以外はエッチングによって除去した（１０４）。続けてスパッタリング法により白金あるいはイリジウムを成膜した。この白金あるいはイリジウムをエッチングによってパターニングし、下電極１０３と直交する方向に配列した上電極１０５を形成した（図３）。下電極１０３と上電極１０５が交差する領域は図３に示すようにマトリクス状に配置され、この交差領域が強誘電体キャパシタに相当する。
【００１８】
前記のようにマトリクス状に配列された強誘電体キャパシタ上に、水素バリア膜１０６としてAl2O3を成膜した。図４に示すように、このAl2O3は駆動回路部上からはエッチングによって除去した。この上に水素を貯蔵する性質をもつ材料１０７としてLa5Niの化学式であらわされる合金をスパッタリング法により成幕した（図５）。層間絶縁膜１０８としてTEOS(Tetraethylorthosilicate)膜を成膜し（図６）、下電極１０３ならびに上電極１０５上にコンタクトホール１０９を形成した（図７）。ここにアルミニウムを堆積し、強誘電体キャパシタと駆動回路部との配線（１１０）をおこなった（図８）。図８の線A−Bに沿った断面図を図９に示す（試料１）。一方比較のため、La5Niのかわりにイリジウムの酸化膜を形成して試料を作製した（試料２）。
【００１９】
それぞれの作製方法で得られたメモリ素子の特性を比較することにした。ここでは強誘電体薄膜キャパシタの強誘電特性に注目することにした。上下電極間に適当な交流電圧を印加したとき、上下電極には印加電圧の大きさと向きに依存してある一定量の電荷が誘起される。この様子をモニターするため、横軸に印加電圧、縦軸に電荷量をプロットすると分極軸の反転に起因したヒステリシスループが得られる。結果を図１０から図１２に示す。
【００２０】
図１０はSBTキャパシタを形成した直後のヒステリシスループを示す。これはすなわち前述の図３において、一本の下電極１０３と一本の上電極１０５を選択し、この電極間に電圧を印加して得られたヒステリシスループである。同様に、図１１と図１２にはそれぞれ試料１ならびに試料２で得られたヒステリシスループを示す。図から明らかなように、試料１ではSBTキャパシタ形成直後と比較して強誘電特性の劣化が少ない。一方、試料２ではヒステリシスループが細り、大幅な特性劣化の生じていることがわかる。両試料の構造上の違いによって加工工程後に大きな特性差が現れることが明らかになった。すなわち強誘電体薄膜キャパシタ上に成膜した水素を貯蔵する性質のあるLa５Niの有無に起因してプロセス劣化の程度が大きく異なると考えられる。
【００２１】
本実施例に記載した強誘電体メモリの作製方法においては、TEOS成膜工程あるいはパッシベーション成膜工程において発生する水素がキャパシタの特性劣化を引き起こす大きな要因である。試料２では、強誘電体薄膜キャパシタ上に水素バリア膜としてAl2O3とイリジウム酸化膜を形成した。しかしながら、十分な水素バリア性能が得られず、キャパシタ部への水素の侵入を完全に遮断することができなかったものと考えられる。SBT薄膜が一部還元されることによって本来の強誘電特性は大きく損なわれ、ヒステリシス特性は大幅な劣化を示した。一方、試料１ではTEOS膜の形成前、強誘電体薄膜キャパシタ上にAl２O３薄膜と、この上にLa5Niを形成した。パッシベーション成膜工程において発生する水素はほぼすべてLa５Niに吸蔵されるものと考えられる。一度吸蔵された水素は、その後のプロセス温度範囲では放出されない。その結果、キャパシタ部への水素侵入が完全に防止され、強誘電体の結晶性に劣化は生じなかった。強誘電特性は初期状態から変化することなく優れたキャパシタ特性が得られた。
【００２２】
本実施例のように、特定材料が有する水素の貯蔵性を利用して水素を捕獲することは、強誘電体キャパシタをプロセス起因の水素劣化から保護する上できわめて効果的な手法である。本実施例で利用したLa5Niは、燃料電池の分野で水素貯蔵材料として利用されている合金である。その水素貯蔵容量は、プロセスで発生する水素にくらべれば圧倒的に大きい。したがってこのような材料を適当な膜厚でキャパシタ周辺に配置すれば、プロセス起因の水素はすべて捕獲される。強誘電体キャパシタへの水素侵入は完全に遮断されるため、従来のパッシベーションプロセスを適用することが可能になった。
【００２３】
（実施例２）
図９における水素バリア膜１０６としてＭｇＯ薄膜を形成した。この成膜には酸化物ターゲットとしてＭｇＯを用い、反応性スパッタを利用した。すなわちプロセスガスとしてはアルゴンと酸素の混合ガスをもちいた。また、成膜過程においてこのプロセスガスの混合比を変化させることによって、膜厚方向の組成に傾斜を持たせた。本実施例においては、はじめ完全な酸化状態のＭｇＯを形成し、膜の上部では一部酸素欠損を有するＭｇＯ（１−ｘ）を形成した。さらにこの上に水素を貯蔵する性質をもつ材料１０７としてパラジウムを成膜して試料を作製した（試料３）
試料３の強誘電体キャパシタで電気特性をしらべたところ、図１３に示されるようなヒステリシスカーブが得られた。比較のため実施例１で作製した試料１と比較すると、まったく差の無いことがわかる。パッシベーション工程を経た後も、キャパシタの強誘電特性は初期状態を維持していることがわかった。
【００２４】
本実施例では水素貯蔵性の材料として、パラジウムをもちいた。この膜自身はきわめて水素を吸蔵し易い性質を有している。また。このパラジウムは上述のとおり、ＭｇＯの上に成膜されている。このＭｇＯ上部は一部酸素欠損状態で成膜したため、金属Ｍｇが混在している。またＭｇＯ自身も不安定であり、容易に酸素を放出し、他の材料と化合物を形成する。ここではＭｇとパラジウムが合金化した界面層が形成されたものと考えられる。このマグネシウムとパラジウムの合金は、パラジウム単体よりもさらに水素吸蔵性能が高い。キャパシタ上部には、もともと水素バリア性能を有するＭｇＯ薄膜と、この上に水素吸蔵能力の高いマグネシウムとパラジウムの合金およびパラジウム単体が積層されたことになる。層間絶縁膜あるいはパッシベーション製膜工程において発生した水素はすべて、このパラジウムあるいはパラジウムとマグネシウムの合金に捕獲され、強誘電体キャパシタには到達しない。その結果、強誘電体薄膜の還元劣化は生じることなく、結晶性は初期の状態で保たれた。キャパシタ性能は初期特性を維持することできるため、メモリ素子としての信頼性は格段に向上したといえる。
【００２５】
（実施例３）
図９における水素を貯蔵する性質をもつ材料１０７としてランタンとマグネシウムの積層膜を形成して試料を作製した（試料４）。成膜にはスパッタをもちいた。ここではランタンとマグネシウムの二つのターゲットを用いて、交互にスパッタ成膜して形成した。それぞれの膜厚は任意に調整できる。ここでは両材料ともに5nm程度成膜することにした。合計１０層程度の積層膜として成膜したあと、実施例１あるいは実施例２と同様にパッシベーション工程まで終えてからキャパシタ特性をしらべた。結果を図１４に示す。
【００２６】
図から明らかなように、試料１あるいは試料３と比較して特性差は認められない。両試料と同等のキャパシタ特性が確保されていることが確かめられた。
【００２７】
本実施例においては、キャパシタ上に設けたランタンとマグネシウムの積層構造が、層間絶縁膜あるいはパッシベーションの形成工程において発生する水素を効率良く吸蔵したものと考えられる。キャパシタまで到達する水素が遮断されたため、強誘電体の結晶性に劣化は生じなかった。膜本来の強誘電特性が十分に発揮されたため優れたキャパシタ特性が得られたと考えられる。このことはメモリ素子の信頼性向上に大きく寄与する。
【００２８】
（実施例４）
図９における水素を貯蔵する性質をもつ材料１０７としてランタンとマグネシウムの積層膜を形成して試料を作製した（試料５）。ここで実施例３の試料４と異なるのはランタンとマグネシウムの膜厚比である。本実施例においては、マグネシウムの膜厚とランタンの膜厚が８：１となるように積層した。実際の膜厚はマグネシウムを８nm、ランタンを1nmとした。この積層を１０層程度繰り返して所望膜厚を得た。最終的にパッシベーション工程まで済ませた後、キャパシタの強誘電特性をしらべた。結果を図１５に示す。
【００２９】
試料４のキャパシタで測定されたヒステリシスループ（図１４）と比較すると、強誘電特性は試料５の方がさらに優れていることがわかる。この試料では初期特性からまったく劣化の生じていないことが明らかになった。
【００３０】
試料４と試料５で異なるのは水素の貯蔵性を期待して成膜したマグネシウムとランタンの積層膜において互いの膜厚比である。試料４ではマグネシウムとランタンの膜厚比は１：１であった。一方、試料５ではマグネシウムとランタンの膜厚比は８：１である。同じ材料の積層構成であっても、各材料の膜厚比によって水素吸蔵能力に差が現れたといえる。すなわち、本実施例で設定したマグネシウムとランタンと膜厚比の方が水素吸蔵能力に優れているため、より確実に水素を捕獲することができたものと考えられる。マグネシウムとランタンの膜厚比を最適化することによって、キャパシタへの水素の侵入を完全に防止することが可能になったため、強誘電体の結晶性はまったく劣化せず、初期特性が維持された。
【００３１】
【発明の効果】
以上に述べたように本発明の強誘電体薄膜メモリの構造においては、キャパシタ上に水素の貯蔵性を有する材料を薄膜化して配置した。プロセスに起因して発生する水素はすべてこの水素吸蔵性の材料に捕獲されるため、キャパシタまで到達することがない。強誘電体の還元劣化を防止することができるため、得られたメモリ素子は高い信頼性が約束される。
【図面の簡単な説明】
【図１】試料１の作製工程において、下電極のパターニング工程が終了した時点での試料構造を示す平面図。
【図２】試料１の作製工程において、強誘電体薄膜を形成した時点での試料構造を示す平面図。
【図３】試料１の作製工程において、上電極の形成を終了した時点での試料構造を示す平面図。
【図４】試料１の作製工程において、水素バリア膜を形成した時点での試料構造を示す平面図。
【図５】試料１の作製工程において、水素を貯蔵する性質をもつ材料を形成した時点での試料構造を示す平面図。
【図６】試料１の作製工程において、層間絶縁膜を形成した時点での試料構造を示す平面図。
【図７】試料１の作製工程において、コンタクトホールを形成した時点での試料構造を示す平面図。
【図８】試料１の作製工程において、配線層を形成した時点での試料構造を示す平面図。
【図９】図８における線A-Bに沿った試料１の断面を示す図。
【図１０】試料１の強誘電体薄膜キャパシタで測定された初期のヒステリシスループ。
【図１１】試料１の強誘電体薄膜キャパシタで測定されたパッシベーション形成後のヒステリシスループ。
【図１２】試料２の強誘電体薄膜キャパシタで測定されたパッシベーション形成後のヒステリシスループ。
【図１３】試料３の強誘電体薄膜キャパシタで測定されたパッシベーション形成後のヒステリシスループ。
【図１４】試料４の強誘電体薄膜キャパシタで測定されたパッシベーション形成後のヒステリシスループ。
【図１５】試料５の強誘電体薄膜キャパシタで測定されたパッシベーション形成後のヒステリシスループ。
【符号の説明】
１０１．基板
１０２．駆動回路
１０３．下電極
１０４．SBT薄膜
１０５．上電極
１０６．水素バリア膜であり、実施例１においてはAl2O3薄膜。実施例２においてはＭｇＯ薄膜。
１０７．水素を貯蔵する性質を有する材料であり、実施例１においてはＬａ５Ｎｉ。実施例２においてはパラジウム。実施例３ならびに実施例４においてはマグネシウムとランタンの積層膜。

Claims

基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して構成されるキャパシタと、
前記キャパシタを覆うランタン層とマグネシウム層との積層膜と、を含むこと、
を特徴とするメモリ素子。
請求項１に記載のメモリ素子において、
前記積層膜は、水素を貯蔵する性質を有すること、
を特徴とするメモリ素子。
請求項１又は２に記載のメモリ素子において、
前記積層膜と前記キャパシタとの間に設けられた水素バリア膜をさらに含むこと、
を特徴とするメモリ素子。
請求項３に記載のメモリ素子において、
前記水素バリア膜が、アルミニウム、マグネシウムあるいはチタンのいずれかを含む酸化物であること、
を特徴とするメモリ素子。
請求項１乃至４のいずれかに記載のメモリ素子において、
前記マグネシウム層の膜厚及び前記ランタン層の膜厚をそれぞれＭ及びＬと表記するとき、Ｍ：Ｌ＝８：１であること、
を特徴とするメモリ素子。