CN101211109A - 液晶显示器件及其制造方法 - Google Patents
液晶显示器件及其制造方法 Download PDFInfo
- Publication number
- CN101211109A CN101211109A CNA2007101268949A CN200710126894A CN101211109A CN 101211109 A CN101211109 A CN 101211109A CN A2007101268949 A CNA2007101268949 A CN A2007101268949A CN 200710126894 A CN200710126894 A CN 200710126894A CN 101211109 A CN101211109 A CN 101211109A
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate pads
- gate
- line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及液晶显示器件及其制造方法。该制造方法包括:提供分成像素部分以及第一和第二焊盘部分的第一基板;在第一基板的像素部分中形成栅电极和选通线,在第一基板的第一焊盘部分中形成选通焊盘线;在栅电极、选通线以及选通焊盘线上方形成第一绝缘膜和半导体膜;利用一个掩模,在栅电极上方以与之其间插入有第一绝缘膜的方式从半导体膜形成有源图案,并形成暴露出选通焊盘线的一部分的接触孔;在像素部分中形成源电极和漏电极;在像素部分中形成像素电极;形成经由接触孔电连接选通焊盘线的选通焊盘电极;在像素电极和选通焊盘电极上方形成第二绝缘膜;暴露像素电极的一部分并暴露选通焊盘电极的至少一部分;以及接合第一基板与第二基板。
Description
技术领域
本发明的实施方式涉及显示器件,更具体地说,涉及液晶显示器件(LCD)及其制造方法。尽管本发明的实施方式适用于宽范围的应用,但其特别适于通过减少掩模数量来简化制造工艺并且防止产生波噪(wavy noise)。
背景技术
随着消费者对信息显示越来越有兴趣并且对便携式(移动)信息装置的需求不断增加,对轻且薄的平板显示器(“FPD”)的研究和商品化也随之增加。在FPD中,液晶显示器(“LCD”)是一种利用液晶的光学各向异性来显示图像的装置。LCD装置展示出卓越的分辨率以及色彩和图像质量,因此其广泛应用于笔记本计算机或台式监视器等。LCD包括滤色器基板、阵列基板以及形成在滤色器基板与阵列基板之间的液晶层。通常用于LCD的有源矩阵(AM)驱动方法是一种利用非晶硅薄膜晶体管(a-Si TFT)作为开关器件来驱动像素部分中的液晶分子的方法。在LCD的制造工艺中,执行多个掩模工艺(即,光刻工艺),以制造包括TFT的阵列基板,所以,减少掩模工艺数量的方法将提高生产率。
图1是示出现有技术LCD的分解立体图。如图1所示,LCD包括滤色器基板5、阵列基板10以及形成在滤色器基板5与阵列基板10之间的液晶层30。滤色器基板5包括:滤色器(C),其包括实现红色、绿色以及蓝色的多个子滤色器7;黑底6,其用于分割子滤色器7并且遮挡透射过液晶层30的光;以及透明公共电极8,其用于向液晶层30施加电场。阵列基板10包括:选通线16和数据线17,所述选通线16和数据线17分别垂直排列和水平排列以限定多个像素区(P);开关器件TFT,其形成在选通线16与数据线17的相应交叉处;以及像素电极18,其形成在像素区(P)上。滤色器基板5和阵列基板10通过形成在图像显示区的边缘处的密封剂(未示出)以面对的方式相接合,以形成液晶板,并且滤色器基板5和阵列基板10的接合是通过形成在滤色器基板5或阵列基板10上的接合键(attachment key)(未示出)来完成的。
图2A到2E是顺序示出图1中的LCD的阵列基板的制造工艺的截面图。如图2A所示,利用光刻工艺(第一掩模工艺)在基板上形成由导电材料构成的栅电极21。
接着,如图2B所示,在其上形成有栅电极21的基板10的整个表面上顺序淀积第一绝缘膜15a、非晶硅薄膜以及n+非晶硅薄膜,接着,利用光刻工艺(第二掩模工艺)选择性地对非晶硅薄膜和n+非晶硅薄膜进行构图,以在栅电极21上形成由非晶硅薄膜构成的有源图案24。在这种情况下,已经按与有源图案24相同的形状构图的n+非晶硅薄膜图案25被形成在有源图案24上。
此后,如图2C所示,在阵列基板10的整个表面上方淀积导电金属材料,接着利用光刻工艺(第三掩模工艺)选择性地对该导电金属材料进行构图,以在有源图案24的上部处形成源电极22和漏电极23。此时,通过第三掩模工艺将形成在有源图案24上的n+非晶硅薄膜图案的特定部分去除,以在有源图案24与源电极22和漏电极23之间形成欧姆接触层25′。
随后,如图2D所示,在其上形成有源电极22和漏电极23的阵列基板10上淀积第二绝缘膜15b,并且通过光刻工艺(第四掩模工艺)去除第二绝缘膜15b的一部分,以形成暴露出漏电极23的一部分的接触孔40。
如图2E所示,在阵列基板10的整个表面上淀积透明导电金属材料,随后,利用光刻工艺(第五掩模工艺)选择性地对该透明导电金属材料进行构图,以形成经由接触孔40而与漏电极23电连接的像素电极18。
如上所述,在根据现有技术制造包括TFT的阵列基板的工艺中,为了对栅电极、有源图案、源电极和漏电极、接触孔以及像素电极进行构图,必需执行总共五个光刻工艺。光刻工艺是将形成在掩模上的图案转移到其上淀积有薄膜的基板上来形成希望图案的工艺,所述光刻工艺包括多个工艺,如涂覆感光液的工艺、曝光工艺以及显影工艺等。具体来说,因为被设计用于形成图案的掩模十分昂贵,所以随着在工艺中使用的掩模数量的增加,LCD的制造成本也成比例增加。
已经提出了一种通过利用具有衍射(狭缝)掩模的单一掩模工艺来形成有源图案以及源电极和漏电极,从而仅执行四次掩模工艺来制造阵列基板的技术。然而,因为有源图案、源电极和漏电极以及数据线是通过执行两次刻蚀工艺被同时构图的,所以有源图案突起地残留在源电极、漏电极以及数据线的下部附近。该突起残留的有源图案由本征非晶硅薄膜形成,所以该突起残留的有源图案暴露于来自背光的光下,从而产生了光电流。非晶硅薄膜针对来自背光的光闪烁而稍微起反应,并且反复地变得被激活和被去激活,这导致该光电流的变化。这种变化的光电流分量与邻近像素电极中流动的信号耦合,致使位于这些像素电极处的液晶分子的运动变形。于是,产生了波噪,使得在LCD的屏幕上出现波动细线。另外,因为位于数据线的下部处的有源图案具有从数据线的两侧起以特定高度突起的部分,所以像素部分的开口区被侵占了几乎同样高度,由此,导致LCD的孔径比减小。
发明内容
因此,本发明的实施方式致力于提供一种液晶显示器(LCD)及其制造方法,其基本上消除了因现有技术的局限和缺点所导致的一个或更多个问题。
本发明实施方式的一个目的是,提供一种液晶显示器(LCD)及其制造方法,其能够通过执行四次掩模工艺来制造阵列基板。
本发明实施方式的另一目的是,提供一种液晶显示器(LCD)及其制造方法,其能够实现高画面质量而不产生波噪。
本发明实施方式的又一目的是,提供一种LCD及其制造方法,其能够实现高亮度。
本发明实施方式的其它特征和优点,将在下面的说明书中进行阐述,并且将部分地从说明书中变得明了,或者可通过本发明实施方式的实践来领会。本发明的这些目的和其它优点将通过在文字说明及其权利要求以及附图中具体指出的结构而实现并获得。
为了实现这些和其它优点,并且根据本发明的目的,如具体实施和广泛描述的那样,提供了一种显示器的制造方法,所述制造方法包括以下步骤:提供被分成像素部分以及第一焊盘部分和第二焊盘部分的第一基板;在所述第一基板的所述像素部分中形成栅电极和选通线,并且在所述第一基板的所述第一焊盘部分中形成选通焊盘线;在所述栅电极、所述选通线以及所述选通焊盘线上方形成第一绝缘膜和半导体膜;利用一个掩模,在所述栅电极上以与所述栅电极之间插入有所述第一绝缘膜的方式从所述半导体膜形成有源图案,并且形成暴露所述选通焊盘线的一部分的接触孔;在所述像素部分中形成源电极和漏电极;在所述像素部分中形成像素电极;形成经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极;在所述像素电极和所述选通焊盘电极上方形成第二绝缘膜;暴露所述像素电极的一部分并且暴露所述选通焊盘电极的至少一部分;以及将所述第一基板与第二基板相接合。
在另一方面中,提供一种显示器件,所述显示器件包括:被分成像素部分以及第一焊盘部分和第二焊盘部分的第一阵列基板;位于所述第一阵列基板的所述像素部分中的栅电极和选通线,和位于所述第一阵列基板的所述第一焊盘部分中的选通焊盘线;位于所述栅电极、所述选通线以及所述选通焊盘线上方的第一绝缘膜;位于所述栅电极上方并与所述栅电极之间插入有所述第一绝缘膜的有源图案;位于所述第一绝缘膜中的接触孔,其暴露所述选通焊盘线的一部分;位于所述有源图案上方的源电极和漏电极;连接至所述漏电极的像素电极;经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极和选通焊盘电极图案;位于所述像素电极图案和所述选通焊盘电极图案上方的第二绝缘膜;所述像素电极的通过所述像素电极图案和所述第二绝缘膜而暴露的一部分;所述选通焊盘电极的通过所述选通焊盘电极图案和所述第二绝缘膜而暴露的至少一部分;以及与所述第一阵列基板相接合的第二阵列基板。
在又一方面中,提供一种显示器件,所述显示器件包括:被分成像素部分以及第一焊盘部分和第二焊盘部分的第一基板;位于所述第一基板的所述像素部分中的栅电极和选通线,和位于所述第一基板的所述第一焊盘部分中的选通焊盘线;位于所述栅电极的上部上方并与所述栅电极之间插入有第一绝缘膜的有源图案;位于所述有源图案的源极区和漏极区上方的欧姆接触层和势垒(barrier)金属层;源电极和漏电极,所述源电极和漏电极位于所述第一基板的所述像素部分中,并且经由所述欧姆接触层和所述势垒金属层而与所述有源图案的所述源极区和所述漏极区电连接;数据线,其位于所述第一基板的所述像素部分中,并且与所述选通线交叉以限定像素区;与所述漏电极电连接的像素电极;暴露所述选通焊盘线的一部分的接触孔;经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极;位于所述第一基板上方并暴露所述像素区的所述像素电极的第二绝缘膜;以及按面对的方式与所述第一基板相接合的第二基板。
应当理解,上面的一般描述和下面的详细描述都是示例性和说明性的,旨在为所要求保护的本发明的实施方式提供进一步说明。
附图说明
包含在本文中以提供本发明的进一步理解,并且并入本申请且构成本申请的一部分的附图,示出了本发明的实施方式并与说明书一起用于解释本发明的原理。在附图中:
图1是示出现有技术液晶显示器(LCD)的分解立体图;
图2A到2E是顺序示出图1中的LCD的阵列基板的制造工艺的截面图;
图3是示出根据本发明的第一示例性实施方式的LCD的阵列基板的一部分的平面图;
图4A到4D是沿图3中的阵列基板的IIIa-IIIa′、IIIb-IIIb′以及IIIc-IIIc′线截取的顺序示出制造工艺的截面图;
图5A到5D是顺序示出图3中的阵列基板的制造工艺的平面图;
图6A到6F是大致示出图4B和图5B中的第二掩模工艺的截面图;
图7是示意性地示出根据本发明的第二示例性实施方式的LCD的阵列基板的一部分的平面图;
图8A到8D是沿图7中的阵列基板的VIIa-VIIa′、VIIb-VIIb′以及VIIc-VIIc′线截取的顺序示出制造工艺的截面图;
图9是示意性地示出根据本发明的第三示例性实施方式的LCD的阵列基板的一部分的平面图;
图10A到10D是沿图9中的阵列基板的IXa-IXa′、IXb-IXb′以及IXc-IXc′线截取的顺序示出制造工艺的截面图;
图11是示意性地示出根据本发明的第四示例性实施方式的LCD的阵列基板的一部分的平面图;以及
图12是沿图11中的阵列基板的XIa-XIa′、XIb-XIb′以及XIc-XIc′线截取的示出制造工艺的截面图。
具体实施方式
下面,参照附图详细描述液晶显示器(LCD)及其制造方法。
图3是示出根据本发明第一示例性实施方式的LCD的阵列基板的一部分的平面图,其中为进行说明,示出了包括选通焊盘部分和数据焊盘部分的一个像素。事实上,形成有彼此交叉的N条选通线和M条数据线,从而限定了M×N个像素。为了简化说明,仅示出了一个像素。如图3所示,选通线116和数据线117以分别垂直和水平排列以限定像素区的方式形成在阵列基板110上。作为开关器件的薄膜晶体管(TFT)形成在选通线116和数据线117的交叉处。像素电极118形成在像素区内并且与TFT连接,用于与滤色器基板(未示出)的公共电极一起驱动液晶分子(未示出)。
选通焊盘电极126p和数据焊盘电极127p形成在阵列基板110的边缘部分处,并且与选通线116和数据线117相电连接,从而将从外部驱动电路单元(未示出)施加的扫描信号和数据信号分别传递至选通线116和数据线117。即,选通线116和数据线117延伸至所述驱动电路单元,以与对应的选通焊盘线116p和数据焊盘线117p相连接,而选通焊盘线116p和数据焊盘线117p通过与该选通焊盘线116p和数据焊盘线117p电连接的选通焊盘电极126p和数据焊盘电极127p接收来自驱动电路单元的扫描信号和数据信号。在此,参考标记140指示选通焊盘部分接触孔,并且选通焊盘电极126p经由该选通焊盘部分接触孔140而与选通焊盘线116p电连接。参考标记H指示选通焊盘部分开孔,并且选通焊盘电极126p的一部分经由该选通焊盘部分开孔H暴露出。
TFT包括与选通线116连接的栅电极121、与数据线117连接的源电极122,以及与像素电极118连接的漏电极123。TFT还包括有源图案124,该有源图案124通过向栅电极121施加的选通电压而在源电极122与漏电极123之间形成导电通道。在本发明的实施方式中,有源图案124由非晶硅薄膜形成,并且被形成为在由栅电极121的周界限定的边界内的在该栅电极121上方的岛部,由此减小TFT的截止电流。
源电极122、漏电极123以及数据线117的下部由不透明导电材料制成。而且,由透明导电材料形成的源电极图案(未示出)、漏电极图案(未示出)以及数据线图案(未示出)分别被构图为与源电极122、漏电极123以及数据线117相同的形状。源电极122的一部分沿一个方向延伸,以形成数据线117的一部分,而漏电极图案的一部分延伸至像素区,以形成像素电极118。前一选通线116′的一部分与像素电极118的一部分相交叠,在它们之间插入有第一绝缘膜(未示出),以形成存储电容器Cst。
存储电容器Cst用于一致地保持施加至液晶电容器的电压,直到接收到下一个信号为止。即,阵列基板110的像素电极118和滤色器基板的公共电极一起形成液晶电容器。然而,有时,施加至液晶电容器的电压并未被保持至接收到下一信号,而是被泄漏掉。因此,为了一致保持所施加的电压,存储电容器Cst应与液晶电容器相连接。除了保持信号,存储电容器Cst还可具有稳定灰度级显示、减少闪变效应、减少余像形成等的效果。
在根据本发明第一示例性实施方式的LCD中,利用一个掩模对源电极122和漏电极123、像素电极118、以及焊盘部分电极126p和127p进行构图,并且在像素区和焊盘区中形成开口,以通过使用四个掩模执行总共四次掩模工艺来制造阵列基板110。下面,对LCD的制造方法进行描述。
图4A到4D是沿图3中的阵列基板的IIIa-IIIa′、IIIb-IIIb′以及IIIc-IIIc′线截取的顺序示出制造工艺的截面图。左侧示出了制造阵列基板的像素部分的工艺,右侧示出了制造阵列基板的数据焊盘部分和选通焊盘部分的顺序工艺。图5A到5D是顺序示出图3中的阵列基板的制造工艺的平面图。如图4A和5A所示,在由诸如玻璃的透明绝缘材料制成的阵列基板110的像素部分上形成栅电极121和选通线116以及选通线116′,而在阵列基板110的选通焊盘部分上形成选通焊盘线116p。参考标记116′是指针对对应像素的前一选通线,并且该对应像素的选通线116和前一选通线116′是按相同方式形成的。在这种情况下,通过在阵列基板110的整个表面上方淀积第一导电膜并且通过光刻工艺(第一掩模工艺)对该第一导电膜进行选择性构图,来形成栅电极121、选通线116和选通线116′以及选通焊盘线116p。在此,第一导电膜可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)以及钼(Mo)等的低电阻不透明导电材料制成。另外,第一导电膜可通过层叠两种或更多种低电阻导电材料而形成为多层结构。
接下来,如图4B和5B所示,在其上形成有栅电极121、选通线116和116′以及选通焊盘线116p的阵列基板110的整个表面上方形成第一绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜以及第二导电膜,接着通过光刻工艺(第二掩模工艺)对第一绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜以及第二导电膜进行选择性去除,以在栅电极121上方形成由非晶硅薄膜形成的有源图案124和暴露出选通焊盘线116p的一部分的选通焊盘部分接触孔140。具有与有源图案124相同的图案的、由n+非晶硅薄膜形成的n+非晶硅薄膜125′和由第二导电膜形成的导电膜图案130′仍留在有源图案124上。
在本发明的第一示例性实施方式中,选通焊盘部分接触孔140可沿与选通焊盘线116p大致平行的方向形成。有源图案124被形成为在由栅电极121的周界限定的边界内并在栅电极121上方的岛部,该有源图案124与栅电极121之间插入有第一绝缘膜115a。有源图案124和选通焊盘部分接触孔140是利用诸如半色调掩模或衍射(狭缝)掩模(下文中,假定提及半色调掩模意味着也包括衍射掩模)的一个掩模来形成的。下面,对第二掩模工艺进行详细说明。
图6A到6F是详细示出图4B和5B中的第二掩模工艺的截面图。如图6A所示,在其上形成有栅电极121、选通线116和116′以及选通焊盘线116p的阵列基板110的整个表面上方形成了第一绝缘膜115a、非晶硅薄膜120、n+非晶硅薄膜125以及第二导电膜130。在这种情况下,第二导电膜130用作势垒金属层并且可以利用诸如钼的导电材料形成为大约到的厚度,该势垒金属层用于减小形成在n+非晶硅薄膜上的欧姆接触层与由透明导电膜(待说明)形成的源电极/漏电极图案之间的接触电阻。
此后,如图6B所示,在阵列基板110的整个表面上方形成了由诸如光刻胶的感光材料制成的感光膜170,通过半色调掩模180将光选择性地照射在该感光膜170上。半色调掩模180包括允许照射光完全透射通过的第一透射区(I)、仅允许光部分透射通过同时遮挡剩余光的第二透射区(II)以及完全遮挡照射光的遮挡区(III)。仅透射通过半色调掩模180的光可以照射到感光膜170上。
随后,当已通过半色调掩模180曝光的感光膜170被显影时,如图6C所示,第一感光膜图案170a和第二感光膜图案170b分别保留在通过遮挡区(III)完全遮挡了光的区域处和通过第二透射区(II)部分遮挡了光的区域处,而光完全透射通过的透射区(I)处的感光膜已被完全去除,从而暴露出第二导电膜130的表面。形成在遮挡区(III)处的第一感光膜图案170a比通过第二透射区(II)形成的第二感光膜图案170b厚。另外,光完全透射通过第一透射区(I)的区域处的感光膜被完全去除。这是因为使用了正性光刻胶的缘故。然而,在本发明的实施方式中也可以使用负性光刻胶。
此后,如图6D所示,利用第一感光膜图案170a和第二感光膜图案170b作为掩模来选择性地去除第一绝缘膜115a、非晶硅薄膜120、n+非晶硅薄膜125以及第二导电膜130,以在阵列基板110的选通焊盘部分处形成暴露出选通焊盘线116p的一部分的选通焊盘部分接触孔140。接着,执行灰化(ashing)工艺,以去除第一感光膜图案170a的一部分和整个第二感光膜图案170b。
接着,如图6E所示,完全去除第二透射区(II)的第二感光膜图案。在这种情况下,通过仅在与遮挡区(III)对应的有源图案区处去除掉第二感光膜图案的厚度而将第一感光膜图案保留为第三感光膜图案170a′。
此后,如图6F所示,使用留下的第三感光膜图案170a′作为掩模来去除非晶硅薄膜、n+非晶硅薄膜以及第二导电膜的部分,以形成作为在栅电极121上方并且在由栅电极121的周界限定的边界内的岛部的有源图案124,由此减小TFT的截止电流。这时,已按与有源图案124相同的形状构图的由n+非晶硅薄膜形成的n+非晶硅薄膜图案125′和由第二导电膜形成的导电膜图案130′分别保留在有源图案124的上部处。由此,有源图案124被形成为在栅电极121上方并且在由栅电极121的周界限定的边界内的岛部,由此减小了TFT的截止电流。
接下来,如图4C和5C所示,在其上形成有有源图案124的阵列基板110的整个表面上淀积第三和第四导电膜,接着利用光刻工艺(第三掩模工艺)去除它们的一部分,以形成由第三导电膜构成的像素电极118,并且同时在阵列基板110的像素部分处形成由第四导电膜构成的源电极122、漏电极123以及数据线117。另外,通过第三掩模工艺,在阵列基板110的数据焊盘部分和选通焊盘部分处分别形成由第三导电膜构成的数据焊盘电极127p和选通焊盘电极126p。在这种情况下,在源电极122、漏电极123以及数据线117的下部上,由第三导电膜形成根据源电极122、漏电极123以及数据线117的形状而构图的源电极图案122′、漏电极图案123′以及数据线图案(未示出)。另外,由第四导电膜形成的并且根据像素电极118、数据焊盘电极127p以及选通焊盘电极126p的形状构图的像素电极图案150′、数据焊盘电极图案150″以及第一选通焊盘电极图案150″′保留在像素电极118、数据焊盘电极127p以及选通焊盘电极126p的上部处。而且,通过第三掩模工艺去除形成在有源图案124上的n+非晶硅薄膜图案125′的特定区域,以形成欧姆接触层125″,欧姆接触层125″使得有源图案124与源电极122和漏电极123可以彼此欧姆接触,并且在欧姆接触层125″的上部处形成由第二导电膜形成且按与欧姆接触层125″相同的形状构图的势垒金属层130″。
选通焊盘电极126p经由选通焊盘部分接触孔140而与选通焊盘线116p相电连接,并且像素电极118与漏电极图案123′相连接,从而与漏电极123电连接。第三导电膜可以由具有良好透光性的诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料制成,以形成像素电极118、数据焊盘电极127p以及选通焊盘电极126p。第四导电膜可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)铬(Cr)以及钼(Mo)等的低电阻不透明导电材料制成,以形成源电极122、漏电极123以及数据线117。
在本发明的第一示例性实施方式中,在数据线117的下部处不存在由非晶硅薄膜形成的有源图案的尾部,由此不存在可能由该尾部造成的对数据线117的信号干扰。仅供参照的是,如上所述,在通过利用狭缝掩模的单一制造工艺来形成有源图案、源电极和漏电极以及数据线的工艺过程中,在数据线的下部处形成了有源图案的尾部,并且因为它的宽度超过数据线,所以它造成对数据线的信号干扰和孔径比的劣化。
如图4D和5D所示,在阵列基板110的整个表面上方形成第二绝缘膜115b,接着利用光刻工艺(第四掩模工艺)选择性地去除该第二绝缘膜115b,以对像素区和焊盘部分进行开口。在这种情况下,第二绝缘膜115b可形成得很薄,以缩减与液晶的响应时间有关的LCD单元间隙。通过第四掩模工艺去除像素电极图案、数据焊盘电极图案以及第一选通焊盘电极图案的部分,以部分地暴露出像素电极118、数据焊盘电极127p以及选通焊盘电极126p。在这种情况下,随着去除了数据焊盘电极图案和第一选通焊盘电极图案的部分,数据焊盘电极图案残留为数据焊盘线117p并且第一选通焊盘电极图案残留为第二选通焊盘电极图案126p′,并且数据焊盘电极127p与数据焊盘线117p直接电连接。对应像素电极118的一部分与前一选通线116′的一部分交叠,在它们之间插入有第一绝缘膜115a,以与前一选通线116′一起形成存储电容器Cst。参考标记H指示暴露出选通焊盘电极126p的一部分的选通焊盘部分开孔。
在本发明的第一示例性实施方式中,当通过对选通焊盘部分进行开口(或暴露选通焊盘部分的一部分)来形成选通焊盘部分开孔(开口)时,刻蚀液可以渗透下部的第三导电膜(即,选通焊盘电极126p),使得在对第四导电膜进行刻蚀的工艺过程中,可将选通焊盘线116p的一部分刻蚀掉。
图7是示意性地示出根据本发明第二示例性实施方式的LCD的阵列基板的一部分的平面图,其除了选通焊盘部分以外,其余部分具有与根据本发明第一示例性实施方式的阵列基板相同的结构。即,通过在不同位置处形成暴露出选通焊盘线的一部分的选通焊盘部分接触孔和选通焊盘部分开孔,可防止在形成选通焊盘部分开孔的工艺过程中对选通焊盘线进行刻蚀。如图7所示,选通线216和数据线217分别垂直和水平排列在阵列基板210上以限定像素区。作为开关器件的薄膜晶体管(TFT)形成在选通线216与数据线217的交叉处。像素电极218形成在像素区内,并且与TFT连接,以和滤色器基板(未示出)的公共电极一起驱动液晶分子(未示出)。
选通焊盘电极226p和数据焊盘电极227p形成在阵列基板210的边缘部分处,并且与选通线216和数据线217电连接,以将从外部驱动电路单元(未示出)施加的扫描信号和数据信号分别传递至选通线216和数据线217。更具体地说,选通线216和数据线217延伸至驱动电路单元,以与对应的选通焊盘线216p和数据焊盘线217p连接。选通焊盘线216p和数据焊盘线217p通过与该选通焊盘线216p和数据焊盘线217p电连接的选通焊盘电极226p和数据焊盘电极227p接收来自驱动电路单元的扫描信号和数据信号。参考标记240指示选通焊盘部分接触孔。选通焊盘电极226p经由选通焊盘部分接触孔240而与选通焊盘线216p电连接。参考标记H指示选通焊盘部分开孔,并且选通焊盘电极226p的一部分经由该选通焊盘部分开孔H暴露出。在此,在根据本发明第二实施方式的LCD中,选通焊盘部分接触孔240和选通焊盘部分开孔H分别形成在不同位置处。
TFT包括与选通线216连接的栅电极221、与数据线217连接的源电极222,以及与像素电极218连接的漏电极223。TFT还包括有源图案224,该有源图案224用于通过向栅电极221施加的选通电压来在源电极222与漏电极223之间形成导电通道。在由不透明导电材料制成的源电极222、漏电极223以及数据线217的下部处,形成有由透明导电材料制成的并分别按与源电极222、漏电极223以及数据线217相同的形状构图的源电极图案(未示出)、漏电极图案(未示出)以及数据线图案(未示出)。源电极222的一部分沿一个方向延伸,以形成数据线217的一部分,而漏电极图案的一部分延伸至像素区,以形成像素电极218。前一选通线216′的一部分与像素电极218的一部分以其间插入有第一绝缘膜(未示出)的方式相交叠,以形成存储电容器Cst。
如上所述,在本发明的第二示例性实施方式中,因为选通焊盘部分接触孔240和选通焊盘部分开孔H各自形成在彼此相对不同的位置处,所以当对选通焊盘部分进行开口时,可以防止选通焊盘线216p被刻蚀掉。下面将通过LCD的制造方法对其进行详细说明。
图8A到8D是沿图7中的阵列基板的VIIa-VIIa′、VIIb-VIIb′以及VIIc-VIIc′线截取的顺序示出制造工艺的截面图。这些图的左侧示出了制造阵列基板的像素部分的工艺,而右侧示出了制造阵列基板的数据焊盘部分和选通焊盘部分的顺序工艺。如图8A所示,在由诸如玻璃的透明绝缘材料制成的阵列基板210的像素部分上形成栅电极221和选通线216′,而在阵列基板210的选通焊盘部分上形成选通焊盘线216p。参考标记216′指针对对应像素的前一选通线,并且该对应像素的选通线(未示出)和前一选通线216′是按相同方式形成的。在这种情况下,通过在阵列基板210的整个表面上方淀积第一导电膜并且通过光刻工艺(第一掩模工艺)对该第一导电膜进行选择性构图来形成栅电极221、选通线216′以及选通焊盘线216p。
接下来,如图8B所示,在其上形成有栅电极221、选通线216′以及选通焊盘线216p的阵列基板210的整个表面上方形成第一绝缘膜215a、非晶硅薄膜、n+非晶硅薄膜以及第二导电膜,随后通过光刻工艺(第二掩模工艺)选择性地对它们进行去除,以在栅电极221的上部处形成由非晶硅薄膜形成的有源图案224,并形成暴露出选通焊盘线216p的一部分的选通焊盘部分接触孔240。此时,由n+非晶硅薄膜和第二导电膜形成的、按与有源图案224相同的形状构图的n+非晶硅薄膜225′和导电膜图案230′,分别留在有源图案224上。
在本发明的第二示例性实施方式中,可以在选通焊盘线216p的两侧形成至少一个选通焊盘部分接触孔240,但在本发明的其它实施方式中,可以不限数量地形成选通焊盘部分接触孔240。在此,与本发明的第一示例性实施方式相同,在本发明的第二示例性实施方式中,将有源图案224以在其与栅电极221间插入有第一绝缘膜215a的方式形成为直接位于栅电极221上方的岛部,并且通过使用例如半色调掩模的单一掩模(第二掩模工艺)来形成有源图案224和选通焊盘部分接触孔240。
接下来,如图8C所示,在其上形成了有源图案224的阵列基板210的整个表面上淀积了第三和第四导电膜,接着,利用光刻工艺(第三掩模工艺)来去除第三和第四导电膜的一部分,以在阵列基板210的像素部分处形成由第三导电膜形成的像素电极218,并且同时形成由第四导电膜形成的源电极222、漏电极223以及数据线(未示出)。另外,通过第三掩模工艺,在阵列基板210的数据焊盘部分和选通焊盘部分处形成由第三导电膜形成的数据焊盘电极227p和选通焊盘电极226p。在这种情况下,在源电极222、漏电极223以及数据线的下部处,形成了由第三导电膜形成并且分别根据源电极222、漏电极223以及数据线的形状构图的源电极图案222′、漏电极图案223′以及数据线图案(未示出)。另外,由第四导电膜形成并且分别根据像素电极218、数据焊盘电极227p以及选通焊盘电极226p的形状构图的像素电极图案250′、数据焊盘电极图案250″以及第一选通焊盘电极图案250″′分别保留在像素电极218、数据焊盘电极227p以及选通焊盘电极226p的上部处。
通过第三掩模工艺去除形成在有源图案224上的n+非晶硅薄膜图案的特定区域,以形成欧姆接触层225″,该欧姆接触层225″使得有源图案224与源电极222和漏电极223可以彼此欧姆接触,并且在欧姆接触层225″的上部处形成由第二导电膜制成并按与欧姆接触层225″相同的形状构图的势垒金属层230″。
在这种情况下,选通焊盘电极226p经由选通焊盘部分接触孔240而与选通焊盘线216p电连接,并且像素电极218经由漏电极图案223′而与漏电极223电连接。第一绝缘膜215a插入在未形成选通焊盘部分接触孔240之处的选通焊盘电极226p与选通焊盘线216p之间。
接下来,如图8D所示,在阵列基板210的整个表面上方形成第二绝缘膜215b,并且利用光刻工艺(第四掩模工艺)选择性地去除所述第二绝缘膜215b,以暴露出像素区并且形成暴露出选通焊盘电极226p的一部分的选通焊盘部分开孔。通过第四掩模工艺去除像素电极图案250′、数据焊盘电极图案250″以及第一选通焊盘电极图案250″′的部分,以部分地暴露出像素电极218、数据焊盘电极227p以及选通焊盘电极226p。对应像素电极218的一部分与前一选通线216′的一部分交叠,以与前一选通线216′一起以其间插入有第一绝缘膜215a的方式形成存储电容器Cst。在这种情况下,数据焊盘电极图案和第一选通焊盘电极图案因其一部分被去除而分别残留为数据焊盘线217p和第二选通焊盘电极图案226p′,并且数据焊盘电极227p与数据焊盘线217p直接电连接。在此,参考标记H指示暴露出选通焊盘电极226p的一部分的选通焊盘部分开孔。
在本发明的第二示例性实施方式中,因为偏离形成有选通焊盘部分接触孔的位置,形成选通焊盘部分开孔H,致使第一绝缘膜215a的一区域插入在选通焊盘部分开孔H下方的选通焊盘电极226p与选通焊盘线216p之间。尽管在对第四导电膜进行刻蚀的工艺中可能部分地刻蚀了第三导电膜(即选通焊盘电极226p),但因为第一绝缘膜215a位于选通焊盘线216p上,所以不可能出现侵蚀选通焊盘线216p的现象。在本发明的第二示例性实施方式中,当执行自动探针测试工艺时,电流仅流向由透明导电膜制成的选通焊盘电极226p,所以可能出现因电阻所导致的信号延迟。
下面,参照附图,对根据本发明第三示例性实施方式的能够防止选通焊盘线被刻蚀掉并且能够防止信号延迟的LCD及其制造方法进行说明。
图9示意性地示出根据本发明第三示例性实施方式的LCD的阵列基板的一部分的平面图,其除了选通焊盘部分的结构外,其余部分具有与本发明的第一和第二示例性实施方式的阵列基板相同的结构。即,在本发明的第三示例性实施方式中,当对第二绝缘膜进行刻蚀时,该第二绝缘膜保留在选通焊盘部分接触孔的上部处,由此防止选通焊盘线被刻蚀掉,并且形成了多个选通焊盘部分接触孔,以加强选通焊盘线与选通焊盘电极的连接,由此防止信号延迟。
如图9所示,在阵列基板310上形成了分别垂直和水平排列以限定像素区的选通线316和数据线317。作为开关器件的薄膜晶体管(TFT)形成在选通线316与数据线317的交叉处。形成在像素区内的像素电极318与TFT相连接,以与滤色器基板(未示出)的公共电极一起驱动液晶分子(未示出)。选通焊盘电极326p和数据焊盘电极327p形成在阵列基板310的边缘部分处,并且与选通线316和数据线317电连接,从而将从外部驱动电路单元(未示出)施加的扫描信号和数据信号分别传递至选通线316和数据线317。更具体地说,选通线316和数据线317延伸至驱动电路单元,以与对应的选通焊盘线316p和数据焊盘线317p连接。选通焊盘线316p和数据焊盘线317p通过与选通焊盘线316p和数据焊盘线317p电连接的选通焊盘电极326p和数据焊盘电极327p接收来自驱动电路单元的扫描信号和数据信号。
参考标记340指示选通焊盘部分接触孔,并且选通焊盘电极326p经由该选通焊盘部分接触孔340而与选通焊盘线316p电连接。参考标记H指示选通焊盘部分开孔,并且选通焊盘电极326p的一部分经由该选通焊盘部分开孔H暴露出。在本发明的第三实施方式中,在选通焊盘部分开孔H所在区域处形成了多个选通焊盘部分接触孔340(优选的是,三个或更多个选通焊盘部分开孔),并且在这种情况下,第二绝缘膜(未示出)保留在选通焊盘部分接触孔340的上部处。
TFT包括与选通线316连接的栅电极321、与数据线317连接的源电极322,以及与像素电极318连接的漏电极323。TFT还包括有源图案324,该有源图案324用于通过向栅电极321施加的选通电压而在源电极322与漏电极323之间形成导电通道。源电极322、漏电极323以及数据线317的下部由不透明导电材料制成。由透明导电材料制成的源电极图案(未示出)、漏电极图案(未示出)以及数据线图案(未示出)被形成并构图为分别与源电极322、漏电极323以及数据线317相同。源电极322的一部分沿一个方向延伸,以形成数据线317的一部分,而漏电极图案的一部分延伸至像素区,以形成像素电极318。前一选通线316′的一部分与像素电极318的一部分以其间插入有第一绝缘膜(未示出)的方式交叠,以形成存储电容器Cst。
如上所述,在本发明的第三示例性实施方式中,因为在刻蚀时将第二绝缘膜保留在选通焊盘部分接触孔340的上部处,所以可以防止选通焊盘线316p被刻蚀掉,并且还形成有多个选通焊盘部分接触孔340,以加强选通焊盘线316与选通焊盘电极326p的连接,由此防止信号延迟。下面,对LCD的制造方法进行详细说明。
图10A到10D是沿图9中的阵列基板的IXa-IXa′、IXb-IXb′以及IXc-IXc′线截取的顺序示出制造工艺的截面图。左侧示出了制造阵列基板的像素部分的工艺,而右侧示出了制造阵列基板的数据焊盘部分和选通焊盘部分的顺序工艺。如图10A所示,在由诸如玻璃的透明绝缘材料制成的阵列基板310的像素部分上形成栅电极321和选通线316′,并且在阵列基板310的选通焊盘部分上形成选通焊盘线316p。参考标记316′指针对对应像素的前一选通线,并且对应像素的选通线(未示出)和前一选通线316′按相同方式形成。在这种情况下,通过在阵列基板310的整个表面上淀积第一导电膜并且通过光刻工艺(第一掩模工艺)对第一导电膜进行选择性构图来形成栅电极321、选通线316′以及选通焊盘线316p。
接下来,如图10B所示,在其上形成有栅电极321、选通线316′以及选通焊盘线316p的阵列基板310的整个表面上形成第一绝缘膜315a、非晶硅薄膜、n+非晶硅薄膜以及第二导电膜,接着通过光刻工艺(第二掩模工艺)对它们进行选择性去除,以在栅电极321的上部处形成由非晶硅薄膜形成的有源图案324,并且同时形成暴露出选通焊盘线316p的一部分的选通焊盘部分接触孔340。这时,由n+非晶硅薄膜和第二导电膜形成的并且按与有源图案324相同的形状构图的n+非晶硅薄膜325′和导电膜图案330′分别保留在有源图案324上。
在本发明的第二示例性实施方式中,在选通焊盘线316p的两侧处形成了至少一个选通焊盘部分接触孔340,但在本实施方式中,可以不限数量地形成多个选通焊盘部分接触孔。在此,与本发明的第一示例性实施方式中相同,在本发明的第三示例性实施方式中,有源图案324以在其与栅电极321之间插入有第一绝缘膜315a的方式形成为直接位于栅电极321上方的岛部,并且有源图案324和选通焊盘部分接触孔340是通过利用例如半色调掩模的一个掩模(第二掩模工艺)来形成的。
接下来,如图10C所示,在其上形成有有源图案324的阵列基板310的整个表面上淀积第三和第四导电膜,并且随后利用光刻工艺(第三掩模工艺)去除第三和第四导电膜的一部分,以在阵列基板310的像素部分处形成由第三导电膜形成的像素电极318,并且同时形成由第四导电膜形成的源电极322、漏电极323以及数据线(未示出)。另外,通过第三掩模工艺,在阵列基板310的数据焊盘部分和选通焊盘部分处形成了由第三导电膜形成的数据焊盘电极327p和选通焊盘电极326p。在这种情况下,在源电极322、漏电极323以及数据线的下部处,分别形成有由第三导电膜形成并且分别根据源电极322、漏电极323以及数据线的形状构图的源电极图案322′、漏电极图案323′以及数据线图案(未示出)。
通过第三掩模工艺去除形成在有源图案324上的n+非晶硅薄膜图案的特定区域,以形成欧姆接触层325″,该欧姆接触层325″使得有源图案324与源电极322和漏电极323可以彼此欧姆接触,并且在欧姆接触层325″的上部处形成由第二导电膜制成并且按与欧姆接触层325″相同的形状构图的势垒金属层330″。
由第四导电膜形成并且根据像素电极318、数据焊盘电极327p以及选通焊盘电极326p的形状构图的像素电极图案350′、数据焊盘电极图案350″以及第一选通焊盘电极图案350″′保留在像素电极318、数据焊盘电极327p以及选通焊盘电极326p的上部处。在这种情况下,选通焊盘电极326p经由选通焊盘部分接触孔340而与选通焊盘线316p电连接,并且像素电极318经由漏电极图案323′而与漏电极323电连接。第一绝缘膜315a插入在不存在选通焊盘部分接触孔之处的选通焊盘电极326p与选通焊盘线316p之间。
接着,如图10D所示,在阵列基板310的整个表面上形成了第二绝缘膜315b,并且随后利用光刻工艺(第四掩模工艺)选择性地去除第二绝缘膜315b,以对像素区和焊盘部分进行开口。通过第四掩模工艺来去除像素电极图案、数据焊盘电极图案以及第一选通焊盘电极图案的部分,以部分地暴露出像素电极318、数据焊盘电极327p以及选通焊盘电极326p。在这种情况下,数据焊盘电极图案和第一焊盘电极图案因它们的一部分被去除而保留为数据焊盘线317p和第二选通焊盘电极图案326p′,并且数据焊盘电极327p与数据焊盘线317p直接电连接。
对应像素电极318的一部分与前一选通线316′的一部分以其间插入第一绝缘膜315a的方式交叠,以与前一选通线316′一起形成存储电容器Cst。在此,参考字母H指示暴露出选通焊盘电极326p的一部分的选通焊盘部分开孔。
如上所述,在本发明的第三示例性实施方式中,当对第二绝缘膜315b进行刻蚀时,第二绝缘膜315b保持在选通焊盘部分接触孔340的上部处,并且第一绝缘膜315a插入在选通焊盘电极326p与选通焊盘线316p之间,以防止在执行第四掩模工艺的过程中刻蚀掉选通焊盘线316p。另外,形成了多个选通焊盘部分接触孔340,以加强选通焊盘线316p与选通焊盘电极326p的连接,由此防止信号延迟。在此,可将选通焊盘部分接触孔形成在不存在选通焊盘电极的该选通焊盘电极的左侧和右侧的哑区处,以确保自动探针的接触区。下面,在本发明的第四示例性实施方式中对其进行详细说明。
图11是示意性地示出根据本发明第四示例性实施方式的LCD的阵列基板的一部分的平面图,其除了选通焊盘部分的结构以外,其余部分具有与本发明的第一、第二以及第三示例实施方式的阵列基板相同的结构。
图12是沿图7中的阵列基板的XIa-XIa′、XIb-XIb′以及XIc-XIc′线截取的示出制造工艺的截面图。即,在本发明的第四示例性实施方式中,当对第二绝缘膜进行刻蚀时,该第二绝缘膜仅保留在接触孔中的选通焊盘部分的上部上,由此防止刻蚀掉选通焊盘线,并且将选通焊盘部分接触孔形成在不存在选通焊盘电极的该选通焊盘电极的左侧和右侧的哑区处,以确保自动探针的接触区。
如图12所示,在阵列基板410上形成了分别垂直和水平排列以限定像素区的选通线416和数据线417。作为开关器件的薄膜晶体管(TFT)形成在选通线416与数据线417的交叉处。像素电极418形成在像素区内,并且与TFT连接,以与滤色器基板(未示出)的公共电极一起驱动液晶分子(未示出)。
选通焊盘电极426p和数据焊盘电极427p形成在阵列基板410的边缘部分处,并且与选通线416和数据线417电连接,从而将从外部驱动电路单元(未示出)施加的扫描信号和数据信号分别传递至选通线416和数据线417。更具体地说,选通线416和数据线417延伸至驱动电路单元,以与对应的选通焊盘线416p和数据焊盘线417p连接,从而选通焊盘线416p和数据焊盘线417p通过与该选通焊盘线416p和数据焊盘线417p电连接的选通焊盘电极426p和数据焊盘电极427p接收来自驱动电路单元的扫描信号和数据信号。在此,参考标记440指示选通焊盘部分接触孔,并且选通焊盘电极426p经由该选通焊盘部分接触孔440而与选通焊盘线416p电连接。参考字母H指示选通焊盘部分开孔,并且经由该选通焊盘部分开孔H暴露出选通焊盘电极426p的一部分。在此,在本发明的第四实施方式中,选通焊盘部分接触孔440形成在与随后定位选通焊盘部分开孔H的位置相偏离的区域处。更具体地说,第一绝缘膜415a中的选通焊盘部分开孔440是沿与选通焊盘线417p大致平行的方向拉长的孔,并且与选通焊盘线417p的一侧相邻形成。第二绝缘膜415b覆盖选通焊盘电极426p在选通焊盘部分接触孔440中的一部分,而选通焊盘部分开孔H暴露出选通焊盘电极426p的另一部分。由此,暴露出选通焊盘电极426p的位于第二绝缘膜415b外或未与第二绝缘膜415b交叠的区域。
TFT包括与选通线416连接的栅电极421、与数据线417连接的源电极422,以及与像素电极418连接的漏电极423。TFT还包括有源图案424,该有源图案424用于通过向栅电极421施加的选通电压而在源电极422与漏电极423之间形成导电通道。在由不透明导电材料制成的源电极422、漏电极423以及数据线417的下部处,分别形成有由透明导电材料制成并且分别以与源电极422、漏电极423以及数据线417相同的形状构图的源电极图案422′、漏电极图案423′以及数据线图案(未示出)。源电极422的一部分沿一个方向延伸,以形成数据线417的一部分,而漏电极图案423′的一部分延伸至像素区,以形成像素电极418。前一选通线416′的一部分与像素电极418的一部分以其间插入第一绝缘膜415a的方式相交叠,以形成存储电容器Cst。
将根据本发明的第一到第四示例性实施方式的阵列基板通过施加至图像显示部分的外边缘的密封剂按面对方式与滤色器基板相接合。在这种情况下,滤色器基板包括用于防止光泄露至TFT、选通线和数据线的黑底以及用于实现红色、绿色以及蓝色的滤色器。滤色器基板与阵列基板的接合是通过形成在滤色器基板或阵列基板上的接合键来完成的。
如迄今所述,在本发明的第一到第四示例性实施方式中,因为有源图案由非晶硅薄膜形成,并且仅在栅电极的上部处形成为岛型,所以可以减小TFT的截止电流。另外,因为在数据线的下部处不存在由非晶硅薄膜形成的有源图案的尾部(部分或区域),所以不会出现因有源图案的尾部所导致的对数据线的信号干扰,由此,可与有源图案的尾部的宽度对应地增大孔径比。另外,因为不存在有源图案的尾部,所以不会产生波噪,由此可以制造具有高画面质量的LCD。
在本发明的第一到第四示例性实施方式中,作为有源图案,使用由非晶硅薄膜形成的非晶硅TFT作为实施例,但本发明不限于此,而且作为有源图案,也可以使用由多晶硅薄膜形成的多晶硅TFT。本发明的实施方式还可应用于利用TFT制造的不同显示器件,例如,将OLED(有机发光二极管)与驱动晶体管相连接而制造的OLED显示器件。
虽然在不脱离本发明的精神或基本特征的情况下可按多种形式具体实施本发明,但也应该理解,除非另有说明否则上述实施方式不受前述任何细节限制,而是可在所附权利要求所限定的精神和范围之内被宽泛地解释,因此,所附权利要求将涵盖落入权利要求的边界和范围内或其该边界和范围的等同物内的所有变化和修改。
Claims (36)
1.一种显示器的制造方法,所述显示器的制造方法包括以下步骤:
提供被分成像素部分以及第一焊盘部分和第二焊盘部分的第一基板;
在所述第一基板的所述像素部分中形成栅电极和选通线,并且在所述第一基板的所述第一焊盘部分中形成选通焊盘线;
在所述栅电极、所述选通线以及所述选通焊盘线上方形成第一绝缘膜和半导体膜;
利用一个掩模,在所述栅电极上以与所述栅电极之间插入有所述第一绝缘膜的方式从所述半导体膜形成有源图案,并且形成暴露所述选通焊盘线的一部分的接触孔;
在所述像素部分中形成源电极和漏电极;
在所述像素部分中形成像素电极;
形成经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极;
在所述像素电极和所述选通焊盘电极上方形成第二绝缘膜;
暴露所述像素电极的一部分并且暴露所述选通焊盘电极的至少一部分;以及
将所述第一基板与第二基板相接合。
2.根据权利要求1所述的显示器的制造方法,其中,所述一个掩模是半色调掩模和衍射掩模中的一个。
3.根据权利要求1所述的显示器的制造方法,其中,所述在所述栅电极上方以与所述栅电极之间插入有所述第一绝缘膜的方式从所述半导体膜形成有源图案的步骤包括以下步骤:将所述有源图案构图为在由所述栅电极的周界限定的边界内并位于所述栅电极上方的岛部。
4.根据权利要求1所述的显示器的制造方法,其中,所述形成像素电极的步骤还包括以下步骤:按与所述像素电极相同的形状在所述像素电极上形成像素电极图案。
5.根据权利要求4所述的显示器的制造方法,其中,所述像素电极由透明材料形成,而所述像素电极图案由不透明材料形成。
6.根据权利要求1所述的显示器的制造方法,其中,所述形成选通焊盘电极的步骤包括以下步骤:按与所述选通焊盘电极相同的形状在所述选通焊盘电极上形成选通焊盘电极图案。
7.根据权利要求6所述的显示器的制造方法,其中,所述像素电极由透明材料形成,而所述像素电极图案由不透明材料形成。
8.根据权利要求1所述的显示器的制造方法,其中,所述选通焊盘电极的至少一部分偏离所述接触孔,以使得所述第一绝缘膜的一区域插入在所述选通焊盘电极的所述至少一部分与所述选通焊盘线之间。
9.根据权利要求1所述的显示器的制造方法,其中,所述形成接触孔的步骤包括利用一个掩模形成暴露所述选通焊盘线的多个部分的多个接触孔的步骤,并且所述暴露所述选通焊盘电极的所述至少一部分的步骤包括暴露所述选通焊盘电极的多个部分的步骤。
10.根据权利要求9所述的显示器的制造方法,其中,所述选通焊盘电极的所述多个部分偏离所述多个接触孔,以使得所述第一绝缘膜的多个区域插入在所述选通焊盘电极的所述多个部分与所述选通焊盘线之间。
11.根据权利要求1所述的显示器的制造方法,其中,所述接触孔在与所述选通焊盘线大致平行的方向上是拉长的。
12.根据权利要求11所述的显示器的制造方法,其中,所述接触孔邻近所述选通焊盘线的一侧形成。
13.根据权利要求11所述的显示器的制造方法,其中,所述第二绝缘膜覆盖所述选通焊盘电极在所述接触孔中的一部分,而所述选通焊盘电极的其它部分被暴露。
14.一种显示器件,所述显示器件包括:
被分成像素部分以及第一焊盘部分和第二焊盘部分的第一阵列基板;
位于所述第一阵列基板的所述像素部分中的栅电极和选通线,和位于所述第一阵列基板的所述第一焊盘部分中的选通焊盘线;
位于所述栅电极、所述选通线以及所述选通焊盘线上方的第一绝缘膜;
位于所述栅电极上方并与所述栅电极之间插入有所述第一绝缘膜的有源图案;
位于所述第一绝缘膜中的接触孔,其暴露所述选通焊盘线的一部分;
位于所述有源图案上方的源电极和漏电极;
连接至所述漏电极的像素电极;
经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极和选通焊盘电极图案;
位于所述像素电极图案和所述选通焊盘电极图案上方的第二绝缘膜;
所述像素电极的通过所述像素电极图案和所述第二绝缘膜而暴露的一部分;
所述选通焊盘电极的通过所述选通焊盘电极图案和所述第二绝缘膜而暴露的至少一部分;以及
与所述第一阵列基板相接合的第二阵列基板。
15.根据权利要求14所述的显示器件,其中,所述有源图案为在由所述栅电极的周界限定的边界内并位于所述栅电极上方的岛部。
16.根据权利要求14所述的显示器件,其中,所述像素电极是透明材料。
17.根据权利要求14所述的显示器件,其中,所述选通焊盘电极的所述至少一部分偏离所述接触孔,以使得所述第一绝缘膜的一区域插入在所述选通焊盘电极的所述至少一部分与所述选通焊盘线之间。
18.根据权利要求14所述的显示器件,其中,所述选通焊盘电极的多个部分偏离所述多个接触孔,以使得所述第一绝缘膜的多个区域插入在所述选通焊盘电极的所述多个部分与所述选通焊盘线之间。
19.根据权利要求14所述的显示器件,其中,所述接触孔在与所述选通焊盘线大致平行的方向上是拉长的。
20.根据权利要求19所述的显示器件,其中,所述接触孔邻近所述选通焊盘线的一侧形成。
21.根据权利要求19所述的显示器件,其中,所述第二绝缘膜覆盖所述选通焊盘电极的在所述接触孔中的一部分,并且所述选通焊盘电极的其它部分被暴露。
22.一种显示器件,所述显示器件包括:
被分成像素部分以及第一焊盘部分和第二焊盘部分的第一基板;
位于所述第一基板的所述像素部分中的栅电极和选通线,和位于所述第一基板的所述第一焊盘部分中的选通焊盘线;
位于所述栅电极的上部上方并与所述栅电极之间插入有第一绝缘膜的有源图案;
位于所述有源图案的源极区和漏极区上方的欧姆接触层和势垒金属层;
源电极和漏电极,所述源电极和漏电极位于所述第一基板的所述像素部分中,并且经由所述欧姆接触层和所述势垒金属层而与所述有源图案的所述源极区和所述漏极区电连接;
数据线,其位于所述第一基板的所述像素部分中,并且与所述选通线交叉以限定像素区;
与所述漏电极电连接的像素电极;
暴露所述选通焊盘线的一部分的接触孔;
经由所述接触孔而与所述选通焊盘线电连接的选通焊盘电极;
位于所述第一基板上方并暴露所述像素区的所述像素电极的第二绝缘膜;以及
按面对的方式与所述第一基板相接合的第二基板。
23.根据权利要求22所述的显示器件,其中,所述有源图案是宽度比所述栅电极小的岛部。
24.根据权利要求22所述的显示器件,其中,所述接触孔在与所述选通焊盘线大致平行的方向上是长的。
25.根据权利要求22所述的显示器件,其中,所述接触孔位于所述选通焊盘线的两侧。
26.根据权利要求22所述的显示器件,其中,在所述选通焊盘线上方具有三个或更多个接触孔。
27.根据权利要求22所述的显示器件,其中,所述接触孔沿着与所述选通焊盘线大致平行的方向排列在所述选通焊盘电极的至少一侧。
28.根据权利要求22所述的显示器件,所述显示器件还包括:
在所述源电极、所述漏电极以及所述数据线的下部处由透明导电材料制成并被按与所述源电极、所述漏电极以及所述数据线相同的形状构图的源电极图案、漏电极图案以及数据线图案。
29.根据权利要求23所述的显示器件,其中,所述漏电极图案的一部分延伸至所述像素区以形成所述像素电极。
30.根据权利要求22所述的显示器件,所述显示器件还包括:
位于所述第一基板的所述第二焊盘部分中的数据焊盘线,该数据焊盘线的材料与构成所述源电极和所述漏电极的导电膜的材料相同。
31.根据权利要求22所述的显示器件,其中,所述选通焊盘电极的材料与构成所述源电极和所述漏电极的所述第二导电膜的材料相同。
32.根据权利要求30所述的显示器件,所述显示器件还包括:
数据焊盘电极,所述数据焊盘电极的材料与构成所述源电极和所述漏电极的所述第二导电膜的材料相同,所述数据焊盘电极位于所述第一基板的所述第二焊盘部分中,并且与所述数据焊盘线电连接。
33.根据权利要求22所述的显示器件,所述显示器件还包括:位于所述第二绝缘膜中并暴露所述选通焊盘电极的一部分的开孔。
34.根据权利要求33所述的显示器件,其中,所述开孔和所述接触孔各处于不同位置处。
35.根据权利要求33所述的显示器件,其中,所述开孔包括所述接触孔。
36.根据权利要求35所述的显示器件,其中,所述第一绝缘膜插入在所述开孔所在之处的所述选通焊盘电极与所述选通焊盘线之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0134203 | 2006-12-26 | ||
KR1020060134203 | 2006-12-26 | ||
KR1020060134203A KR100983716B1 (ko) | 2006-06-30 | 2006-12-26 | 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101211109A true CN101211109A (zh) | 2008-07-02 |
CN101211109B CN101211109B (zh) | 2011-11-23 |
Family
ID=39259687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101268949A Active CN101211109B (zh) | 2006-12-26 | 2007-06-29 | 液晶显示器件及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7911551B2 (zh) |
EP (1) | EP1939674B1 (zh) |
KR (1) | KR100983716B1 (zh) |
CN (1) | CN101211109B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN101526707B (zh) | 2008-03-07 | 2011-10-12 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板制造方法 |
KR101701229B1 (ko) | 2010-04-19 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR20130007053A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
TWI465817B (zh) * | 2011-11-23 | 2014-12-21 | Au Optronics Corp | 顯示面板 |
CN102738007B (zh) * | 2012-07-02 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
CN103257495B (zh) * | 2013-05-24 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
KR102422035B1 (ko) * | 2015-12-01 | 2022-07-19 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
KR100482167B1 (ko) | 1998-07-30 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
KR100897487B1 (ko) | 2001-06-05 | 2009-05-14 | 엘지디스플레이 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
KR100450701B1 (ko) * | 2001-12-28 | 2004-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100878201B1 (ko) | 2002-03-21 | 2009-01-13 | 삼성전자주식회사 | 액정 표시 장치 |
US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100538328B1 (ko) | 2003-06-20 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR100938885B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
KR101031674B1 (ko) * | 2003-12-29 | 2011-04-29 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 |
KR100999271B1 (ko) | 2003-12-30 | 2010-12-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR20050105422A (ko) * | 2004-05-01 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조 방법 |
KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
KR101037085B1 (ko) * | 2004-06-05 | 2011-05-26 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101085136B1 (ko) * | 2004-12-04 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR101085142B1 (ko) * | 2004-12-24 | 2011-11-21 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2006
- 2006-12-26 KR KR1020060134203A patent/KR100983716B1/ko active IP Right Grant
-
2007
- 2007-06-25 US US11/819,122 patent/US7911551B2/en active Active
- 2007-06-27 EP EP07012586.9A patent/EP1939674B1/en active Active
- 2007-06-29 CN CN2007101268949A patent/CN101211109B/zh active Active
-
2011
- 2011-03-21 US US13/053,047 patent/US8283220B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP1939674A3 (en) | 2009-12-30 |
US20110171793A1 (en) | 2011-07-14 |
EP1939674B1 (en) | 2015-04-08 |
CN101211109B (zh) | 2011-11-23 |
KR20080003187A (ko) | 2008-01-07 |
US8283220B2 (en) | 2012-10-09 |
EP1939674A2 (en) | 2008-07-02 |
US7911551B2 (en) | 2011-03-22 |
KR100983716B1 (ko) | 2010-09-24 |
US20080151136A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101071217B (zh) | 液晶显示器制造方法 | |
CN101211109B (zh) | 液晶显示器件及其制造方法 | |
KR100978260B1 (ko) | 액정표시장치 및 그 제조방법 | |
US8208085B2 (en) | Liquid crystal display device and fabrication method thereof | |
KR100750872B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
US20070141481A1 (en) | Photo Mask and method of Fabricating array Substrate for Liquid Crystal Display Device Using The Same | |
CN100592500C (zh) | 透射反射式液晶显示器件及其制造方法 | |
US8357937B2 (en) | Thin film transistor liquid crystal display device | |
KR101483024B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20100069432A (ko) | 액정표시장치 및 그 제조방법 | |
KR101333594B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101331812B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101408257B1 (ko) | 액정표시장치 및 그 제조방법 | |
CN101207092B (zh) | 液晶显示器件及其制造方法 | |
KR20130030649A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
KR101643267B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20100010286A (ko) | 액정표시장치 및 그 제조방법 | |
KR101266274B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20080056569A (ko) | 액정표시장치 및 그 제조방법 | |
KR20090020992A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080062930A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080060944A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |