CN101207139A - 评价装置及使用此评价装置的评价方法 - Google Patents

评价装置及使用此评价装置的评价方法 Download PDF

Info

Publication number
CN101207139A
CN101207139A CNA200710305133XA CN200710305133A CN101207139A CN 101207139 A CN101207139 A CN 101207139A CN A200710305133X A CNA200710305133X A CN A200710305133XA CN 200710305133 A CN200710305133 A CN 200710305133A CN 101207139 A CN101207139 A CN 101207139A
Authority
CN
China
Prior art keywords
mentioned
voltage
wiring
film
evaluation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710305133XA
Other languages
English (en)
Inventor
竹口彻
本并薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101207139A publication Critical patent/CN101207139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种显示装置，包括薄膜晶体管，该薄膜晶体管使用通过激光使非晶硅膜结晶化的多晶硅膜，其中在显示品质这点上，就必须减少基板面内的多晶硅膜粒径的偏差。但是，在光学方式管理多晶硅膜的表面的凹凸的方法中，仅能够把握极微小级别的偏差。根据本发明的评价装置，由于在绝缘性基板(1)上包括多个评价单元(101)、对评价单元(101)施加电压的信号布线(105)、以及用于通过信号取出布线(106)测量来自评价单元(101)的输出的信号取出布线用输出端子焊盘(104)，因此就能容易地测量电气特性的面内分布。此外，通过评价与多晶硅膜的结晶粒径相关联的电气特性，就能够管理多晶硅膜的结晶粒径的面内偏差。

Description

评价装置及使用此评价装置的评价方法
技术领域
本发明涉及一种用于评价通过对非晶半导体膜照射激光而得到的多晶半导体膜的膜品质的评价装置和使用此评价装置的评价方法。
背景技术
目前，作为常规的薄型面板之一的液晶显示器件(LCD)具有低功耗和重量轻这样的特点。活用这些特征，LCD正被广泛地用于个人计算机的监视器或便携式信息终端设备的监视器等中。此外，近年来，代替现有的阴极射线管，也作为TV用途被广泛应用。但是，LCD存在所谓视角及对比度的限制，对动画对应的高速响应的追踪困难的问题。作为清除了这种问题的下一代薄型面板用器件，正在逐步使用EL显示器件。这是将EL元件这样的发光体用在像素显示部的电致发光型EL显示器件。如此，EL显示器件具有自发光型、宽视角、高对比度、高速响应等LCD没有的特征。
在这些显示器件中，作为开关元件可使用薄膜晶体管(TFT)。作为TFT，大多数采用使用半导体膜的MOS结构。在TFT中，有逆交错型和顶栅型这样的类型，半导体薄膜也有非晶半导体膜和多晶半导体膜。它们都可以按照显示器件的用途或性能来适当地进行选择。在小型面板中，大多数使用多晶半导体膜。使用多晶半导体膜的TFT比使用非晶半导体膜的TFT具有移动速度高约100倍这样的优点。因此，不仅将包含多晶半导体膜的TFT作为像素开关元件使用，还作为周边驱动电路使用，由此，就开发出一种在同一基板上同时形成像素TFT和驱动电路TFT的驱动电路一体型的TFT-LCD。
作为多晶半导体膜的制造方法，已知有一种首先在作为基底膜形成的氧化硅膜(SiO2膜)等的上层之上形成非晶半导体膜后、例如通过照射激光使半导体膜多晶化的方法(例如，专利文献1)。
在制造了这种多晶半导体膜后，制造TFT的方法也是已知的。具体地，在按所希望的形状构图的多晶半导体膜上形成由SiO2等构成的棚绝缘膜，形成栅电极。接着，通过隔着栅绝缘膜将P(磷)或B(硼)等杂质导入多晶半导体膜中来形成源·漏区。此外，源·漏区是包含多晶半导体膜的杂质的导电性区域。而且，此后在源区连接源电极，在漏区连接漏电极。在此，夹在源·漏区间，且未进行杂质导入的区域是沟道区。此后，形成层间绝缘膜以覆盖栅电极和栅绝缘膜。然后，在层间绝缘膜和栅绝缘膜上开口出到达多晶半导体膜的源·漏区的接触孔。在层间绝缘膜上形成金属膜，进行构图以便通过接触孔连接到形成在多晶半导体膜上的源·漏区，形成源·漏电极。像这样，形成TFT。此后，连接到漏电极，形成像素电极和EL元件等，由此，形成显示装置。
在多晶半导体膜的结晶粒径和使用多晶半导体膜形成的TFT的特性中发现相关性，发现例如若粒径大的话则移动速度变高这样的倾向。由此，重要之处在于，正确地把握结晶粒径。过去，为了知道结晶粒径的尺寸，利用射哥蚀刻(secco etching)等蚀刻选择性地去除晶粒边界后，使用扫描型电子显微镜(SEM)等测量粒径，使用原子力显微镜(AFM)进行结晶粒径的观察和测量(例如，专利文献2)。这些方法用于观察实际的结晶，能够正确地评价形成的多晶半导体膜的结晶粒径。进一步测量使用多晶半导体膜制造的单体TFT的电气特性，通过评价移动速度和导通电流、陡峭性这样的电气特性，评价是否得到所希望的多晶半导体膜的膜品质(例如，专利文献3)。
专利文献1 JP特开2003-17505号公报(图1)
专利文献2 JP特开2000-31229号公报(第2页)
专利文献3 JP特开2001-308336号公报(图1)
发明内容
但是，在这些方法中，即便可分辨至多几～几十μm2左右的极微小区域的典型结晶粒径和TFT特性，但也难于把握用于制作显示装置所需的几cm以上的宽范围的区域内的结晶粒径和电气特性的稳定性和偏差。
在适当使用针对非晶半导体膜的公知的激光照射方法等来形成多晶半导体膜的情况下，采用具有约0.1～1.0μm左右的各种尺寸的晶体排列的结构。由于激光器会受到光学系统中使用的透镜的象差和微小的研磨伤、或者激光的相互干涉、还有在激光扫描方向上振荡器的微小的输出变动等的影响，所以认为在能量照射密度中保持分布是原因之一。
在使用具有这样的各种各样的结晶粒径的多晶半导体膜形成TFT的情况下，这些结晶粒径的偏差是产生TFT特性的偏差的原因。这是因为按照配置TFT的场所，存在于各TFT的沟道内的晶粒的尺寸和数量不同。由此，会左右TFT的特性。在像素内或周边驱动电路中使用具有这样的特性的偏差的TFT的情况下，在写入各像素的电压和电流中就会产生偏差。这就会导致会看到显示斑点，使显示特性下降。
因此，不仅为了进行激光器照射条件的决定，还为了进行光学系统调整等激光退火装置的管理，在把握现有的极微小区域中的结晶粒径和TFT特性的同时，还需要用于进行宽范围的区域中的多晶半导体膜的膜品质评价的手段。
为了解决上述这些问题而提出本发明，其目的在于，提供一种能够在宽范围的区域内电气性评价通过向在绝缘性基板上成膜的非晶半导体膜照射激光而制造的多晶半导体膜的膜品质、并能够评价膜品质的稳定性和偏差的装置。
本发明的评价装置的特征在于，包括：基板，在基板上配置、分别包括薄膜晶体管的多个元件，用于对上述各元件施加电信号的第1布线，用于从上述各元件中取出电输出的第2布线，和扫描布线；通过将上述薄膜晶体管分别连接到第1布线、第2布线和扫描布线上，使得各元件彼此连接；将从上述第2布线延伸的端子焊盘设置在上述基板上。
发明效果
根据本发明，通过测量从被施加电信号的元件输出的电输出，就能够测量基板面内的各元件的特性分布。例如，还能够适用于在宽范围的区域中电气地评价通过对在绝缘性基板上形成的非晶半导体膜照射激光而多晶化的半导体膜的膜品质的稳定性和偏差。
附图说明
图1是表示实施方式的评价装置的结构图。
图2是表示实施方式的多晶半导体膜的评价装置的等效电路图。
图3是表示实施方式1的评价单元的结构的等效电路图。
图4是构成实施方式1的评价单元的薄膜晶体管的剖面图。
图5是表示通过实施方式1得到的评价结果图。
图6是表示构成实施方式1的评价单元的薄膜晶体管的制造方法的剖面示意图。
图7是表示构成实施方式1的评价单元的薄膜晶体管的制造方法的剖面示意图。
图8是表示实施方式2的评价单元的结构的等效电路图。
图9是构成实施方式2的评价单元的薄膜晶体管和电容元件的剖面图。
图10是说明实施方式2的评价方法图。
图11是表示通过实施方式2得到的评价结果图。
符号说明
1绝缘性基板，2SiN膜，3SiO2膜，4多晶半导体膜，5栅绝缘膜，6栅电极，7层间绝缘膜，8接触孔，9接触孔，10源电极，11漏电极，12非晶半导体膜，13激光，14上部电极，15接触孔，16接触孔，17漏连接电极，18信号取出电极，101评价单元，102扫描布线用输入端子焊盘，103信号布线用输入端子焊盘，104信号取出布线用输出端子焊盘，105信号布线，106信号取出布线，107扫描布线，108评价单元配置区域，109信号输出缓冲器，110信号布线解码器，111扫描布线解码器，112、113、114区域，115C-V特性最大变化点，116、117区域，120薄膜晶体管，121电容元件
具体实施方式
实施方式1
下面，使用附图说明本实施方式1的评价装置。图1是表示本实施方式1的评价装置的结构图，图2是表示本实施方式1的评价装置结构的等效电路图。此外，图3是表示构成本实施方式1的评价装置的评价单元的等效电路图。
首先，使用图1进行评价装置的说明。根据本实施方式1的评价装置，包括：在绝缘性基板1上形成的、配置作为元件的评价单元的评价单元配置区108，输出对评价单元配置区108内的各评价单元施加的信号电压的信号布线解码器110，读取从各评价单元输出的电流的信号输出缓冲器109，和施加用于选择测量电气特性的评价单元的电压的扫描布线解码器111。
接着，使用图2，说明配置评价单元的评价单元配置区108的详细内容。在评价单元配置区108内，形成与信号输出缓冲器109连接的信号取出布线用输出端子焊盘104，与信号布线解码器110连接的信号布线用输入焊盘103，和与扫描布线解码器111连接的扫描布线用输入端子焊盘102。从外部选择任意的扫描布线、信号布线的电路等电连接各端子焊盘的同时，在信号取出布线用输出端子焊盘104上还连接用于读出信号的电路。
而且，形成作为从信号布线用输入焊盘103延伸的第1布线的信号布线105，和作为从信号取出布线用输出端子焊盘104延伸的第2布线的信号取出布线106，以使它们在评价单元配置区108内纵向穿过。此外，形成从扫描布线用输入端子焊盘102延伸的扫描布线107以使其在评价单元配置区108内横向穿过。即，在扫描布线107、信号布线105及信号取出布线106中分别设置用于从外部输入输出信号的端子焊盘。
因此，形成扫描布线107以使其与信号布线105和信号取出布线106正交。在正交部的附近，分别形成评价单元101，各评价单元与扫描布线107和信号布线105和信号取出布线106的任何一个连接。即，各个评价单元通过这些布线就会彼此连接。此外，在图2中，虽然评价单元101被形成为多行×多列的矩阵状，但也可以是一列即1维排列。
接着，使用图3，说明评价单元101内的结构。在实施方式1中，其特征在于，作为评价单元使用薄膜晶体管120。在图3中，薄膜晶体管120包括栅极端子120a、源极端子120b、漏极端子120c，各自与扫描布线107、信号布线105、信号取出布线106连接。
因此，从扫描布线解码器111输出的电压通过扫描布线用输入端子焊盘102和扫描布线107，就会被施加在评价单元101内的栅极端子120a上。对栅极端子120a施加电压的薄膜晶体管120变成导通状态。此时，在从信号布线解码器110输出的电压通过信号布线105被施加在源极端子120b上的情况下，对应薄膜晶体管120的特性的电压就会通过取出布线106被输出到信号输出缓冲器109。
作为薄膜晶体管120，可以是逆交错型和顶栅型等任何一种。下面，说明顶栅型的薄膜晶体管的结构。图4是在本实施方式1中作为评价单元101使用的薄膜晶体管120的剖面图。
在绝缘性基板1上层叠SiN膜2和SiO2膜3的上层形成多晶硅等多晶半导体膜4。在形成非晶半导体膜后利用公知的激光退火法使多晶硅半导体膜4多晶化。此外，多晶半导体膜4包含：导入杂质低阻抗化的源区4a和漏区4b、和没有导入杂质并夹在源区4a和漏区4b之间的沟道区4c。
覆盖多晶半导体膜4，形成栅绝缘膜5，并且，隔着栅绝缘膜5与沟道区4c相对地形成栅电极6。此栅电极6与扫描布线107电连接。在栅电极6上形成层间绝缘膜7，层间绝缘膜7包括与源区4a、漏区4b连接的接触孔8、9。在层间绝缘膜7上形成源电极10和漏电极11，分别通过接触孔8、9连接到源区4a和漏区4b。再有，虽然未图示，但栅电极6和源电极10相当于各个栅极端子120a、源极端子120b，与扫描布线107、信号布线105连接。同样地，漏电极11相当于漏极端子120c，与信号取出布线106电连接。
在本实施方式1中，作为构成评价单元101的元件，使用通过对在绝缘性基板1上形成的非晶半导体膜4照射激光多晶化的半导体膜而形成的薄膜晶体管120作为评价单元的构成元件。在本实施方式1中，形成沟道长5μm、沟道宽10μm尺寸的薄膜晶体管120。但是，薄膜晶体管120的尺寸不限于上述尺寸。
根据本实施方式1的评价装置，包括：配置在绝缘性基板上分别包括薄膜晶体管的多个评价单元，用于对评价单元施加电信号的第1布线，用于从评价单元中取出电输出的第2布线，和扫描布线；通过将薄膜晶体管分别连接到第1布线、第2布线和扫描布线上，使得评价单元彼此连接。并且，将从用于取出电输出的第2布线延伸的端子焊盘设置在绝缘性基板上。
因此，从多个评价单元之中选择任意的评价单元，就能够通过端子焊盘将其电气特性取出到外部，所以能够测量评价单元配置区108内的评价单元的电气特性的面内分布。特别地，在以多行×多列的矩阵状配置评价单元的情况下，由于能够在基板上的宽范围内评价电气特性的偏差，所以通过根据得到的评价结果对设计和制造工艺进行最佳化处理，就能够得到显示品质优良的显示装置。
根据此结构，在从连接到位于想要进行膜品质评价的区域的评价单元的扫描布线和信号布线的信号输入端子焊盘施加电压时，电流流到信号取出布线。通过读出从此信号取出布线输出的电流值，例如，也可适用于评价多晶半导体膜的膜品质及其面内分布这样的方法中。
接着，说明使用此实施方式1中的评价装置的评价方法的具体例。从信号布线用输入端子焊盘103对连接到位于想要进行膜品质评价的区域的评价单元101的信号布线105施加Vd1(V)的电压。并且，通过从扫描布线用输入端子焊盘102对评价单元101的扫描布线107施加Vg1(V)的电压，就会使形成在评价单元101中的薄膜晶体管120导通，使电流流过。
此时，从连接的信号取出布线106读出此电流值i1。并且，通过从扫描布线用输入端子焊盘102向评价单元101的扫描布线107施加Vg2(V)的电压，就按与读出电流值i1相同的方法读出电流值i2。即，对通过信号布线105施加了电压的薄膜晶体管120，通过扫描布线107施加多个电压值的电压时，针对各个电压，通过信号取出布线106测量从评价单元101输出的电流等电信号。此电流值的变化量(i2-i1)为表示栅电压Vg1～Vg2(V)的薄膜晶体管120的陡峭性的指标Sk。即，针对配置在评价单元配置区108内的各评价单元，
求解
Sk＝(i2-i1)/(Vg2-Vg1)，    [式1]
进行邻接的评价单元的Sk的差分ΔSk和配置的评价单元的均匀性的比较及评价。
根据进行使用本实施方式1的评价装置得到的Sk或ΔSk的评价，也能够适用于例如评价多晶半导体膜的膜品质及其面内分布的这样的方法。图5(a)是由本实施方式1的评价单元中得到的Sk分布的曲线图。此外，为了比较此区域中的多晶半导体膜的晶粒的观察结果，在图5(b)～(d)中示出SEM照片。再有，图5(a)中，作为横轴，表示从在1维方向上配置的评价单元得到的评价结果，以便即使使用表示在绝缘性基板1上形成的评价单元的各个位置关系的距离也能够明白，这是简化的例子，评价单元也可以二维方式进行配置。
在实施方式1中，向扫描布线107施加的电压值是Vg1＝+2V，Vg2＝+3.5V。从对应各个电压的电流值中计算各评价单元中的Sk，标绘图5(a)所示的曲线图。比较图5(a)和作为晶粒的观察结果的图5(b)～(d)时，发现在区域114那样Sk大的情况下，如图5(d)所示结晶粒径变大；在区域112那样Sk小的情况下，如图5(b)所示结晶粒径变小的倾向。此外，如在图5(c)示出的区域的那样，结晶粒径偏差大的情况下，发现区域113那样ΔSk变大的倾向，表明利用此实施方式1所示的评价装置电气评价结果反映出多晶半导体膜的膜品质。
在此，在相对于没有连接到选择出的评价单元101的扫描布线107的扫描布线用输入端子焊盘102中，优选对构成评价单元101的薄膜晶体管120预先施加逆偏置(n型的情况为负，p型的情况为正)。由此，能够减轻来自连接到选择出的评价单元101的其它的评价单元的漏电流的影响，能够进行更正确的评价。
此外，按照构成评价单元101的薄膜晶体管120的特性，向选择出的评价单元101的扫描布线107施加的最佳电压值不同，优选为包括近似阈值电压的电压值。此时，由于从评价单元101输出的输出电流得出1μA左右的值，所以能够基本上忽略来自其它评价单元的漏电流的影响。而且，由于相对于扫描布线107的施加电压的输出电流的变化量大，所以能够提高相对于多晶半导体膜的膜品质的稳定性和偏差的评价的灵敏度。
接着，使用附图，说明此实施方式1中的评价装置的制造方法。图6、图7是表示本实施方式的半导体薄膜的制造方法的剖面示意图。首先，参照图6(a)，在玻璃基板或石英基板等具有透光性的绝缘性基板1上，使用CVD法形成基底膜。基底膜是透光性绝缘膜即氮化硅膜(SiN膜)2或氧化硅膜(SiO2膜)3。将它作为此后成膜的半导体薄膜的基底进行成膜。在本实施方式1中，在玻璃基板即绝缘性基板1上，形成40～60m膜厚的SiN膜2，在其上形成180～220nm膜厚的SiO2膜3。即，基底膜为SiN膜2和SiO2膜3的叠层结构。这种基底膜的设置的目的在于，防止来自玻璃基板的Na等活动离子向半导体薄膜扩散，且不限于上述的膜厚。此外，也不限于上述的结构。
接着，利用CVD法在基底膜上成膜非晶半导体膜12。在本实施方式中，作为非晶半导体膜12，使用硅膜(Si膜)。此外，Si膜按30～100m的膜厚，优选按60～80nm的膜厚成膜。优选在同一装置或同一反应室内连续地成膜这些基底膜及非晶半导体膜12。由此，由于能够防止存在于大气气氛中的硼等污染物质进入各膜的界面、能够消除特性偏差的原因之一，所以能够进行更正确的多晶半导体膜的膜品质评价。
再有，在形成非晶半导体膜12之后，优选在高温中进行退火。这是为了减少在经CVD法成膜的非晶半导体膜12的膜中大量含有的氢而进行的。在本实施方式中，将在氮气氛的低真空状态下保持的反应室内加热到480℃左右，将成膜了非晶半导体膜12的基板1保持45分钟。通过预先进行这样的处理，在使非晶半导体膜12结晶化时，即使温度上升，也不引起氢急剧的脱离，就能够抑制非晶半导体膜12的表面的粗糙。通过以上的工序，就构成图6(a)所示的结构。
然后，用氢氟酸等蚀刻去除形成在非晶半导体膜12表面上的自然氧化膜。接着，一边对非晶半导体膜12吹拂氮等气体，一边如图6(b)所示，从非晶半导体膜12之上照射激光13。激光13通过规定的光学系统被变换成线状的光束形状后，照射在非晶半导体膜12上。在本实施方式中，作为激光13使用YAG激光器的第2高频波(振荡波长：532nm)。此外，光点为约60μm×100mm的线状光束形状。然后，相对于线状光束的长方向垂直地，作为导孔间距2μm，在非晶半导体膜12之上进行扫描。如此这样，使非晶半导体膜12多晶化。再有，毫无疑问，即使替代YAG-2ω激光器使用受激准分子激光器，也能够利用本实施方式1所示的评价装置进行多晶半导体膜的评价。
然后，执行利用旋涂法涂敷感光性树脂即抗蚀剂，曝光、显影涂敷的抗蚀剂的公知的照相制版法。由此，以用于在各评价单元中构成作为评价元件的薄膜晶体管的形状来构图光刻胶。此后，蚀刻多晶半导体膜，去除光刻胶图形。由此，如图6(c)所示，按所希望的形状构图多晶半导体膜4。
接着，形成栅绝缘膜5以便覆盖基板整个表面。即，在多晶半导体膜4之上形成栅绝缘膜5。此外，作为栅绝缘膜5，可使用SiN膜、SiO2膜等。在本实施方式中，作为栅绝缘膜5，使用SiO2膜，利用CVD法形成50～100nm的膜厚。此外，多晶半导体膜4的表明粗糙度Ra为3nm以下，Rmax为30nm以下，并且进一步进行加工，以使多晶半导体膜4图形端部的剖面为锥形。因此，由于能够提高栅绝缘膜5的覆盖性，大幅减少初期故障，就能够以更高的合格率评价各评价单元的特性。通过以上的工序，就形成了图6(d)所示的结构。
接着，形成用于形成电连接构成评价单元的薄膜晶体管用栅电极6及评价单元的扫描布线107的第1导电膜。第1导电膜可以是Mo、Cr、W、Al、Ta或以它们为主成分的合金膜。在本实施方式中，Mo膜厚为200～400nm，通过使用DC磁控管的溅射法，形成第1导电膜。接着，使用公知的照相制版法将形成的第1导电膜构图成所希望的形状，形成栅电极6及扫描布线107(未图示)。在实施方式1中，通过使用磷酸类的腐蚀液的湿法腐蚀进行第1导电膜的蚀刻。
接着，以形成的栅电极6为掩膜，在多晶半导体膜4的源区4a和漏区4b中导入杂质元素。在栅电极6的下方形成不导入杂质元素的沟道区4c。在此，作为导入的杂质元素可使用P、B。如果导入P就能够形成n型的TFT，如果导入B，就能够形成p型的TFT。此外，如果将栅电极6的加工分为n型TFT用栅电极和p型TFT用栅电极2次进行，就能够在同一基板上分开制作n型和p型的TFT。因此，有可能在与评价装置相同的绝缘性基板上作成用于任意地选择各扫描布线107及各信号布线105的驱动电路。在此，使用离子掺杂法进行P或B的杂质元素的导入。通过以上的工序，就形成栅电极6、源区4a、漏区4b，成为图7(a)所示的结构。
接着，形成层间绝缘膜7以覆盖基板整个表面。即，在栅电极6及扫描布线107(未图示)之上形成层间绝缘膜7。在本实施方式中，SiO2膜膜厚为500～1000nm，利用CVD法形成层间绝缘膜7。然后，在氮气氛中在加热到450℃左右的退火炉中保持1小时左右。这是为了使导入多晶半导体膜4的源区4a和漏区4b中的杂质元素进一步活性化。通过以上的工序，就构成图7(b)所示的结构。
接着，使用公知的照相制版法，按所希望的形状构图形成的栅绝缘膜5及层间绝缘膜7。在此分别形成到达多晶半导体膜4的源区4a及漏区4b的接触孔8、接触孔9。即，利用接触孔8、9，去除栅绝缘膜5及层间绝缘膜7，露出多晶半导体膜4。通过以上的工序，就构成图7(c)所示的结构。再有，虽然图7(c)中未示出，但还在形成通过扫描布线107与栅电极6电连接的扫描布线用输入端子焊盘102的部位开出接触孔。
接着，形成用于形成源电极10和漏电极11及布线的第2导电膜。第2导电膜可以是Mo、Cr、W、Al、Ta或以它们为主成分的合金膜。此外，也可以是层叠它们的多层结构。在本实施方式1中，作为Mo/Al/Mo的叠层结构，膜厚Al膜为200～400nm，Al下层及上层的Mo膜为50～150nm。通过使用DC磁控管的溅射法来形成它们。接着，使用公知的照相制版法，将形成的第2导电膜构图成所希望的形状，形成源电极10和漏电极11及信号布线105、信号取出布线106。同时，还可以形成信号布线用输入端子焊盘103、信号取出布线用输出端子焊盘104。
通过以上的工序，在源区4a中就形成通过接触孔8连接到多晶半导体膜4的源电极10及信号布线105(未图示)。此外，在漏区4b形成通过接触孔9连接到多晶半导体膜4的漏电极11及信号取出布线106(未图示)。由此，就构成图7(d)所示的结构。此外，虽然未图示，形成扫描布线用输入端子焊盘102、信号布线用输入端子103、信号取出布线用输出端子焊盘104。
实施方式2
下面，说明根据本实施方式2的评价装置。根据本实施方式2的评价装置，其结构也与实施方式1中示出的图1相同。在实施方式1中，作为评价单元，以使用多晶半导体膜制成的薄膜晶体管为构成元件。另一方面，在本实施方式2中，特征在于，使用薄膜晶体管作为开关元件，与其串联电连接的电容元件也同时作为评价单元的构成元件。此外，在本实施方式2的评价装置中，通过在薄膜晶体管中适当使用通过对在绝缘性基板上形成的非晶半导体膜照射激光而多晶化了的半导体膜，就能够评价多晶半导体膜的结晶粒径和其偏差等。
图8是表示构成本实施方式2的评价装置的评价单元101的等效电路图。在本实施方式2中，特征在于，作为评价单元，使用串联连接薄膜晶体管120和电容元件121的结构。在图8中，薄膜晶体管120包括栅极端子120a、源极端子120b，在薄膜晶体管120和电容元件12之间存在漏电容连接部121，在电容元件121中包括信号取出端子121b。与实施方式1相同，栅极端子120a和源极端子120b分别与扫描布线107、信号布线105连接。此外，成为电容元件121的输出侧的信号取出端子121b连接在信号取出布线106。如此这样，各个评价单元101与实施方式1相同，通过布线彼此连接着配置。配置既可以是1列即1维排列，也可以按矩阵状二维方式进行配置。
图9所示出的是用薄膜晶体管120和电容元件121组合成评价单元101的构成元件时候的剖面结构的一个例子。在图9中，薄膜晶体管120的结构与图4相同，所以省略说明。在图9中，电容元件121由在上部电极14和下部电极4d之间插入作为介质绝缘膜的栅绝缘膜5的结构构成。在此，上部电极14是在薄膜晶体管120的栅绝缘膜5上形成的导电膜，可以使用与栅电极6相同的材料形成。此外，作为下部电极4d使用多晶半导体膜4。再有，作为电容元件121的介质绝缘膜虽然使用薄膜晶体管120的栅绝缘膜5，但也可以另外形成适合电容元件121的介质绝缘膜。
在电容元件121的上部形成层间绝缘膜7，在层间绝缘膜7中形成接触孔8、9、15、16。对于接触孔8、9、16而言，不仅在层间绝缘膜7，在栅绝缘膜5中也形成为到达多晶半导体膜4。并且，在层间绝缘膜7上形成源电极10、漏连接电极17、信号取出电极18。在此，源电极10通过接触孔8与源区4a连接。此外，漏连接电极17通过接触孔9与漏区4b连接的同时，还通过接触孔15与上部电极14连接。即，漏区4b和上部电极14通过漏连接电极17相连接。而且，信号取出电极18通过接触孔16与电容元件121的下部电极4d连接。
此外，在图9中虽然未示出，但栅电极6和源电极10相当于各个栅极端子120a、源极端子120b，与扫描布线107、信号布线105连接。并且，信号取出电极18相当于信号取出端子121b，与信号取出布线106电连接。再有，漏连接电极17相当于漏电容连接部121a。如上所述，薄膜晶体管120和电容元件121串联连接。
作为图8及图9所示的评价单元101的输出，通过连接在电容元件121的下部电极4d的信号取出电极18，与实施方式1相同，一直传到信号取出布线用输出端子焊盘104。因此，在本实施方式2的评价装置中，也能够起到与实施方式1相同等作用。再有，在本实施方式2，除作为评价单元的构成元件在薄膜晶体管上追加了电容元件外，基本上与实施方式1相同，所以省略对评价装置的制造方法的说明。
接着，说明此实施方式2的评价方法。在此，说明使用实施方式2的评价装置评价薄膜晶体管120所包括的多晶硅膜等的多晶半导体膜4的膜品质的方法。首先，从输入端子焊盘102对连接到位于想要进行膜品质评价的区域的评价单元101的扫描布线107施加Vg1(V)的电压。并且，通过从信号输入端子对连接到评价单元101的信号布线105在测量频率fl下，扫描施加电压Vd(V)，就会使形成在评价单元101中的薄膜晶体管120导通，使电荷蓄积在连接在此的电容元件121中，从而电容量改变。在此，扫描电压是指施加多个不同的电压值的电压。
此时，通过从连接到电容元件121的信号取出布线106中读出电容元件121的电容器容量，就能测量作为评价元件的电容元件121的C-V特性。在此，电容器容量是指在对由导电膜/电介质/多晶半导体膜的MOS结构构成的电容器施加电压时得到的电容值，在本实施方式2的评价装置中，由上部电极14、栅绝缘膜5、下部电极4d构成的结构对应于电容器。
按照构成评价单元101的电容元件121的特性，虽然向选择出的评价单元的信号布线105施加的最佳的电压范围不同，但优选包含电容元件121形成反转层的电压值的范围。在本实施方式中，电压范围为从-2V到+2V，按0.1V步进使电压进行扫瞄。参照C-V特性图即图10，通过进行设定使得在向选择出的评价单元的信号布线105施加的电压范围中包含形成反转层的电压值，输出的电容器容量值相对扫描电压差表示最大变化的点的连线和扫描电压轴的交点Vdij(i＝1、2、…p、j＝1、2、…、q)为表示电容元件121反转层的形成的指标。
即，首先，对p×q个二维配置的各评价单元，按每扫描电压步进Vdstep从作为最小施加电压的最小扫描电压Vdmin到作为最大施加电压的最大扫描电压Vdmax，施加作为各扫描电压Vdk的电压。在此，下标的k是从1到n的整数，n是从下式算出的数字，对应于步进数。
n＝(Vdmax-Vdmin)/Vdstep    [式2]
在本实施方式2中，虽然作为Vdstep使用0.1V，但并不限于此。在此，针对各扫描电压Vdk得到的电容器容量Ck的扫描电压差ΔCk，即在本实施方式2中相对于扫描电压0.1V的变化，电容器容量Ck的扫描电压差ΔCk由下式算出。
ΔCk＝(Ck+1-Ck)/(Vdk+1-Vdk)
ΔCk＝(Ck+1-Ck)/0.1        [式3]
在此，参照图10，求电容器容量Ck相对于扫描电压差表示最大变化的点，即表示电容器容量Ck的扫描电压ΔCk的最大值的点，即C-V特性最大变化点115，求C-V特性最大变化点115中的连线和扫描电压轴的交点Vdij。通过比较、评价邻接的评价单元的Vdij的差分或配置的评价单元的Vdij的均匀性，就能够电气地评价多晶半导体膜的膜品质的在宽范围区域中的稳定性和偏差。
图11中示出本实施方式2中的评价结果及其区域中的晶粒的观察结果的一个例子。图11(a)是从本实施方式2的评价单元中得到的Vdij的分布的曲线图，在该曲线图内，用圆圈包围的区域116是随距离的变化Vdij急剧变化的区域。即，区域116代表邻接的评价单元的Vdij的差分大的区域。另一方面，用区域117示出的区域是随距离的变化Vdij的变化不大的区域。此外，在图11(b)、图11(c)中分别示出了区域116、区域117的位置中的多晶半导体膜的晶粒的观察结果即SEM照片。但是，在图11中，为了简单，虽然是与实施方式1相同的由1维方向上配置的评价单元中得到的评价结果，但毫无疑问也可以二维方式进行配置。
根据曲线图内的区域116、117和图11(b)、11(c)的比较，在如图11(b)所示，结晶粒径偏差大的情况下，发现像区域116那样，从邻接的评价单元得到的Vdij的差分变大的倾向，表明利用此实施方式2示出的评价装置电气地评价的结果反映出多晶半导体膜的膜品质。由此，例如，通过使以线状或缝隙状聚光的激光13在某个方向上扫描来使硅等半导体膜多结晶化的情况下，通过排列评价单元以便包含与此扫描方向垂直的方向，由于能够把握沿线或缝隙方向的激光能量分布等对晶化的偏差等的影响，就能够有助于最佳化。
在本实施方式2中，作为评价单元不仅是薄膜晶体管还有串联连接的电容元件。因此，减少来自所谓薄膜晶体管的短沟道效应的漏侧的电场的影响等的干扰因素，能够高精度地进行多晶半导体膜的评价。

Claims (11)

1.一种评价装置，其特征在于，包括：
绝缘性基板；
在上述绝缘性基板上配置、分别包括薄膜晶体管的多个评价单元；
用于对上述各元件施加电信号的第1布线；
用于从上述各元件中取出电输出的第2布线；和
扫描布线；
通过将上述多个评价单元分别电连接在上述第1布线、上述第2布线和上述扫描布线上，使得上述多个评价单元各自连接；
将从上述第2布线延伸的端子焊盘设置在上述绝缘性基板上。
2.根据权利要求1所述的评价装置，其特征在于，上述评价单元还包括电容元件。
3.根据权利要求1所述的评价装置，其特征在于，二维配置上述评价单元。
4.根据权利要求1所述的评价装置，其特征在于，上述评价单元包括使用多晶半导体膜制作的上述薄膜晶体管。
5.根据权利要求4所述的评价装置，其特征在于，上述多晶半导体膜是多晶硅膜。
6.根据权利要求4所述的评价装置，其特征在于，通过对非晶半导体膜照射激光使上述多晶半导体膜多晶化。
7.一种评价方法，使用权利要求1所述评价装置，其特征在于，包括：
通过上述第1布线对上述薄膜晶体管施加电压的工序；
通过上述扫描布线对上述薄膜晶体管施加多个电压值的电压的工序；和
通过上述第2布线针对施加的上述多个电压值的电压，测量从上述评价单元分别输出的电信号的工序。
8.一种评价方法，使用权利要求1所述评价装置，其特征在于，包括：
对上述扫描布线施加电压的工序；
通过上述第1布线对上述薄膜晶体管施加多个电压值的电压的工序；和
通过上述第2布线针对施加的上述多个电压，测量从上述评价单元分别输出的电信号的工序。
9.根据权利要求7或8所述评价方法，其特征在于，从上述评价单元输出的电信号是电流、电容器容量的任意一个。
10.一种评价方法，使用权利要求1所述评价装置，其特征在于，包括：
通过上述第1布线对上述薄膜晶体管施加电压的工序；
通过上述扫描布线对上述薄膜晶体管施加多个电压值的电压的工序；
通过上述第2布线针对施加的上述多个电压值的电压，测量从上述评价单元分别输出的电流值的工序；和
算出用上述多个电压值的差分除以上述分别输出电流值的差分的值的工序。
11.一种评价方法，使用权利要求1所述评价装置，其特征在于，包括：
通过上述扫描布线对上述薄膜晶体管施加电压的工序；
通过上述第1布线对上述薄膜晶体管施加多个电压值的电压的工序；和
通过上述第2布线测量相对于上述多个电压的施加的上述电容元件的上述电容器容量的工序。
CNA200710305133XA 2006-12-14 2007-12-14 评价装置及使用此评价装置的评价方法 Pending CN101207139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006336942 2006-12-14
JP2006336942A JP2008153274A (ja) 2006-12-14 2006-12-14 評価装置およびその評価装置を用いた評価方法

Publications (1)

Publication Number Publication Date
CN101207139A true CN101207139A (zh) 2008-06-25

Family

ID=39567162

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710305133XA Pending CN101207139A (zh) 2006-12-14 2007-12-14 评价装置及使用此评价装置的评价方法

Country Status (5)

Country Link
US (1) US20080290892A1 (zh)
JP (1) JP2008153274A (zh)
KR (1) KR20080055652A (zh)
CN (1) CN101207139A (zh)
TW (1) TW200836282A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105548852A (zh) * 2014-10-22 2016-05-04 三菱电机株式会社 半导体评价装置及其评价方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824736B (zh) * 2018-08-08 2024-04-16 天马日本株式会社 液晶面板的显示品质下降的评价方法及其装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105548852A (zh) * 2014-10-22 2016-05-04 三菱电机株式会社 半导体评价装置及其评价方法
CN105548852B (zh) * 2014-10-22 2018-08-03 三菱电机株式会社 半导体评价装置及其评价方法

Also Published As

Publication number Publication date
TW200836282A (en) 2008-09-01
JP2008153274A (ja) 2008-07-03
US20080290892A1 (en) 2008-11-27
KR20080055652A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101819938B (zh) 半导体器件的制造方法
CN102074502B (zh) 制造阵列基板的方法
CN101196668B (zh) 显示装置及其制造方法
TW200414818A (en) Organic light emitting display device and method of fabricating the same
CN103779420A (zh) 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
US9748397B2 (en) Thin film transistor substrate and display device comprising the same
US20180069098A1 (en) Oxide tft and method of forming the same
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
US20050176226A1 (en) Electronic devices comprising bottom-gate tfts and their manufacture
US10192903B2 (en) Method for manufacturing TFT substrate
Chung et al. Enhancement of a-IGZO TFT device performance using a clean interface process via etch-stopper nano-layers
TWI257646B (en) Thin film transistor array substrate and method of manufacturing the same
CN101207139A (zh) 评价装置及使用此评价装置的评价方法
JP3602279B2 (ja) アクティブマトリクス型表示回路およびその作製方法
US10923505B2 (en) Method for fabricating a display substrate by generating heat with a light shielding layer for crystallization of a semiconductor layer
CN102446975A (zh) 薄膜晶体管和具有该薄膜晶体管的平板显示装置
Kattamis et al. Amorphous Silicon Thin-Film Transistor Backplanes Deposited at 200$^{\circ}{\hbox {C}} $ on Clear Plastic for Lamination to Electrophoretic Displays
CN101924121B (zh) 一种有源矩阵有机发光显示器的制造方法
CN104716271A (zh) 一种半导体器件及其制备方法
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN106653611B (zh) 用于量测轻掺杂漏区长度的测试样本的制作方法及使用方法
CN101540331B (zh) 影像显示系统及其制造方法
JP2003015105A (ja) 画像表示装置
JP3587520B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625