TW200836282A - Evaluation device and evaluation method using evaluation device - Google Patents

Evaluation device and evaluation method using evaluation device Download PDF

Info

Publication number
TW200836282A
TW200836282A TW096144744A TW96144744A TW200836282A TW 200836282 A TW200836282 A TW 200836282A TW 096144744 A TW096144744 A TW 096144744A TW 96144744 A TW96144744 A TW 96144744A TW 200836282 A TW200836282 A TW 200836282A
Authority
TW
Taiwan
Prior art keywords
wire
evaluation
voltage
film
thin film
Prior art date
Application number
TW096144744A
Other languages
English (en)
Inventor
Toru Takeguchi
Kaoru Motonami
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200836282A publication Critical patent/TW200836282A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

200836282 - 九、發明說明： 【發明所屬之技術領域】 本發明有關於用來評估藉由雷射光照射非晶質半導一 膜而得的多結晶半導體膜的膜質的評估裝置以及使用/ 估裝置的評估方法。 、 【先前技術】 ， 一直以來的一般薄型面板之一的液晶顯示裝置 (LCD)，具有所謂低消費電力、輕量的特徵。活用這樣的特 徵，LCD已廣泛地使用於個人電腦的螢幕、攜帶情報終端 機器的螢幕等。再者近年來，有取代以前的映像管，也能 廣泛地應用於電視用途。然而，LCD有視野角以及對比的 限制、所謂動畫對應的高速應答的追蹤困難的問題。解決 上述問題的次世代的薄型面板用裝置，可使用EL顯示裝 置。此裝置為將EL元件之類的發光體使用於晝素顯示部分 的電場發光型EL顯示裝置。如上所述，EL顯示裝置，為 自發光體，且具有廣視野角、高對比、高速應答等在lCd 沒有的特徵。 在這些顯示裝置中，使用薄膜半導體（TFT)作為開關元 件。TFT，大多使用採用半導體膜的m〇s構造。在TFT中， 具有所謂逆交錯型、頂閘型的種類，在半導體薄膜中也具 有非晶質半導膜、多結晶半導體膜。而這些可以藉由顯示 裝置的用返、性能而適當選取。在小型的面板中，大多使 用多結晶半導體膜。使用多結晶半導體膜的TFT，也比起 7042-9272-PF;Ahddub 6 200836282
使用非晶質半一 優點。因此， 素開關元件， 成於同一基板 路一體型的TFT-LCD。 首先在作為基礎膜而形 形成非晶質半導體膜之 將半導體膜多結晶化的方 多結晶半導體膜的製作方法， 成的氧化矽膜（Si〇2膜）等的上層， 後’例如，藉由以雷射光照射，網 法為習知（例如，特許文獻1)。 在製作這種多結晶半導體膜後，製造TFT的方法也是 習知。具體而言，在圖案化想要形狀的多結晶半導體膜上， 形成由Si〇2等構成的閘極絕緣膜，然後形成閘極電極。其 次，透過閘極絕緣膜，藉由在多結晶半導體膜中導入 P (碭）B (硼）等的不純物而形成源極·汲極區域。再者， 源極汲極區域為含有多結晶半導體膜的不純物的導電性 ί - 區域。並且，接著在源極區域上連接源極電極，而在汲極
、EL 區域上連接汲極電極。此處，被源極•汲極區域夾住且沒 有進行不純物導入的區域，為通道區域。然後，以覆蓋閘 極以及閘極絕緣膜的方式形成層間絕緣膜。再者，在層間 絕緣膜以及閘極絕緣膜打開到達多結晶半導膜的源極•汲 極區域的接觸孔。在層間絕緣膜上形成金屬膜，然後藉由 圖案化以形成源極•汲極電極，使得經由接觸孔連接形成 於結晶矽半導體膜的源極•汲極區域。如上所述，以形成 TFT。然後，以連接於汲極電極的方式形成畫素電極 7042-9272-PF;Ahddub 7 200836282 ^ 70件等，而可形成顯示裝置。 多結晶半導體膜的結晶粒徑與多結晶半導體膜形成的 TFT的特性可看到相關，例如，如果粒徑大則有移動度變 间的傾向。因此，正確地掌握結晶粒徑很重要。習知，為 了 ^、、、口日日粒徑大小，藉由射哥餘刻（secco etching)等的 名虫刻’選擇地去除結晶粒邊界之後，使用掃描型電子顯微 鏡（SEM)等測定粒徑，一邊使用原子間力顯微鏡（Α{?Μ)進行 f 、、"曰曰粒徑的觀察、測定（例如特許文獻2)。此方法為觀察 實際的結晶，能夠正確地評估形成的多結晶半導體膜的結 阳粒徑。此外，評估使用多結晶半導體製造的單體TFT的 電子特性，藉由評估所謂移動度、開啟電流、急竣性的電 寺t 。平估疋否得到想要的多結晶半導體膜的膜質（例如 特許文獻3)。 ' 【特許文獻1】特開2003一1 7505號公報（第i圖） 【特許文獻2】特開2000_31229號公報（第2頁） ϋ 【特許文獻3】特開2001-308336號公報（第i圖） 【發明内容】 然而，如上所述的方法即使得知最多在數〜數十um平 方左右的微米區域之中代表的結晶粒徑、TFT 4寺性，但是 難以掌握製作顯示裝置必要的數公 ^ , 扪数^刀以上的廣大範圍區域 的釔B曰粒徑、電子特性的安定性、偏差。 適用於向非晶質半導體膜公知的雷射 多結晶半導體膜的情況下，採用具有約。 7042~9272-PF;Ahddub 8 200836282 各種大】的結日θ g己列的構造。由於雷射使用於光學系統受 到透鏡像差、微小的研磨損傷、或者雷射光的相互干涉， ，進步甚至在雷射掃描方向之中發振器的微小輸出偏差 等的衫響’被認為具有能量照射密度的分佈是原因之一。 使用如上述的具有各種結晶粒徑的多結晶半導體形成 TFT的清况，每些結晶粒徑的偏差成為發生特性的偏 差的主要因素。這些，由於配置TFT的情況，而在各m
的通道内存在的結晶粒尺寸、個數不相同。藉& 夠左右TFT特性。如此在蚩去向田泉 如此在畫素内、周邊驅動電路中具有如 此特性的偏差的TFT的情況，在各個畫素寫入電壓、電流 :產生偏差。此會成為視覺可看到的色度不均—，而使顯 示特性變得降低。 ^ 因此，不僅為了進行雷射照射條件的決定，而且進行 =學系統調整等的雷射回火裝置的管理，所以有需要能夠 4握習知的微米區媸 > 由& # s , 、 J慨卞L轼之中的結晶粒徑、TFT等特性，同時 進行廣範圍區域的多結晶半㈣膜的膜f評估的手段。 為了解決上述的問題’本發明的目的在於提供一種裝 置，在廣範圍的區域電性評估藉由照射雷射光於絕緣性基 板上成膜的非結晶半導體膜而製作的多結晶半導體膜，而 能夠評估膜質的安定性或偏差。 本發明的評估裝置包括基板；複數個分別包括TFT的 70件’配置於該基板上，且分別包括薄膜電晶體；第！導 線，施加電子訊號於上述各元件；第2導線，用來從上述 各％件取出電子輸出；以及掃描導線，其特徵在於上述各 7042~9272-PF;Ahddub 9 200836282 •個薄膜電晶體藉由分別電性連接於第i導線與第2導線及 掃描導線，而彼此連接各元件，從上述第2導線延伸的端 子塾設於上述基板上。 發明效果 藉由本發明，利用測定來自施加的電子訊號的元件的 電子輸出，可測定基板面内的各元件的特性分佈。例如， 可適用於在廣範圍的區域電性評估藉由照射雷射光在形成 於絕緣性基板1上的非結晶半導體膜而多結晶化的半導體 膜的膜質的安定性或偏差。 【實施方式】 實施形態1. 以下使用圖式說明本實施形態1的評估裝置。第i圖 為顯示本實施形態1的 一 J叶侬屐置的構造圖。第2圖為顯示 本實施形態、1的評估裝置的構造的等效電路圖。再者，第 3圖為顯示構成本實祐彡能 儿+只靶形態1的評估裝置的評估單元的 效電路圖。 首先，使用第1圖進行評估裝置的說明。本實施形離 1的評估裝置包括評㈣元配置區域⑽，形成於絕緣性基 板1上，且置有元件的評估單元；訊號導線解碼器11 〇， =施加於評估單元配置㈣⑽㈣各評估單元的訊號 命、 衡裔109，讀取來自各評估單元的輸出 電流；择描導線解;， 馬為111，施加用以選擇測定電子特性 的評估單元的電壓。 7〇42~9272-PF;Ahddub 10 200836282 …其次’使用第2圖詳細地說明配置有評估單元的評估 早X配置區域108。在評估單元配置區域ι〇8 < =與訊號輸出緩衝器1G9連接的訊號取料線用輸出: 刚、與《導線解碼器11G連接的訊號導線用輸入塾 〇3、以及與掃描導線解碼器⑴連接的掃描導線用輸入端 :1〇2。選擇來自外部任意的掃描導線、訊號導線的電 =與各端子^電性連接的同時，訊號取出導線用輸出端 子墊104連接著用來讀出訊號的電路。 接著’以橫越評估單元配置區域1〇8内的方式 由訊號導線用輸入墊103延伸的第1導線的訊號導線邮 與由訊號取出導線用輸出端子墊1〇4延伸的第2導線 號取出導線106。再者以橫越評估單元配置區域⑽内的 方式’形成由掃描導線用輸入端子墊1〇2延伸的掃插 ⑽。亦即’在掃描導線m、訊號導線⑽以及訊號導線 〇6为別设置著用以從外部輸入輸出訊號用的端子墊。、、’ 因此，掃描導線107是以垂直訊號導線1〇5鱼气 料線⑽的方^形成著。垂直部的附近分別形成切估 早疋1〇1，且各個評估單元101與掃描導線1〇7、訊 1〇5與訊號取出導線1〇6的任一者連接著。亦即，各二 二單元藉由這些導線相互連接著。再者，f 2圖之中，： 、、:D子估單元1 〇 1形成複數行χ複數列的矩陣狀，然而，一 亦即1次元也可以。 ^ 其次，使用第3圖說明評估單元1〇1内的構造。本 施形態1之令是以使㈣膜電⑽12G作為評估元件為特 7042-9272-PF;Ahddub 11 200836282 徵。第3圖之中，薄膜電晶體12〇包括閘極端子i2〇a、源 極端子120b、汲極端子i20c，分別連接於掃描導線1〇7、 讯號導線1 〇 5、訊號取出導線j 〇 6。 因此’來自掃描導線解碼器111輸出的電壓會經由掃 描導線用輸入端子墊丨〇2與掃描導線丨07而施加於評估單 儿1〇1内的閘極端子12〇a。在閘極端子12〇a施加電壓的 薄膜電晶體120成為開啟（0N)的狀態。此時，來自訊號導 線解碼器11 0輸出的電壓經由訊號導線丨〇5施加於源極端 子120b時，視薄膜電晶體12〇的特性而定的電壓，會經由 訊號取出導線106成為輸出於訊號輸出緩衝器1〇9的狀態。 薄膜電晶體120為逆交錯型、頂閘極型等任一者皆 可。以下說明頂閘極型的薄膜電晶體的構造。 實施形態！之中作為評估h1G1使用的薄膜電晶圖體= 的剖面圖。 在絕緣性基板1上積層有SiNM 2與抓膜3的上層 形成有多晶⑦等的多結晶半導體膜〇多結晶半導體膜^ 為形成非結晶半導體膜後，m知的雷射回火法多結晶化 的物質。再者，多結晶半導體膜4包含導入不純物而：電 阻化的源極區域4a與汲極區域4b’以及不導入不純物而 夹置於源極區域4a與汲極區域41)之間的通道區域4c。 以覆蓋多結晶半導體膜4的方式形成閑極絕緣膜5, 再形成以隔著閘極絕緣膜5而與通道區域4c對向的方式开, 成閉極電極6。此閘極電極6電性連接掃描導線⑽。= 極電極6上形成有層間絕緣膜7，且層間絕緣们包括二 7042-9272-PF;Ahddub 12 200836282 接於源極區域4a與汲極區域4b的接觸孔8、9。層間絕緣 膜7上形成有源極電極10與汲極電極U，其分=、由接 觸孔8、9與源極區域4a與沒極區域扑連接。並且，雖然 圖未顯示，但閑極電極6與源極電極i。分別相當於問極： 子12〇a與源極端子12〇b，且與掃描導線ι〇7與訊號導線 105連接。同樣地，汲極電極u相當於汲極端子，且 與訊號取出導線10 6電性連接。 “本實施形態1，構成評估單元1〇1的元件，例如使用 措由照射雷射光於絕緣性基板i上形成的非結晶半導體膜 而夕結晶化的半導體膜而形成的薄膜電晶體，作 元的構成元件。本實施形態1採用通道長_、通 广:的的尺寸的薄膜電晶體12°。但是，薄膜電晶體 120的大小不限於上述的尺寸。 八別=形態1的評估裝置包括配置於絕緣性基板上而 刀別具有薄膜電晶體的複數個評估單元、用來 號於評估單元的第1審綠 m ^ 尾千成 早㈣第1導線、用來從評估單元取出電 的第2導線與掃描導線，且 ^ , 各個’專膜電晶體藉由第1導绩 與第2導線及掃描導線 U導線 再者，由取出電子輸出用的第2==相互連接著。 緣性基板上。 的第2 V線延伸的端子塾設於絕 :此’從複數個評估單元之中選擇任意的評估單元， 可、、巫由端子墊將其電子特性 單元配置區域1〇8内的評估單;所以可測定評估 特別是，將評估…平估早70的電子特性的面内分佈。 早％配置成複數行x複數列的矩陣狀的情 7〇42-9272-PF；Ahddub 13 200836282 况可"平估基板上廣泛的範圍的電子特性的偏差，所以藉 由得到的坪估結果使原來的設計及製造流程最適化，可得 到顯不品質良好的顯示裝置。 藉由如上所述的構造，從連接在想要進行膜質評估的 區域的評估單元的掃描導線以及訊號導線的訊號輸入墊施 加一電壓’再於訊號取出導線流過電流。藉由讀出來自此 §號取出導線的輸出電流值，例如，也可適用於所謂評估 f 多結晶半導體膜的膜質以及其面内分佈的方法。 % 其次，說明使用此實施形態丨之中的評估裝置的評估 方法的具體例。針對連接著在想要進行膜質評估的區域的 4置的《平估單元丨〇丨的訊號導線1 〇 5，施加來自訊號導線 用輸入墊103的vdl(y)的電壓。再者，針對評估單元 的掃描導線107,施加來自掃描導線用輸入端子墊1〇2 Vgi(v) 的電壓’則形成於評估單元1〇1的薄膜電晶體120會成為 開啟（0N)，而流過電流。 '' 、 ^攸連接的訊號取出導線讀出此電流值匕。 f且’藉由往評估單元101的掃描導線1G7施加來自掃描 導線用輸人端子墊1G2 Vg2(V)的㈣，可藉由與電流值h 同樣的方法讀出電流值i2。亦即，針對已經由訊號導線ι〇5 施加電壓的薄膜電晶體12〇，經由掃描導線1〇7施加複數 個電麼值的電麼時，可經由訊號取出導線1〇6針對各別的 電㈣定從評估單元101輸出的電流等的電子訊號。此電 桃值的變化昼成為顯示閑極電屋h⑺之中的 薄膜電晶體120的急遽性的指標Sk。亦即，針對配置於評 7042-9272-PF;Ahddub 200836282 估單元配置區域1 内的各評估單元，求得·· 數1 ^ β
Sk==(i2-i1)/(Vg2-Vgi) 0再針對鄰接的評估單元的Sk的差值⑽或配置的評 估單元的均一性來進行比較以及評估。 藉由使用本實施形態1之中的評估裝置，而進行得到 的Sk、的評估，例如也可適用於所謂評估多結晶半導 體膜的臈質以及其面内分佈的方法。第5(a)圖為本實施形 怨1之評估得到的Sk的分佈曲線。再者，帛5(b)〜⑷圖 以SEM照片來顯示比較此區域的多結晶半導體膜的結晶粒 的觀察結果。並且’第5(a)圖的橫軸為使用顯示在絕緣性 基板1上形成的評估單元的各個位置關係的距離，由卜欠 元方向配置的評估單元得到的評估結㈣而此為簡單化 的例子’評估單元也可以配置成2次元。 本實施形態、1之中，掃描導線1〇7施加的電壓值為 Vg卜+ 2V、Vg2= + 3.5V，根據各別的電壓的電流 單元之中的Sk，描緣第5(a)圖所示的曲線。比較:各= 圖與結晶粒的觀察結果的第5⑻〜⑷圖，可看到如區域 114的Sk大的情況，如第5(d)圖所示，結晶粒徑大，如區 域112的Sk小的情況，則如第5⑻圖所示，結晶粒徑傾 向於小。再者’第5U)圖所示的區域，結晶粒後偏差大的 情況’可看到如區域113, 形態1所示的評估裝置的電性評估結果’然而可得知多結 晶半導體膜的膜質的反映。 " 7042-9272~PF；Ahddub 200836282 在此，針對沒有連接於選擇的評估單元ι〇ι的掃描導 線107的掃描導線用輸入端子塾1〇2，最好施加逆偏壓^ 型m為負’ Ρ型的情況為正）於構成評估單元 膜電曰a體12G。藉此，可減輕來自連接於選擇的評估單元 101的其他評估單元的漏電流的影響，能夠較正確地評估。 再者，藉由構成評估單元101的薄膜電晶體120的特 性，施加於選擇的評估單元1G1的掃描導線1G7的最適電 壓值不同，然而最好為略閥值電壓的電壓值。此時，從評 估單元101輸出的輸出電流可得到1/z A前後的值，所以可 以大致忽略於來自其他評估單元的漏電流的影響。再者， 相對於掃描導線1 〇 7的施加電壓的輸出電流的變化量大， 所以多結晶半導體膜的膜質安定性以及對於偏差的評估的 感度可變高。 其次，使用圖式說明此實施形態丨之中的評估裝置的 製造方法。第6圖、第7圖為顯示本實施形態之製造方法 的剖面示意圖。首先，參照第6(a)圖，使用CVD法在玻璃 基板或石英基板等具有透過性的絕緣性基板丨上形成基礎 膜。基礎膜為透過性絕緣膜的氮化矽膜（SiN膜）2以及氧化 矽膜（Si〇2膜）3。成膜此膜是作為後續成膜的半導體薄膜的 基礎。本實施形態1之中，是在玻璃基板的絕緣性基板1 上成膜40〜60nro的厚度的SiN膜2，且在其上成膜 180〜220nm的厚度的Si〇2膜3。亦即，基礎膜成為siN膜2 與Si 〇2膜3的積層構造。如上所述的基礎膜是用來防止來 自玻璃基板的Na等的可動離子往半導體薄膜擴散的目的 7042-9272-PF;Ahddub 16 200836282 而設置，不限於上述的膜厚。再者，不限於上述的構造。 其次，藉由CVD法在基礎膜上成膜非晶質半導體膜 12。本實施形態之中，使用矽膜（Si膜）作為非晶質半導體 膜12。再者，Si膜為30〜l〇〇nm，較佳者為6〇〜8〇⑽的厚 度。這些基礎膜以及非晶質半導體膜12最好在同一裝置或 者同一反應室内連續地成膜。藉此，可防止存在於大氣气 圍氣中存在的硼等等的污染物質進入各膜的界面，並且由 於可去除特性偏差的主因之一，所以使較正確的多結晶半 導體膜的膜質評估成為可能。
並且，非晶質半導體膜12的成膜後，最好在高溫中進 行回火。此為用來減低以CVD法成膜的非晶質半導體膜 中大量含有的氫而進行。本實施形態之中，在保持氮氣氛 圍氣的低真空狀態下的反應室内，加熱至48〇它左右，且 將已成膜非晶f半導體膜12的基板1保持45分鐘。藉由 如上所述的處理，在結晶化非晶質半導體m 12肖，即使溫 度上昇，也不會引起氫氣的急遽的脫離，能夠抑制非晶質 半導體膜12表面的粗糙》藉由以上的步驟，成為第㈣ 圖所不的構造。 接著’以氫II酸等姓刻去除形成於非晶質半導體膜12 表面的自然氧化膜。其次’-邊針對非晶f半導體膜吹 入氮氣等氣體，-邊如第6⑻圖所示般，從非晶質半導體 膜12上照射雷射光13。雷射光13是 ' 疋通過既定的光學系統 變換成光束形狀後，照射於非晶質半暮 曰貝千导體膜12。本實施形 悲之中’使用Y A G雷射的第2高調漁f恭4 乃渡（發振波長·· 532nm) 7042-9272-PF;Ahddub 17 200836282 作為雷射光13。再者，光點為大約60 # mx 10Omm的線狀光 束形狀。接著，在垂直於線狀光束的長方向，以傳送間距 2 # m在非晶質半導體膜12上掃描。藉此，非晶質半導體 膜12可被多結晶化。並且，當然使用準分子雷射取代YAG一2 〇雷射’也可以利用本實施形態1所示的評估裝置進行多 結晶半導體膜的評估。 接著’藉由旋轉塗佈法塗佈感光性樹脂的光阻，再進 行將塗佈的光阻曝光、顯影的習知的照片製版法。藉此， 了圖案化光阻成為用來構成各評估單元的評估元件的薄膜 電晶體的形狀。之後，蝕刻多結晶半導體膜，再去除光阻 圖案。藉此，如第6(c)圖所示，可將多結晶半導體膜4圖 案化成為想要的形狀。 其次，以覆蓋整體基板表面的方式成膜閘極絕緣膜5。 亦即’在多結晶半導體膜4上成膜閘極絕緣膜5。再者， 閘極絕緣膜5例如可使用SiN膜、抓膜等。本實施形態
之中’閘極絕緣膜5可使用抓膜，藉由CVD法成膜 50〜lOOnm的厚度。爯去，之^Γ B & @ — 冉者，夕結晶丰導體膜4的表面粗糙度
Ra為3m以下、Rmax為3〇m以上並且加工多結晶半導 -、4的圖案端邛的刮面成為逐漸變細的形狀。因此，閘 極絕緣膜5的披覆性高，且可大幅地減低初期故障，所以 可產率高地評估各評估單元的 第6⑷圖所示的構造。 “以上步驟，成為 電二欠二=來形成電性連接於構成評估單元的薄膜 極電極6以及評估單元的掃描導線m的第 7042-9272-PF;Ahddub 18 200836282 ^ 1導電膜。第1導電膜較佳為M〇、Cr、W、A1、Ta或以上 述元素為主成份的合金膜。本實施形態之中，M〇的厚度為 200〜40〇nm，藉由使用Dc磁控的濺鍍法，以形成第1導電 膜。其次，使用習知的照片製版法將形成的第1導電膜圖 案化成想要的形狀，且形成閘極電極6以及掃描導線 1〇7(圖未顯示）。本實施形態1之中，第1導電膜的蝕刻可 精由使用鱗酸糸的钱刻液進行。 其次，以閘極電極6作為罩幕，在多結晶半導體膜4 的源極區域4a與汲極區域4b導入不純物元素。在閘極電 極6的下方，可形成未導入不純物元素通道區域4c。在此， 導入的不純物元素可使用P、B。若導入P可形成η型的 TFT，若導入Β可形成Ρ型的TFT。再者，如果將閘極電極 6的加工分為n型的TFT用閘極電極與p型的TFT用閘極 電極的2次加工的話，可在同一基板上分開製作^型與ρ 型的TFT。因此，也能夠在相同的絕緣性基板上製作用來 任意地選擇各掃描導線丨〇7以及各訊號導線丨〇5的驅動電 路。在此’ P或B不純物元素的導入，可使用離子植入法 進行。藉由以上的步驟，可形成閘極電極6、源極區域4a、 沒極區域4b，成為如第7(a)圖所示的構造。 其次’以覆蓋整個基板表面的方式成膜層間絕緣膜7。 亦即，在閘極電極6以及掃描導線107(圖未顯示）上成膜 層間絕緣膜7。本實施形態之中，藉由CVD法使用厚度 500~ 1 000nm的Si〇2膜，以成膜層間絕緣膜7。接著，在氮 氣氛圍氣中加熱至450。〇左右的回火爐之中保持1小時左 7042-9272-PF;Ahddub 19 200836282 右此疋為了將已導入多結晶半導體膜4的源極區域h與 沒極區域4b的不純物元素更加活性化。藉由以上的步驟， 成為第7(b)圖所示的構造。 其次，使用習知的照片製版法將形成的閘極絕緣膜5 以及層間絕緣膜7圖案化成為想要的形狀。在此，分別形 成到達多結晶半導體膜4的源極區域4a與汲極區域仆的 接觸孔8以及接觸孔9。亦即，接觸孔8、9是去除閘極絕 緣膜5以及層間絕緣膜7而露出多結晶半導體膜4。藉由 以上步驟，可成為第7(c)圖所示的構造。並且，雖然第7(c) 圖未顯示，然而也在形成經由掃描導線丨〇7與閘極電極6 電性連接的掃描導線用輸入端子墊丨〇2的部位，打開接觸 孔。 其次，成膜用來形成源極電極丨0與汲極電極丨丨以及 導線的第2導電膜。第2導電膜較佳為Mo、Cr、w、A1、 Ta或以上述元素為主成份的合金膜。再者，也可以是將這 些各層積層的多層構造。本實施形態i之中，為M〇/A1/M〇 的積層的構造，厚度為A1膜為200〜40〇nm，A1下層以及上 層的Mo膜為50〜15Onm。這些膜可藉由使用DC磁控的濺鍍 法形成。其次，藉由習知的照片製版法將形成的第2導電 膜圖案化成為想要的形狀，以形成源極電極1 〇與汲極電極 11以及訊號導線1 〇 5、訊號取出導線1 〇 6。同時，也可以 形成訊號導線用輸入墊1 〇 3、訊號取出導線用輸出端子塾 104 ° 藉由以上步驟，源極區域4a可形成經由接觸孔8連接 7042-9272-PF;Ahddub 20 200836282 -於多結晶半導體膜4的源極電極1〇以及訊號導線ι〇5(圖 未頦I 再者，源極區域4b可形成經由接觸孔9連接於 夕、、口曰曰半導體膜4的汲極電極i!以及訊號取出導線上。6(圖 未顯示)一。藉此，成為帛7⑷圖所示的構造。再者，雖然 圖”Λ ^而，也可形成掃描導線用輸入端子墊} 〇 2、 ▲號導線用輸人塾1G3、訊號取出導線用輸出端子墊104。 實施形態2. ▲卩下’說明實施形態2的評估裝置。本實施形態2的 評估裝置，其構造也與實施形態j所示的第i圖相同。實 施形悲1的#估單元，是使用多結晶半導體膜製作的薄膜 電曰曰體作為構成兀件。另一方面，實施形態2的特徵在於， 使用薄膜電晶體作為開關元件，而與其電性串聯的電容元 件合併作為評估裝置。再者，本實施形態2的評估裝置， 也是將絕緣性基板上形成的非晶質半導體膜照射雷射光以 多結晶化的半導體膜，適用於薄膜電晶體，所以能夠評估 # 多結晶半導體膜的結晶粒徑、其偏差等。 第8圖為顯示本實施形態2構成評估裝置的評估單元 101的等效電路圖。本實施形態2的特徵在於，使用薄膜 電晶體120與電容元件121 _聯的構造作為評估單元。第 8圖之中’薄臈電晶體120包括閘極端子12()a、源極端子 12〇b’薄膜電晶體12〇與電容元件121之間包括汲極電容 連接部121a’且電容元件121包括訊號取出端子121卜與 實施形態1同樣地，閘極端子120a與源極端子i2〇b分別 連接著掃描導線107與訊號導線1〇5。再者，作為電容元 7042-9272-PF;Ahddub 21 200836282 件121的輸出側的訊號取出端子丨21 b連接於訊號取出導線 106。藉此，各個評估單元ι〇1與實施形態1同樣地，藉由 導線相互連接而配置。配置為1列，亦即1次元配列也可 以’矩陣狀的2次元配置也可以。
第9圖所示者為，顯示將評估單元1 〇1的構成元件的 薄膜電晶體120與電容元件121結合的情況的剖面構造的 例子之一。第9圖之中，薄膜電晶體12〇的構造與第4圖 相同，因此，省略說明。第9圖之中，電容元件121是由 上部電極14與下部電極4d之間夾置著作為介電絕緣膜的 閘極絕緣膜5的構造構成。在此，上部電極丨4是形成在薄 膜電晶體120的閘極絕緣膜5的上方的導電膜，也可以使 用與閘極電極6同一種材料來形成。再者，下部電極4d可 使用多結晶半導體膜4。並且，電容元件121的介電絕緣 膜為使用薄膜電晶體12〇的閘極絕緣膜5，然而也可以使 用適合電容元件121的介電絕緣膜。 在電容元件121的上部形成層間絕緣膜7，且在層間 絕緣膜7上形成接觸孔8、9、15、16。接觸孔8、9、16 不僅形成於層間絕緣膜7之中’也形成於閘極絕緣膜5而 到達多結晶半導體冑4。並且，層間絕緣膜7上形成有游 極電極ίο、没極連接電極17、訊號取出電極18。在此， 源極電極10是經由接觸孔8與源極區域“連接。再者， 汲極連接電極17是經由接觸孔9與汲極區域处連接，同 時經由接觸孔15與上部電極14連接。亦即，汲極區域处 與上部電極14是經由汲極連接電極17成為連接的狀態。 7042-9272-PF;Ahddub 22 200836282 再者’訊號取出電極18經由接觸孔16與電容元件i2i的 下部電極4d連接。 再者’雖然第9圖沒有顯示，然而閘極電極6盥源極 電極ίο相當於各個閘極端子12〇a、源極端子_，且與 掃描導線1 〇 7、訊號導_始，Λ c, 扎现導線105連接。再者，訊號取出電極 1"目當於訊號取出端子121b，且與訊號取出導線⑽連 接。並且’没極連接電極Π相當Μ極電容連接部121a。 如上所述’薄膜電晶體120與電容元件121串聯。 第8圖以及第9圖所示的評估單元ι〇ι的輸出，經由 連接著電容元件121的下部電極4d的訊號取出電極18, 與實施形態」同樣的方式，傳達至訊號取出導線用輸出端 子墊104。因此’實施形態2的評估裝置也可達到與實施
形態1同樣的效果。並且眚A 、一 儿复貫轭形悲2之中，評估單元的 構成元件，除了在薄膜I曰触 π碍胰電日曰體追加電容元件以外，基本上 與實施形態1相同’所以省略評估I置的製造方法的說明。 其次，說明本實施形態2之評估方法。在此，針對使 用實施形態2的評估製置，評估薄膜電晶請所包含的 多結晶梦膜等的多結晶半導體膜4的膜f的方法加以說 明。首先，在連接著欲進行膜f評估的區域的位置的評估 單元描導線107’施加來自輸入端子塾1〇2〜⑺ 的電壓。並且，針對連接於評估單元ι〇ι的訊號導線1〇5, 以測定頻# π的起源從訊號輸入端子掃描施加電壓 vd(v)’形成於評估單& m的薄膜電晶體12()會開啟 (ON) ’並且連接於此的電容元件121會貯存電荷，且改變 7042-9272-PF;Ahddub 23 200836282 瓤 電谷在此掃把電壓時，是指施加複數個不同的電壓值 的電壓。 此時，藉由讀出來自連接於電容元件121的訊號取出 導線106的電容元件121的電容量，可測定評估元件的電 谷π件121的C-V特性。在此，電容量是指在導電膜/介電 體/多結晶半導體膜的M〇s構造構成的電容器施加電壓時 所知到的電容值，且本實施形態2的評估裝置之中，對應 於上部電極14、閘極絕緣膜5以及下部電極4d。 藉由構成評估單元1〇1的電容元件121的特性，往選 擇的坪估單元的矾號導線丨〇 5施加最適的電壓範圍不同， 然而電容元件121最好為包含反轉層的電壓值的範圍。本 實施形態的電壓範圍從-2V至+2V，以〇.^階段掃描電壓。 參照C-V特性圖的第10圖，且藉由設定選擇的評估單元的 訊號導線105施加的電壓範圍之中，包含形成反轉層的電 壓值，針對掃描電壓差，顯示輸出的電容值最大變化的點 之中的接線與掃描電壓軸的交點Vdij(i = 1，2...，p、 卜H'q)成為顯示電容元件ι21的反轉層的形成的指 標。 亦即，首先針對配置成pXq個的2次元的各評估單元， 從最小的施加電壓的最小掃描電壓Vdmin，直到最大的施加 電壓的最大的掃描電壓的最大掃描電壓VcLax的每個掃描電 壓階段Vdstep，施加電壓以作為各掃描電壓。在此，添字的 k為從1到n的整數，n為以下式子算出的數字，且對應於 階段數。 7042-9272~PF；Ahddub 24 200836282 數2 n=(Vdmax-Vdfflin)/Vdstep 本實施形態2使用〇·ΐν作為vdst 姑= ~ vastep，然而不限於此。 在此，針對各掃描電壓以卩得到的電 J电奋里Ck的掃描電壓差 △ Ck，亦即，本實施形態2之中 庄丁珂輙描電壓〇 · 1V的變 化的電容量Ck的掃描電壓是由以下式子算出。 數3 ° △ Ck=(Ck+i - Ck)/(Vdk+i - Vdk) △ Ck=(Ck+i-Ck)/〇· 1 在此，請參照第1 〇圖，可灰馄 ^ 口 J水侍對於掃描電壓差，顯示 電容量Ck最大變化的點，即表示 Α ρ · I衣不電谷1 Ck的掃描電壓差 △ Ck的最大值的點，亦即，c—ν牯 1 V将性最大變化點115，且求 得c-v特性最大變化點115之中 ^ 接線與知描電壓軸的交點
Vdu。藉由鄰接的評估單 u"的差異或比較、評估配置 的X*平估卓元的均一性，可坪姑客{士 ^ ^ 了”平估夕結晶半導體膜的廣範圍的 品域之中的安定性或電性上的偏差。 第11圖顯示本實施形態2之中評估結果及其區域之中 的結晶粒的觀察結果的一例。 第11 (a)圖為本實施形態2 從#估早70得到的Vdij的分佈的曲線，該曲線内以圓 诚圍住的區域U6為隨著距離的變化，仏急遽變化的區 二。亦即’區$ 116表示鄰接的評估單元的vd。的差異大 的區域。另一方面，區 ΤΓ 域11 (顯不的區域為隨著距離的變
Vdi j的變化不大的區域 署沾夕 ^ L ^冉者，區域116、區域117位 、Q b曰半導體膜的結晶粒的觀察結果的SEM照片分別 7〇42^9272-PF；Ahddub 25 200836282 顯示於第1彳^、贫 冰 甘()第11(c)圖。但是，第11圖之中，為了 間:，是由與實施形態1同樣的1次元方向配置的評估單 兀侍到的評估結果，然而當然也可以配置成2次元。 f 六從曲線内的區域116、117與第11〇))、第u(c)圖的 較如第11(b)圖所示，結晶粒徑大的情況，會如區域 U 6所不，可看到從鄰接的評估單元得到Vd"的差異有大 的傾向，且可得知利用此實施形$ 2所示的評估裝置得到 的電性評估的結果’可反映出多結晶半導體膜的膜質。藉 匕例如利用在具有集光成線狀、細縫狀的雷射光】3的方 向知描’ @多結晶化石夕等的半導體膜的情況，藉由配列評 估早凡成為包含其掃描方向與垂直方向，可掌握對於沿著 線或細縫狀的方向的雷射光能量分佈等結晶化的偏差等的 影響，所以也能夠對於最適化有貢獻。 i. 本實施形態2之中，不僅以薄膜電晶體成為評估單 元，而且串聯著電容元件。因此，可使來自薄膜電晶體的 短通道效果的汲極側的電場的影響等的外亂要素變少，而 可高精確度地進行多結晶半導體膜的評估。 【圖式簡單說明】 苐1圖為顯不實施形態的評估裝置的構造圖。 第2圖為顯示實施形態的多結晶半導體薄膜的呼估事 置的等效電路圖。 第3圖為顯不構成實施形態1的評估單元的等饮電路 圖。 7042-9272—PF/Ahddub 26 200836282 ^ 第4圖為本實施形態1之構成評估單元的薄膜電晶體 的剖面圖。 第5(a)圖至第5(d)圖為實施形態1得到的評估結果的 圖式。 第6(a)圖至第6(d)圖為顯示實施形態1之構成評估單 元的薄膜電晶體的製造方法的剖面示意圖。 第7(a)圖至第7(d)圖為顯示實施形態1之構成評估單 元的薄膜電晶體的製造方法的剖面示意圖。 第8圖為顯示實施形態2的評估單元的構造的等效電 路圖。 第9圖為實施形態2之構成評估單元的薄膜電晶體與 電容元件的剖面圖。 第1 0圖為說明實施形態2的評估方法的圖式。 第11(a)圖至第11(c)圖為顯示利用實施形態2得到的 評估結果的圖式。 【主要元件符號說明】 1〜絕緣性基板， 2 ~ § i n膜； 3〜Si 〇2膜； 5〜閘極絕緣膜； 7〜層間絕緣膜； 9〜接觸孔； 11〜汲極電極； 13〜雷射光； 4〜多結晶半導體膜； 6〜閘極電極； 8〜接觸孔； 1G〜源極電極； 〜非晶質半導體膜； 14〜上部電極； 7042-9272-PF;Ahddub 27 200836282 15〜接觸孔； 17〜汲極連接電極； 101〜評估單元； 105〜訊號導線； 1 0 7〜掃描導線； 10 9〜號輪出緩衝器； 111〜掃描導線解碼器·， 115〜C-V特性最大變化點； 120〜薄膜電晶體； 102〜掃描導線用輸入端子墊 16〜接觸孔； 18〜訊號取出電極； 10 3〜訊號導線用輸入墊； 106〜訊號取出導線； 10 8〜評估單元配置區域; 110〜訊號導線解碼器； 112、113、114 〜區域； 116、117〜區域； 12卜電容元件； 104〜訊號取出導線用輸出端子墊。 7042-9272-PF;Ahddub 28

Claims (1)

  1. 200836282 十、申請專利範圍： 1 · 一種評估裝置，包括·· 絕緣性基板； 複數個評估單元，配置於上述絕緣性基板上，且分別 包括薄膜電晶體； 第1導線，用來施加電子訊號於上述各元件； 第2導線，用來從上述各元件取出電子輸出；以及 掃描導線， 其特徵在於： 複數個.平估單元藉由分別電性連接於上述第 線與上述第2導線及上述掃描導線，而分別連接上述複數 個評估單元， 從上述第 上〇 導線延伸的端+墊設於上述絕緣性基板 2.如申咕專利乾圍第j項所述之評估裝置，其中上述 評估單元更包括一電容元件。 3 ·如申請專利範圍第〗 1項所述之評估裝置，其中評估 早70為2次元配置。 4·如申請專利範圍第j項 負所述之評估裝置，其中上述 評估單元包括使用多纱曰车道 ^ 體。 、口日日導體膜製作的上述薄膜電晶 5 ·如申请專利範圍第4項戶二 多結晶半導體膜為多結晶㈣。彳估裝置’其中上述 6.如申請專㈣圍第4項所述之評估裝置’其中上述 7042-9272-PF;Ahddub 29 200836282 多結晶半導體膜是藉由照射雷射t於非結晶半導體膜而多 結晶化而成。 7· —種#估方法，使用申請專利範圍1項所述的評估 裝置， 其特徵在於包括： 經由上述第1導線施加電壓於上述薄膜電晶體的步 驟， 、屋由上述掃描導線施加複數的電壓值的電壓於上述薄 膜電晶體的步驟；以及 針對上述複數個電壓值的電壓的施加，經由上述第2 V線，從上述評估單元測定各個輸出的電子訊號。 8· 一種評估方法，使用申請專利範圍第1項所述的評 估裝置， 其特徵在於包括： 施加電壓於上述掃描導線的步驟； 經由上述第1導線施加複數的電壓值的電壓於上述薄 膜電晶體的步驟；以及 針對上述複數個電壓的施加，經由上述第2導線，從 上述評估單元測定各個輸出的電子訊號。 9·如申請專利範圍第7或8項所述之評估方法，其中 從上述評估單元輸出的電子訊號為電流、電容量任一者。 1 〇· —種評估方法，包括使用申請專利範圍丨項所述 評估裝置， 、〜、 其特徵在於包括： 7042-9272-PF;Ahddub 30 200836282 經由上述第1導線施加電壓於上述薄膜電晶體的步 驟； 經由上述掃描導線施加複數的電壓值的電壓於上述薄 膜電晶體的步驟； 針對上述複數個電壓值的電壓的施加，經由上述第2 導線’從上述評估單元測定各個輸出的電子訊號；以及 算出上述各個輸出的電流值的差異除以上述複數個電 壓值的差異的數值。 11· 一種評估方法，使用申請專利範圍1項所述的評估 裝置， 其特徵在於包括： 經由上述掃描導線施加電壓於上述薄膜電晶體的步 驟； 經由上述第1導線施加複數的電壓值的電壓於上述薄 膜電晶體的步驟；以及 針對上述複數個電壓的施加，經由上述第2導線測定 上述電容元件的上述電容量。 7042-9272-PF;Ahddub 31
TW096144744A 2006-12-14 2007-11-26 Evaluation device and evaluation method using evaluation device TW200836282A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336942A JP2008153274A (ja) 2006-12-14 2006-12-14 評価装置およびその評価装置を用いた評価方法

Publications (1)

Publication Number Publication Date
TW200836282A true TW200836282A (en) 2008-09-01

Family

ID=39567162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144744A TW200836282A (en) 2006-12-14 2007-11-26 Evaluation device and evaluation method using evaluation device

Country Status (5)

Country Link
US (1) US20080290892A1 (zh)
JP (1) JP2008153274A (zh)
KR (1) KR20080055652A (zh)
CN (1) CN101207139A (zh)
TW (1) TW200836282A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6218718B2 (ja) * 2014-10-22 2017-10-25 三菱電機株式会社 半導体評価装置及びその評価方法
CN110824736B (zh) * 2018-08-08 2024-04-16 天马日本株式会社 液晶面板的显示品质下降的评价方法及其装置

Also Published As

Publication number Publication date
JP2008153274A (ja) 2008-07-03
CN101207139A (zh) 2008-06-25
US20080290892A1 (en) 2008-11-27
KR20080055652A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
TW471027B (en) Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
JP5133468B2 (ja) 薄膜トランジスタ基板及びその製造方法
TW274634B (zh)
TW267257B (en) Semiconductor device and method thereof
TWI313056B (en) Semiconductor device and image display apparatus
TW200414818A (en) Organic light emitting display device and method of fabricating the same
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
JP2001036094A (ja) 半導体装置のおよびその作製方法
TWI279634B (en) Array substrate of liquid crystal display and fabrication method thereof
TW200410000A (en) Array substrate for liquid crystal display device and method of fabricating the same
US20190237489A1 (en) Active matrix substrate and method for producing same
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
US20180350680A1 (en) Oled display panel and manufacturing method for same
US20160247840A1 (en) Array substrate and method for manufacturing the same, display device
CN101887868B (zh) 制造阵列基板的方法
US7101740B2 (en) Electronic devices comprising bottom-gate TFTs and their manufacture
US11145766B2 (en) Active-matrix substrate and display device
CN106935570B (zh) 测试电路、测试方法、阵列基板及其制造方法
TW200836282A (en) Evaluation device and evaluation method using evaluation device
JPH08234233A (ja) アレイ
JPH11274078A (ja) 結晶シリコン膜の製造方法
US10833105B2 (en) Display device and method of manufacturing display panel
US9406807B2 (en) Crystallization method of thin film transistor, thin film transistor array panel and manufacturing method for thin film transistor array panel
TW200410415A (en) Method of fabricating thin film transistor array
KR20070072189A (ko) 액정표시소자 및 그 제조방법