CN101204126A - 无源电制品 - Google Patents

无源电制品 Download PDF

Info

Publication number
CN101204126A
CN101204126A CNA2006800225668A CN200680022566A CN101204126A CN 101204126 A CN101204126 A CN 101204126A CN A2006800225668 A CNA2006800225668 A CN A2006800225668A CN 200680022566 A CN200680022566 A CN 200680022566A CN 101204126 A CN101204126 A CN 101204126A
Authority
CN
China
Prior art keywords
substrate
passive electrical
electrical article
layer
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800225668A
Other languages
English (en)
Inventor
乔尔·S·派弗
内尔松·B·欧′布赖恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN101204126A publication Critical patent/CN101204126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种无源电制品，其包括具有主表面的第一导电基板和具有主表面的第二导电基板。所述第二基板的主表面面向所述第一基板的主表面。电阻层位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上。电绝缘层介于所述第一基板和所述第二基板之间，并与所述电阻层接触。所述绝缘层是厚度为约1μm至约20μm的聚合物。所述绝缘层具有基本上恒定的厚度。

Description

无源电制品
背景技术
电子工业的持续性趋势是，使电子电路小型化和相应地增加电子电路的电路元件密度。在常规印刷电路板上，大部分的板表面积被表面安装式无源电气装置如电阻器、电容器和感应器所占据。一种增加电子电路内的电路元件密度的方式是，从电路板的表面除去无源装置，并将该无源装置嵌入或整合到电路板本身中。这具有这样的附加优点：使无源装置更接近有源电路组件，因此降低了电引线的长度和引线电感、提高了电路速度并降低了信号噪声。信号噪声可导致信号完整性和电磁干扰(EMI)的问题。将无源组件嵌入电路板中可以降低板中层的尺寸、厚度和数量，这可以显著地降低电路板的成本。电路板的尺寸和厚度的降低以及表面安装式组件和与其相关的通路和焊接点的去除，可以使重量明显降低，并提供改善的可靠性。最后，随着信号上升时间、频率和电流以及板的密度持续提高，需要在印刷电路板水平上的改善的热耗散。薄的、嵌入的无源层也可以提供改善的热耗散。
发明概述
本发明的一方面提供了一种无源电制品。在一个实施方案中，所述无源电制品包括具有主表面的第一导电基板和具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面。电阻层位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上。电绝缘层介于所述第一基板和所述第二基板之间，并与所述电阻层接触。所述绝缘层包含厚度为约1μm至约20μm的聚合物。所述绝缘层具有基本上恒定的厚度。
本发明的另一方面提供了一种形成无源电制品的方法。在一个实施方案中，该方法包括：提供一种层状结构，其包括：具有主表面的第一导电基板；具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面；位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上的电阻层；以及介于所述第一基板和所述第二基板之间、并与所述电阻层接触的电绝缘层，所述绝缘层包含厚度为约1μm至约20μm的聚合物，其中所述绝缘层具有基本上恒定的厚度。所述第一基板、所述第二基板和所述电阻层中的至少一种被电路化(circuitized)以形成电阻器、电容器和感应器中的至少一种。
本发明的另一方面提供了一种嵌入有电路化层状结构的印刷电路。在一个实施方案中，所述层状结构包括：具有主表面的第一导电基板；具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面；位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上的电阻层；以及介于所述第一基板和所述第二基板之间、并与所述电阻层接触的电绝缘层，所述绝缘层包含厚度为约1μm至约201μm的聚合物，其中所述绝缘层具有基本上恒定的厚度。
附图简述
本发明将参照附图进行进一步说明，其中贯穿几幅附图中的相同结构用相同数字表示，其中层的厚度不一定是按尺寸绘制的，以及其中：
图1A-1C是本发明的无源电制品的剖视图，所述无源电制品可以用作电容器、电阻器、感应器或其组合。
图1D是图1C中的电绝缘层的扩展图。
图2A至2M示出了使用本发明的无源电制品形成电阻器的示例性方法。
图3A至3E示出了嵌入有本发明无源电制品的PCB的示例性实施方案，其中所述无源电制品被图案化以用作电阻器(图3A)、电容器(图3B和3C)和感应器(图3D和3E)。
图4A至4F示出了根据本发明一个实施方案的具有单个电阻层的无源电制品的示例性实施方案，所述制品被图案化以用作无源电元件的各种组合。
图5A至5D示出了根据本发明一个实施方案的具有两个电阻层的无源电制品的示例性实施方案，所述制品被图案化以用作无源电元件的各种组合。
发明详述
在下面的详细说明中参照附图，其形成所述详细说明的一部分，在附图中以图解的方式示出了本发明可以实施的具体实施方案。在这点上，参照所述附图的取向来使用方向术语，例如“顶”、“底”、“前”、“后”、“引导”、“拖尾”等。由于本发明实施方案的组件可以以多个不同的方向来定位，因此方向术语只是用于示例的目的，而没有限制的含义。可以理解，可以利用其它实施方案，并在不背离本发明范围的情况下可以进行结构或者逻辑的变化。因此，下面的详细说明并不是以一种限制的含义进行的，本发明的范围由所附的权利要求书限定。
本发明涉及一种无源电制品，其可以被图案化以用作电容器、电阻器、感应器或其任意组合，并且其可以在例如印刷电路板(PCB)或柔性电路(柔性电路是一类PCB)中被嵌入或整合为电路的组件。另外，无源电制品本身在进行一些改变后可以用作电路。
无源电制品
本发明无源电制品的一个实施方案包括：具有主表面的第一导电基板；具有主表面的第二导电基板，所述第二基板的主表面面向第一基板的主表面；位于第一基板的主表面和第二基板的主表面中的至少一个表面上的电阻层；以及介于第一基板和第二基板之间、并与电阻层接触的电绝缘层。第一基板、第二基板、电阻层和绝缘层被选择性图案化以形成无源元件，包括电容器、电阻器、感应器及其组合。根据本发明用作电容器、电阻器、感应器或其任意组合的无源电制品的潜在应用是各式各样的，并且所需电容、电阻和电感的范围根据预期的应用而变化。
图1A-1C分别示出了本发明无源电制品10a、10b和10c的示例性实施方案，所述无源电制品可用作电容器、电阻器、电感器或其任意组合。参照图1A，无源电制品10a包括第一基板12a、电阻层14a、电绝缘层16a和第二基板18a的层压材料。参照图1B，无源电制品10b的结构与无源电制品10a类似，但是在层压材料中包括另外的电阻层(其可以具有不同的电阻率)，使得电阻层被定位成与两个基板相邻。特别地，无源电制品10b包括第一基板12b、电阻层14b、电绝缘层16b、第二电阻层14b’和第二基板18b。现在参照图1C，无源电制品10c的结构与无源电制品10a类似。特别地，无源电制品10c包括第一基板12c、电阻层14c、电绝缘层16c和第二基板18c。绝缘层16c包括在聚合物22中的多个粒子20，如扩展图1D所示。粒子20可彼此接触或者可彼此不接触，并且可根据所需的最终应用以预定的方式(例如均匀地或无规地)排列。在一个实施方案中，粒子20基本上是球形的，在另一个实施方案中，粒子20具有其它的非球形形状。在一个实施方案中，粒子20具有规则的形状和尺寸，另一个实施方案中，粒子20具有不规则的形状和/或尺寸。
为了清楚和方便地描述，除非另有特别说明，本文中无源电制品10a、10b和10c，第一基板12a、12b和12c，电阻层14a、14b、14b’和14c，绝缘层16a、16b和16c，以及第二基板18a、18b和18c通常被称为：无源电制品10、第一基板12、电阻层14、绝缘层16和第二基板18。
第一基板12和第二基板18是导电性的，以使无源电制品10可被用作电容器、电阻器、电感器或其任意组合。或者，至少第一基板12的主表面24和第二基板18的主表面26是导电性的。电阻层14也是导电性的，但是导电性分别低于相邻的第一基板12或第二基板18的导电性。第一基板12和第二基板18与电阻层14的导电性差异可源于材料的性能和/或尺寸的差异。在一个实施方案中，第二基板18最初并未被包括在包含无源电制品的层压材料中，相反，第二基板包括与所述无源电制品连接的印刷电路层。在图1A-1C中的每一个实施方案中，绝缘层16具有基本上恒定的厚度。在一个实施方案中，第一基板12、第二基板18、电阻层14和绝缘层16中的每一种均具有基本上恒定的厚度。
在图1A-1C中，当无源电制品10被图案化以形成电阻器时，电流在电阻层14平面内流过电阻层14。电流输入和输出接触垫(未示出)形成于第一基板12中，电流在接触垫之间流动。如果在与第二基板18相邻的位置也提供有电阻层14，那么可在制品的第二侧面上类似地形成电阻器。当无源电制品10被图案化以形成电容器时，对置的电容板(未示出)形成于第一基板12和第二基板18中。在一些实施方案中，电阻层14(也是导电性的，但是导电性低于基板12、18)可将电容板延伸超出图案化的基板12、18的边缘。当无源电制品10被图案化以形成电感器时，具有输入和输出接触(未示出)的盘绕结构形成于基板12、18中的一个或两个基板中。
图1A-1C中所示的无源电制品10的各层可抗分离、抗分层或抗内聚衰坏。在一个实施方案中，根据IPC Test Method Manual，IPC-TM-650，试验号2.4.9(1988年10月，the Institute for Interconnectingand Packaging Electronic Circuits出版)测定，以90度的剥离角使层分离或引起无源电制品10的任意一层的内聚衰坏所需的力大于约3磅/英寸(约0.5千牛顿/米(kN/m))，优选大于4磅/英寸(0.7kN/m)，更优选大于6磅/英寸(1kN/m)。需要这种力使包括无源电制品10的层压材料中的任意相邻的层分离，例如使基板12、18与相邻的绝缘层16分离，使基板12、18与相邻的电阻层14分离，或使绝缘层16与相邻的电阻层14分离，或者引起基板12、18、电阻层14或绝缘层16内的内聚衰坏。
在一个实施方案中，制品10的电容密度大于约1nF/in2，优选大于约4nF/in2，更优选大于约10nF/in2。
基板
无源电制品10的基板12、18可包含单层或多层，例如层压材料。基板12、18可以包含：石墨、复合材料例如聚合物母体中的银粒子；金属例如铜或铝；它们的组合；或它们的层压材料。多层基板的例子包括聚酰亚胺上的铜。第一基板12和第二基板18的材料和结构可以是相同的或不同的。
根据本发明，基板12、18中的至少一种基板是自支撑基板。如本文所使用的，术语“自支撑基板”是指具有足够的结构完整性从而能够在没有支撑载体的情况下被涂覆和处理的基板。基板12、18优选是柔性的，但是也可以使用刚性基板。在一个实施方案中，基板12、18的厚度为约5至80μm，更优选约10至40μm。当要求能够散布高的热负荷或处理高强度电流时，厚度更高的基板是优选的，例如厚度为至少约70μm。
通常，与电阻层14接触的第一基板12的主表面24是导电性的，与电绝缘层16(在图1A)或电阻层14(在图1B)接触的第二基板18的主表面26也是导电性的。可以使用表面处理(通过例如氧化或者与偶联剂例如使用官能团封端的硅烷反应将材料添加这些主表面24、26中)以促进相邻层之间的粘附。在基板12的主表面24和基板18的主表面26上的所得材料本身可不必是导电性的。特别地，如果主表面与绝缘层16(不是电阻层14)接触，主表面上的材料不必是导电性的，因为只要基板本身是导电性的，就可以形成电容器。
在一个实施方案中，第一基板12的主表面24和第二基板18的主表面26的平均表面粗糙度均为约10nm至约300nm，优选10nm至100nm，更优选10nm至50nm。如果电绝缘层16的厚度为1μm或更低，平均表面粗糙度优选为10nm至50nm。平均表面粗糙度RMS是通过如此测得的：将平均值[(z1)2+(z2)2+(z3)2+…(zn)2]/n取平方根，其中z是高于或低于基板表面均值的距离，n是测量点的数目，并且至少为1000。测量面积为至少0.2mm2。优选的是，zn不大于电绝缘层或电阻层厚度的一半。
当基板是金属时，金属的退火温度优选等于或低于电绝缘层16的固化温度，或者金属在电绝缘层14被涂覆前被退火。
优选的基板是铜。示例性的铜包括铜箔，其来自Carl Schlenk，AG，Nurnberg，Germany，或者来自Olin Corporation’s Somers ThinStrip/Brass Group，Waterbury，Connecticut。
电阻层
无源电制品10的电阻层14包含高欧姆材料的薄膜。示例性高欧姆材料包括但不限于镍-铬(NiCr)、镍-铬-铝-硅(NiCrAlSi)、镍-磷(NiP)或掺杂的导体，例如掺杂的铂。在一个实施方案中，电阻层14由具有高磁导率的材料例如铁氧体材料、镍-铁合金例如坡莫合金、硅钢或钴合金形成。当无源制品被图案化以形成电感器时，为了提供更大的电感，相对磁导率大于10的材料是优选的，相对磁导率大于100的材料是更优选的。在一个实施方案中，电阻层14的厚度小于约2μm。在一个实施方案中，电阻层14的电阻率大于约25Ω/Sq，优选大于约250Ω/Sq，更优选大于约500Ω/Sq。
在一个实施方案中，电阻层14通过下述方法提供在基板12、18中的一个或两个基板上：溅射法、物理气相沉积法、化学气相沉积法、电镀法或本领域已知的任何其它适用于电阻层14与基板12、18的特定材料的合适方法。铜基板上合适的电阻层包括：整合有薄膜电阻器的铜基板，商品名为TCR和TCR+，来自Gould Electronics Inc.，Chandler，Arizona；INSITE Embedded Resistors，来自Rohm & HaasElectronic Materials，Marlborough，Massachusetts；和OHMEGA-PLYResistor-Conductor Material，来自Ohmega Technologies，Inc.，CulverCity，California。
与绝缘层16对接的电阻层14的表面30的表面粗糙特性类似于上述第一基板12的主表面24和第二基板18的主表面26的表面粗糙特性。特别地，在一个实施方案中，表面30的平均表面粗糙度为约10nm至约300nm，优选10nm至100nm，更优选10nm至50nm。如果电绝缘层16的厚度为1μm或更低，平均表面粗糙度优选为10nm至50nm。平均表面粗糙度RMS是如上所述测定的。
电绝缘层
无源电制品10的电绝缘层16本身可包含一层或多层，且包含聚合物。优选地，电绝缘层16包含聚合物和多个粒子，并且是由树脂和粒子的共混物制得的。
对于基板材料12、18和电阻层14的表面粗糙度，选择电绝缘层16以提供这样的无源电制品，该无源电制品需要上述的力以将相邻的层(即基板或电阻层)与绝缘层16分离。
适用于电绝缘层16的树脂包括环氧树脂、聚酰亚胺、聚偏二氟乙烯、氰乙基支链淀粉、苯并环丁烯、聚降冰片烯、聚四氟乙烯、丙烯酸酯、聚苯醚(PPO)、氰酸酯、双马来酰亚胺三嗪(BT)、烯丙基化聚苯醚(APPE)及其共混物。U.S.专利公开号2004/0222412中所述的有机聚合物是适用于绝缘层16的材料的进一步的例子，所述专利是与本申请共同转让的，其全文以引用的方式并入本文。
市售的环氧树脂包括以商品名为EPON 1001F和EPON 1050来自Resolution Performance Products，Houston，Texas的那些。优选地，树脂可以承受在通常的焊料回流操作中遇到的温度，例如约180至约290℃。这些树脂可以被干燥或固化以形成电绝缘层或导电层。
示例性的共混物包括环氧树脂的共混物，优选双酚A二缩水甘油醚和酚醛清漆树脂的共混物，例如占树脂的总重量90至70重量％的EPON 1001F和10至30重量％的EPON 1050的共混物。
当存在粒子时，粒子是介电(或绝缘)粒子或导电粒子或它们的混合物。粒子分布可以是无规的或有序的。通常，绝缘层中的粒子包含介介电或绝缘粒子。但是，只要树脂和粒子共混物的总效果是绝缘的，那么粒子的混合物是合适的。
示例性的介电或绝缘粒子包括钛酸钡、钛酸锶钡、二氧化钛、钛酸锆铅及其混合物。市售的钛酸钡可来自Nippon Chemical IndustrialCo.，Tokyo，Japan，商品名为AKBT。
粒子可以是任何形状的，并且可以被规则地或不规则地成形。示例性的形状包括球、板状、管状、针状、扁圆状、椭圆体状、锥体状、棱柱状、薄片状、棒状、盘状、纤维状、碎片状、须状及其混合。
粒度，即粒子的最小尺寸，通常为约0.05至约10μm，优选为0.05至5μm，更优选为0.05至2μm。优选地，粒子的尺寸允许至少两个到三个粒子在电绝缘层厚度内被垂直堆叠。粒度稍大于电绝缘层厚度的相对大的粒子不期望地使单个粒子桥接在绝缘层任意一侧上的层之间的间隙。在层叠过程中，这些相对大的粒子在粒子-基板界面处或粒子-电阻层界面处产生压缩力，导致表面变形和“擦拭”作用，这可除去表面氧化层。
聚合物中粒子载荷通常占电绝缘层总体积的20～70体积％，优选30～60体积％，更优选40～50体积％。
在一个实施方案中，电绝缘层16(包括一个或多个层)的厚度为约1～约20μm。在另一个实施方案中，电绝缘层16的厚度为约8至约16μm。
在一个实施方案中，绝缘层16的介电常数大于约4，优选大于约11，更优选大于约15。
在一个实施方案中，绝缘层16的热导率大于约0.2W/m-K，优选大于约0.35W/m-K，更优选大于约0.5W/m-K。
制造无源电制品的方法
一种制造本发明无源电制品10的方法包括：提供具有主表面24的第一基板12，所述主表面24基本上不含碎屑或化学吸附的或吸附的材料；以及提供位于第一基板12的至少主表面24上的电阻层14。可以通过溅射法、物理或化学气相沉积法、电镀法或本领域已知的任何其它合适的方法将电阻层14提供到主表面24上。提供包含树脂的共混物，并将其涂覆到电阻层14的表面30上，将第二基板18的主表面26层压到该共合物上。然后固化或干燥该共混物。或者，可以将共混物涂覆到第二基板18的主表面26上，将第二基板18的涂覆有共混物的表面26层叠到第一基板12上的电阻层14的表面30上。或者，可以将共混物涂覆到电阻层14的表面30和第二基板18的主表面26上，将涂覆有共混物的表面30、26层叠在一起。已知上述制造无源电制品10的方法产生图1C所示的实施方案。在其它实施方案中，也可以将电阻层14提供到第二基板18的主表面26上，和/或可以使用不同的材料以形成绝缘层16，以便形成图1A或1B的无源电制品。
为了使与电阻层14和电绝缘层16的粘附力最大化，基板12、18优选基本上不含碎屑或化学吸附的或吸附的材料。例如，这可以通过降低基板表面24、26上的残余有机物的量，并从基板表面24、26上除去碎屑而获得。示例性方法包括下述的表面处理法。
另外，参照铜箔作为第一基板12和第二基板18、掺杂的铂作为电阻层14以及由环氧树脂和钛酸钡粒子形成的电绝缘层16，详细地描述本发明的步骤。
铜箔被提供用于第一基板12和第二基板18。第一基板12的铜箔预先涂覆有掺杂的铂电阻器层14(来自Rohm & Haas ElectronicMaterials，Marlborough，Massachusetts的INSITE Resistor Material)。铜箔基板12、18和掺杂的铂电阻层14(在它们暴露的表面上可以存在材料，例如有机抗蚀剂(如苯并三唑衍生物)和/或来自辊压过程的残余油)经受例如表面处理，以确保电绝缘层16和第一铜箔基板12上的掺杂的铂电阻层14的表面30之间良好的粘附，也确保绝缘层16和第二铜箔基板18的表面26之间良好的粘附。例如可以通过使用氩气-氧气等离子体或使用空气电晕处理铜箔基板和/或掺杂的铂电阻器层，可以有效地进行除去，或者可以使用本领域所熟知的湿式化学处理法。可以使用例如超声/真空网(vacuum web)清洁装置(购自Web SystemsInc.，Boulder，CO，商品名为ULTRACLEANER)除去粘附到铜箔基板和掺杂的铂电阻层的暴露表面上的粒子。为了避免可能的涂覆问题和涂覆缺陷(这可能导致不均匀的涂层或短路的制品，例如短路的电容器)，优选地，铜箔和电阻层在该表面处理步骤中没有被刮擦、弄凹或弯曲。
用于绝缘层16的共混物可以通过提供树脂例如环氧树脂、任选的多个介电或绝缘粒子例如钛酸钡和任选的催化剂而制备。在使用前，可以从粒子表面上除去粒子上吸附的水或残余的材料，如碳酸盐(源自制造过程)。除去处理可通过如下完成：将粒子在空气中、在特定的温度下加热某一段时间，例如在350℃下加热15小时。加热后，粒子可在用于共混物前储存于干燥器中。
钛酸钡粒子和环氧树脂的共混物可按如下步骤制备。首先将钛酸钡粒子与包含分散剂的酮溶剂混合。常规的混合设备可以为浆式搅拌器。组分的重量比通常为85％的钛酸钡、13.5％的溶剂和1.5％的分散剂。为了获得分散体并打破团块，可以使用均质器(例如APV，LakeMills销售的Gaulin均质器)碾磨混合物。过滤浓缩的分散体以除去未分散的粒子。通常，一系列步骤中最后的过滤器为10微米的绝对过滤器。这种过滤的、浓缩的分散体可随后与环氧聚合物溶液和其它添加剂混合，以产生适于涂覆的分散体共混物。优选地，就在涂覆步骤之前再一次过滤最终涂覆用分散体。
共混物可以包含添加剂，例如分散剂(优选非离子分散剂)和溶剂。分散剂的例子包括(例如)购自Avecia Pigments & Additives，Manchester，UK，商品名为SOLSPERSE 24000的聚酯和聚胺的共聚物。溶剂的例子包括(例如)购自Aldrich Chemical，Milwaukee，WI的甲乙酮和甲基异丁基酮。在优选体系中，不需要其它添加剂；但是可以使用另外的组分，例如改变粘度或产生平坦涂层的试剂。
催化剂或固化剂可以添加到混合物中。如果使用催化剂或固化剂，可以在涂覆步骤之前添加催化剂或固化剂。优选地，就在涂覆步骤之前添加催化剂或固化剂。
示例性的催化剂包括胺和咪唑。如果具有碱性(即pH大于7)表面的粒子不存在，那么示例性催化剂可包含产生酸性(即pH小于7)物种的那些，例如锍盐。市售催化剂是购自Aldrich ChemicalMilwaukee，WI的2，4，6-三(二甲氨基甲基)苯酚。通常，催化剂的用量占树脂重量的约0.5～约8重量％，优选0.5～1.5重量％。当使用2，4，6-三(二甲氨基甲基)苯酚时，其优选占树脂重量的0.5～1重量％。
示例性固化剂包括聚胺、聚酰胺、多酚及其衍生物。市售固化剂购自E.I.DuPont de Nemours Company，Wilmington，DE的1，3-苯二胺。通常，固化剂的用量占树脂重量的约10～约100重量％，优选10～50重量％。
通过任何合适的方法例如凹版涂布机，用共混物对清洁的掺杂的铂电阻层14的表面30和清洁的铜箔基板18的表面26进行涂覆。优选地，涂覆在洁净室中进行以使污染最小化。涂层的干厚度取决于共混物中的固体百分比、凹印辊和涂覆用基板的相对速度以及使用的凹印辊的单元体积。通常，为了使干厚度为约0.5至约10μm，固体百分比为20至60重量％。涂层在涂布机的烘箱中、通常在低于约100℃的温度下被干燥至没有粘性的状态，优选地，涂层在初始温度为约30℃、结束温度为约100℃的阶段中被干燥，然后绕到辊上。可以使用更高的最终干燥温度，例如高达约200℃，但并不是必须的。通常，在干燥步骤中发生非常少的交联，其目的主要是为了尽可能多的除去溶剂。当涂层存储在辊上时，剩余溶剂可导致粘连(即不需要的层间粘附)，并导致层压材料的弱粘附。
克服缺陷的涂覆技术包括涂料混合物的管线内(in-line)过滤和排气(除去气泡)。在一个实施方案中，在将涂覆有电绝缘层的两块基板层叠之前，如果使用需要固化的树脂，电绝缘层中的至少一个被部分固化，优选在空气中被部分固化。特别地，基板的粘附可通过在层叠前对涂层进行热处理而改善。特别地，在更高的温度下，热处理的时间优选很短，例如少于约10分钟。
涂覆有电绝缘层的表面26、30的层叠通过下述步骤进行：在到达层压机前，使其上具有绝缘涂层的基板12、18中的一个或两个基板通过例如低于层叠温度约5至25℃的烘箱。优选地，电绝缘层在层叠过程中不应该接触任何东西，并且层叠应该在洁净室中进行。为了制造本发明的无源电制品，使用层压机并将两个轧辊加热至约150至约200℃、优选约150℃的温度，将涂覆的基板在电绝缘层对着电绝缘层的情况下进行层叠。对层压机的辊提供合适的气压，优选为5至40psi(34至280KPa)，优选为15psi(100KPa)。辊速可设定为任何合适的值，优选为12至72英寸/分钟(0.5至3.0厘米/秒)，更优选为15至36英寸/分钟(0.64至1.5厘米/秒)。这个方法也可以以分批的方式进行。
层叠材料可以被切削为所需长度的薄片或卷绕到合适的芯上。一旦层叠完成，就不再需要优选的洁净室设施。
当树脂需要固化时，那么就固化层叠材料。示例性的固化温度包括温度约140～约200℃，优选160～190℃，示例性的固化时间包括时间约60～约180分钟，优选60～100分钟。
如果金属在涂覆时足够软或者在层叠和/或固化过程中变软，那么电绝缘层16与掺杂的铂电阻层14的表面30和铜箔18的表面26的粘附可得到改善；即，箔片和/或电阻层在涂覆前被退火或者在随后的加工过程中被退火。退火可通过在涂覆步骤前进行加热而完成，或者如果金属的退火温度等于或小于树脂的固化温度，退火可以作为固化或干燥步骤的结果。优选使用退火温度小于发生固化或干燥和层叠时的温度的金属基板。退火条件随着使用的金属基板的变化而变化。优选地，对于铜，在该方法的任一阶段中，使用10g负载，金属基板获得的维氏硬度小于约75kg/mm2。铜获得这种硬度的优选温度范围为约100至约180℃，更优选120至160℃。
尽管本发明的无源电制品在被制作时可具有功能，但是为了限制横向导电性，无源电制品可优选如下所述被图案化，例如以形成分散的岛状物或除去的区域。如下所示，图案化的无源电制品可用作电路制品本身或电路制品的组件。
图案化处理
电阻器元件、电容器元件和电感器元件可通过图案化第一基板12、第二基板18或电阻层14而制得。其它部件例如电路迹线(包括连接电阻器、电容器或感应元件的那些)、通孔接触垫和通孔间隙(其中不需要电连接)也可以通过图案化第一基板12、第二基板18、电阻层14或绝缘层16而制得。应该注意，术语“通孔”的用途是用作一般术语，以包括所有垂直互连的几何形状，例如通孔、掩埋孔和盲通路。
可以使用本领域已知的任何合适的图案化技术。例如，无源电制品的图案化可通过光刻法和/或通过本领域熟知的激光烧蚀法来进行。
基板12、18的光刻法可通过下述步骤进行：向无源电制品中施加光刻胶，然后曝光并显影以在无源电制品上形成隐蔽和暴露的基板区域的图案。如果无源电制品然后暴露于已知可化学侵蚀或蚀刻基板的溶液中，就可以除去基板的被选择的区域。然后使用剥除剂例如氢氧化钾以除去光刻胶的剩余区域。这种方法允许除去电路结构中不需要的基板的区域。
在基板12和电阻层14都被除去的区域中，如果需要，电阻层14可以在基板12之后立即被蚀刻。对于一些电阻材料，基板层12和电阻层14可能使用相同的蚀刻剂。
可以进行相同或类似的光刻法以图案化电阻层14。电阻层14的光刻可以通过将光刻胶施加到已经具有一部分曝光(例如通过基板12的曝光)的电阻层14的无源电制品上而进行。这种方法允许除去电路结构中不需要的电阻层的区域。优选地，基板12、18和电阻层14被选择性蚀刻。即，用于蚀刻基板12、18的溶液不会蚀刻电阻层14，用于蚀刻电阻层14的溶液不会蚀刻基板12、18。
激光烧蚀法可以通过如下进行：使用激光从无源电制品的任意一层或所有层上选择性热除去材料。光刻法和激光烧蚀法可以联合使用。
电绝缘层16的厚度可限制本发明的无源电制品可如何被图案化，因为绝缘层16本身可能不会机械性支撑基板12、18。电极可被图案化到基板12、18中，使得基板12、18中至少一个基板一直支撑无源电制品。无源电制品的第一基板12可以被图案化，而第二基板18可以保持持续(或未图案化的)，使得无源电制品具有“结构完整性”，即，制品能够在没有支撑载体的情况下被处理并保持为自立的。通常，只要无源电制品具有结构完整性，无源电制品是双图案化的，即，在不使用支撑物的情况下在两侧上被图案化。
图2A-2M示出了由图1A或1C所示的无源电制品10形成电阻器的示例性光刻法的步骤。(图2A)提供了一种无源电制品10，其包括第一导电基板12、电阻层14、电绝缘层16和第二导电基板18的层压材料，将光刻胶40施加到导电基板12、18上(图2B)。将光刻胶40的选择部分例如通过暴露于紫外线而曝光(图2C)，并将光刻胶40显影以除去光刻胶的未曝光部分(图2D)。使用第一蚀刻液蚀刻导电层12、18的显露部分(图2E)，使用第二蚀刻液蚀刻电阻层14的显露部分(图2F)。但是应该注意，对于一些电阻材料，导体和电阻材料可以使用相同的蚀刻剂。将光刻胶40从制品上剥除(图2G)，并将新的光刻胶层44施加到目前的显露表面上(图2H)。选择性曝光新的光刻胶层44(图2I)，并将光刻胶44显影以除去光刻胶的未曝光部分46(图2J)。蚀刻导电基板12、18的显露部分(在实施例中，仅仅基板12的部分是显露的)以限定两个分离的电极48、50(图2K)，并再一次剥除光刻胶(图2L)。电阻器52此处限定于导电基板12中的电极48、50之间。最后，具有电阻器52的图案化制品被层叠到印刷电路54(例如印刷电路板)中(图2M)。制品10的导电基板12、18与印刷电路板54的导电层56、58通过介电材料60而绝缘。电极48、50可通过导电通路(未示出)与导电层56、58选择性连接，这是本领域已知的。
应该注意图2E和2F(其中导电基板层12、18和电阻层14分别被蚀刻)可以在另一个实施方案中与图2K(其中导电基板层12和18被蚀刻)交换。也可以在该方法中合适的位置处进行另外的步骤(例如清洁以促进抗蚀剂粘附性、烘烤以除去水分、提供铜表面处理以改善与电介质相邻的外部导体表面等)。使用类似的技术可形成各种类型的无源电气装置，包括电容器、电阻器、电感器及其组合。另外，如果电阻器需要精确的容差，可以使用诸如激光微调法之类的方法。
电路制品
本发明的无源电制品本身可在进行一些改进的情况下用作电路制品。在一个例子中，无源电制品10可以被图案化。在这个例子中，电路制品可通过下述步骤制备：提供本发明的无源电制品10，并如上所述图案化该无源电制品10，以提供电连接的接触。无源电制品10的基板12、18中的一个或两个基板被图案化，以允许到达第一基板12和第二基板18的各个表面，并提供通孔接触。
在另一个实施方案中，电路制品可通过包括如下步骤的方法制备：提供本发明的无源电制品10，提供至少一个电接触以及使该接触与无源电制品10的至少一个基板12、18连接。
例如，本发明的无源电制品可进一步包括一个或多个附加层，以制备印刷电路板或柔性电路。附加层可以是刚性的或柔性的。示例性刚性层包括购自Polyclad，Franklin，NH、商品名为PCL-FR-226的玻璃纤维/环氧树脂复合材料、陶瓷、金属或其组合。示例性柔性层包括诸如聚酰亚胺或聚酯之类的聚合物膜、金属箔或其组合。聚酰亚胺可购自E.I.DuPont de Nemours Company，Wilmington，DE，商品名为KAPTON，聚酯可购自3M Company，St.Paul，Minnesota，商品名为SCOTCHPAR。这些附加层也可以包含位于层上或嵌入层中的导电迹线。术语“导电迹线”指被设计用于传输电流的导电材料的条带或图案。合适的导电迹线材料的例子包括铜、铝、锡焊料、银膏、金及其组合。
在这个实施方案中，优选的制备电路制品的方法包括如下步骤：提供本发明的无源电制品；将所述无源电制品的基板12、18中的至少一个基板图案化；提供附加层，并使所述层连接到无源电制品10上；以及将至少一个电接触提供到无源电制品的基板12、18中的至少一个基板上。优选地，提供第二附加层并使其连接到无源电制品上。
印刷接线板和柔性电路
本发明的无源电制品可在印刷电路板或柔性电路中用作组件，起到电容器、电阻器、电感器或其任意组合的作用。无源电制品可以被嵌入或整合到印刷电路板或柔性电路中。
PCB通常包含两层材料，例如环氧树脂和玻璃纤维的层压材料(可具有一层或两层铜表面)，其中夹有粘合剂或预浸料层(预浸料的层可以具有多于一个层预浸料“层”)。柔性电路通常包含柔性层，例如涂覆铜的聚酰亚胺层和聚酰亚胺上的粘合剂层。本发明的无源电制品在任何合适的PCB或柔性电路中的位置和将本发明的无源电制品嵌入或整合到任何合适的PCB或柔性电路中的方法是是本领域所熟知的。特别地是，对于PCB或柔性电路，必须注意使PCB或柔性电路层/组件对齐。
如上所述，电绝缘层16的厚度可决定制品10是如何被图案化的。当无源电制品10被包括到PCB或柔性电路中时，PCB或柔性电路层可给予无源电制品进一步的支持，允许使用另外的独特的图案化技术。
例如，可以使用双图案化和层叠法。双图案化和层叠法包括如下步骤，所述步骤可发生在上述基板12、18中的一个基板被光刻图案化之后。在该方法中，图案化的基板被层叠到支撑材料例如电路板层(例如FR4)上，图案化侧面向支撑材料。由于电绝缘层16和图案化的基板不能充分被支撑材料支撑，其它基板可以通过基本上类似的技术被图案化。然后在第二基板的暴露面上进行第二次层叠以完成该方法。
图3A-5D示出了图1A-1C中的无源电制品被图案化以形成电容器、电阻器、电感器及其各种组合的例子。
图3A至3C分别示出了嵌入有图案化的图1A或1C的无源电制品(其中提供单个电阻层14)的PCB 100a、100b和100c的例子。PCB100a、100b和100c均包括两个材料(例如环氧树脂/玻璃纤维)层102、绝缘粘合剂或预浸料的夹层104和本发明的无源电制品10，该制品在图3A中用作电阻器，在图3B中用作电容器，在图3C中用作电感器。图3A-3D的实施方案仅仅是示意性的，并不希望是限制性的。例如，在其它实施方案中可以省略层102中的一层或两层。
图3A示出了PCB 100a，其包含用作电阻器的本发明无源电制品10。在图3A中，信号或电流通过通孔110和110’穿过PCB 100a传送，所述通孔110和110’是通过(例如)使用铜电镀以分别形成表面铜结构112、112’而制成导电性的。表面铜结构112、112’在PCB 100a的上表面114或下表面116上的导电迹线(未示出)之间传送信号。第一基板12、第二基板18和电阻层14被图案化以形成覆盖部分电阻层14的垫118、118’。(第二基板18已经在无源制品10的示出区域中被完全除去)。垫118、118’通过电阻层14的部分14’连接。表面铜结构112、112’分别用于与垫118、118’接触，使得基于两个垫118、118’之间的电阻层14的部分14’的几何形状(长度和宽度)，可在垫118、118’之间测得受控的电阻。在其它实施方案中，可以利用不同的结构和方法来制备与垫118、118’的电连接，包括(例如)盲导电通路法。在其它实施方案中，垫118、118’与PCB内部的迹线电连接。在其它实施方案中，层102、104包含柔性材料，使得完成的电路制品是柔性的。
图3B示出了PCB 100b，其包含用作电容器本发明无源电制品10。在图3B中，信号或电流通过通路120、120’穿过PCB 100b传送，所述通路120、120’是通过(例如)使用导电材料122填充通路120、120’或例如使用铜电镀而制成导电性的。导电通路120、120’在PCB 100b的上表面114或下表面116上的导电迹线(未示出)之间传送信号。第一基板12、第二基板18和电阻层14被图案化以在绝缘层16的每一侧都形成电容板。在其它实施方案中，可以利用不同的结构和方法来制备与垫导电基板12、18的电连接。在其它实施方案中，导电基板12、18与PCB内部的迹线电连接。在其它实施方案中，层102、104包含柔性材料，使得完成的电路制品是柔性的。
图3C示出了本发明无源电制品10的另一个实施方案，其用作电容器。在图3C中，信号或电流通过通孔110和110’穿过PCB 100c传送，所述通孔110和110’是通过(例如)使用铜电镀分别形成表面铜结构112和112’而制成导电性的。表面铜结构112、112’在PCB 100c的上表面114或下表面116上的导电迹线(未示出)之间传送信号。第一基板12、第二基板18和电阻层14被图案化以在绝缘层16的两侧形成电容板123a和123b。在其它实施方案中，可以利用不同的结构和方法制备与垫导电基板12、18的电连接。在其它实施方案中，导电基板12、18电连接PCB内部的迹线。在其它实施方案中，层102、104包含柔性材料，使得完成的电路制品是柔性的。
图3D和3E示出了PCB 100c，其包含用作电感器的本发明无源电制品10。在图3D中，信号或电流通过通路120和120’穿过PCB 100d传送，所述通路120和120’是通过(例如)使用导电材料122填充通路120、120’或例如使用铜电镀而制成导电性的。导电通路120、120’在PCB 100d的上表面114或下表面116上的导电迹线(未示出)之间传送信号。第一基板12、第二基板18和电阻层14被图案化以在绝缘层16具有接触垫124和124’的一侧形成盘绕感应元件。(第二基板18已经在无源制品10示出的区域中被完全除去)。在一个实施方案中，电阻层14是高磁导率的材料，例如铁氧体材料，并且其被图案化以至少部分延伸至导电基板12的图案化线圈之间，使得高磁导率的材料位于感应线圈的磁芯中，因此赋予电感器更高的电感。在另一个实施方案中，电阻层14的宽度与导电基板12的宽度相同。导电通路120、120’分别用于与垫124和124’电接触。在其它实施方案中，可利用不同的结构和方法来制备与垫124和124’的电连接。在其它实施方案中，垫124、124’与PCB内部的迹线电连接。在其它实施方案中，层102、104包含柔性材料，使得完成的电路制品是柔性的。
图4A至4F是图1A或1C的无源电制品(其中提供单个电阻层14)是如何被图案化以提供各种电气元件、特别是各种组合的无源电路元件的示意性例子。为了清楚起见，与上述图3A-3C一样，图案化的制品未示出嵌入PCB或柔性电路中。但是，应该理解图4A-4F的图案化的制品是希望用于这种用途的。
图4A示出了一种与电容器串联的电阻器。参照上述图3A所述，电阻元件形成于导电垫130和132之间。参照上述图3B所述，电容元件形成于导电垫132和134之间。
图4B示出了另一个与电容器串联的电阻器的实施方案。电阻元件和电容元件均形成于导电垫136和138之间。由于导电垫136、138彼此补偿，所以电阻层14(该层也是导电性的，但是导电性比基板12、18差)既起到电阻元件的作用，又起到导电垫136的电容板的延伸件作用。
图4C示出了另一种电阻-电容结构。电阻元件形成于导电垫140和142之间。电阻材料层14形成电容器的顶电极，电容器的底电极是导电垫144。
图4D示出了一种与电阻器串联的电感器。感应元件形成于导电垫146和148之间，电阻元件形成于导电垫148和150之间。
图4E示出了一种与电容器串联的电感器。感应元件形成于导电垫152和15之间，电容元件形成于导电垫154和156之间。
图4F示出了一种与电阻器和电容器串联的电感器。感应元件形成于导电垫158和160之间，电阻元件形成于导电垫160和162之间，以及电容元件形成于导电垫162和166之间。如果需要，电阻元件、电容元件和感应元件也可以相互并联连接。
图5A至5D是图1B的无源电制品(其中基板12、18上均提供有电阻层14)是如何被图案化以提供各种电气元件、特别是各种组合无源电路元件的示意性例子。为了清楚起见，与上述图3A-3C一样，图案化的制品未示出嵌入PCB或柔性电路中。然而，应该理解图5A-5D的图案化制品是希望用于这种用途的。
图5A示出了一种在绝缘层16的两侧均具有电阻器的制品。分离的电阻元件形成于导电垫168、170之间和导电垫172、174之间。以这种方式，多个无源元件可位于印刷电路的相同的X-Y区域内。这些电阻元件可以彼此是电绝缘的，或如果需要，它们可以是串联连接或并联连接的。
图5B和5C示出了一种在绝缘层16的两侧上均具有电感器的制品。分离的电阻元件形成于导电垫176、178之间和导电垫180、182之间。在图5C的制品中，电阻层14、14’是高磁导率的材料，并且延伸至导电层12、18的线圈之间，以提供更高的电感。电阻层14、14’的高磁导率材料可以是与电感器的导电线圈电连接的，或者是与导电线圈电绝缘的。例如，图5C示出了层14的高磁导率的材料，其与层12的导电线圈电连接；以及层14’的高磁导率的材料，其与层18的导电线圈电绝缘。
图5D示出了与电容器串联的电阻器。电阻元件形成于导电垫184、186之间，电容元件形成于导电垫186、188之间。
本发明也包括一种电气装置，其包含本发明无源电制品，所述无源电制品用作包含本发明无源电制品的PCB或柔性电路的电路。该电气装置可包括任何电气装置，其通常使用具有电容或电阻组件的PCB或柔性电路。示例性电气装置包括手机、电话、传真机、计算机、打印机、寻呼机和本领域技术人员已知的其它装置。本发明无源电制品特别适用于内部空间非常宝贵的电气装置。
下面通过实施例描述本发明，但是在这些实施中所引述的具体的材料和量以及其他的条件和细节不应该被理解为对本发明构成不必要的限制。
实施例1
在市售的砂磨机中，使用聚酯/聚胺共聚物分散剂制备0.3微米的钛酸钡在甲乙酮/甲基异丁基酮中的分散体。添加足量的环氧树脂粘结剂溶液(EPON 1001F和EPON 1050)，使钛酸钡与环氧树脂的体积比为45∶55。使用凹版涂布机将所得分散体(固体含量为60％w/w)涂覆到35微米(一盎司)的铜箔上，该铜箔先前已经涂覆有不足1μm的掺杂的铂电阻器层，其标定电阻率为每方(square)1000欧姆，商品名为INSITE，来自Rohm & Haas Electronic Materials，Marlborough，Massachusetts。干燥后，钛酸钡/环氧树脂层的厚度为5至6微米。也使用相同的条件涂覆35微米的铜箔的第二样品，所述样品不具有电阻器层。在条件设定为约135℃、5.93×103m/s(14英寸/分钟(ipm))的辊式层压机中，将两种涂层在涂覆面对着涂覆面的情况下层叠在一起。将该层压材料在190℃的烘箱中固化4小时。
使用90度剥离试验测定了固化的层压材料的粘附强度。电阻材料与电介质的粘附强度为至少3.156kN/m(6磅/线性英寸(pli))。由于电阻-电介质界面处失效，而电阻-铜界面处没有失效，因此电阻材料与其铜基板的粘附强度也为至少3.156kN/m(6pli)。电介质与铜的粘附强度为约1.578kN/m(3pli)。也测试了固化的层压材料在190℃下另外热烘烤4小时(以模拟PCB过程中的两次层叠循环)后的粘附强度。任何界面的粘附强度均无明显的变化。
也测试了固化的层压材料的电性能。使用本领域熟知的光刻法，将电容器和电阻器结构图案化到导电材料和电阻材料中。用LCR计在频率为1KHz的条件下测定了电阻和电容。电阻率发现平均为约1000欧姆/方。因此，由层压材料的制备方法或图案化方法，电阻率没有明显的变化。测定电容，发现其为约0.0155nF/mm2(10nF/in2)。也测定了温度由23℃升至180℃又降至23℃期间电容的变化。在温度由23℃升至180℃期间电容的增加小于15％。当样品温度回到23℃时，电容没有净变化。
实施例2
使用与上述相同的方法和材料，在35μm(一盎司)的铜箔上涂覆5至6μm厚的介电层。接着，在条件为约135℃、5.93×103m/s(14ipm)的热辊式层压机中，将这些层中的两个层在涂覆面对着涂覆面的情况下层叠在一起。将两个铜箔中的一个从层压结构中剥离，这导致介电涂层转移到另一个涂覆电介质的铜。然后将涂覆电介质的铜基板(电介质厚度为约10～11μm)层叠到18μm(二分之一盎司)具有不足1μm的溅射的镍-铬电阻材料(电介质侧面向电阻材料)的铜箔上，电阻薄片的电阻率为25欧姆/方。其上具有电阻材料的铜箔是来自GouldElectronics，Inc.，Chandler，AZ的Gould TCR电阻导体材料。将该层压材料在190℃固化4小时。
使用90度剥离角测定层压材料的粘附强度。电阻材料与电介质的粘附强度发现为至少3.156kN/m(6pli)。与实施例1一样，由于电阻-电介质界面处失效，而电阻-铜界面处没有失效，因此电阻材料与其铜基板的粘附强度也为至少3.156kN/m(6pli)。铜与电介质的粘附强度发现为约2.104kN/m(4pli)。也测试了固化的层压材料在190℃下另外热烘烤4小时(以模拟PCB过程中的两次层叠循环)后的粘附强度。任何界面的粘附强度均无明显的变化。
也测试了固化的层压材料的电性能。使用本领域熟知的光刻法，将电容器和电阻器结构图案化到导电材料和电阻材料中。用LCR计在频率为1KHz的条件下测定了电阻和电容。电容测定为约0.0155nF/mm2(10nF/in2)。层压材料的薄片电阻率测定为约25欧姆/方。
实施例3
使用与实施例1和2所述类似的方法，将与实施例1和2的配方相同的介电材料涂覆到35um(一盎司)铜箔，不同之处在于介电涂层的厚度为约81μm。在这种情况下，通过将涂覆电介质的铜箔与具有不足1μm厚的电镀的镍-磷电阻材料(电介质侧面向电阻材料)的35um铜箔层叠在一起并固化，制备了固化的层压材料，电阻薄片的电阻率为25欧姆/方。具有电阻材料的铜箔是来自Ohmega Technologies，Inc.，Culver City，CA的OHMEGA-PLY电阻电容材料。将该层压材料在2.07×106N/m6(300psi)的压力下在真空层压机中层叠，在177℃的温度下固化2小时。
实施例4
使用与实施例1和2所述类似的方法，将与实施例1和2的配方相同的介电材料涂覆到35um(一盎司)铜箔，不同之处在于介电涂层的厚度为约4μm。使用热辊式层压机在温度为135℃、速度为305mm/m(12ipm)、辊压为1.03×105N/m2(15psi)的条件下，将涂覆电介质的铜箔层叠到来自实施例3的涂覆电阻的铜箔上(电介质面向电阻器材料)。将最初涂覆有4μm厚的电介质的铜箔以180度角剥离，这使介电层从铜箔转移到电阻表面。在另一个样品上重复该过程，以产生两个4μm厚的涂覆电介质的电阻-导体材料薄片。然后将这两个薄片在电介质对着电介质的情况下层叠到一起，以在电介质和两个铜箔中的每一个铜箔之间产生厚度为8μm的电介质和电阻层。将该层压材料在180℃的烘箱中固化4小时。
使用90度剥离角法测定了层压材料的粘附强度。电阻材料与电介质的粘附强度发现为至少约2.367kN/m(4.5pli)。与实施例1一样，由于电阻-电介质界面处失效，而电阻-铜界面处没有失效，因此电阻材料与其铜基板的粘附强度也为至少约2.367kN/m(4.5pli)。
虽然本文中示出并描述了具体实施方案，但是本领域的技术人员应当理解，各种适当的替代和等同装置可以替代本文中示出和描述的具体实施方案而不脱离本发明的范围。本申请旨在覆盖本文中所讨论的具体实施方案的任何修改和变化。因此希望的是本发明仅由权利要求及其等同形式限定。

Claims (36)

1.一种无源电制品，其包括：
具有主表面的第一导电基板；
具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面；
电阻层，所述电阻层位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上；以及
电绝缘层，所述电绝缘层介于所述第一基板和所述第二基板之间，并与所述电阻层接触，所述绝缘层包含厚度为约1μm至约20μm的聚合物；
其中所述绝缘层具有基本上恒定的厚度。
2.如权利要求1所述的无源电制品，其中所述第一基板和所述第二基板中的至少一个基板是自支撑的。
3.如权利要求2所述的无源电制品，其中所述第一基板和所述第二基板中的至少一个基板的厚度为至少约10μm。
4.如权利要求1所述的无源电制品，其中所述电阻层的厚度小于约2μm。
5.如权利要求1所述的无源电制品，其中所述第一基板和所述第二基板包含至少如下的一层，该层含有石墨、金属及其组合中的一种。
6.如权利要求5所述的无源电制品，其中所述第一基板和所述第二基板中的至少一个基板是铜。
7.如权利要求5所述的无源电制品，其中所述金属是在聚合物母体中的。
8.如权利要求1所述的无源电制品，其中所述第一基板或所述第二基板包含多层层压材料。
9.如权利要求8所述的无源电制品，其中所述层压材料包含铜层和聚酰亚胺层。
10.如权利要求1所述的无源电制品，其中所述第一基板和所述第二基板的主表面的平均表面粗糙度小于约300nm。
11.如权利要求1所述的无源电制品，其中以90度的剥离角使所述第一基板和所述第二基板中的一个基板与所述绝缘层分离所需要的力大于约3磅/英寸(约0.5kN/m)。
12.如权利要求1所述的无源电制品，其中以90度的剥离角使所述电阻层与所述绝缘层分离所需要的力大于约3磅/英寸(约0.5kN/m)。
13.如权利要求1所述的无源电制品，其中以90度的剥离角使所述电阻层与所述基板分离所需要的力大于约3磅/英寸(约0.5kN/m)。
14.如权利要求1所述的无源电制品，其中所述绝缘层包含干燥的或固化的树脂，所述树脂包括环氧树脂、聚酰亚胺、聚偏二氟乙烯、氰乙基支链淀粉、苯并环丁烯、聚降冰片烯、聚四氟乙烯、丙烯酸酯、聚苯醚(PPO)、氰酸酯、双马来酰亚胺三嗪(BT)、烯丙基化聚苯醚(APPE)、或其共混物。
15.如权利要求14所述的无源电制品，其中所述绝缘层包含含有环氧树脂共混物的固化树脂。
16.如权利要求14所述的无源电制品，其中所述绝缘层包含介电粒子、导电粒子及其混合物。
17.如权利要求16所述的无源电制品，其中所述介电粒子的尺寸小于约10μm。
18.如权利要求16所述的无源电制品，其中所述粒子选自：钛酸钡、钛酸锶钡、二氧化钛、钛酸锆铅、银、镍、涂镍的聚合物球、涂金的聚合物球、锡焊料、石墨、一氮化钽、和金属硅氮化物或其混合物。
19.如权利要求16所述的无源电制品，其中粒子载荷占所述绝缘层总体积的20～70体积％。
20.如权利要求1所述的无源电制品，其中所述绝缘层的介电常数大于约4。
21.如权利要求1所述的无源电制品，其中所述制品的电容密度大于约1nF/in2。
22.如权利要求1所述的无源电制品，其中所述绝缘层的热导率大于约0.2W/m-K。
23.如权利要求1所述的无源电制品，其中电阻层的电阻率大于约25Ω/Sq。
24.如权利要求1所述的无源电制品，其中电阻层的相对磁导率大于约10。
25.如权利要求1所述的无源电制品，其中所述第一基板、所述第二基板、所述电阻层和所述绝缘层中的至少一种被图案化以形成电阻器、电容器和电感器中的至少一种。
26.一种形成无源电制品的方法，该方法包括：
提供层压结构，其包括：具有主表面的第一导电基板；具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面；位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上的电阻层；以及介于所述第一基板和所述第二基板之间、并与所述电阻层接触的电绝缘层，所述绝缘层包含厚度为约1μm至约20μm的聚合物，其中所述绝缘层具有基本上恒定的厚度；
所述第一基板、所述第二基板和所述电阻层中的至少一种被电路化以形成电阻器、电容器和电感器中的至少一种。
27.如权利要求26所述的方法，还包括：将所述电路化的层压材料嵌入印刷电路中。
28.如权利要求27所述的方法，其中所述印刷电路是刚性印刷电路板。
29.如权利要求27所述的方法，其中所述印刷电路是柔性电路。
30.如权利要求26所述的方法，还包括：将多个所述电路化的层压材料嵌入印刷电路中。
31.一种嵌入有电路化的层状结构的印刷电路，所述层状结构包括：具有主表面的第一导电基板；具有主表面的第二导电基板，所述第二基板的主表面面向所述第一基板的主表面；位于所述第一基板的主表面和所述第二基板的主表面中的至少一个表面上的电阻层；以及介于所述第一基板和所述第二基板之间、并与所述电阻层接触的电绝缘层，所述绝缘层包含厚度为约1μm至约20μm的聚合物，其中所述绝缘层具有基本上恒定的厚度。
32.如权利要求31所述的印刷电路，其中所述层状结构被电路化以形成电阻器、电容器和电感器中的至少一种。
33.如权利要求31所述的印刷电路，其中所述层状结构被电路化以形成电阻器和电容器。
34.如权利要求31所述的印刷电路，其中所述层状结构被电路化以形成电容器和电感器。
35.如权利要求31所述的印刷电路，其中所述层状结构被电路化以形成电阻器和电感器。
36.如权利要求31所述的印刷电路，其中所述层状结构被电路化以形成电阻器、电容器和电感器。
CNA2006800225668A 2005-06-21 2006-06-21 无源电制品 Pending CN101204126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/157,531 US20060286696A1 (en) 2005-06-21 2005-06-21 Passive electrical article
US11/157,531 2005-06-21

Publications (1)

Publication Number Publication Date
CN101204126A true CN101204126A (zh) 2008-06-18

Family

ID=37054583

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800225668A Pending CN101204126A (zh) 2005-06-21 2006-06-21 无源电制品

Country Status (7)

Country Link
US (2) US20060286696A1 (zh)
EP (1) EP1894452A1 (zh)
JP (1) JP2008544551A (zh)
KR (1) KR20080031298A (zh)
CN (1) CN101204126A (zh)
CA (1) CA2612776A1 (zh)
WO (1) WO2007002100A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101973145A (zh) * 2010-08-20 2011-02-16 广东生益科技股份有限公司 埋容材料的制作方法及其制得的埋容材料
CN102129965A (zh) * 2009-11-30 2011-07-20 英特赛尔美国股份有限公司 薄膜电阻器
CN101778539B (zh) * 2009-12-23 2011-11-09 深南电路有限公司 一种pcb加工工艺方法
CN102709155A (zh) * 2012-04-17 2012-10-03 北京大学 一种金属电感的制备方法
CN106317777A (zh) * 2015-07-01 2017-01-11 味之素株式会社 树脂组合物
CN110246639A (zh) * 2018-10-15 2019-09-17 鼎展电子股份有限公司 铜箔电阻与具有该铜箔电阻的电路板结构
CN110400741A (zh) * 2019-07-25 2019-11-01 上海航天电子通讯设备研究所 一种lcp柔性基板无源阻容元件的制备方法
CN111315129A (zh) * 2019-09-27 2020-06-19 鼎展电子股份有限公司 软性电阻电容复合铜膜结构与使用该软性电阻电容复合铜膜结构的电路板结构
WO2022007273A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 一种电路板及其制作方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816508B2 (ja) * 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
US7798015B2 (en) * 2005-05-16 2010-09-21 Endress + Hauser Flowtec Ag Magneto-inductive flowmeter and measuring tube for such
WO2009017109A1 (ja) * 2007-07-31 2009-02-05 Daikin Industries, Ltd. 高誘電性フィルム
CN101365294B (zh) * 2007-08-08 2010-06-23 富葵精密组件(深圳)有限公司 覆铜基材及使用该覆铜基材的柔性电路板
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
WO2010023575A1 (en) * 2008-08-26 2010-03-04 Nxp B.V. A capacitor and a method of manufacturing the same
US20100105806A1 (en) * 2008-10-24 2010-04-29 3M Innovative Properties Company Passive electrical article
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
SG175763A1 (en) 2009-05-01 2011-12-29 3M Innovative Properties Co Passive electrical article
US7911029B2 (en) * 2009-07-11 2011-03-22 Ji Cui Multilayer electronic devices for imbedded capacitor
US20110017581A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Switch Components for Printed Circuit Boards
US8273996B2 (en) * 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8278568B2 (en) * 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
JP5716033B2 (ja) 2009-11-06 2015-05-13 スリーエム イノベイティブ プロパティズ カンパニー 非ハロゲン化硬化剤を有する誘電体材料
JP5786331B2 (ja) * 2010-12-24 2015-09-30 大日本印刷株式会社 部品内蔵配線板
WO2012099600A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed ferrite bead components for printed circuit boards
WO2012099605A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US9204528B2 (en) * 2011-04-28 2015-12-01 Kaneka Corporation Flexible printed circuit integrated with stiffener
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
WO2013071197A2 (en) * 2011-11-09 2013-05-16 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
US20140008104A1 (en) * 2012-02-08 2014-01-09 Panasonic Corporation Resistance-formed substrate and method for manufacturing same
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
JP5904638B2 (ja) * 2012-04-11 2016-04-13 株式会社日本マイクロニクス 多層配線基板とその製造方法
US20140292460A1 (en) * 2013-03-29 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same
JP2017208369A (ja) * 2016-05-16 2017-11-24 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
CN110719694B (zh) * 2019-09-17 2021-07-02 沪士电子股份有限公司 一种含聚苯醚印制电路板化学镍金表面处理的方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) * 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
US3691007A (en) * 1969-08-14 1972-09-12 Mica Corp The Printed circuit board fabrication by electroplating a surface through a porous membrane
US3808576A (en) * 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
US3864180A (en) * 1971-07-23 1975-02-04 Litton Systems Inc Process for forming thin-film circuit devices
JPS492055A (zh) * 1972-04-21 1974-01-09
US3857683A (en) * 1973-07-27 1974-12-31 Mica Corp Printed circuit board material incorporating binary alloys
JPS5460449A (en) * 1977-10-21 1979-05-15 Nippon Electric Co Preparation of film resistance
US4777718A (en) * 1986-06-30 1988-10-18 Motorola, Inc. Method of forming and connecting a resistive layer on a pc board
US4892776A (en) * 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5183972A (en) * 1991-02-04 1993-02-02 Microelectronics And Computer Technology Corporation Copper/epoxy structures
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5172604A (en) * 1992-01-23 1992-12-22 Eaton Corporation Range section preexhaust
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
JPH06302951A (ja) * 1993-04-14 1994-10-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
TW367621B (en) * 1995-02-27 1999-08-21 Nxp Bv Electronic component comprising a thin-film structure with passive elements
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5789999A (en) * 1996-11-01 1998-08-04 Hewlett-Packard Company Distributed lossy capacitive circuit element with two resistive layers
US6547310B2 (en) * 1997-10-31 2003-04-15 Eugene A. Myers Truck bed cover
US6657291B1 (en) * 1997-12-19 2003-12-02 International Business Machines Corporation Combined resistor-capacitor elements for decoupling in electronic packages
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
JP2003526196A (ja) * 1998-07-31 2003-09-02 オーク‐ミツイ、インコーポレーテッド プリント回路基板に集積レジスタを製造するための組成物および方法
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6212078B1 (en) * 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials
US6489035B1 (en) * 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US20020146556A1 (en) * 2001-04-04 2002-10-10 Ga-Tek Inc. (Dba Gould Electronics Inc.) Resistor foil
US6610417B2 (en) * 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
JP3852573B2 (ja) * 2001-11-16 2006-11-29 三菱電機株式会社 プリント配線板の製造方法
JP2003168851A (ja) * 2001-12-03 2003-06-13 O K Print:Kk 配線基板およびその製造方法
JP2003200524A (ja) * 2001-12-28 2003-07-15 Furukawa Circuit Foil Kk 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP2004071866A (ja) * 2002-08-07 2004-03-04 Toyo Kohan Co Ltd 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
US20040075528A1 (en) * 2002-10-22 2004-04-22 Oak-Mitsui, Inc. Printed circuit heaters with ultrathin low resistivity materials
KR100899748B1 (ko) * 2002-12-27 2009-05-27 티디케이가부시기가이샤 적층형 전자 부품의 제조 방법
US20060176675A1 (en) * 2003-03-14 2006-08-10 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
JP4328134B2 (ja) * 2003-06-10 2009-09-09 大日本印刷株式会社 プリント配線基板の製造方法
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129965A (zh) * 2009-11-30 2011-07-20 英特赛尔美国股份有限公司 薄膜电阻器
CN101778539B (zh) * 2009-12-23 2011-11-09 深南电路有限公司 一种pcb加工工艺方法
CN101973145A (zh) * 2010-08-20 2011-02-16 广东生益科技股份有限公司 埋容材料的制作方法及其制得的埋容材料
CN101973145B (zh) * 2010-08-20 2013-03-20 广东生益科技股份有限公司 埋容材料的制作方法及其制得的埋容材料
CN102709155A (zh) * 2012-04-17 2012-10-03 北京大学 一种金属电感的制备方法
CN102709155B (zh) * 2012-04-17 2014-12-31 北京大学 一种金属电感的制备方法
CN106317777A (zh) * 2015-07-01 2017-01-11 味之素株式会社 树脂组合物
CN110246639A (zh) * 2018-10-15 2019-09-17 鼎展电子股份有限公司 铜箔电阻与具有该铜箔电阻的电路板结构
WO2022007273A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 一种电路板及其制作方法
CN110400741A (zh) * 2019-07-25 2019-11-01 上海航天电子通讯设备研究所 一种lcp柔性基板无源阻容元件的制备方法
CN110400741B (zh) * 2019-07-25 2022-05-27 上海航天电子通讯设备研究所 一种lcp柔性基板无源阻容元件的制备方法
CN111315129A (zh) * 2019-09-27 2020-06-19 鼎展电子股份有限公司 软性电阻电容复合铜膜结构与使用该软性电阻电容复合铜膜结构的电路板结构

Also Published As

Publication number Publication date
KR20080031298A (ko) 2008-04-08
WO2007002100A1 (en) 2007-01-04
US20060286696A1 (en) 2006-12-21
US20100208440A1 (en) 2010-08-19
EP1894452A1 (en) 2008-03-05
CA2612776A1 (en) 2007-01-04
JP2008544551A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101204126A (zh) 无源电制品
US6638378B2 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
WO2006016589A1 (ja) 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は／及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
CA2360323A1 (en) Laminate for multi-layer printed circuit
JP2008218966A (ja) キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
US5709805A (en) Method for producing multi-layer circuit board and resulting article of manufacture
US5830374A (en) Method for producing multi-layer circuit board and resulting article of manufacture
US7956293B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3441368B2 (ja) 多層配線基板およびその製造方法
US7473099B2 (en) Printed circuit board and manufacturing method thereof
EP2757865A1 (en) Method for manufacturing substrate with built-in component and substrate with built-in component using same
JP3695844B2 (ja) 多層プリント配線基板の製造方法
JP2004228521A (ja) 配線基板およびその製造方法
JP4454663B2 (ja) 複合メッキ処理抵抗素子およびそれを含むプリント回路基板の製造方法
JP2001257451A (ja) プリント配線板およびプリント配線板の製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
CN116916526A (zh) 一种多层陶瓷电路板结构及其制备方法
TW202114491A (zh) 介電膜及使用該介電膜的電阻電容複合銅膜結構和電路板結構
JPH1075057A (ja) フレキシブル多層配線基板の製造方法
JP2003008235A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080618