CN101184360A - 图案膜及其制造方法、具有其的印刷电路板和半导体封装 - Google Patents

图案膜及其制造方法、具有其的印刷电路板和半导体封装 Download PDF

Info

Publication number
CN101184360A
CN101184360A CNA2007101696528A CN200710169652A CN101184360A CN 101184360 A CN101184360 A CN 101184360A CN A2007101696528 A CNA2007101696528 A CN A2007101696528A CN 200710169652 A CN200710169652 A CN 200710169652A CN 101184360 A CN101184360 A CN 101184360A
Authority
CN
China
Prior art keywords
pattern
film
array
shape
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101696528A
Other languages
English (en)
Inventor
朴智镛
李始勋
李详姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101184360A publication Critical patent/CN101184360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种图案膜及其制造方法、具有该图案膜的印刷电路板和半导体封装。根据本发明一方面的图案膜包括第一膜和第二膜。第一图案阵列构造在第一膜中。第二膜附于第一膜。另外，第二图案阵列构造在第二膜中。第二图案阵列与第一图案阵列部分叠置。第一图案阵列和第二图案阵列可通过加压工艺彼此电连接。因此，可减少用于制造图案膜的时间和成本。结果，也可以以低花费来制造具有图案膜的印刷电路板和半导体封装。

Description

图案膜及其制造方法、具有其的印刷电路板和半导体封装
本申请要求于2006年11月14日提交的第2006-112074号韩国专利申请的优先权，该申请的内容通过引用完全包含于此。
技术领域
本发明的示例实施例涉及一种图案膜、制造该图案膜的方法以及具有该图案膜的印刷电路板和半导体封装。更具体地讲，本发明的示例实施例涉及一种具有导电图案的图案膜、制造该图案膜的方法以及具有该图案膜的印刷电路板和半导体封装。
背景技术
通常，可以对半导体基底执行各种半导体工艺，从而形成多个半导体芯片。为了将半导体芯片安装在母板上，可以对半导体基底执行封装工艺。
具体地讲，半导体芯片被安装在印刷电路板(PCB)上。利用导电凸块、导线等将半导体芯片和PCB相互电连接。外部端子(如焊球)被安装在PCB上。因此，PCB具有用于将半导体芯片电连接到焊球的导电图案。
具有导电图案的PCB的传统示例被认为是公开在第1995-312468号、第1998-190164号和第2004-22984号日本专利特许公开中。
根据制造具有导电图案的PCB的传统方法，在基底上形成薄铜层。然后，在该铜层上形成光致抗蚀剂图案。利用光致抗蚀剂图案作为蚀刻掩模对该铜层进行蚀刻，从而形成铜层图案。然后去除光致抗蚀剂图案。在基底上形成阻焊膜(solder resist film)，以通过阻焊膜来暴露铜层图案。
然而，因为制造PCB的传统方法会包括多个工艺，所以用于制造PCB的成本高，这不是所期望的。另外，用于形成铜层的镀工艺(plating process)和用于形成铜层图案的光刻工艺会需要不期望的长时间和高成本。
发明内容
在此描述的示例实施例的特点可表现为提供一种图案膜，该图案膜包括具有通过简单的工艺获得的期望图案的结构。在此描述的示例实施例的特点还可以表现为提供一种制造这种图案膜的方法。在此描述的其它示例实施例的特点可以表现为提供一种具有上述的图案膜的印刷电路板。在此描述的其它示例实施例的特点可以表现为提供一种具有上述图案膜的半导体封装。
总地来说，在此描述的一个示例实施例的特点可表现为一种图案膜，该图案膜包括具有第一图案阵列的第一膜和具有第二图案阵列的第二膜。第二膜可布置在第一膜上，使得第二图案阵列与第一图案阵列部分叠置。
总地来说，在此描述的另一示例实施例的特点可表现为一种图案膜，该图案膜包括具有沿纵向方向和横向方向布置的第一图案的第一膜及布置在第一膜上的第二膜。第二膜可具有沿纵向方向和横向方向布置的第二图案。第二图案中的每个可与第一图案中的至少两个相邻的第一图案部分叠置。
附图说明
通过参照下面结合附图时进行的详细描述，在此示例性地描述的实施例的上述和其它特征和优点将会变得易于明了，其中：
图1是示出根据第一示例实施例的图案膜的平面图；
图2是沿图1中示出的线II-II′截取的剖视图；
图3至图9是示出制造图1中的图案膜的示例性方法的平面图和剖视图；
图10是示出根据第二示例实施例的图案膜的平面图；
图11是示出根据第三示例实施例的图案膜的平面图；
图12是示出根据第四示例实施例的图案膜的平面图；
图13是示出根据第五示例实施例的图案膜的平面图；
图14是示出根据第六示例实施例的图案膜的平面图；
图15是示出印刷电路板的一个实施例的平面图；
图16是示出半导体封装的一个实施例的平面图。
具体实施方式
以下，将参照附图更充分地描述本发明的示例实施例。然而，这些实施例可以以很多不同的形式来实现，并不应该被解释为限于在此提出的实施例。相反，提供这些实施例是为了使本公开将是彻底和完全的，并将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。
应该理解，当元件或层被称作“在”另一元件或另一层“上”、“连接到”另一元件或另一层或者“结合到”另一元件或另一层时，该元件或层可以直接在另一元件或另一层上、直接连接到另一元件或另一层或直接结合到另一元件或另一层，或者可以存在中间元件或中间层。相反，当元件或层被称作“直接在”另一元件或另一层“上”、“直接连接到”另一元件或另一层或“直接结合到”另一元件或另一层时，不存在中间元件或中间层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用来描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，相应地解释这里使用的空间相对描述符。
在此使用的术语仅仅是为了描述具体的实施例的目的，而不意图限制如权利要求限定的本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解的是，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的环境中它们的意思相一致的意思，而不是理想地或者过于正式地解释它们的意思。
示例实施例1
图1是示出根据第一示例实施例的图案膜的平面图。图2是沿图1中示出的线II-II′截取的剖视图。
参照图1和图2，例如，图案膜100可包括第一膜110和第二膜120。
第一膜110可包括绝缘材料。在一个实施例中，第一膜110的绝缘材料可包括能够在加压和/或加热的情况下断裂的热塑性材料。因此，第一膜110的特征可表现为包括可变形的绝缘材料。在第一膜110中设置第一图案阵列。第一图案阵列包括沿纵向方向和横向方向布置的第一图案112。在一个实施例中，第一图案112包含导电材料。
在一个实施例中，第一图案112沿纵向方向和横向方向布置。第一图案112通过第一纵向间隔沿纵向方向彼此分隔开。第一图案112通过第一横向间隔沿横向方向彼此分隔开。因此，第一图案112相互电绝缘。在一个实施例中，第一纵向间隔和第一横向间隔可以基本相同。在另一实施例中，第一纵向间隔和第一横向间隔可彼此不同。在一个实施例中，第一图案112可具有大致的矩形形状。在另一实施例中，第一图案112可具有一个或多个多边形形状如三角形、五边形等以及矩形形状。
第二膜120附于第一膜110上。第二膜120可包括与第一膜110的材料基本相同的材料。例如，第二膜120可包括能够在加压和/或加热的情况下断裂的绝缘材料。因此，第二膜120的特征可表现为包括可变形的绝缘材料。在第二膜120中设置第二图案阵列。第二图案阵列与第一图案阵列部分地叠置。
在一个实施例中，第二图案阵列包括沿纵向方向和横向方向布置的第二图案122。在一个实施例中，第二图案122包含导电材料。第二图案122通过第二纵向间隔沿纵向方向彼此分隔开。第二图案122通过第二横向间隔沿横向方向彼此分隔开。因此，第二图案122彼此电绝缘。在一个实施例中，第二纵向间隔和第二横向间隔可以与第一纵向间隔和第二横向间隔基本相同。在另一实施例中，第二图案122之间的第二纵向间隔和第二横向间隔可基本相同。在另一实施例中，第二图案122之间的第二纵向间隔和第二横向间隔可彼此不同。在一个实施例中，第二图案122的形状和尺寸可与第一图案112的形状和尺寸基本相同。在另一实施例中，第二图案122可具有多边形形状如三角形、五边形等以及矩形形状。
如上所述，第二图案阵列与第一图案阵列部分地叠置。因此，第二图案122中的每个与四个相邻的第一图案112部分叠置。即，第二图案122中的每个可位于四个相邻的第一图案112之间的中心部分处。在一个实施例中，由于第一图案112和第二图案122具有大致的矩形形状，所以第二图案122中的每个的四个角与四个相邻的第一图案112的对应的角部分叠置。在一个实施例中，第二图案122中的每个的特征可表现为与两个或两个以上的相邻的第一图案112部分叠置。因此，当通过简单的加压工艺将部分叠置的第一图案112和第二图案122选择性地彼此连接时，通过第一膜110的绝缘材料彼此电绝缘的第一图案112中的相邻的第一图案112通过第二图案122相互电连接。结果，电连接在一起时的第一图案112和第二图案122可形成期望的导电图案。
图3至图9是示出了制造图1和图2中示出的图案膜的示例性方法的平面图和剖视图。
参照图3，制备具有第一图案阵列的第一膜110。在一个实施例中，第一图案阵列包括第一图案112，第一图案112沿纵向方向布置以通过第一纵向间隔彼此分隔开，并沿横向方向布置以通过第一横向间隔彼此分隔开。
参照图4，制备具有第二图案阵列的第二膜120。在一个实施例中，第二图案阵列包括第二图案122，第二图案122沿纵向方向布置以通过第二纵向间隔彼此分隔开，并沿横向方向布置以通过第二横向间隔彼此分隔开。在示出的实施例中，第一图案112和第二图案122可具有基本相同的尺寸和形状。
参照图5，第二膜120附于第一膜110上。在一个实施例中，第二膜120附于第一膜110上，从而第二图案阵列与第一图案阵列部分叠置。因此，第二图案122中的每个位于四个相邻的第一图案112之间的中心区域处，使得第二图案122中的每个的四个角与第一图案112的对应的角部分叠置。尽管第一图案112和第二图案122彼此部分叠置，但是第一膜110和第二膜120中的至少一个的绝缘材料置于第一图案112和第二图案122之间。在一个实施例中，第一膜110和第二膜120的绝缘材料置于第一图案112和第二图案122之间。结果，完成了如图1和图2所示的具有部分叠置的第一图案112和第二图案122的图案膜100，其中，第一图案112和第二图案122没有相互电连接。为了在图案膜100中形成期望的导电图案，对图案膜100执行下面的工艺。
参照图6和图7，利用具有对应于期望的图案的形状的形状的图案工具130对第二膜120加压。第一膜110和第二膜120的被图案工具130加压的部分会断裂。结果，当通过图案工具130加压时，第二图案122的部分穿过第一膜110和第二膜120的绝缘材料电连接到第一图案112的部分，如图8所示。然而，第二图案122的没有被图案工具130加压的其它部分通过第一膜110和第二膜120的绝缘材料保持与第一图案112电绝缘，如图2所示。
在另一实施例中，每个被加压的第二图案122可电连接到第一图案112中的两个、三个或四个相邻的第一图案112。应该理解的是，第一图案112中的相邻的第一图案112与第二图案122之间的连接数目可根据图案工具130的形状而变化。因此，当期望的导电图案的形状改变时，利用具有对应于期望的导电图案的形状的形状的新的图案工具对图案膜100加压。还应该理解的是，第一图案112中的相邻的第一图案112与第二图案122之间的连接数目可根据第一图案112和/或第二图案122的数量、尺寸和形状而改变。
参照图9，可对电连接的第一图案112和第二图案122进行热固化(cure)，以防止电连接的第一图案112和第二图案122(例如，由于外部冲击)分开。
示例实施例2
图10是示出根据第二示例实施例的图案膜的平面图。
除了第一图案和第二图案的形状之外，图10中示出的图案膜100a的特征与图1中示出的图案膜100的对应特征基本相同。因此，相同的标号表示等价的元件，并且为了简洁，在此省略了关于相同元件的任何进一步描述。
参照图10，图案膜100a的第一图案112a和第二图案122a可具有大致的圆形形状。因此，大致圆形的第二图案122a中的每个可与也为大致圆形的四个相邻的第一图案112a部分叠置。
示例实施例3
图11是示出根据第三示例实施例的图案膜的平面图。
除了第一图案和第二图案的形状之外，图11中示出的图案膜100b的特征与图1中示出的图案膜100的对应特征基本相同。因此，相同的标号表示等价的元件，并且为了简洁，在此省略了关于相同元件的任何进一步描述。
参照图11，图案膜100b的第一图案112b和第二图案122b可具有椭圆形状。因此，椭圆形的第二图案122b中的每个可与也为椭圆形的四个相邻的第一图案112b部分叠置。
示例实施例4
图12是示出根据第四示例实施例的图案膜的平面图。
除了第一图案和第二图案的形状之外，图12中示出的图案膜100c的特征与图1中示出的图案膜100的对应特征基本相同。因此，相同的标号表示等价的元件，并且为了简洁，在此省略了关于相同元件的任何进一步描述。
参照图12，图案膜100c的第一图案112c具有大致的矩形形状，图案膜100c的第二图案122c具有大致的圆形形状。因此，大致圆形的第二图案122c中的每个与四个相邻的大致矩形的第一图案112c部分叠置。可选择地，图案膜100c的第一图案112c可具有大致的圆形形状，图案膜100c的第二图案122c可具有大致的矩形形状。
示例实施例5
图13是示出根据第五示例实施例的图案膜的平面图。
除了第一图案和第二图案的形状之外，图13中示出的图案膜100d的特征与图1中示出的图案膜100的对应特征基本相同。因此，相同的标号表示等价的元件，并且为了简洁，在此省略了关于相同元件的任何进一步描述。
参照图13，图案膜100d的第一图案112d具有大致的矩形形状，图案膜100d的第二图案122d具有椭圆形形状。因此，椭圆形的第二图案122d中的每个与四个相邻的大致矩形的第一图案112d部分叠置。可选择地，图案膜100d的第一图案112d可具有椭圆形形状，图案膜100d的第二图案122d可具有大致的矩形形状。
示例实施例6
图14是示出根据第六示例实施例的图案膜的平面图。
除了第一图案和第二图案的形状之外，图14中示出的图案膜100e的特征与图1中示出的图案膜100的对应特征基本相同。因此，相同的标号表示等价的元件，并且为了简洁，在此省略了关于相同元件的任何进一步描述。
参照图14，图案膜100e的第一图案112e具有大致的圆形形状，图案膜100e的第二图案122e具有椭圆形形状。因此，椭圆形的第二图案122e中的每个与四个相邻的大致圆形的第一图案112e部分叠置。可选择地，图案膜100e的第一图案112e可具有椭圆形形状，图案膜100e的第二图案122e可具有大致的圆形形状。
示例实施例7
图15是示出印刷电路板的一个实施例的剖视图。
参照图15，例如，印刷电路板(PCB)200可包括基底210、图案膜100和绝缘层图案220。可如相对于图1和图2进行的示例性描述来设置图15中示出的图案膜100。因此，为了简洁，将在此省略相对于图案膜100的任何进一步描述。然而，应该理解的是，如相对于图10至图14的示例性描述所提供的每个，即，图案膜100a、100b、100c、100d和100e，可包含在PCB200中。
图案膜100附于基底210。在一个实施例中，图案膜100的第一膜110附于基底210。绝缘层图案220形成在图案膜100的第二膜120上。在一个实施例中，可通过绝缘层图案220来暴露第二膜120的与第一膜110的第一图案112电连接的第二图案122。
示例实施例8
图16是示出半导体封装的一个实施例的剖视图。
参照图16，例如，半导体封装300可包括半导体芯片310、图案膜100、基底320、导线330、导电构件340和外部端子350。
图案膜100置于半导体芯片310和基底320之间。可如相对于图1和图2进行的示例性描述来设置图16中示出的图案膜100。因此，为了简洁，在此将省略关于图案膜100的任何进一步的描述。然而，应该理解的是，如相对于图10至图14的示例性描述所提供的每个，即，图案膜100a、100b、100c、100d和100e，可包含在半导体封装300中。
半导体芯片310的焊盘312通过导线330电连接到图案膜100的第二图案122。在一个实施例中，第二图案122电连接到第一图案112。可选择地，半导体芯片310的焊盘312可利用导电凸块(未示出)电连接到第二图案122。
穿过基底320形成通孔。通孔中填充有导电构件340。因此，导电构件340具有电连接到第一图案112的上端和通过基底320暴露的下端。
外部端子350安装在导电构件340的暴露的下端上。在这个示例实施例中，外部端子350可包括焊球。
因此，半导体芯片310的焊盘312通过导线330、第二图案122、第一图案112和导电构件340电连接到外部端子350。
应该理解的是，在具有与明确地示出的半导体封装的结构不同的结构的其它半导体封装中，可以采用图案膜100。
根据以上示例性描述的实施例，通过简单的加压工艺可以将第一图案和第二图案的期望部分相互电连接。因此，可以以低花费在短时间内形成期望的图案形状。结果，可以在相当的程度上减少与制造具有图案膜的PCB和半导体封装相关的成本和时间。
现在将提供本发明的示例实施例。应该理解，下面的示例实施例并不是穷举的。在一个实施例中，图案膜包括第一膜和第二膜。第一图案阵列构造在第一膜中。第二膜附于第一膜上。另外，第二图案阵列构造在第二膜中。第二图案阵列与第一图案阵列部分叠置。
根据一个示例实施例，第一图案阵列可包括通过第一间隔布置的第一图案。第二图案阵列可包括通过第二间隔布置的第二图案。第二图案中的每个可与相邻的四个第一图案部分叠置。此外，第一图案可通过第一间隔沿纵向方向和横向方向布置。第二图案可通过第二间隔沿纵向方向和横向方向布置。另外，第一图案和第二图案可具有基本相同的形状。可选择地，第一图案和第二图案可具有彼此不同的形状。
根据另一示例实施例，第一图案和第二图案可包括热塑性膜。
在制造根据一个实施例的图案膜的方法中，制备第一膜和第二膜。这里，第一图案阵列构造在第一膜内。另外，第二图案阵列构造在第二膜内。第二膜附于第一膜上，使得第二图案阵列与第一图案阵列部分叠置。选择性地对第二膜进行加压，以使第一图案阵列和第二图案阵列的期望的部分彼此电连接。
根据一个示例实施例，可利用具有对应于期望的图案形状的形状的图案工具选择性地对第二膜进行加压。
根据另一示例实施例，可另外对电连接的第一图案阵列和第二图案阵列进行热固化。
在制造图案膜的另一方法中，可制备具有第一图案阵列的第一膜，并可制备具有第二图案阵列的第二膜。第二膜可附于第一膜上，使得第二图案阵列与第一图案阵列部分叠置。可选择性地对第二膜进行加压，以使得第一图案阵列和第二图案阵列的期望的部分彼此电连接。
可利用具有与期望的图案的形状对应的形状的图案工具选择性地对第二膜进行加压。而且，电连接的第一图案阵列和第二图案阵列可被热固化。第一膜和第二膜可包括热塑性膜。
根据另一实施例的印刷电路板包括基底、图案膜和绝缘层图案。图案膜附于基底上。另外，图案膜包括第一膜和第二膜。第一图案阵列构造于第一膜内。第二膜附于第一膜上。第二图案阵列构造于第二膜内。第二图案阵列部分地电连接到第一图案阵列。绝缘层图案形成在图案膜上，以暴露电连接的第一图案阵列和第二图案阵列。
另一印刷电路板包括：基底；图案膜，附于基底上，并包括具有第一图案阵列的第一膜和布置在第一膜上的第二膜，第二膜具有部分地电连接到第一图案阵列的第二图案阵列。印刷电路板还可以包括形成在图案膜上的绝缘层图案，以暴露电连接的第一图案阵列和第二图案阵列。
根据另一实施例的半导体封装包括半导体芯片、图案膜、基底和外部端子。图案膜包括第一膜和第二膜。第一图案阵列构造于第一膜内。第二膜附于第一膜上。第二图案阵列构造于第二膜内。第二图案阵列部分地电连接到第一图案阵列和半导体芯片。基底电连接到第一图案阵列。外部端子形成在基底上。
另一半导体封装包括：半导体芯片；图案膜，包括具有第一图案阵列的第一膜和布置在第一膜上的第二膜，第二膜具有部分地电连接到第一图案阵列和半导体芯片的第二图案阵列；基底，电连接到第一图案阵列；外部端子，形成在基底上。
根据以上示例性描述的实施例，通过简单的加压工艺可以将第一图案阵列和第二图案阵列彼此电连接。因此，可以显著地减小制造图案膜的时间和成本。结果，还可以以低花费来制造具有该图案膜的印刷电路板和半导体封装。
在描述的本发明的实施例中，应该指出的是，本领域的技术人员可以根据上述教导做出修改和变形。因此，应该理解，可以对在由权利要求概括的本发明的范围和精神内公开的本发明的具体实施例做出改变。

Claims (25)

1.一种图案膜，包括：
第一膜，具有第一图案阵列；
第二膜，具有第二图案阵列，其中，第二膜布置在第一膜上，使得第二图案阵列与第一图案阵列部分叠置。
2.根据权利要求1所述的图案膜，其中，第一图案阵列包括第一图案，第一图案沿纵向方向布置以通过第一纵向间隔分隔开，并沿横向方向布置以通过第一横向间隔分隔开，第二图案阵列包括第二图案，第二图案中的至少一个与第一图案中的至少两个相邻的第一图案部分叠置。
3.根据权利要求2所述的图案膜，其中，第二图案中的每个与第一图案中的四个相邻的第一图案部分叠置。
4.根据权利要求2所述的图案膜，其中，第一纵向间隔和第一横向间隔基本相同，第二图案沿纵向方向布置以通过第二纵向间隔分隔开，第二图案沿横向方向布置以通过第二横向间隔分隔开。
5.根据权利要求4所述的图案膜，其中，第一和第二纵向间隔与第一和第二横向间隔基本相同。
6.根据权利要求2所述的图案膜，其中，第一图案的形状与第二图案的形状基本相同。
7.根据权利要求6所述的图案膜，其中，第一图案的形状和第二图案的形状是多边形、大致的圆形或椭圆形。
8.根据权利要求2所述的图案膜，其中，第一图案的形状和第二图案的形状彼此不同。
9.根据权利要求8所述的图案膜，其中，第一图案的形状是多边形，第二图案的形状是大致的圆形或椭圆形。
10.根据权利要求8所述的图案膜，其中，第一图案的形状是大致的圆形，第二图案的形状是椭圆形。
11.根据权利要求1所述的图案膜，其中，第一膜和第二膜包括热塑性材料。
12.根据权利要求11所述的图案膜，其中，第一图案中的至少一个通过第一膜和第二膜中的至少一个的热塑性材料与第二图案中的至少一个电绝缘。
13.根据权利要求11所述的图案膜，其中，第一图案的部分穿过第一膜和第二膜中的至少一个的热塑性材料电连接到第二图案的部分。
14.根据权利要求13所述的图案膜，其中，第一图案中的至少一个通过第一膜的热塑性材料与第一图案的所述部分电绝缘。
15.一种图案膜，包括：
第一膜，具有沿纵向方向和横向方向布置的第一图案；
第二膜，布置在第一膜上，第二膜具有沿纵向方向和横向方向布置的第二图案，
其中，第二图案中的每个与第一图案中的至少两个相邻的第一图案部分叠置。
16.根据权利要求15所述的图案膜，其中，第一图案和第二图案具有大致的矩形形状。
17.根据权利要求15所述的图案膜，其中，第一膜和第二膜包括可变形的绝缘材料。
18.根据权利要求17所述的图案膜，其中，第一图案中的至少一个通过第一膜和第二膜中的至少一个的可变形绝缘材料与第二图案中的至少一个电绝缘。
19.根据权利要求17所述的图案膜，其中，第一图案的部分穿过第一膜和第二膜中的至少一个的可变形绝缘材料电连接到第二图案的部分。
20.根据权利要求19所述的图案膜，其中，第一图案中的至少一个通过第一膜的可变形绝缘材料与第一图案的所述部分电绝缘。
21.一种制造图案膜的方法，包括：
制备具有第一图案阵列的第一膜和具有第二图案阵列的第二膜；
将第二膜附于第一膜上，第二图案阵列与第一图案阵列部分叠置；
选择性地对第二膜进行加压，以将第一图案阵列和第二图案阵列的期望的部分彼此电连接。
22.根据权利要求21所述的方法，其中，利用具有与期望的图案的形状对应的形状的图案工具选择性地对第二膜进行加压。
23.根据权利要求21所述的方法，还包括热固化电连接的第一图案阵列和第二图案阵列。
24.一种印刷电路板，包括：
基底；
图案膜，附于基底上，图案膜包括具有第一图案阵列的第一膜和布置在第一膜上的第二膜，第二膜具有与第一图案阵列部分电连接的第二图案阵列；
绝缘层图案，形成在图案膜上，以暴露电连接的第一图案阵列和第二图案阵列。
25.一种半导体封装，包括：
半导体芯片；
图案膜，包括具有第一图案阵列的第一膜和布置在第一膜上的第二膜，第二膜具有与第一图案阵列和半导体芯片部分电连接的第二图案阵列；
基底，电连接到第一图案阵列；
外部端子，形成在基底上。
CNA2007101696528A 2006-11-14 2007-11-13 图案膜及其制造方法、具有其的印刷电路板和半导体封装 Pending CN101184360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060112074A KR100807235B1 (ko) 2006-11-14 2006-11-14 패턴 필름, 패턴 필름의 제조 방법, 패턴 필름을 갖는인쇄회로기판 및 반도체 패키지
KR1020060112074 2006-11-14

Publications (1)

Publication Number Publication Date
CN101184360A true CN101184360A (zh) 2008-05-21

Family

ID=39368445

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101696528A Pending CN101184360A (zh) 2006-11-14 2007-11-13 图案膜及其制造方法、具有其的印刷电路板和半导体封装

Country Status (5)

Country Link
US (1) US20080111254A1 (zh)
JP (1) JP2008124470A (zh)
KR (1) KR100807235B1 (zh)
CN (1) CN101184360A (zh)
TW (1) TW200835422A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657074B (zh) * 2008-08-19 2011-07-27 富葵精密组件(深圳)有限公司 电路板及电路板的制作方法
CN106814906A (zh) * 2015-11-30 2017-06-09 三星显示有限公司 触摸面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN107690227A (zh) * 2016-08-05 2018-02-13 深圳光启高等理工研究院 传感器装置及制造传感器装置的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980056163A (ko) 1996-12-28 1998-09-25 김영환 패턴 필름 및 이를 이용한 반도체 패키지
US6664028B2 (en) * 2000-12-04 2003-12-16 United Microelectronics Corp. Method of forming opening in wafer layer
JP2002270997A (ja) * 2001-03-08 2002-09-20 Hitachi Ltd 配線基板の製造方法
JP2002299826A (ja) * 2001-03-30 2002-10-11 Toshiba Chem Corp 多層プリント配線基板、半導体装置、及び、これらの製造方法
US7255805B2 (en) * 2004-01-12 2007-08-14 Hewlett-Packard Development Company, L.P. Photonic structures, devices, and methods
KR100716809B1 (ko) 2005-02-28 2007-05-09 삼성전기주식회사 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657074B (zh) * 2008-08-19 2011-07-27 富葵精密组件(深圳)有限公司 电路板及电路板的制作方法
CN106814906A (zh) * 2015-11-30 2017-06-09 三星显示有限公司 触摸面板

Also Published As

Publication number Publication date
KR100807235B1 (ko) 2008-02-28
TW200835422A (en) 2008-08-16
US20080111254A1 (en) 2008-05-15
JP2008124470A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
CN101184360A (zh) 图案膜及其制造方法、具有其的印刷电路板和半导体封装
JP6323553B2 (ja) コイル部品
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US20040201087A1 (en) Stack package made of chip scale packages
US20070090912A1 (en) Embedded inductor and application thereof
JP2002076057A5 (zh)
US20150075844A1 (en) Array printed circuit board, method of replacing defective single printed circuit board of the same, and method of manufacturing electronic apparatus using the same
JP2007027287A (ja) 半導体装置およびその製造方法
CN107958889B (zh) 半导体装置
US7786600B2 (en) Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
JP2016524294A (ja) 着脱型電気接続構造とこれを具備した電気接続用コネクター、半導体パッケージ組立体および電子機器
JP2002299512A (ja) 半導体装置及びその製造方法
US20100051339A1 (en) Circuit board
US10912188B2 (en) High-frequency component
US8294042B2 (en) Connector and manufacturing method thereof
KR101354635B1 (ko) 임베디드 토로이달 코일 및 그 제조방법과 다층인쇄회로기판
US7484968B2 (en) Socket for an electrical tester
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
KR100336081B1 (ko) 반도체 칩
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
CN101552253B (zh) 阵列封装基板
JP4459421B2 (ja) 半導体装置
JP3957158B2 (ja) プリント基板
TWM625777U (zh) 記憶模組之改良結構
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080521