CN101174404B - 用于显示控制器的半导体集成电路装置 - Google Patents

用于显示控制器的半导体集成电路装置 Download PDF

Info

Publication number
CN101174404B
CN101174404B CN2007101675771A CN200710167577A CN101174404B CN 101174404 B CN101174404 B CN 101174404B CN 2007101675771 A CN2007101675771 A CN 2007101675771A CN 200710167577 A CN200710167577 A CN 200710167577A CN 101174404 B CN101174404 B CN 101174404B
Authority
CN
China
Prior art keywords
circuit
data
display
address
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101675771A
Other languages
English (en)
Other versions
CN101174404A (zh
Inventor
饭塚胜
辻壮介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101174404A publication Critical patent/CN101174404A/zh
Application granted granted Critical
Publication of CN101174404B publication Critical patent/CN101174404B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明旨在修复包括在用于显示控制器的半导体集成电路装置的存储器中的缺陷位。该半导体集成电路装置具有显示存储器和修复电路，该显示存储器能够在存储区域中存储显示数据，该修复电路能够通过使用提供在用于存储显示数据的常规存储区域外部的备用存储区域替换显示存储器中包括缺陷的区域来修复缺陷。该装置还包括选择器电路，该选择器电路提供在来自显示存储器的输出数据的传送通路上，并用于根据来自修复电路的控制信号，使用来自备用存储区域的输出数据选择性地替换来自常规存储区域的输出数据。通过根据来自修复电路的控制信号使用来自备用存储区域的输出数据选择性地替换来自常规存储区域的输出数据，使缺陷位得到修复。

Description

用于显示控制器的半导体集成电路装置
相关申请的交叉引用
这里通过参考引入2006年10月30日提交的日本专利申请No.2006-293766的全部公开内容，包括说明书、附图及摘要。
技术领域
本发明涉及一种用于显示控制器的半导体集成电路装置，其中具有用于存储显示数据和控制显示装置的RAM(随机访问存储器)，并且涉及一种有效地用于例如液晶显示控制驱动器的技术，该液晶显示控制驱动器用来驱动液晶显示面板。
背景技术
近年来，作为诸如蜂窝电话或者PDA(个人数字助理)的便携式电子装置的显示装置，通常使用其中将多个显示像素以矩阵形式二维地进行排列的点阵式液晶面板。该装置其中具有液晶显示(LCD)控制器(液晶控制器)和液晶驱动器，该液晶显示控制器作为半导体集成电路而形成，用于执行液晶面板的显示控制，该液晶驱动器用于在该液晶显示控制器的控制下驱动液晶面板；或者具有其中包括有液晶控制器和液晶驱动器的液晶显示控制驱动器(液晶控制驱动器)。
迄今，液晶显示控制驱动器(包括液晶控制器)其中一直在芯片中具有用于存储显示数据的RAM。内置RAM的存储容量通常根据待驱动的液晶面板的显示屏幕尺寸来确定。与普通存储器相比，该RAM的存储容量更小，因此未提供用于修复缺陷位(defective bit)的所谓冗余电路。
内置RAM的存储容量之所以由液晶面板的屏幕尺寸来规定，是基于下述原因。在液晶控制驱动器中，即使当内置RAM的容量被设置为存储液晶面板中一屏显示数据的大小时，由于RAM占用芯片区域的比例相对较大，因此存储容量的增加直接导致芯片成本的增加。对于具有存储一屏显示数据的容量的内置RAM而言，因RAM中的缺陷而引起的产量降低并不是大问题，因此几乎不需要提供冗余电路。可以避免由提供冗余电路所带来的芯片尺寸的增加。
例如，日本未审专利公开No.2000-347646公开了将液晶控制驱动器中内置RAM的存储容量设置为用于存储液晶面板的一屏显示数据的大小。
发明内容
本发明的发明人使用微制造工艺来增加内置RAM的密度，以降低液晶控制驱动器的芯片尺寸和芯片成本。然而，应当理解的是，当内置RAM的密度增加时，缺陷的出现也增加，因此RAM中缺陷所引起的产量降低成为问题。
通过应用一种利用普通RAM中使用的冗余电路的存储器缺陷修复技术，本发明的发明人已经检验到产量方面的提高。然而，在普通RAM中使用的冗余电路中，分开地提供了用于选择常规存储器行或列的控制电路以及用于选择将用来替换缺陷位的备用行或列(冗余存储器)的控制电路。因此，诸如读取速度的操作特性在访问常规存储器行或列时与访问备用存储器行或列时不同，以致于存储器外围电路的定时设计变得困难。在普通RAM所使用的存储器缺陷修复技术中，除具有诸如熔断器的可编程元件且用于存储待修复的行或列地址的电路(下文中称之为熔断器电路)之外，用于存储是否执行修复(即是否使用备用存储区域)的熔断器电路也是必需的。基于熔断器电路的状态生成并提供使备用行或列有效或无效的控制信号。另外，在普通RAM的冗余电路设置有多个备用行或者列的情况下，还必须提供用于指定待使用的行或者列的选择信号。因而，当普通RAM的存储器缺陷修复技术按照原样应用于液晶控制驱动器时，冗余电路和导线的占用面积变得很大，因此就会妨碍芯片尺寸的降低。
在液晶控制驱动器的情况下，在从存储器阵列读取显示数据以及将显示数据输出至后一级的电路时，基于字线单元的修复不必对应于液晶显示装置中的显示位置，而是改变待选择的地址就足够了。然而，为了修复数据线，则必须替换数据的位置，以与显示装置中的显示位置对应。因此，不能按照原样将普通RAM的存储器缺陷修复技术应用于液晶控制驱动器。
本发明的一个目的是提供一种用于修复包括在半导体集成电路装置的存储器内的缺陷位的技术，该半导体集成电路装置用于显示控制器，诸如其中具有用于存储显示数据的存储器的液晶控制驱动器。
通过对说明书和附图的描述，本发明的上述目的、其他目的及新颖的特征都将变得显而易见。
下面将简单介绍本发明中所公开的那些典型发明的概要。
在用于显示控制器的半导体集成电路装置中，包括在存储器中的缺陷位可以得到修复，该显示控制器诸如是其中具有用于存储显示数据的RAM的液晶控制驱动器。
下面将简要介绍通过本说明书中公开的那些典型发明所得到的效果。
本发明提供了一种用于显示控制器的半导体集成电路装置，包括：显示存储器，该显示存储器具有存储区域且能够将用于显示装置的显示数据存储至存储区域中；备用存储区域，该备用存储区域提供在用于存储显示数据的常规存储区域的外部；修复电路，该修复电路能够通过使用备用存储区域替换显示存储器中包括缺陷的区域来修复缺陷；以及选择器电路，该选择器电路提供在来自显示存储器的输出数据的传送通路上，并用于根据来自修复电路的控制信号，使用来自备用存储区域的输出数据选择性地替换来自常规存储区域的输出数据。
利用这种方法，提供选择器电路，其位于来自显示存储器的输出数据的传送通路中，并用于根据来自修复电路的控制信号，使用来自备用存储区域的输出数据选择性地替换来自常规存储区域的输出数据。因此，该选择器电路实现了修复包括在半导体集成电路装置的存储器内的缺陷位的本发明目的，该半导体集成电路装置用于显示控制器，诸如其中具有用于存储显示数据的存储器的液晶控制驱动器。
本发明还提供了一种用于显示控制器的半导体集成电路装置，包括：显示存储器，该显示存储器具有存储区域且能够将用于显示装置的显示数据存储至存储区域中；备用存储区域，该备用存储区域提供在用于存储显示数据的常规存储区域的外部；修复电路，该修复电路能够通过使用备用存储区域替换显示存储器中包括缺陷的区域来修复缺陷；数据总线，该数据总线用于将来自显示存储器的输出数据传送至后一级的电路；多个三态电路，该多个三态电路被提供为与显示存储器的数据输出端子相对应，并且能够将来自显示存储器的数据输出端子的输出数据提供至数据总线；逻辑电路，该逻辑电路用于接收经由数据总线从显示存储器传送来的数据；以及控制电路，该控制电路用于使多个三态电路以时分方式切换至数据输出状态。该修复电路使得与备用存储区域对应的三态电路代替与显示存储器中包括缺陷的区域对应的三态电路而切换至数据输出状态。
控制电路利用这种方法顺序地使得该多个三态电路以时分方式切换至数据输出状态。在这种情况下，修复电路使得与备用存储区域对应的三态电路代替与显示存储器中包括缺陷的区域对应的三态电路而切换至数据输出状态。因此，该修复电路实现了修复包括在半导体集成电路装置的存储器内的缺陷位的本发明目的，该半导体集成电路装置用于显示控制器，诸如其中具有用于存储显示数据的存储器的液晶控制驱动器。
当把除0以外的正整数设置为n时，通过将显示存储器划分成多个存储区域且使每个存储区域都小于2的n次幂的地址空间来确保未使用的地址，并且将未使用的地址分配给对应于备用存储区域的三态电路，从而执行地址控制，使得与备用存储区域对应的三态电路代替与显示存储器中包括缺陷的区域对应的三态电路而切换至数据输出状态。
数据总线可以由多个存储块(mat)来共享，该多个存储块通过将显示存储器划分成若干存储区域且使每个存储区域都小于2的n次幂的地址空间而形成。
数据总线包括第一数据总线和第二数据总线，三态电路的输出端子耦合至第一数据总线，逻辑电路的输入端子耦合至第二数据总线，第一和第二数据总线可以经由能够对输入数据执行预定逻辑运算的逻辑电路向对方发送数据/从对方接收数据。
半导体集成电路装置还可以包括能够将从外部提供的地址信号转换为内部地址信号和存储块选择信号的内部地址转换电路。通过存储块选择信号来选择存储块，通过使用内部地址信号来执行地址控制，使得与备用存储区域对应的三态电路切换至数据输出状态。
本发明还提供了一种用于显示控制器的半导体集成电路装置，包括：显示存储器，该显示存储器具有存储区域且能够将用于显示装置的显示数据存储至存储区域中；备用存储区域，该备用存储区域提供在用于存储显示数据的常规存储区域的外部；修复电路，该修复电路能够通过使用备用存储区域替换显示存储器中包括缺陷的区域来修复缺陷；数据总线，该数据总线用于将来自显示存储器的输出数据传送至后一级的电路；多个三态电路，该多个三态电路被提供为与显示存储器的数据输出端子相对应，并且能够将来自显示存储器的数据输出端子的输出数据提供至数据总线；逻辑电路，该逻辑电路用于接收经由数据总线从显示存储器传送来的数据；以及地址切换器，该地址切换器是针对在多个三态电路和逻辑电路之间的数据传送通路而布置，用于根据修复信息切换用于选择三态电路的地址，从而使得与备用存储区域对应的三态电路代替与显示存储器中包括缺陷的区域对应的三态电路而切换至数据输出状态。
利用这种方法，地址切换器根据修复信息切换用于选择三态电路的地址，从而使得与备用存储区域对应的三态电路代替与显示存储器中包括缺陷的区域对应的三态电路而切换至数据输出状态。因此，该地址切换器实现了修复包括在半导体集成电路装置的存储器内的缺陷位的本发明目的，该半导体集成电路装置用于显示控制器，诸如其中具有用于存储显示数据的存储器的液晶控制驱动器。
可以布置选择器以使其能够将传送通路上的数据切换至相邻的数据传送通路。
作为三态电路，可以应用钟控反相器。
附图说明
图1是示出了液晶控制驱动器的配置实例的框图，其中液晶控制驱动器作为根据本发明的用于显示控制器的半导体集成电路装置的一个实例。
图2是示出了液晶控制驱动器中的主要部分的配置实例的框图。
图3是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图4是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图5是示出了图4的配置中的传送地址的图示。
图6是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图7是示出了图6的配置中的传送地址的图示。
图8是示出了图6的配置中伪未使用地址的确保的图示。
图9是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图10是示出了图9的配置中的传送地址的图示。
图11是示出了图9的配置中未使用地址的伪确保(pseudoassurance)的图示。
图12是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图13是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图14是示出了在图13的配置中外部地址与内部地址之间的对应关系的图示。
图15是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
图16是示出了图15的配置中的传送地址的图示。
图17是示出了液晶控制驱动器中的主要部分的另一配置实例的框图。
具体实施方式
图1示出了液晶显示(LCD)控制驱动器(下文中称为液晶控制驱动器)，作为根据本发明的用于显示控制器的半导体集成电路装置的一个实例。
图1示出的液晶控制驱动器200其中具有RAM(下文中称作显示存储器)，作为用于存储以图形方式显示在点阵式液晶显示面板上的数据的存储器。液晶控制驱动器200被构造为与写电路、读电路以及驱动器一起位于单一半导体衬底上的半导体集成电路，其中该驱动器用于输出液晶显示面板的驱动信号。
液晶控制驱动器200具有基于来自外部微处理器或者微计算机(下文中称作微计算机)等的命令来控制整个芯片内部的控制器201。液晶控制驱动器200还具有脉冲发生器202和定时控制电路203，脉冲发生器202用于基于来自外部的振荡信号或者来自连接至外部端子的振荡器的振荡信号在芯片内生成参考时钟脉冲，定时控制电路203用于基于该时钟脉冲在芯片内生成给出各种电路的操作定时的定时信号。
液晶控制驱动器200还具有系统接口204和外部显示接口205，系统接口204主要用于经由未示出的系统总线来从微计算机等接收诸如指令和静态显示数据的数据以及向微计算机等传送诸如指令和静态显示数据的数据，外部显示接口205用于经由未示出的显示数据总线来主要从应用处理器等接收运动图像数据以及水平和垂直同步信号HSYNC和VSYNC。
液晶控制驱动器200还具有：显示存储器206，用于以位图方法来存储显示数据；位转换电路207，用于执行位处理，诸如重新排列来自微计算机的RGB写数据的位；写数据锁存器208，用于锁存和保持由位转换电路207转换的显示数据或者经由外部显示接口205输入的显示数据；读数据锁存电路209，用于保持从显示存储器206读取的显示数据；以及地址生成电路210，用于生成至显示存储器206的选择地址。
显示存储器206由包括多个存储器单元、字线和位线(数据线)的存储器阵列以及具有地址解码器的可读写RAM来构成，其中该地址解码器用于对从地址生成电路210提供的地址进行解码并生成用于选择存储器阵列中的字线和位线的信号。显示存储器206还包括读出放大器和写驱动器，读出放大器用于放大从存储器单元读取的信号，写驱动器用于根据写数据对存储器阵列中的位线施加预定的电压。尽管并非限制，但是在本实施例中，存储器阵列具有172,800字节的存储容量，并且可以基于列单元(18位)通过17位地址信号来读/写数据。
液晶控制驱动器200还包括锁存电路212、选择器电路213和逻辑电路214，锁存电路212用于顺序地锁存从显示存储器206中读取的显示数据，选择器电路213能够选择性地将锁存的显示数据传送至后面的电路，逻辑电路214用于接收由选择器电路213选择性传送的显示数据。逻辑电路214包括用于生成用于AC驱动的数据的AC电路和用于锁存AC电路生成的数据的锁存电路，AC驱动防止了由于从选择器电路213中选择性传送的显示数据而引起的液晶退化。液晶控制驱动器200还包括液晶驱动电平生成电路216、色调电压生成电路217和γ调整电路218，液晶驱动电平生成电路216用于生成驱动液晶面板所必需的多种电平的电压，色调电压生成电路217用于基于液晶驱动电平生成电路216所生成的电压生成适合于色彩显示和色调显示的波形信号的生成所必需的色调电压，γ调整电路218用于设置色调电压以校正液晶面板的γ特性。
在逻辑电路214的后一级，提供源极线驱动电路215。源极线驱动电路215通过根据逻辑电路214的输出数据从色调电压生成电路217提供的色调电压中选择一个电压来输出电压(源极线驱动信号)Sout，电压Sout将被施加至作为液晶面板中的信号线的源极线。液晶控制驱动器200还包括栅极线驱动电路219和扫描数据生成电路220，栅极线驱动电路219用于输出电压(栅极线驱动信号)Gout，电压Gout将被施加至作为液晶面板中的选择线的栅极线(也称作公共线)，扫描数据生成电路220由移位寄存器等形成，用于生成顺序地将液晶面板中的栅极线逐一驱动至选择电平的扫描数据。
另外，液晶控制驱动器200包括内部参考电压生成电路221以及电压调节器222，内部参考电压生成电路221用于生成内部参考电压，电压调节器222用于通过降低从外部提供的诸如3.3或者2.5V的电压Vcc来生成内部逻辑电路的诸如1.5V的电源电压Vdd。在图1中，SEL1和SEL2指示了数据选择器，这些数据选择器由从定时控制电路203输出的切换信号来控制，以选择性地使多个输入信号中的任意信号通过。
控制器210设置有诸如控制寄存器CTR和索引寄存器IXR的寄存器，控制寄存器CTR用于控制整个芯片的操作状态，诸如液晶控制驱动器200的操作模式，索引寄存器IXR用于存储用来参考控制寄存器CTR和显示存储器206的索引信息。当通过把数据从外部微计算机等写入至索引寄存器IXR中来指定待执行的指令时，控制器201根据所指定的指令来生成并输出控制信号。
通过如上所构造的控制器201的控制，在基于来自微计算机等的指令和数据将数据显示在未示出的液晶显示面板上时，液晶控制驱动器200执行将显示数据顺序写入至显示存储器206的绘图处理。执行从显示存储器206周期性地读取显示数据的读取处理，生成并输出将施加至液晶面板中的源极线的信号，并且生成和输出将顺序施加至栅极线的信号。
系统接口204向诸如微计算机的系统控制器传送将数据绘图至显示存储器206所必需的到寄存器的信号(诸如设置数据和显示数据)以及从系统控制器接收该信号。在实施例中，可以根据IM3-1和IM0/ID端子的状态，选择任何18位、16位、9位和8位并行输入/输出或者串行输入/输出接口作为80系列的接口。
液晶控制驱动器200具有修复电路230和修复信息设置电路240，修复电路230用于修复显示存储器206中的缺陷位，修复信息设置电路240用于保持包括缺陷位的待修复存储器行的地址作为修复信息。尽管并非限制，但是修复信息设置电路240是能够存储待修复的存储器行或列的地址的熔断器电路。根据修复信息设置电路240中设置的修复信息，修复电路230基于字线单元或基于数据线单元使用冗余区域来替换显示存储器206中包括缺陷位的区域。显示存储器206包括与用于存储显示数据的常规存储区域分开提供的修复区域(备用存储区域)206a。修复区域206a包括用于修复字线的字线修复区域和用于修复数据线的数据线修复区域。在经由写数据锁存电路208将显示数据写入至显示存储器206的情形中、在经由读数据锁存电路209将存储在显示存储器206中的数据读取到系统侧的情形中以及在经由锁存电路212读取存储在显示存储器206中的数据的情形中的每种情形中，基于修复信息设置电路240的设置信息来执行由修复电路230进行的冗余修复。在从显示存储器206读取显示数据以及向随后一级的锁存电路212输出读取的显示数据的情况下，基于字线单元的修复并非必须与液晶显示器中的显示位置对应。改变待选择的地址就足够了。为了修复数据线，则必须替换数据的位置，以与液晶显示器中的显示位置对应。如下所述来替换数据的位置。
图2示出了液晶控制驱动器200中的主要部件与液晶显示器的关系。
尽管并非限制，但是图2中示出的液晶显示器100是7像素×7像素的8色显示器。一个像素由红、绿和蓝三点构成。来自液晶控制驱动器200的源极线驱动信号Sout被提供至液晶显示器100。来自液晶控制驱动器200的栅极线驱动信号Gout(未示出)也被提供至液晶显示器100。
显示存储器206包括存储器单元阵列206b以及地址解码器和字线驱动器206c，在存储器单元阵列206b中以阵列形状布置了多个存储器单元，地址解码器和字线驱动器206c用于解码输入地址信号并生成用于将字线驱动至选择电平的信号。存储器单元阵列206b具有修复区域206a。修复区域206a包括用于修复字线的字线修复区域和用于修复数据线的数据线修复区域。
如图2所示，图1所示的修复信息设置电路240包括能够设置字线修复信息的修复信息设置电路240a和能够设置数据线修复信息的修复信息设置电路240b。如图2所示，图1中所示的修复电路230包括字线修复电路230a和数据线修复电路230b，字线修复电路230a用于根据在修复信息设置电路240a中设置的修复信息来修复字线，数据线修复电路230b用于根据在修复信息设置电路240b中设置的修复信息来修复数据线。
选择器电路213布置在来自显示存储器206的输出数据的传送通路上，并且布置在锁存电路212和逻辑电路214之间。选择器电路213具有根据来自修复电路的控制信号使用来自备用存储区域的输出数据选择性地替换来自常规存储区域的输出数据的功能。锁存电路212包括对应于显示存储器206中的常规存储区域的多个锁存器以及对应于用于修复数据线的区域的多个锁存器。多个锁存器中的每个锁存器都耦合至显示存储器206中的数据输出端子。经由相应锁存器将从显示存储器206中的输出端子输出的数据传送至随后一级的选择器电路213。
选择器电路213包括多个选择器，与多个对应于显示存储器206中的常规存储区域的锁存器对应。多个选择器中的每个选择器具有示出为“-”和“+”的两个输入端子，传送至两个输入端子的数据被选择性地传送至后一级的逻辑电路214。选择操作由从数据线修复电路230b输出的数据线修复信号来控制。来自锁存电路212中相应锁存器的输出数据被传送至多个选择器中的输入端子“-”。来自与数据线修复区域对应的锁存器的输出数据被传送至多个选择器中的输入端子“+”。
图3示出了使用图2中的配置进行冗余修复的状态。
在性能测试中，如图3所示，在确定由标记X所指示的区域为显示存储器206中常规存储区域内的缺陷部分时，在修复信息设置电路204b中设置将区域90指示为包括缺陷部分的数据线修复目标的信息，即指示对应于传送地址add2的区域是缺陷区域。在进行了修复信息设置之后，通过基于来自数据线修复电路230b的数据线修复信号来控制选择器电路213的操作，代替来自作为包括缺陷部分的数据线修复目标的区域90(对应于传送地址add2的区域)的输出数据，将来自数据线修复区域(对应于传送地址add7的区域)的输出数据选择性地传送至逻辑电路214。具体来讲，在选择器电路213中，与传送地址add0、add1、add3、add4、add5和add6对应的锁存器选择性地把传送至输入端子“-”的数据传送至逻辑电路214。与传送地址add2对应的锁存器(以80来指示)选择性地把传送至输入端子“+”的数据(即来自与传送地址add7对应的数据线修复区域的数据)传送至逻辑电路214。通过基于来自数据线修复电路230b的数据线修复信号来控制选择器电路213的操作，代替来自作为包括缺陷部分的数据线修复目标的区域90(对应于传送地址add2的区域)的输出数据，将来自数据线修复区域(对应于传送地址add7的区域)的输出数据选择性地传送至逻辑电路214。以这样的方式来执行数据线修复。
在优选使用字线修复区域进行修复的情况下，在修复信息设置电路240a中设置修复信息。在地址生成电路210的输出地址与字线的修复设置电路240a中设置的修复信息匹配的情况下，通过代替常规存储区域中的字线将字线修复区域中的字线驱动至选择电平，来执行基于字线单元的修复。
在该实施例中，可以得到下列效果。
(1)在从存储器阵列读取显示数据并向下一级的电路中输出显示数据的情况下，不需要与液晶显示器100中的显示位置相对应地执行基于字线单元的修复，而是改变待选择的地址就足够了。然而，为了修复数据线，则必须替换数据的位置，以与显示器中的显示位置对应。在图2示出的配置中，通过提供选择器电路213来替换数据的位置。因此，可以容易地修复数据线。
(2)在普通RAM中使用的冗余电路内，分开地提供用于选择常规存储器行或列的控制电路以及用于选择将用来替换缺陷位的备用行或列(冗余存储器)的控制电路。因而，诸如读取速度的操作特性在访问常规存储器行或列时与访问备用存储器行或列时不同，以致于存储器外围电路的定时设计变得困难。而在前面的实施例中，不需要作为分离电路来构造用于选择常规行或列的控制电路以及用于选择将用来替换缺陷位的备用行或列的控制电路。因此，有利于显示存储器206的外围电路的定时设计。
图4示出了液晶控制驱动器200中的主要部分的另一配置实例。
就显示存储器206的输出数据由以三态(高、低和高阻抗)电路为例的钟控反相器电路312来接收并且在钟控反相器电路312与逻辑电路214之间提供使用公共地址的数据总线D-BUS的角度以及提供用于控制传送地址的传送地址控制电路250的角度而言，图4示出的配置与图2示出的配置有很大不同。
钟控反相器电路312包括与显示存储器206的输出端子相对应地布置的多个钟控反相器。按每个对应于一个像素的数据大小，将传送地址add0至add7分配给多个钟控反相器。同样，逻辑电路214包括多个逻辑电路，并且按每个对应于一个像素的数据大小，将传送地址ADD0至ADD6分配给多个逻辑电路。钟控反相器电路312和逻辑电路214受到通过传送地址进行的时分控制。通过时分控制，经由数据总线D-BUS将钟控反相器电路312的输出信号传送至逻辑电路214。
将传送地址信号313从传送地址控制电路250提供至逻辑电路214，并且将传送地址信号314经由数据线修复电路230b从传送地址控制电路250提供至钟控反相器电路312。使用传送地址信号313来执行对于传送地址ADD0至ADD6的时分控制。使用传送地址信号314来执行对于传送地址add0至add7的时分控制。数据线修复电路230b根据在修复信息设置电路240b中设置的修复信息来替换传送地址。例如，当91所指示的区域是数据线修复目标时，那么如图5所示，使用与数据线修复电路230b中的数据线修复区域对应的传送地址add7来代替与作为数据线修复目标的区域91对应的传送地址add2。因此，在时分控制下，以传送地址add0、add1、add7、add3、add4、add5和add6的顺序将数据从钟控反相器电路312输出至数据总线D-BUS。此时，逻辑电路214以传送地址ADD0、ADD1、ADD2、ADD3、ADD4、ADD5和ADD6的顺序对来自数据总线D-BUS的数据进行锁存。在进行从钟控反相器312至逻辑电路214的时分传送时，通过代替来自作为数据线修复目标的区域91的输出数据而将来自数据线修复区域的输出数据传送至逻辑电路214，来执行数据线修复。
通过上述实施例，可以得到下列效果。
(1)在从存储器阵列读取显示数据并向随后一级的电路输出显示数据的情况下，基于字线单元的修复并非必须与显示器中的显示位置对应。改变待选择的地址就足够了。为了修复数据线，则必须替换数据的位置，以与显示器中的显示位置对应。在图4的配置中，由钟控反相器电路312接收显示存储器206的输出数据，在钟控反相器电路312和逻辑电路214之间提供了使用公共地址的数据总线D-BUS，并且进一步提供了用于控制传送地址的传送地址控制电路250。使用该配置，允许与备用存储区域对应的钟控反相器代替与显示存储器206中包括缺陷的区域对应的钟控反相器而进入数据输出状态，从而替换数据的位置。因此，可以容易地修复数据线。
(2)使用图4示出的配置，就不需要图2中示出的选择器电路213，因此可以减小芯片面积。
图6示出了液晶控制驱动器200中的主要部分的另一配置实例。
就显示存储器206被划分为多个存储块并且与存储块划分相关联地布置外围电路的角度而言，图6示出的液晶控制驱动器200与图4所示的液晶控制驱动器200有很大不同。尽管并非限制，但是显示存储器206被划分为左存储块206L和右存储块206R。对于左存储块206L，布置了钟控反相器电路312L、数据总线D-BUSL、逻辑电路214L以及地址解码器和字线驱动器206CL。对于右存储块206R，布置了钟控反相器电路312R、数据总线D-BUSR、逻辑电路214R以及地址解码器和字线驱动器206CR。左存储块206L和右存储块206R中每一个都具有小于2的n次幂的地址空间的存储区域。“n”指除0以外的正整数(1，2，3，...)。该操作是要确保左、右存储块206L、206R的每一个中的数据线修复区域的传送地址，并将其分配给与备用存储区域对应的钟控反相器。即，在将左、右存储块206L、206R的每一个都设置为小于2的n次幂地址空间的存储区域的情况下(在该实例中，是3，其小于22)，如图8所示，当仅关注三位地址A2、A1和A0中的较低地址A1和A0时可以确保伪未使用地址“11”和“10”。在数据线修复电路230b中，由未使用地址“11”来选择左存储块206L中的数据线修复区域，并且由未使用地址“10”来选择右存储块206R中的数据线修复区域。
例如，在图6中，在由91L和91 R指示的区域是数据线修复目标的情况下，如下所述对该区域进行修复。数据线修复电路230b基于修复信息设置电路240b中的存储信息，在存储块206L侧上选择“11”，以代替地址“010”。在时分传送时，如图7所示，使得与add3对应的钟控反相器激活，以代替左存储块206L侧的传送地址add2。可以使与add3对应的钟控反相器激活，以代替右存储块206R侧的传送地址add1。
在该实施例中，可以得到下列效果。
即使在显示存储器206被划分为多个存储块的情况下，通过分别由钟控反相器电路312L和312R接收左、右存储块206L、206R的输出数据，在钟控反相器电路312L和312R与逻辑电路214L和214R之间提供数据总线D-BUSL和D-BUSR，以及提供用于传送地址控制的传送地址控制电路250，从而允许与备用存储区域对应的钟控反相器能够代替与左、右存储块206L和206R中包括缺陷的区域对应的钟控反相器而进入数据输出状态，从而替换数据的位置。因此，能够以与图4所示情况类似的方式容易地修复数据线。
图9示出了液晶控制驱动器200中的主要部分的另一配置实例。
就不与左、右存储块206L和206R相对应地划分数据总线D-BUS的角度而言，图9示出的液晶控制驱动器200与图6所示液晶控制驱动器200有很大不同。
从数据线修复电路230b提供至钟控反相器电路312L和312R的传送地址信号具有3位的结构(A2，A1，A0)，如图11所示。当A0位为“0”时，选择钟控反相器电路312L。当A0位为“1”时，选择钟控反相器电路312R。当A1和A2均被设置为关注位时，根据A1和A2位，使得钟控反相器电路312L和312R中的钟控反相器激活。
图10示出了用于逻辑电路214L和214R的传送地址与用于钟控反相器电路312L和312R的传送地址之间的关系。
由91L和91R指示的区域是数据线修复目标。通过在数据线修复电路230b的控制下选择传送地址add6来代替与数据线修复区域91L对应的钟控反相器的传送地址add4，来使用左存储块206L中的数据线修复区域。通过选择传送地址add7来代替与数据线修复区域91R对应的钟控反相器的传送地址add3，来使用右存储块206R中的数据线修复区域。
在该实施例中，可以得到下列效果。
(1)即使在显示存储器206被划分为多个存储块的情况下，通过分别由钟控反相器电路312L和312R接收左、右存储块206L、206R的输出数据，在钟控反相器电路312L和312R与逻辑电路214L和214R之间提供数据总线D-BUS，以及提供用于传送地址控制的传送地址控制电路250，来允许与备用存储区域对应的钟控反相器能够代替与左、右存储块206L和206R中包括缺陷的区域对应的钟控反相器而进入数据输出状态，从而替换数据的位置。因此，能够以与图4所示情况类似的方式容易地修复数据线。
(2)由于未与左、右存储块206L和206R相对应地划分数据总线D-BUS，因此可以任意地改变逻辑电路214L和214R中用于传送地址ADD0至ADD5的数据布置。
图12示出了液晶控制驱动器200中的主要部分的另一配置实例。
就逻辑电路侧数据总线D-BUS-1布置在逻辑电路214侧、钟控反相器电路侧数据总线D-BUS-2布置在钟控反相器电路312侧以及逻辑电路97布置在逻辑电路侧数据总线D-BUS-1和钟控反相器电路侧数据总线D-BUS-2之间的角度而言，图12示出的液晶控制驱动器200与图4所示液晶控制驱动器200有很大不同。逻辑电路97中的处理包括用于转换显示色彩的色彩转换处理和用于改变字符大小的尺寸加倍处理。
在该实施例中，可以得到下列效果。
(1)在逻辑电路97布置在逻辑电路侧数据总线D-BUS-1和钟控反相器电路侧数据总线D-BUS-2之间的情况下，允许与备用存储区域对应的钟控反相器以类似于图6的方式代替与显示存储器206中包括缺陷的区域对应的钟控反相器而进入数据输出状态，从而替换数据的位置。因此，可以容易地修复数据线。
(2)由于逻辑电路97布置在逻辑电路侧数据总线D-BUS-1和钟控反相器电路侧数据总线D-BUS-2之间，因此可以集中(in a lump)对显示数据执行诸如色彩转换处理和尺寸加倍处理的图像处理。
图13示出了液晶控制驱动器200中的主要部分的另一配置实例。
就把内部/外部地址转换为内部地址的角度而言，图13示出的液晶控制驱动器200与图4示出的液晶控制驱动器200有很大不同。经由接口87来接收字线地址信号和数据线地址信号。字线地址信号被传送至字线地址控制电路88。在修复信息设置电路240c中设置字线修复信息。字线修复电路230a根据在修复信息设置电路240c中设置的字线修复信息来修复字线。经由数据线地址控制电路89将经由接口87从外部接收的数据线地址信号A2、A1和A0传送至内部地址转换电路86。内部地址转换电路86把输入的数据线地址信号A2、A1和A0转换为内部地址信号a1和a0以及存储块选择信号m0。将内部地址信号a1和a0以及存储块选择信号m0传送至布置在后一级的数据线修复电路230c。数据线修复电路230c将从内部地址转换电路86传送来的数据线地址信号与修复信息设置电路中设置的修复信息进行比较。当数据线地址信号与修复信息相符合时，替换显示存储器206中的数据写地址，以修复数据线。存储块选择信号m0被传送至写定时控制电路203b。在将数据写入至显示存储器206时，写定时控制电路203b基于存储块选择信号m0选择存储块。经由写数据锁存器208来锁存待写入的数据。
提供了传送定时控制电路203a。传送定时控制电路203a基于经由未示出的接口等传送的控制信号来控制传送定时。提供了传送地址定时控制电路250。传送地址控制电路250生成传送地址信号，用于选择性地使逻辑电路214L和214R与来自传送定时控制电路203a的定时控制信号同步地进入写状态。数据线修复电路230b将从传送地址控制电路250传送来的传送地址信号与修复信息设置电路240b中设置的修复信息进行比较。当传送地址信号与修复信息相符合时，替换用于激活钟控反相器312L和312R中的每个钟控反相器的传送地址信号，以修复数据线。当区域91R和91L是数据线修复目标时通过时分传送来替换数据的情况例如与图6中示出的配置的情况类似。将不再重复进行这种情况的详细描述。
图14示出了外部地址(数据线地址A2、A1和A0)和内部地址之间的对应关系。在仅仅利用从外部看到的地址来执行控制而无需执行内部地址转换的情况下，对应于add0、add1和add2的A2、A1和A0在存储块之间不同。相反，当在图13示出的配置中执行了内部地址转换时，存储块中的内部地址(a1，a0)是重复的。在外部地址中，ADD2和ADD3(左存储块中的add2和右存储块中的add0)是连续的，使得在液晶控制驱动器200的制造时显示存储器206的处理变得容易。
在该实施例中，可以得到下列效果。
(1)允许与备用存储区域对应的钟控反相器代替与左、右存储块207L和207R中包括缺陷的区域对应的钟控反相器而进入数据输出状态，从而替换数据的位置。因此，数据线能够以类似于图4、6和9所示情况的方式容易地来修复。
(2)通过执行内部地址转换，使得存储块中的内部地址(a0，a1)重复。因此，存在这样的优点，即存储块的数量越大，控制、布局设计和校验越容易。由于与数据线修复区域(冗余区域)对应的地址在所有的存储块中都相同，因此也方便了修复信息的处理。例如，当没有必要修复时，将修复信息设置为“11”就足够了。在修复存储块的左端的数据线的情况下，设置为“00”就足够了。因此，修复信息可以得到简化。
图15示出了液晶控制驱动器200中的主要部分的另一配置实例。
就用于切换地址的地址切换器85提供在钟控反相器电路312与数据总线D-BUS之间的角度而言，图15示出的液晶控制驱动器200与图4中示出的液晶控制驱动器200有很大不同。具体来讲，当区域91是数据线修复目标时，尽管并非限制，但是地址切换器85根据在修复信息设置电路240b中设置的修复信息，使对应于数据线修复目标的钟控反相器未被选择，而使得选择存在于该钟控反相器右侧的钟控反相器。由于对应于数据线修复目标的钟控反相器未被选择，因此所选择的数据被逐个像素进行切换，而对应于数据线修复区域的钟控反相器被选择，从而数据线得到修复。如图16所示，经由数据总线D-BUS以时分方式传送数据。
图17示出了液晶控制驱动器200中的主要部分的另一配置实例。
就基于修复信息设置电路240b中设置的修复信息通过选择器电路213来切换选择数据的角度而言，图17示出的液晶控制驱动器200与图2示出的液晶控制驱动器200有很大不同。选择器电路213中的每个选择器电路选择性地将与该选择器对应的钟控反相器的输出数据和与该钟控反相器相邻的钟控反相器的输出数据传送到逻辑电路215。在区域91是数据线修复目标并且执行数据线修复的情况下，通过选择器213使与区域91(对应于传送地址add1)对应的钟控反相器的输出未被选择。通过逐个像素地切换选择数据，来执行数据线修复。在这种配置中，自钟控反相器212到逻辑电路215的数据传送通路的长度几乎相等，而不需考虑待修复的数据线。因此就不需要考虑数据传送通路上的时间延迟的变化。
发明人所实现的本发明在此处已经具体进行了描述。显然，本发明并不限于上述情形，并且还可以进行各种改变。
已经描述了在与本发明的背景技术相同的应用领域中，将此处发明人实现的本发明应用到用来生成和输出用于液晶面板的驱动信号的液晶控制驱动器的情况。但是本发明并不限于这种情况，而是还可以用于显示控制器的半导体集成电路，用来驱动除液晶之外的显示器，诸如有机EL显示面板。

Claims (4)

1.一种用于显示控制器的半导体集成电路装置，包括：
显示存储器，所述显示存储器具有存储区域且配置成将用于显示装置的显示数据存储至所述存储区域中；
备用存储区域，所述备用存储区域提供在用于存储所述显示数据的常规存储区域的外部；
修复电路，所述修复电路配置成根据在修复信息电路中设置的修复信息，通过使用所述备用存储区域替换所述显示存储器中包括缺陷的区域来修复缺陷；
钟控反相器电路，包括与所述显示存储器的数据输出端子相对应的多个钟控反相器；
逻辑电路，用于接收从所述钟控反相器电路传送的数据；
数据总线，所述数据总线用于将来自所述钟控反相器电路的输出数据传送至所述逻辑电路；
控制电路，所述控制电路用于以时分方式将显示数据从所述钟控反相器电路传送至所述逻辑电路，
其中所述控制电路以时分方式控制所述逻辑电路，并且以时分方式经由所述修复电路控制所述钟控反相器电路，
其中按照每个对应于一个像素的数据大小，将传送地址分配给所述多个钟控反相器，
其中所述逻辑电路包括多个逻辑电路，并且按照每个对应于一个像素的数据大小，将传送地址分配给所述多个逻辑电路，
其中一个像素包括第一点、第二点和第三点。
2.根据权利要求1所述的用于显示控制器的半导体集成电路装置，
其中当把除0以外的正整数设置为n时，通过将所述显示存储器划分成多个存储区域且使每个存储区域都小于2的n次幂的地址空间，来确保未使用的地址，并且将所述未使用的地址分配给对应于所述备用存储区域的所述钟控反相器电路，从而执行地址控制，使得与所述备用存储区域对应的所述钟控反相器电路代替与所述显示存储器中包括所述缺陷的所述区域对应的所述钟控反相器电路而切换至数据输出状态。
3.根据权利要求1所述的用于显示控制器的半导体集成电路装置，
其中所述数据总线可以由多个存储块来共享，所述多个存储块通过将所述显示存储器划分成若干存储区域且使每个存储区域都小于2的n次幂的地址空间而形成。
4.根据权利要求3所述的用于显示控制器的半导体集成电路装置，还包括：
内部地址转换电路，所述内部地址转换电路配置成将从所述半导体集成电路装置的外部提供的地址信号转换为内部地址信号和存储块选择信号，
其中存储块通过所述存储块选择信号来选择，地址控制通过使用所述内部地址信号来执行，所述地址控制用于使与所述备用存储区域对应的所述钟控反相器电路切换至数据输出状态。
CN2007101675771A 2006-10-30 2007-10-29 用于显示控制器的半导体集成电路装置 Expired - Fee Related CN101174404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006293766A JP2008111921A (ja) 2006-10-30 2006-10-30 表示制御用半導体集積回路
JP293766/2006 2006-10-30

Publications (2)

Publication Number Publication Date
CN101174404A CN101174404A (zh) 2008-05-07
CN101174404B true CN101174404B (zh) 2011-10-05

Family

ID=39331839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101675771A Expired - Fee Related CN101174404B (zh) 2006-10-30 2007-10-29 用于显示控制器的半导体集成电路装置

Country Status (5)

Country Link
US (1) US7979755B2 (zh)
JP (1) JP2008111921A (zh)
KR (1) KR20080039272A (zh)
CN (1) CN101174404B (zh)
TW (1) TWI442375B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201237831A (en) * 2011-03-11 2012-09-16 Raydium Semiconductor Corp Liquid crystal display driver and display device having the same
KR102305502B1 (ko) * 2014-12-22 2021-09-28 삼성디스플레이 주식회사 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR20190064098A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 장치, 및 그의 리페어 동작방법
US10978028B2 (en) 2018-09-17 2021-04-13 Apple Inc. Correction for defective memory of a memory-in-pixel display

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383162A (en) * 1991-08-26 1995-01-17 Hitachi, Ltd. Semiconductor memory device
US5963488A (en) * 1997-03-07 1999-10-05 Sharp Kabushiki Kaisha Semiconductor memory device
US6202180B1 (en) * 1997-06-13 2001-03-13 Kabushiki Kaisha Toshiba Semiconductor memory capable of relieving a defective memory cell by exchanging addresses
CN1343320A (zh) * 1999-03-08 2002-04-03 松下电器产业株式会社 液晶显示装置及其检查方法
CN1797141A (zh) * 2004-12-20 2006-07-05 凌阳科技股份有限公司 具修复断线功能的薄膜晶体管液晶显示器及高阻抗侦测电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716487A (en) * 1980-04-11 1982-01-27 Ampex Computer graphic system
JP3083547B2 (ja) * 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
JPH06275095A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd 半導体記憶装置及び冗長アドレス書込方法
KR970707555A (ko) * 1994-11-15 1997-12-01 로버트 에프. 도너후 메모리 소자내의 결함 셀을 대체하기 위한 회로, 시스템 및 그 방법(circuits, systems, and methods for accounting for defective cells in a memory device)
JP3631277B2 (ja) * 1995-01-27 2005-03-23 株式会社日立製作所 メモリモジュール
JP2710235B2 (ja) * 1995-08-30 1998-02-10 日本電気株式会社 欠陥救済判定回路
US6085288A (en) * 1997-04-14 2000-07-04 International Business Machines Corporation Dual cache directories with respective queue independently executing its content and allowing staggered write operations
US6157584A (en) * 1999-05-20 2000-12-05 Advanced Micro Devices, Inc. Redundancy circuit and method for semiconductor memory
JP2000347646A (ja) 1999-06-07 2000-12-15 Hitachi Ltd 表示制御装置および表示システム
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP4316085B2 (ja) * 1999-12-28 2009-08-19 株式会社東芝 半導体集積回路装置及び集積回路システム
JP2001085644A (ja) * 2000-07-12 2001-03-30 Hitachi Ltd 半導体装置の製造方法
US6567323B2 (en) * 2001-02-27 2003-05-20 Texas Instruments Incorporated Memory circuit redundancy control
US6966012B1 (en) * 2001-06-22 2005-11-15 Artisan Components, Inc. Memory column redundancy circuitry and method for implementing the same
JP2003068093A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
JP4270832B2 (ja) * 2002-09-26 2009-06-03 株式会社東芝 不揮発性半導体メモリ
JP2004233742A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4427361B2 (ja) * 2004-03-16 2010-03-03 株式会社東芝 不揮発性半導体メモリ
US6991947B1 (en) * 2004-03-22 2006-01-31 Tushar Gheewala Hybrid semiconductor circuit with programmable intraconnectivity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383162A (en) * 1991-08-26 1995-01-17 Hitachi, Ltd. Semiconductor memory device
US5963488A (en) * 1997-03-07 1999-10-05 Sharp Kabushiki Kaisha Semiconductor memory device
US6202180B1 (en) * 1997-06-13 2001-03-13 Kabushiki Kaisha Toshiba Semiconductor memory capable of relieving a defective memory cell by exchanging addresses
CN1343320A (zh) * 1999-03-08 2002-04-03 松下电器产业株式会社 液晶显示装置及其检查方法
CN1797141A (zh) * 2004-12-20 2006-07-05 凌阳科技股份有限公司 具修复断线功能的薄膜晶体管液晶显示器及高阻抗侦测电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平7-43732A 1995.02.14

Also Published As

Publication number Publication date
CN101174404A (zh) 2008-05-07
KR20080039272A (ko) 2008-05-07
TWI442375B (zh) 2014-06-21
JP2008111921A (ja) 2008-05-15
US20080104457A1 (en) 2008-05-01
TW200837712A (en) 2008-09-16
US7979755B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
CN101030360B (zh) 显示控制半导体集成电路
JP4968778B2 (ja) 表示制御用半導体集積回路
CN101174404B (zh) 用于显示控制器的半导体集成电路装置
CN105788551A (zh) 一种可兼容多种显示模式的驱动系统
EP1066617A1 (en) Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit
JP2016186541A (ja) 記憶装置、表示ドライバー、電気光学装置及び電子機器
JP5097689B2 (ja) 表示ドライバの書き込み方法及びそれを使用する表示ドライバ
US20080109631A1 (en) Method and apparatus for driving display data
CN1979620A (zh) 显示装置的控制电路、显示装置及应用其的电子设备
US20020036634A1 (en) Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit
KR20200111330A (ko) 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법
JPH075845A (ja) 相転移型液晶ディスプレイの書き込み方式
US10643515B2 (en) Display driver, display device and method of operating display driver
JP4998534B2 (ja) 半導体記憶装置
JP2008216980A (ja) ドライバ
JP2001222268A (ja) 表示制御装置及び電子機器
KR20170028021A (ko) 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스
KR20000066531A (ko) 쉬프트 기억장치
JP2007279343A (ja) 点灯表示回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100916

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100916

Address after: Kanagawa

Applicant after: Renesas Electronics Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS SP DRIVERS INC.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141009

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141009

Address after: Kanagawa, Japan

Patentee after: Synaptics Display Devices G.K.

Address before: Kanagawa

Patentee before: Renesas Electronics Corp.

C56 Change in the name or address of the patentee

Owner name: SYNAPTICS DISPLAY DEVICES K. K.

Free format text: FORMER NAME: SYNAPTICS DISPLAY DEVICE, K. K.

Owner name: SYNAPTICS DISPLAY DEVICE, K. K.

Free format text: FORMER NAME: RENESAS SP DRIVERS INC.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Japan G.K.

Address after: Kanagawa, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Display Devices G.K.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Japan G.K.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Patentee before: Synaptics Japan G.K.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20181029