KR20200111330A - 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법 - Google Patents

안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20200111330A
KR20200111330A KR1020190030840A KR20190030840A KR20200111330A KR 20200111330 A KR20200111330 A KR 20200111330A KR 1020190030840 A KR1020190030840 A KR 1020190030840A KR 20190030840 A KR20190030840 A KR 20190030840A KR 20200111330 A KR20200111330 A KR 20200111330A
Authority
KR
South Korea
Prior art keywords
fuse
read
program
block
address
Prior art date
Application number
KR1020190030840A
Other languages
English (en)
Inventor
오윤석
Original Assignee
(주)피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피델릭스 filed Critical (주)피델릭스
Priority to KR1020190030840A priority Critical patent/KR20200111330A/ko
Publication of KR20200111330A publication Critical patent/KR20200111330A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Read Only Memory (AREA)

Abstract

안티퓨즈의 열화를 최소화하는 안티퓨즈 OTP 메모리 장치 및 그의 구동방법이 게시된다. 본 발명의 안티퓨즈 OPT 메모리 장치는 각자의 프로그램 데이터를 저장할 수 있는 복수개의 안티퓨즈 메모리셀들을 포함하는 메모리 블락으로서, 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터는 각자에 내장된 안티퓨즈의 항복 여부에 대한 정보인 상기 메모리 블락; 복수개의 독출 레지스터셀들을 포함하는 독출 레지스터 블락; 및 상기 메모리 블락 및 상기 독출 데이터 블락의 동작을 제어하는 제어블락을 구비한다. 상기 제어블락은 프로그램 동작 모드에서, 상기 메모리 블락의 특정되는 상기 안티퓨즈 메모리셀을 억세스하여 내장된 상기 안티퓨즈를 항복시키도록 구동되며, 오토 전송 모드에서, 상기 메모리 블락의 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터들을 상기 독출 데이터 블락의 대응하는 상기 복수개의 독출 레지스터셀들에 전송하여 저장하도록 구동되며, 독출 동작 모드에서, 상기 데이터 블락의 특정되는 상기 독출 레지스터셀을 억세스하여 저장된 상기 프로그램 데이터를 독출하도록 구동된다. 본 발명의 안티퓨즈 OTP 메모리 장치 및 그의 구동 방법에 의하면, 안티퓨즈의 열화가 현저히 감소된다.

Description

안티퓨즈의 열화를 최소화하는 안티퓨즈 OTP 메모리 장치 및 그의 구동방법{ANTI-FUSE OTP MEMORY DEVICE FOR REDUCING DEGRADATION IN ANTI-FUSE AND DRIVING METHOD THEREFOR}
본 발명은 안티퓨즈(anti-fuse) OTP(one-time programmable) 메모리 장치에 관한 것으로서, 특히, 안티퓨즈의 열화를 최소화하는 안티퓨즈 OTP 메모리 장치 및 그의 구동방법에 관한 것이다.
일반적으로, 안티퓨즈 OTP 메모리 장치는 행과 열의 매트릭스 구조상에 배열되는 다수개의 안티퓨스 메모리셀들을 포함한다. 그리고, 안티퓨즈 메모리셀들 각각은 자신의 안티퓨즈를 내장하여 구성된다.
이러한 안티퓨즈 메모리셀은 내장된 자신의 안티퓨즈의 항복(breakdown) 여부에 따라 프로그램된다. 즉, 내장된 안티퓨즈는 양단에 항복 전압(breakdown voltage)보다 높은 전압이 인가되는 경우, 절연층으로 작용하는 얇은 게이트 산화막을 항복되고, 그 결과, 안티퓨즈 메모리셀은 전기적으로 프로그램된다. 이때, 상기 안티퓨즈의 양단에 항복 전압(breakdown voltage)낮은 전압이 반복적으로 인가되는 경우에도, 안티퓨즈의 게이트 산화막에 대한 열화가 진행되는 것으로 알려져 있다.
한편, 안티퓨즈 OTP 메모리 장치는 일회성의 프로그램이 가능한 메모리 장치이다. 즉, 안티퓨즈 OTP 메모리 장치는 프로그램 동작은 1회에 한하여 진행되는 반면에, 독출 동작은 매우 많은 횟수로 반복적으로 진행된다.
그런데, 기존의 안티퓨즈 OTP 메모리 장치에서는, 프로그램 동작보다도 수행 빈도가 훨씬 많은 독출 동작시에도, 선택된 안티퓨즈 메모리셀이 직접 억세스되어 내장된 안티퓨즈의 항복여부가 확인된다.
그 결과, 기존의 안티퓨즈 OTP 메모리 장치에서는, 사용에 따라 프로그램되지 않은 안티퓨즈 메모리셀의 안티퓨즈도 사용에 따라 점점 열화가 진행되고, 이에 따라, 전체적으로 안티퓨즈 OTP 메모리 장치의 오동작이 발생되는 문제점이 발생된다.
공개특허번호 제10-2017-0078749호, 공개일 2017년 07월 07일
본 발명의 목적은 기존의 안티퓨즈 OTP 메모리 장치의 문제점을 해결하기 위한 것으로서, 안티퓨즈의 열화를 최소화하는 안티퓨즈 OTP 메모리 장치 및 그의 구동방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 안티퓨즈 OPT 메모리 장치에 관한 것이다. 본 발명의 안티퓨즈 OPT 메모리 장치는 각자의 프로그램 데이터를 저장할 수 있는 복수개의 안티퓨즈 메모리셀들을 포함하는 메모리 블락으로서, 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터는 각자에 내장된 안티퓨즈의 항복 여부에 대한 정보인 상기 메모리 블락; 복수개의 독출 레지스터셀들을 포함하는 독출 레지스터 블락; 및 상기 메모리 블락 및 상기 독출 데이터 블락의 동작을 제어하는 제어블락을 구비한다. 상기 제어블락은 프로그램 동작 모드에서, 상기 메모리 블락의 특정되는 상기 안티퓨즈 메모리셀을 억세스하여 내장된 상기 안티퓨즈를 항복시키도록 구동되며, 오토 전송 모드에서, 상기 메모리 블락의 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터들을 상기 독출 데이터 블락의 대응하는 상기 복수개의 독출 레지스터셀들에 전송하여 저장하도록 구동되며, 독출 동작 모드에서, 상기 데이터 블락의 특정되는 상기 독출 레지스터셀을 억세스하여 저장된 상기 프로그램 데이터를 독출하도록 구동된다.
상기의 다른 목적을 달성하기 위한 본 발명의 일면은 안티퓨즈 OTP 메모리 장치의 구동방법에 관한 것이다. 본 발명의 안티퓨즈 OTP 메모리 장치의 구동방법은 특정되는 안티퓨즈 메모리셀을 억세스하여 자신의 상기 안티퓨즈를 항복시켜 프로그램하는 프로그램 단계; 상기 프로그램 단계에서 프로그램된 상기 안티퓨즈 메모리셀의 프로그램 데이터를 대응하는 독출 레지스터셀로 전송하여 저장하는 오토 전송 단계로서, 상기 안티퓨즈의 메모리셀의 프로그램 데이터는 자신의 상기 안티퓨즈의 항복 여부에 대한 정보인 상기 오토 전송 단계; 및 특정되는 상기 독출 레지스터셀을 억세스하여, 상기 오토 전송 단계에서 전송되어 저장된 상기 프로그램 데이터를 독출하는 독출 단계를 구비한다.
상기와 같은 본 발명의 안티퓨즈 OTP 메모리 장치 및 그의 구동 방법에서는, 프로그램된 안티퓨즈 메모리셀의 프로그램 데이터가 독출 레지스터셀에 전송되어 저장된다. 그리고, 독출 동작에서는 안티퓨즈 메모리셀이 아닌 독출 레지스터셀이 억세스된다. 결과적으로, 본 발명의 안티퓨즈 OTP 메모리 장치 및 그의 구동 방법에 의하면, 안티퓨즈의 열화가 현저히 감소된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 안티퓨즈 OTP 메모리 장치를 나타내는 도면이다.
도 2는 도 1의 안티퓨즈 OTP 메모리 장치에서의 안티퓨즈 메모리셀(CAF)의 구성 및 작용효과를 설명하기 위한 도면이다.
도 3은 도 1의 제어블락을 구체적으로 나타내는 도면이다.
도 4는 본 발명의 일실시예에 따른 안티퓨즈 OTP 메모리 장치의 구동방법을 설명하기 위한 순서도이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 스위치나 복수개의 신호선으로 이루어진 구성일지라도 '스위치들', '신호선들'과 같이 표현할 수도 있고, '스위치', '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 아래의 내용 및 첨부 도면에 기재된 내용을 함께 참조하여야만 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 안티퓨즈 OTP 메모리 장치를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 안티퓨즈 OTP 메모리 장치는 메모리 블락(100), 독출 레지스터 블락(200) 및 제어블락(300)을 구비한다.
먼저, 본 발명의 안티퓨즈 OPT 메모리 장치의 각 구성요소의 구성 및 동작이 기술되기에 앞서, 본 발명의 안티퓨즈 OTP 메모리 장치의 주요 동작 모드가 기술된다.
본 명세서에서, 본 발명의 안티퓨즈 OTP 메모리 장치의 동작 모드는 크게 '프로그램 동작 모드', '오토 전송 모드' 및 '독출 동작 모드'의 3가지로 구분될 수 있다.
먼저, '프로그램 동작 모드'는 메모리 블락(100)의 선택되는 안티퓨즈 메모리셀(CAF)을 억세스하여 프로그램하는 동작 모드이다. 그리고, 본 명세서에서는, 상기 안티퓨즈 메모리셀(CAF)의 프로그램 여부에 대한 정보를 '프로그램 데이터(DA_PR, 도 2 참조)'라 칭한다.
'오토 전송 모드'는 상기 메모리 블락(100)의 안티퓨즈 메모리셀(CAF)들의 '프로그램 데이터(DA_PR)'들을 상기 독출 레지스터 블락(200)에 전송하고, 전송된 상기 '프로그램 데이터(DA_PR)'들을 상기 독출 레지스터 블락(200)에서의 대응하는 독출 레지스터셀(CRR)들에 저장하는 동작 모드이다.
그리고, '독출 동작 모드'는 상기 독출 레지스터 블락(200)의 선택되는 독출 레지스터셀(CRR)를 억세스하여 프로그램 데이터(DA_PR)을 출력하는 동작 모드이다.
참고로, 본 발명의 안티퓨즈 OTP 메모리 장치와 같은 일회성의 프로그램이 가능한 메모리 장치에서는, '독출 동작 모드'는 '프로그램 동작 모드'에 비하여 훨씬 많은 빈도로 수행되는 것이 일반적이다. 그리고, 상기 '오토 전송 모드'는 한 셋트의 프로그램 동작 모드가 수행된 직후, 리셋 커맨드 발생시 등과 같이 특정한 명령이 발생되는 경우에 수행된다.
계속 도 1을 참조하면, 상기 메모리 블락(100)은 각자의 프로그램 데이터(DA_PR)를 저장할 수 있는 복수개의 안티퓨즈 메모리셀(CAF)들을 포함한다. 이때, 상기 복수개의 안티퓨즈 메모리셀(CAF)들 각각의 프로그램 데이터(DA_PR)는 각자에 내장된 안티퓨즈(AFU)의 항복(breakdown) 여부에 대한 정보이다. 그리고, 상기 복수개의 안티퓨즈 메모리셀(CAF)들은 상기 제어블락(300)으로부터 제공되는 선택 어드레스(SADD)에 의하여 특정된다.
상기 메모리 블락(100)은 구체적으로 셀 어레이(110) 및 프로그램 독출 센싱부(120)를 구비한다. 상기 셀 어레이(110)는 상기 복수개의 안티퓨즈 메모리셀(CAF)들을 포함한다.
그리고, 상기 프로그램 독출 센싱부(120)는 상기 선택 어드레스(SADD)에 따라 상기 셀 어레이(110)의 상기 안티퓨즈 메모리셀(CAF)을 특정하여 억세스하도록 구동된다.
상기 프로그램 독출 센싱부(120)는 더욱 구체적으로 프로그램 센싱 수단(121) 및 오토 센싱 수단(123)을 구비한다.
상기 프로그램 센싱 수단(121)은 '프로그램 동작 모드'에서는 특정된 상기 안티퓨즈 메모리셀(CAF)의 상기 안티퓨즈(AFU)를 항복시켜 프로그램하도록 구동된다. 이때, 상기 안티퓨즈 메모리셀(CAF)은 상기 '프로그램 데이터(DA_PR)'를 프로그램하게 된다.
그리고, 상기 오토 센싱 수단(123)은 '오토 전송 모드'에서는 특정된 상기 안티퓨즈 메모리셀(CAF)의 상기 프로그램 데이터(DA_PR)를 내부 데이터선(LID)으로 출력하도록 구동된다.
계속하여, 상기 하나의 안티퓨즈 메모리셀(CAF)에 대한 자세히 살펴본다.
도 2는 도 1의 안티퓨즈 OTP 메모리 장치에서의 안티퓨즈 메모리셀(CAF)의 구성 및 작용효과를 설명하기 위한 도면이다.
도 2를 참조하면, 상기 안티퓨즈 메모리셀(CAF)들 각각은 고전압 전송 트랜지스터(TTR) 및 상기 안티퓨즈(AFU)를 구비한다.
상기 고전압 전송 트랜지스터(TTR)는 상기 고전압(VHH)와 프로그램 노드(NPR) 사이에 형성된다. 그리고, 상기 안티퓨즈(AFU)는 상기 프로그램 노드(NPR)와 백 바이어스 전압(VBB) 사이에 형성된다.
본 실시예에서, 상기 고전압(VHH)은 외부에서 인가되는 전원 전압(VDD)보다 높은 레벨의 전압이며, 상기 백 바이어스 전압(VBB)은 외부에서 인가되는 접지 전압보다 낮은 레벨의 전압이다.
먼저, 본 발명의 안티퓨즈 OTP 메모리 장치가 '프로그램 동작 모드'로 진입하면, 프로그램 명령 신호(PRCOM)이 활성화된다.
이 경우, 프로그램 디코딩 유닛(121a)의 출력은 상기 선택 어드레스(SADD)에 따라 상기 안티퓨즈 메모리셀(CAF)을 선택하고, 선택된 상기 안티퓨즈 메모리셀(CAF)의 제어 노드(NCON)는 접지 전압(VSS)으로 제어된다. 이때, 상기 고전압 전송 트랜지스터(TTR)가 턴온되고, 상기 프로그램 노드(NPR)는 상기 고전압(VHH)으로 제어된다.
이에 따라, 상기 안티퓨즈(AFU)의 양단에 상기 고전압(VHH)와 상기 백 바이어스 전압(VBB)이 인가된다. 이 경우, 상기 안티퓨즈(AFU)의 항복이 발생된다.
즉, 상기 프로그램 노드(NPR)에는 상기 안티퓨즈(AFU)의 항복 여부에 대한 정보인 프로그램 데이터(DA_PR)가 저장된다. 예를 들어, 상기 안티퓨즈(AFU)가 항복된 경우에는, 상기 프로그램 노드(NPR)는 상대적으로 낮은 레벨인 접지 전압(VSS) 부근으로 제어된다. 반면에, 상기 안티퓨즈(AFU)가 항복되지 않은 경우에는, 상기 프로그램 노드(NPR)는 상대적으로 높은 레벨인 전원 전압(VDD) 부근으로 제어된다.
그리고, 상기 안티퓨즈 메모리셀(CAF)가 비선택되는 경우에는, 바이어스 트랜지스터(VTR)이 턴온 상태로 된다. 이 경우, 비선택되는 상기 안티퓨즈 메모리셀(CAF)의 제어 노드(NCON)를 상기 고전압(VHH)으로 제어하며, 상기 고전압 전송 트랜지스터(TTR)는 턴오프 상태로 된다.
참고로, 상기 프로그램 노드(NPR)에 상기 고전압(VHH)이 아닌 상기 전원 전압(VDD)이 반복적으로 인가되는 경우에도, 상기 안티퓨즈(AFU)의 열화가 발생될 수 있는 것으로 알려져 있다.
이어서, 본 발명의 안티퓨즈 OTP 메모리 장치가 오토 전송 모드로 진입하면, 오토 전송 신호(ATCOM)가 활성화된다.
이 경우, 리딩 디코딩 유닛(123a)의 출력은 상기 선택 어드레스(SADD)에 따라 상기 안티퓨즈 메모리셀(CAF)을 선택하고, 선택된 상기 안티퓨즈 메모리셀(CAF)의 프로그램 노드(NPR)는 래치 유닛(123b)에 연결된다. 이에 따라, 상기 '프로그램 데이터(DA_PR)는 상기 래치 유닛(123b)에 래치되고, 내부 데이터선(LID)으로 출력된다.
참고로, 도 2에서, 상기 프로그램 디코딩 유닛(121a)는 상기 프로그램 센싱 수단(121)의 일부이며, 상기 리딩 디코딩 유닛(123a) 및 래치 유닛(123b)은 상기 오토 센싱 수단(123)의 일부로 이해될 수 있다.
다시 도 1을 참조하면, 상기 독출 레지스터 블락(200)은 상기 선택 어드레스(SADD)에 의하여 특정되는 복수개의 독출 레지스터셀(CRR)들을 포함한다. 바람직하기로는, 상기 독출 레지스터 블락(200)에 포함되는 상기 독출 레지스터셀(CRR)의 수는 상기 메모리 블락(10)의 상기 안티퓨즈 메모리셀(CAF)의 수와 동일하다.
이때, 상기 독출 레지스터셀(CRR)은 DRAM 셀, 래치 등의 다양한 형태로 구현될 수 있다. 그리고, 이러한 독출 레지스터셀(CRR)로의 데이터의 전송 및 저장, 그리고, 상기 독출 레지스터셀(CRR)로부터의 데이터의 독출을 위한 구성 및 동작은 당업자라면 용이하게 구현할 수 있는 것이므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기 제어블락(300)은 상기 메모리 블락(100) 및 상기 독출 데이터 블락(200)의 동작을 제어한다.
구체적으로, 상기 제어블락(300)은 '프로그램 동작 모드'에서 활성화되는 프로그램 명령 신호(PRCOM)을 발생한다. 상기 프로그램 명령 신호(PRCOM)의 활성화시에, 상기 선택 어드레스(SADD)에 의하여 특정되는 상기 안티퓨즈 메모리셀(CAF)이 억세스된다. 이 경우, 상기 안티퓨즈 메모리셀(CAF)은 내장된 자신의 상기 안티퓨즈(AFU)가 항복됨으로써 프로그램된다.
그리고, 상기 제어블락(300)은 '오토 전송 모드'에서 활성화되는 오토 전송 신호(ATCOM)를 발생한다. 상기 오토 전송 신호(ATCOM)의 활성화시에, 상기 선택 어드레스(SADD)에 순차적으로 변화된다. 이때, 상기 선택 어드레스(SADD)에 의하여 특정되는 상기 안티퓨즈 메모리셀(CAF) 및 독출 레지스터셀(CRR)이 억세스된다.
이 경우, 억세스된 상기 안티퓨즈 메모리셀(CAF)의 프로그램 데이터(DA_PR)들이 상기 내부 데이터선(LID)으로 출력된다. 그리고, 상기 내부 데이터선(LID)을 통하여 전송되는 상기 프로그램 데이터(DA_PR)들은 대응하는 상기 복수개의 독출 레지스터셀(CRR)들에 전송되어 저장된다.
또한, 상기 제어블락(300)은 독출 동작 모드에서 활성화되는 독출 명령 신호(RDCOM)를 발생한다. 상기 독출 명령 신호(RDCOM)의 활성화시에, 상기 선택 어드레스(SADD)에 의하여 특정되는 상기 독출 레지스터셀(CRR)이 억세스된다. 이 경우, 상기 독출 레지스터셀(CRR)은 저장된 상기 프로그램 데이터(DA_PR)가 외부로 독출된다.
도 3은 도 1의 제어블락(300)을 구체적으로 나타내는 도면이다. 도 3을 참조하면, 상기 제어블락(300)은 커맨드 버퍼부(310), 어드레스 버퍼부(330), 내부 어드레스 발생부(350) 및 어드레스 선택부(370)를 구비한다.
상기 커맨드 버퍼부(310)는 외부 명령(EXCOM)에 따라 활성화되는 상기 프로그램 명령 신호(PRCOM), 상기 오토 전송 신호(ATCOM) 및 상기 독출 명령 신호(RDCOM)를 발생한다. 이때, 상기 프로그램 명령 신호(PRCOM)는 '프로그램 동작 모드'에서 활성화되고, 상기 오토 전송 신호(ATCOM)는 '오토 전송 모드'에서 활성화되며, 상기 독출 명령 신호(RDCOM)는 '독출 동작 모드'에서 활성화된다.
상기 어드레스 버퍼부(330)는 외부 어드레스(EXADD)를 버퍼링하여 버퍼링 어드레스(BADD)를 발생한다.
상기 내부 어드레스 발생부(350)는 상기 내부 어드레스(IADD)를 발생하며, 더욱 구체적으로 내부 클락 발생기(351) 및 내부 클락 카운터(353)를 구비한다.
상기 내부 클락 발생기(351)는 '오토 전송 모드'에서 활성화되는 상기 오토 전송 신호(ATCOM)의 활성화에 응답하여 인에이블되어, 일정한 주기의 내부 클락(ICK)을 발생한다.
그리고, 상기 내부 클락 카운터(353)는 상기 내부 클락 발생기(351)에서 발생되는 내부 클락(ICK)을 카운팅하여 상기 내부 어드레스(IADD)를 발생한다. 즉, 상기 내부 어드레스 발생부(350)에서 제공되는 상기 내부 어드레스(IADD)는 '오토 전송 모드'에서 순서적으로 가변된다.
상기 어드레스 선택부(370)는 상기 프로그램 명령 신호(PRCOM) 및 상기 독출 명령 신호(RDCOM) 중의 어느 하나의 활성화에 응답하여 상기 버퍼링 어드레스(BADD)를 상기 선택 어드레스(SADD)로 발생한다.
그리고, 상기 어드레스 선택부(370)는 상기 오토 전송 신호(ATCOM)의 활성화에 응답하여 상기 내부 어드레스(IADD)를 상기 선택 어드레스(SADD)로 발생한다.
결과적으로, 상기 선택 어드레스(SADD)는 상기 프로그램 동작 모드 및 상기 독출 동작 모드에서는 외부 어드레스(EXADD)에 의존된다. 그리고, 상기 선택 어드레스(SADD)는 상기 오토 전송 모드에서는 상기 내부 어드레스(IDD)에 의존된다.
계속하여, 본 발명의 안티퓨즈 OTP 메모리 장치의 구동방법이 정리된다.
도 4는 본 발명의 일실시예에 따른 안티퓨즈 OTP 메모리 장치의 구동방법을 설명하기 위한 순서도로서, 도 1의 안티퓨즈 OTP 메모리 장치에 적용될 수 있다.
도 4를 참조하면, 본 발명의 안티퓨즈 OTP 메모리 장치의 구동방법은 프로그램 단계(S100), 오토 전송 단계(S200) 및 독출 단계(S300)를 구비한다.
상기 프로그램 단계(S100)에서는, 특정되는 안티퓨즈 메모리셀(CAF)이 억세스되어 자신의 상기 안티퓨즈(AFU)가 항복됨으로써 프로그램된다.
상기 오토 전송 단계(S200)에서는, 프로그램된 상기 안티퓨즈 메모리셀(CAF)의 프로그램 정보인 프로그램 데이터(DA_PR)가 대응하는 독출 레지스터셀(CRR)로 전송되어 저장된다.
그리고, 상기 독출 단계(S300)는 특정되는 상기 독출 레지스터셀(CRR)이 억세스되어, 상기 오토 전송 단계(S200)에서 전송되어 저장된 상기 프로그램 데이터(DA_PR)이 독출된다.
상기와 같은 본 발명의 안티퓨즈 OTP 메모리 장치 및 그의 구동 방법에서는, 프로그램된 안티퓨즈 메모리셀의 프로그램 데이터는 별도로 마련된 독출 레지스터셀에 전송되어 저장된다. 그리고, 독출 동작에서는 안티퓨즈 메모리셀이 아닌 독출 레지스터셀이 억세스된다. 즉, 안티퓨즈 메모리셀의 억세스 빈도는 현저히 낮아진다.
결과적으로, 프로그램 동작 모드의 수행 빈도에 비하여 독출 동작 모드의 수행 빈도가 현저히 많음을 고려할 때, 본 발명의 안티퓨즈 OTP 메모리 장치 및 그의 구동 방법에 의하면, 안티퓨즈의 열화가 현저히 감소된다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.
예를 들어, 본 명세서에서는, 프로그램 동작 모드 및 오토 전송 모드에서, 특정의 선택 어드레스(SADD)에 의하여 1개의 안티퓨즈 메모리셀(CAF)이 선택되어 억세스되고, 독출 동작 모드에서, 특정의 선택 어드레스(SADD)에 의하여 1개의 레지스터셀(CRR)이 억세스되는 실시예가 도시되고 기술되었다.
그러나, 본 발명의 기술적 사상은 프로그램 동작 모드 및 오토 전송 모드에서, 특정의 선택 어드레스(SADD)에 의하여 2개 이상의 안티퓨즈 메모리셀(CAF)이 선택되어 억세스되고, 또한 독출 동작 모드에서도 특정의 선택 어드레스(SADD)에 의하여 2개 이상의 레지스터셀(CRR)이 억세스되는 실시예 등에서 의해서도 구현될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 안티퓨즈 OPT 메모리 장치에 있어서,
    각자의 프로그램 데이터를 저장할 수 있는 복수개의 안티퓨즈 메모리셀들을 포함하는 메모리 블락으로서, 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터는 각자에 내장된 안티퓨즈의 항복 여부에 대한 정보인 상기 메모리 블락;
    복수개의 독출 레지스터셀들을 포함하는 독출 레지스터 블락; 및
    상기 메모리 블락 및 상기 독출 데이터 블락의 동작을 제어하는 제어블락을 구비하며,
    상기 제어블락은
    프로그램 동작 모드에서, 상기 메모리 블락의 특정되는 상기 안티퓨즈 메모리셀을 억세스하여 내장된 상기 안티퓨즈를 항복시키도록 구동되며,
    오토 전송 모드에서, 상기 메모리 블락의 상기 복수개의 안티퓨즈 메모리셀들 각각의 프로그램 데이터들을 상기 독출 데이터 블락의 대응하는 상기 복수개의 독출 레지스터셀들에 전송하여 저장하도록 구동되며,
    독출 동작 모드에서, 상기 데이터 블락의 특정되는 상기 독출 레지스터셀을 억세스하여 저장된 상기 프로그램 데이터를 독출하도록 구동되는 것을 특징으로 하는 안티퓨즈 OPT 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 블락의 상기 복수개의 안티퓨즈 메모리셀들 및 상기 독출 레지스터 블락의 상기 복수개의 독출 레지스터셀들의 특정은
    상기 제어블락으로부터 제공되는 선택 어드레스에 의존되는 것을 특징으로 하는 안티퓨즈 OPT 메모리 장치.
  3. 제2항에 있어서, 상기 제어블락은
    상기 오토 전송 모드에서 순서적으로 변화하는 내부 어드레스를 발생하는 내부 어드레스 발생부를 구비하며,
    상기 선택 어드레스는
    상기 프로그램 동작 모드에서는 외부 어드레스에 의존되며,
    상기 오토 전송 모드에서는 상기 내부 어드레스에 의존되는 것을 특징으로 하는 안티퓨즈 OPT 메모리 장치.
  4. 제2항에 있어서, 상기 메모리 블락은
    상기 복수개의 안티퓨즈 메모리셀들이 배열되는 셀 어레이; 및
    상기 선택 어드레스에 따라 상기 셀 어레이의 상기 안티퓨즈 메모리셀을 특정하여 억세스하는 프로그램 독출 센싱부를 구비하며,
    상기 프로그램 독출 센싱부는
    상기 프로그램 동작 모드에서는 특정된 상기 안티퓨즈 메모리셀의 상기 안티퓨즈를 항복시키도록 구동되며,
    상기 오토 전송 모드에서는 특정된 상기 안티퓨즈 메모리셀의 상기 프로그램 데이터를 내부 데이터선으로 출력하도록 구동되는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치.
  5. 제4항에 있어서, 상기 프로그램 독출 센싱부는
    상기 프로그램 동작 모드에서는 특정된 상기 안티퓨즈 메모리셀의 상기 안티퓨즈를 항복시키도록 구동되는 프로그램 센싱 수단; 및
    상기 오토 전송 모드에서는 특정된 상기 안티퓨즈 메모리셀의 상기 프로그램 데이터를 상기 내부 데이터선으로 출력하도록 구동되는 오토 센싱 수단을 구비하는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치.
  6. 제2항에 있어서, 상기 독출 블락은
    상기 독출 레지스터 블락의 상기 복수개의 독출 레지스터셀들 각각은 상기 선택 어드레스에 의하여 특정되며,
    상기 선택 어드레스는
    상기 독출 동작 모드에서 상기 외부 어드레스에 따르는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치.
  7. 제2항에 있어서, 상기 제어 블락은
    외부 명령에 따라 활성화되는 프로그램 명령 신호, 오토 전송 신호 및 독출 명령 신호를 발생하는 커맨드 버퍼부로서, 상기 프로그램 명령 신호는 상기 프로그램 동작 모드에서 활성화되며, 상기 오토 전송 신호는 상기 오토 전송 모드에서 활성화되며, 상기 독출 명령 신호는 상기 독출 동작 모드에서 활성화되는 상기 커맨드 버퍼부;
    상기 외부 어드레스를 버퍼링하여 버퍼링 어드레스로 발생하는 어드레스 버퍼부;
    상기 내부 어드레스를 발생하는 상기 내부 어드레스 발생부; 및
    상기 프로그램 명령 신호 및 상기 독출 명령 신호 중의 어느 하나의 활성화에 응답하여 상기 버퍼링 어드레스를 상기 선택 어드레스로 발생하며, 상기 오토 전송 신호의 활성화에 응답하여 상기 내부 어드레스를 상기 선택 어드레스로 발생하는 어드레스 선택부를 구비하는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치.
  8. 제7항에 있어서, 상기 내부 어드레스 발생부는
    상기 오토 전송 신호의 활성화에 응답하여 인에이블되어, 일정한 주기의 내부 클락을 발생하는 내부 클락 발생기; 및
    상기 내부 클락 발생기에서 발생되는 상기 내부 클락을 카운팅하여 상기 내부 어드레스를 발생하는 내부 클락 카운터를 구비하는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치.
  9. 안티퓨즈 OTP 메모리 장치의 구동방법에 있어서,
    특정되는 안티퓨즈 메모리셀을 억세스하여 자신의 상기 안티퓨즈를 항복시켜 프로그램하는 프로그램 단계;
    상기 프로그램 단계에서 프로그램된 상기 안티퓨즈 메모리셀의 프로그램 데이터를 대응하는 독출 레지스터셀로 전송하여 저장하는 오토 전송 단계로서, 상기 안티퓨즈의 메모리셀의 프로그램 데이터는 자신의 상기 안티퓨즈의 항복 여부에 대한 정보인 상기 오토 전송 단계; 및
    특정되는 상기 독출 레지스터셀을 억세스하여, 상기 오토 전송 단계에서 전송되어 저장된 상기 프로그램 데이터를 독출하는 독출 단계를 구비하는 것을 특징으로 하는 안티퓨즈 OTP 메모리 장치의 구동방법.
KR1020190030840A 2019-03-19 2019-03-19 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법 KR20200111330A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190030840A KR20200111330A (ko) 2019-03-19 2019-03-19 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190030840A KR20200111330A (ko) 2019-03-19 2019-03-19 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20200111330A true KR20200111330A (ko) 2020-09-29

Family

ID=72661246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030840A KR20200111330A (ko) 2019-03-19 2019-03-19 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR20200111330A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519973B1 (ko) * 2022-03-18 2023-04-10 주식회사 피델릭스 안티퓨즈 셀의 누설 전류를 방지하는 안티퓨즈 어레이

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078749A (ko) 2014-10-31 2017-07-07 플로디아 코포레이션 안티퓨즈 메모리 및 반도체 기억 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078749A (ko) 2014-10-31 2017-07-07 플로디아 코포레이션 안티퓨즈 메모리 및 반도체 기억 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519973B1 (ko) * 2022-03-18 2023-04-10 주식회사 피델릭스 안티퓨즈 셀의 누설 전류를 방지하는 안티퓨즈 어레이

Similar Documents

Publication Publication Date Title
KR100666013B1 (ko) 불휘발성 반도체 기억 장치
US7042765B2 (en) Memory bit line segment isolation
US8120990B2 (en) Flexible memory operations in NAND flash devices
JP3840349B2 (ja) フラッシュメモリ装置及びそのデータ読出し方法
US20050068844A1 (en) Mode selection in a flash memory device
US7200025B2 (en) Semiconductor memory device
CN110007947B (zh) 用于差分存储器的实时更新方法、差分存储器和电子系统
JP2000163988A (ja) 半導体記憶装置
US8130540B2 (en) Phase change random access memory apparatus and write control method for the same
JP2009259329A (ja) 半導体集積回路装置
US20060133126A1 (en) Semiconductor memory device capable of switching from multiplex method to non-multiplex method
US11056155B1 (en) Nonvolatile memory devices, systems and methods with switching charge pump architectures
US20010042159A1 (en) Multiplexing of trim outputs on a trim bus to reduce die size
US20040052124A1 (en) Semiconductor memory device
KR20200111330A (ko) 안티퓨즈의 열화를 최소화하는 안티퓨즈 otp 메모리 장치 및 그의 구동방법
US7848147B2 (en) Nonvolatile semiconductor memory device and writing method of the same
KR100837273B1 (ko) 플래시 메모리 장치
JPH05282882A (ja) 不揮発性半導体メモリ
KR20100005593A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US20080002480A1 (en) Nonvolatile memory apparatus
US11693564B2 (en) Apparatus configured to perform a repair operation
JP2004355699A (ja) 不揮発性記憶装置及び半導体記憶装置
US8788893B2 (en) Semiconductor device and memory device
US11989454B2 (en) Semiconductor devices and methods for performing programming operations

Legal Events

Date Code Title Description
E601 Decision to refuse application