JP2001222268A - 表示制御装置及び電子機器 - Google Patents
表示制御装置及び電子機器Info
- Publication number
- JP2001222268A JP2001222268A JP2000256589A JP2000256589A JP2001222268A JP 2001222268 A JP2001222268 A JP 2001222268A JP 2000256589 A JP2000256589 A JP 2000256589A JP 2000256589 A JP2000256589 A JP 2000256589A JP 2001222268 A JP2001222268 A JP 2001222268A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- memory cell
- output
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 ＬＣＤのドットマトリクスに対応する各メモ
リセルへのテスト用データ書き込みに要する処理時間を
短縮する。 【解決手段】 セグメント端子ＴSEG を入力端子及び出
力端子として切換可能に構成すると共に、２ポートメモ
リで構成されるメモリセルＭＳの、セグメント端子Ｔ
SEG への記憶データの読み出し用のポートを、記憶デー
タの読み出し及びデータの書き込み可能に構成し、テス
トモード時には、セグメント端子ＴSEG にテスト用デー
タを供給し、セグメント端子ＴSEG への記憶データの読
み出し用のポートを介して、テスト用データをメモリセ
ルＭＳに書き込む。セグメント端子Ｔ SEG をドットマト
リクスの行又は列毎に設け、各行又は列毎に書き込み先
のメモリセルＭＳを切り換えることによって、セグメン
ト端子ＴSEG 数単位で、メモリセルＭＳへのテスト用デ
ータの書き込みが行われることになり、書き込み時間が
短縮される。
リセルへのテスト用データ書き込みに要する処理時間を
短縮する。 【解決手段】 セグメント端子ＴSEG を入力端子及び出
力端子として切換可能に構成すると共に、２ポートメモ
リで構成されるメモリセルＭＳの、セグメント端子Ｔ
SEG への記憶データの読み出し用のポートを、記憶デー
タの読み出し及びデータの書き込み可能に構成し、テス
トモード時には、セグメント端子ＴSEG にテスト用デー
タを供給し、セグメント端子ＴSEG への記憶データの読
み出し用のポートを介して、テスト用データをメモリセ
ルＭＳに書き込む。セグメント端子Ｔ SEG をドットマト
リクスの行又は列毎に設け、各行又は列毎に書き込み先
のメモリセルＭＳを切り換えることによって、セグメン
ト端子ＴSEG 数単位で、メモリセルＭＳへのテスト用デ
ータの書き込みが行われることになり、書き込み時間が
短縮される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ（Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等の表示装置
の表示制御を行うＬＣＤドライバＩＣ等の表示制御装置
及びこれを備えた電子機器に関する。
ｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等の表示装置
の表示制御を行うＬＣＤドライバＩＣ等の表示制御装置
及びこれを備えた電子機器に関する。
【０００２】
【従来の技術】一般に、ＬＣＤの表示制御を行うＬＣＤ
ドライバ等においては、例えば図６に示すように、図示
しないＬＣＤのドットマトリクスに対応して、２ポート
メモリから構成される複数のメモリセルＭＳが設けら
れ、このメモリセルＭＳは、例えば二つのインバータＩ
１，Ｉ２と、第１のポートからの書き込みを行うための
二つのトランジスタＴ１，Ｔ２及び第２のポートからの
読み出しを行うためのスリーステートインバータＩ３と
を備えて構成されている。そして、このメモリセルＭＳ
にコントローラ１０からＬＣＤの表示用データを書き込
み、このメモリセルＭＳの記憶データを、タイミング発
生回路１２からのタイミング信号にしたがってスリース
テートインバータＩ３を制御することによってメモリセ
ル毎に順次読み出し、これをバッファＢＦを介してセグ
メント端子からＬＣＤに出力するようにしている。
ドライバ等においては、例えば図６に示すように、図示
しないＬＣＤのドットマトリクスに対応して、２ポート
メモリから構成される複数のメモリセルＭＳが設けら
れ、このメモリセルＭＳは、例えば二つのインバータＩ
１，Ｉ２と、第１のポートからの書き込みを行うための
二つのトランジスタＴ１，Ｔ２及び第２のポートからの
読み出しを行うためのスリーステートインバータＩ３と
を備えて構成されている。そして、このメモリセルＭＳ
にコントローラ１０からＬＣＤの表示用データを書き込
み、このメモリセルＭＳの記憶データを、タイミング発
生回路１２からのタイミング信号にしたがってスリース
テートインバータＩ３を制御することによってメモリセ
ル毎に順次読み出し、これをバッファＢＦを介してセグ
メント端子からＬＣＤに出力するようにしている。
【０００３】そして、このＬＣＤドライバを出荷する際
等、ＬＣＤドライバの動作テストを行う場合には、表示
用データに代えて所定のテスト用データをコントローラ
１０から各メモリセルＭＳに書き込み、メモリセルＭＳ
に書き込んだ記憶データを第２のポートから順次読み出
し、これをセグメント端子に接続したテストプローブで
取り出して監視すること等によって、ＬＣＤドライバの
動作確認を行うようにしている。
等、ＬＣＤドライバの動作テストを行う場合には、表示
用データに代えて所定のテスト用データをコントローラ
１０から各メモリセルＭＳに書き込み、メモリセルＭＳ
に書き込んだ記憶データを第２のポートから順次読み出
し、これをセグメント端子に接続したテストプローブで
取り出して監視すること等によって、ＬＣＤドライバの
動作確認を行うようにしている。
【０００４】
【発明が解決しようとする課題】一般に、コントローラ
１０から前記メモリセルＭＳへの書き込みは、バスを通
じてメモリセルＭＳのアドレスを指定することにより行
われている。通常、前記バスは４ビット、或いは８ビッ
ト程度であるため、一回の書き込みで書き込みを行うこ
との可能なメモリセルが制限されてしまう。このため、
全てのメモリセルＭＳに書き込みを行うには、繰り返し
何度も書き込みを行う必要がある。これは、出荷後の使
用時には、使用者の需要を十分満足しているため、何ら
問題はないが、出荷前の動作テスト時には、メモリセル
ＭＳへテスト用データの書き込みを行うだけで多くの時
間を要することになって、テスト時間の短縮の妨げとな
っている。
１０から前記メモリセルＭＳへの書き込みは、バスを通
じてメモリセルＭＳのアドレスを指定することにより行
われている。通常、前記バスは４ビット、或いは８ビッ
ト程度であるため、一回の書き込みで書き込みを行うこ
との可能なメモリセルが制限されてしまう。このため、
全てのメモリセルＭＳに書き込みを行うには、繰り返し
何度も書き込みを行う必要がある。これは、出荷後の使
用時には、使用者の需要を十分満足しているため、何ら
問題はないが、出荷前の動作テスト時には、メモリセル
ＭＳへテスト用データの書き込みを行うだけで多くの時
間を要することになって、テスト時間の短縮の妨げとな
っている。
【０００５】また、一般に、テストパターンの作成は、
論理シミュレーションを実行し動作を確認しながら行わ
れるため、全てのメモリセルＭＳにデータを書き込むた
めのテストパターンを作成すると、テストパターンが長
大になるため、作成に多大な時間が必要になり、論理シ
ミュレーションの実行にも多大な時間がかかるという問
題がある。
論理シミュレーションを実行し動作を確認しながら行わ
れるため、全てのメモリセルＭＳにデータを書き込むた
めのテストパターンを作成すると、テストパターンが長
大になるため、作成に多大な時間が必要になり、論理シ
ミュレーションの実行にも多大な時間がかかるという問
題がある。
【０００６】そこで、この発明は、上記従来の未解決の
問題に着目してなされたものであり、ＬＣＤドライバ等
の表示制御装置において、その動作確認等のテストに要
する所要時間を短縮することの可能な表示制御装置及び
これを備えた電子機器を提供することを目的としてい
る。
問題に着目してなされたものであり、ＬＣＤドライバ等
の表示制御装置において、その動作確認等のテストに要
する所要時間を短縮することの可能な表示制御装置及び
これを備えた電子機器を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る表示制御装置は、２ポートメモリで
構成される記憶領域に、第１のポートから表示データを
書き込み、当該表示データを第２のポートから読み出し
てこれを表示装置用端子から表示装置に出力するように
した表示制御装置において、前記表示装置用端子をデー
タの入力及び出力切換可能に構成すると共に、前記第２
のポートからの前記記憶領域へのデータの書き込み及び
前記第２のポートからの前記記憶領域の記憶データの読
み出しを切換可能に構成し、前記表示装置用端子への入
力データを前記第２のポートから前記記憶領域に書き込
み可能に構成したことを特徴としている。
に、請求項１に係る表示制御装置は、２ポートメモリで
構成される記憶領域に、第１のポートから表示データを
書き込み、当該表示データを第２のポートから読み出し
てこれを表示装置用端子から表示装置に出力するように
した表示制御装置において、前記表示装置用端子をデー
タの入力及び出力切換可能に構成すると共に、前記第２
のポートからの前記記憶領域へのデータの書き込み及び
前記第２のポートからの前記記憶領域の記憶データの読
み出しを切換可能に構成し、前記表示装置用端子への入
力データを前記第２のポートから前記記憶領域に書き込
み可能に構成したことを特徴としている。
【０００８】この請求項１に係る発明では、２ポートメ
モリから構成される記憶領域に、第１のポートから表示
データが書き込まれ、記憶領域の記憶データが第２のポ
ートから読み出され、これが表示装置用端子からＬＣＤ
等の表示装置に出力される。このとき、表示装置用端子
はデータの入力及び出力が切換可能に構成され、さら
に、第２のポートからの記憶領域へのデータの書き込み
及び第２のポートからの記憶領域の記憶データの読み出
しが切換可能に構成され、つまり、表示装置用端子への
入力データを第２のポートから記憶領域へ書き込むこと
ができるように構成されている。
モリから構成される記憶領域に、第１のポートから表示
データが書き込まれ、記憶領域の記憶データが第２のポ
ートから読み出され、これが表示装置用端子からＬＣＤ
等の表示装置に出力される。このとき、表示装置用端子
はデータの入力及び出力が切換可能に構成され、さら
に、第２のポートからの記憶領域へのデータの書き込み
及び第２のポートからの記憶領域の記憶データの読み出
しが切換可能に構成され、つまり、表示装置用端子への
入力データを第２のポートから記憶領域へ書き込むこと
ができるように構成されている。
【０００９】ここで、ＬＣＤ等の表示制御装置用のデー
タをＲＡＭ等の記憶領域に書き込む場合等にはバスを介
して書き込みが行われるが、この場合一度の書き込みで
書き込み可能な領域に限りがあるため、記憶領域全体に
書き込みを行うためには、繰り返し書き込みを行う必要
がある。そのため、表示制御装置を通常使用する場合に
は何ら問題ないが、出荷前の動作確認のための動作テス
トを行う場合等には、テスト用データを記憶領域に書き
込むだけでもかなり時間がかかってしまう。
タをＲＡＭ等の記憶領域に書き込む場合等にはバスを介
して書き込みが行われるが、この場合一度の書き込みで
書き込み可能な領域に限りがあるため、記憶領域全体に
書き込みを行うためには、繰り返し書き込みを行う必要
がある。そのため、表示制御装置を通常使用する場合に
は何ら問題ないが、出荷前の動作確認のための動作テス
トを行う場合等には、テスト用データを記憶領域に書き
込むだけでもかなり時間がかかってしまう。
【００１０】しかしながら、表示装置用端子をデータ入
力を可能に切り換え、また、第２のポートから記憶領域
へのデータの書き込みを可能に切り換えて表示装置用端
子への入力データを記憶領域に書き込むように切り換え
を行い、この状態で表示装置用端子にテスト用データを
入力すれば、テスト用データは記憶領域に書き込まれる
ことになる。したがって、表示装置用端子の数単位で記
憶領域への書き込みが行われることになるから、バスを
介して記憶領域にテスト用データを書き込む場合に比較
して、記憶領域への書き込み時間が短縮されることにな
り、テストに要する処理時間が短縮されることになる。
力を可能に切り換え、また、第２のポートから記憶領域
へのデータの書き込みを可能に切り換えて表示装置用端
子への入力データを記憶領域に書き込むように切り換え
を行い、この状態で表示装置用端子にテスト用データを
入力すれば、テスト用データは記憶領域に書き込まれる
ことになる。したがって、表示装置用端子の数単位で記
憶領域への書き込みが行われることになるから、バスを
介して記憶領域にテスト用データを書き込む場合に比較
して、記憶領域への書き込み時間が短縮されることにな
り、テストに要する処理時間が短縮されることになる。
【００１１】また、請求項２に係る表示制御装置は、一
の前記表示装置用端子から、前記記憶領域を構成する複
数のメモリセルに対してデータを書き込み可能に形成さ
れていることを特徴としている。この請求項２に係る発
明では、記憶領域を構成する複数のメモリセルに対して
一つの表示装置用端子からデータを書き込むことができ
るから、メモリセル毎に表示装置用端子を設ける必要が
ない。
の前記表示装置用端子から、前記記憶領域を構成する複
数のメモリセルに対してデータを書き込み可能に形成さ
れていることを特徴としている。この請求項２に係る発
明では、記憶領域を構成する複数のメモリセルに対して
一つの表示装置用端子からデータを書き込むことができ
るから、メモリセル毎に表示装置用端子を設ける必要が
ない。
【００１２】また、請求項３に係る表示制御装置は、前
記表示装置用端子は複数設けられていることを特徴とし
ている。この請求項３に係る発明では、表示装置用端子
が複数設けられ、これら複数の表示装置用端子からデー
タを書き込むから、前記記憶領域を構成する複数のメモ
リセルに対して同時にデータを書き込むことが可能とな
る。
記表示装置用端子は複数設けられていることを特徴とし
ている。この請求項３に係る発明では、表示装置用端子
が複数設けられ、これら複数の表示装置用端子からデー
タを書き込むから、前記記憶領域を構成する複数のメモ
リセルに対して同時にデータを書き込むことが可能とな
る。
【００１３】また、請求項４に係る表示制御装置は、前
記表示制御装置は、電子機器用の表示制御装置に適用さ
れることを特徴としている。さらに、請求項５に係る電
子機器は、前記請求項１乃至３の何れかに記載の表示制
御装置を備えていることを特徴としている。
記表示制御装置は、電子機器用の表示制御装置に適用さ
れることを特徴としている。さらに、請求項５に係る電
子機器は、前記請求項１乃至３の何れかに記載の表示制
御装置を備えていることを特徴としている。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明を適用した表示制御
装置の一例を示す概略構成図であって、例えばＬＣＤド
ライバＩＣ等の表示制御装置である。図１に示すよう
に、表示制御装置１００は、公知のＲＡＭと同様に、Ｌ
ＣＤ等の表示装置１のドットマトリクスに対応して複数
のメモリセルＭＳがワード線、ビット線に接続されて配
置されたＲＡＭ２と、前記メモリセルＭＳの例えば横方
向の列毎に設けられた入出力切換回路２０と、ＲＡＭ２
の各メモリセルＭＳへのデータの書き込み及び読み出し
制御を行うコントローラ１０と、横方向に並ぶメモリセ
ルＭＳの列からなるメモリセル列Ｌを構成するメモリセ
ルＭＳの何れか一つと前記入出力切換回路２０とが導通
状態となるようにメモリセルＭＳを切り換えるタイミン
グ発生回路１２とから構成され、前記入出力切換回路２
０はそれぞれ個別のセグメント端子（表示装置用端子）
ＴSEG に接続されている。つまり、ＲＡＭ２の横方向の
同じ列に属するメモリセルＭＳの記憶データは、同一の
入出力切換回路２０及びセグメント端子ＴSEG を経て出
力されるようになっている。
に基づいて説明する。図１は本発明を適用した表示制御
装置の一例を示す概略構成図であって、例えばＬＣＤド
ライバＩＣ等の表示制御装置である。図１に示すよう
に、表示制御装置１００は、公知のＲＡＭと同様に、Ｌ
ＣＤ等の表示装置１のドットマトリクスに対応して複数
のメモリセルＭＳがワード線、ビット線に接続されて配
置されたＲＡＭ２と、前記メモリセルＭＳの例えば横方
向の列毎に設けられた入出力切換回路２０と、ＲＡＭ２
の各メモリセルＭＳへのデータの書き込み及び読み出し
制御を行うコントローラ１０と、横方向に並ぶメモリセ
ルＭＳの列からなるメモリセル列Ｌを構成するメモリセ
ルＭＳの何れか一つと前記入出力切換回路２０とが導通
状態となるようにメモリセルＭＳを切り換えるタイミン
グ発生回路１２とから構成され、前記入出力切換回路２
０はそれぞれ個別のセグメント端子（表示装置用端子）
ＴSEG に接続されている。つまり、ＲＡＭ２の横方向の
同じ列に属するメモリセルＭＳの記憶データは、同一の
入出力切換回路２０及びセグメント端子ＴSEG を経て出
力されるようになっている。
【００１５】そして、図２に示すように、前記メモリセ
ルＭＳは、それぞれ２ポートメモリで構成され、このメ
モリセルＭＳは、例えば互いに逆向きに並列に接続され
た２つのインバータＩ１，Ｉ２と、メモリセルＭＳの第
１のポートからの書き込みを制御するための２つのトラ
ンジスタＴ１，Ｔ２と、第２のポートからの記憶データ
の読み出し及びデータの書き込みを制御するためのトラ
ンスミッションゲート等で構成される双方向スイッチＳ
Ｗとから構成されている。そして、この双方向スイッチ
ＳＷは、入出力切換回路２０を介して、セグメント端子
ＴSEG に接続されている。
ルＭＳは、それぞれ２ポートメモリで構成され、このメ
モリセルＭＳは、例えば互いに逆向きに並列に接続され
た２つのインバータＩ１，Ｉ２と、メモリセルＭＳの第
１のポートからの書き込みを制御するための２つのトラ
ンジスタＴ１，Ｔ２と、第２のポートからの記憶データ
の読み出し及びデータの書き込みを制御するためのトラ
ンスミッションゲート等で構成される双方向スイッチＳ
Ｗとから構成されている。そして、この双方向スイッチ
ＳＷは、入出力切換回路２０を介して、セグメント端子
ＴSEG に接続されている。
【００１６】そして、前記トランジスタＴ１，Ｔ２はコ
ントローラ１０により制御され、また、前記双方向スイ
ッチＳＷのコントール信号入力端子には、タイミング発
生回路１２からのタイミング信号が入力されるようにな
っている。前記コントローラ１０は、公知の手順で、ワ
ード線、ビット線を制御し各メモリセルＭＳのトランジ
スタＴ１，Ｔ２を制御して、各メモリセルＭＳへのデー
タの書き込み及び読み出し制御を行い、図示しない上位
計算機から入力される所定の表示用データを所定のメモ
リセルＭＳに書き込む。
ントローラ１０により制御され、また、前記双方向スイ
ッチＳＷのコントール信号入力端子には、タイミング発
生回路１２からのタイミング信号が入力されるようにな
っている。前記コントローラ１０は、公知の手順で、ワ
ード線、ビット線を制御し各メモリセルＭＳのトランジ
スタＴ１，Ｔ２を制御して、各メモリセルＭＳへのデー
タの書き込み及び読み出し制御を行い、図示しない上位
計算機から入力される所定の表示用データを所定のメモ
リセルＭＳに書き込む。
【００１７】前記タイミング発生回路１２では、メモリ
セル列Ｌ毎に、そのメモリセルＭＳの双方向スイッチＳ
Ｗをタイムシェアリングによって所定のタイミングで順
次オン状態に切り換え、メモリセル列Ｌの複数のメモリ
セルＭＳのうち何れか一つのメモリセルＭＳと入出力切
換回路２０とが導通状態となるように、各メモリセルＭ
Ｓの双方向スイッチＳＷを切り換えるようになってい
る。そして、メモリセルＭＳの記憶データを順次入出力
切換回路２０に出力すると共に、入出力切換回路２０か
らのデータをメモリセルＭＳに書き込むようになってい
る。
セル列Ｌ毎に、そのメモリセルＭＳの双方向スイッチＳ
Ｗをタイムシェアリングによって所定のタイミングで順
次オン状態に切り換え、メモリセル列Ｌの複数のメモリ
セルＭＳのうち何れか一つのメモリセルＭＳと入出力切
換回路２０とが導通状態となるように、各メモリセルＭ
Ｓの双方向スイッチＳＷを切り換えるようになってい
る。そして、メモリセルＭＳの記憶データを順次入出力
切換回路２０に出力すると共に、入出力切換回路２０か
らのデータをメモリセルＭＳに書き込むようになってい
る。
【００１８】前記入出力切換回路２０は、出力用スリー
ステート回路２１と入力用スリーステート回路２２とが
互いに逆向きに並列に接続して形成されている。そし
て、前記出力用スリーステート回路２１のコントロール
信号入力端子には、図示しない上位計算機等から入力さ
れるモード切換信号が入力され、入力用スリーステート
回路２２のコントロール信号入力端子には、前記モード
切換信号がインバータ２３で反転されて入力される。そ
して、モード切換信号に応じて、出力用スリーステート
回路２１又は入力用スリーステート回路２２の何れかが
有効となって、セグメント端子ＴSEG へ信号を出力する
出力回路として作動するか、セグメント端子ＴSEG から
の信号を入力する入力回路として作動するか、を切り換
えるようになっている。
ステート回路２１と入力用スリーステート回路２２とが
互いに逆向きに並列に接続して形成されている。そし
て、前記出力用スリーステート回路２１のコントロール
信号入力端子には、図示しない上位計算機等から入力さ
れるモード切換信号が入力され、入力用スリーステート
回路２２のコントロール信号入力端子には、前記モード
切換信号がインバータ２３で反転されて入力される。そ
して、モード切換信号に応じて、出力用スリーステート
回路２１又は入力用スリーステート回路２２の何れかが
有効となって、セグメント端子ＴSEG へ信号を出力する
出力回路として作動するか、セグメント端子ＴSEG から
の信号を入力する入力回路として作動するか、を切り換
えるようになっている。
【００１９】また、前記出力用スリーステート回路２１
は、テストモード時にその出力をハイインピーダンス状
態に制御するために、例えば図３に示すように構成され
ている。すなわち、例えば直列に接続されたｐチャネル
型ＦＥＴＱ1 及びｎチャネル型ＦＥＴＱ2 と、直列に接
続されたｐチャネル型ＦＥＴＱ3 及びｎチャネル型ＦＥ
ＴＱ4 とが並列に接続されて電源ＶA 及びＶB 間に接続
されている。そして、ＦＥＴＱ1 〜Ｑ4 はそれぞれＯＲ
回路３１〜３４によって制御されるようになっている。
は、テストモード時にその出力をハイインピーダンス状
態に制御するために、例えば図３に示すように構成され
ている。すなわち、例えば直列に接続されたｐチャネル
型ＦＥＴＱ1 及びｎチャネル型ＦＥＴＱ2 と、直列に接
続されたｐチャネル型ＦＥＴＱ3 及びｎチャネル型ＦＥ
ＴＱ4 とが並列に接続されて電源ＶA 及びＶB 間に接続
されている。そして、ＦＥＴＱ1 〜Ｑ4 はそれぞれＯＲ
回路３１〜３４によって制御されるようになっている。
【００２０】つまり、前記ＯＲ回路３１は、メモリセル
ＭＳの出力とモード切換信号をインバータ３６で反転し
た反転信号とを入力しその出力をＦＥＴＱ1 のゲート端
子に入力する。前記ＯＲ回路３２は、メモリセルＭＳの
出力をインバータ３７で反転した反転信号とモード切換
信号の反転信号とを入力しその出力をＦＥＴＱ2 のゲー
ト端子に入力する。前記ＯＲ回路３３は、メモリセルＭ
Ｓの出力をインバータ３８で反転した反転信号とモード
切換信号の反転信号とを入力してその出力をＦＥＴＱ3
のゲート端子に入力する。前記ＯＲ回路３４は前記メモ
リセルＭＳの出力の反転信号をさらにインバータ３９で
反転した反転信号と前記モード切換信号の反転信号とを
入力しその出力をＦＥＴＱ4 のゲート端子に入力する。
ＭＳの出力とモード切換信号をインバータ３６で反転し
た反転信号とを入力しその出力をＦＥＴＱ1 のゲート端
子に入力する。前記ＯＲ回路３２は、メモリセルＭＳの
出力をインバータ３７で反転した反転信号とモード切換
信号の反転信号とを入力しその出力をＦＥＴＱ2 のゲー
ト端子に入力する。前記ＯＲ回路３３は、メモリセルＭ
Ｓの出力をインバータ３８で反転した反転信号とモード
切換信号の反転信号とを入力してその出力をＦＥＴＱ3
のゲート端子に入力する。前記ＯＲ回路３４は前記メモ
リセルＭＳの出力の反転信号をさらにインバータ３９で
反転した反転信号と前記モード切換信号の反転信号とを
入力しその出力をＦＥＴＱ4 のゲート端子に入力する。
【００２１】したがって、モード切換信号としてテスト
モードを表す“Ｌ”レベルが設定されたときには、これ
がインバータ３６で反転されてＯＲ回路３１〜３４に出
力され、メモリセルＭＳからの出力信号に係わらず、Ｏ
Ｒ回路３１の出力は“Ｈ”レベル、ＯＲ回路３２の反転
出力は“Ｌ”レベル、ＯＲ回路３３の出力は“Ｈ”レベ
ル、ＯＲ回路３４の反転出力は“Ｌ”レベルとなり、Ｆ
ＥＴＱ1 〜Ｑ4 は非導通状態となる。すなわち、電源供
給が行われないから、出力はハイインピーダンス状態と
なる。逆に、モード切換信号として通常モードを表す
“Ｈ”レベルが設定されたときには、これがインバータ
３６で反転されてＯＲ回路３１〜３４に出力されるか
ら、ＯＲ回路３１及び３３の出力、またＯＲ回路３２及
び３４の反転出力は、それぞれメモリセルＭＳからの出
力信号に応じた値となる。よって、メモリセルＭＳの出
力信号に応じてＦＥＴＱ1 〜Ｑ4 が作動し、メモリセル
ＭＳの出力に応じた信号を出力することが可能となる。
モードを表す“Ｌ”レベルが設定されたときには、これ
がインバータ３６で反転されてＯＲ回路３１〜３４に出
力され、メモリセルＭＳからの出力信号に係わらず、Ｏ
Ｒ回路３１の出力は“Ｈ”レベル、ＯＲ回路３２の反転
出力は“Ｌ”レベル、ＯＲ回路３３の出力は“Ｈ”レベ
ル、ＯＲ回路３４の反転出力は“Ｌ”レベルとなり、Ｆ
ＥＴＱ1 〜Ｑ4 は非導通状態となる。すなわち、電源供
給が行われないから、出力はハイインピーダンス状態と
なる。逆に、モード切換信号として通常モードを表す
“Ｈ”レベルが設定されたときには、これがインバータ
３６で反転されてＯＲ回路３１〜３４に出力されるか
ら、ＯＲ回路３１及び３３の出力、またＯＲ回路３２及
び３４の反転出力は、それぞれメモリセルＭＳからの出
力信号に応じた値となる。よって、メモリセルＭＳの出
力信号に応じてＦＥＴＱ1 〜Ｑ4 が作動し、メモリセル
ＭＳの出力に応じた信号を出力することが可能となる。
【００２２】次に、上記実施の形態の動作を説明する。
今、ＬＣＤ等の表示装置１へ表示用データを出力する場
合には、モード切換信号を通常モードを表す“Ｈ”レベ
ルに設定する。これにより、入出力切換回路２０の出力
用スリーステート回路２１はオン状態、入力用スリース
テート回路２２はオフ状態となり、入出力回路２０は、
メモリセルＭＳの記憶データをセグメント端子ＴSEG に
出力する出力回路として作動する。
今、ＬＣＤ等の表示装置１へ表示用データを出力する場
合には、モード切換信号を通常モードを表す“Ｈ”レベ
ルに設定する。これにより、入出力切換回路２０の出力
用スリーステート回路２１はオン状態、入力用スリース
テート回路２２はオフ状態となり、入出力回路２０は、
メモリセルＭＳの記憶データをセグメント端子ＴSEG に
出力する出力回路として作動する。
【００２３】この状態で、コントローラ１０を作動させ
ると、公知と同様にしてワード線及びビット線が制御さ
れ、各メモリセルＭＳに所定の表示データが書き込まれ
る。一方、タイミング発生回路１２では、メモリセル列
Ｌ毎に各メモリセルＭＳの双方向スイッチＳＷを所定の
タイミングで、オンオフ切換する。これによって、各メ
モリセル列Ｌにおいて、各双方向スイッチＳＷが順にオ
ン状態となり、メモリセルＭＳの記憶データが双方向ス
イッチＳＷを介して入出力切換回路２０に出力され、こ
のとき、出力用スリーステート回路２１が有効であるか
ら、出力用スリーステート回路２１を介してセグメント
端子ＴSEG に出力される。そして、各メモリセル列Ｌ毎
に順次各メモリセルＭＳの記憶データが読み出されて出
力用スリーステート回路２１を介してセグメント端子Ｔ
SEG に出力され、メモリセル列Ｌを構成する各メモリセ
ルＭＳの記憶データがこのメモリセル列Ｌに対応するセ
グメント端子ＴSEG から順次出力され、これによって、
ＬＣＤ等の表示装置１に所定の表示データが表示され
る。
ると、公知と同様にしてワード線及びビット線が制御さ
れ、各メモリセルＭＳに所定の表示データが書き込まれ
る。一方、タイミング発生回路１２では、メモリセル列
Ｌ毎に各メモリセルＭＳの双方向スイッチＳＷを所定の
タイミングで、オンオフ切換する。これによって、各メ
モリセル列Ｌにおいて、各双方向スイッチＳＷが順にオ
ン状態となり、メモリセルＭＳの記憶データが双方向ス
イッチＳＷを介して入出力切換回路２０に出力され、こ
のとき、出力用スリーステート回路２１が有効であるか
ら、出力用スリーステート回路２１を介してセグメント
端子ＴSEG に出力される。そして、各メモリセル列Ｌ毎
に順次各メモリセルＭＳの記憶データが読み出されて出
力用スリーステート回路２１を介してセグメント端子Ｔ
SEG に出力され、メモリセル列Ｌを構成する各メモリセ
ルＭＳの記憶データがこのメモリセル列Ｌに対応するセ
グメント端子ＴSEG から順次出力され、これによって、
ＬＣＤ等の表示装置１に所定の表示データが表示され
る。
【００２４】一方、ＬＣＤドライバのテストを行う場合
には、モード切換信号をテストモードを表す“Ｌ”レベ
ルに設定する。これによって、入出力切換回路２０で
は、出力用スリーステート回路２１にはコントロール信
号として“Ｌ”レベルが入力され、入力用スリーステー
ト回路２２にはコントロール信号として“Ｈ”レベルが
入力される。よって、入力用スリーステート回路２２が
有効となり、入出力切換回路２０はセグメント端子Ｔ
SEG への入力データを双方向スイッチＳＷに出力する入
力回路として作動する。
には、モード切換信号をテストモードを表す“Ｌ”レベ
ルに設定する。これによって、入出力切換回路２０で
は、出力用スリーステート回路２１にはコントロール信
号として“Ｌ”レベルが入力され、入力用スリーステー
ト回路２２にはコントロール信号として“Ｈ”レベルが
入力される。よって、入力用スリーステート回路２２が
有効となり、入出力切換回路２０はセグメント端子Ｔ
SEG への入力データを双方向スイッチＳＷに出力する入
力回路として作動する。
【００２５】この状態で、メモリセル列Ｌ毎に設けられ
た各セグメント端子ＴSEG にテスト用データを供給し、
さらにタイミング発生回路１２からタイミング信号を出
力して各メモリセルＭＳの双方向スイッチＳＷを順次オ
ン状態に切り換える。これによって、テスト用データは
セグメント端子ＴSEG から入力用スリーステート回路２
２を経て各メモリセルＭＳの双方向スイッチＳＷに伝達
され、双方向スイッチＳＷがオン状態となったときに、
双方向スイッチＳＷを経てメモリセルＭＳに書き込まれ
る。
た各セグメント端子ＴSEG にテスト用データを供給し、
さらにタイミング発生回路１２からタイミング信号を出
力して各メモリセルＭＳの双方向スイッチＳＷを順次オ
ン状態に切り換える。これによって、テスト用データは
セグメント端子ＴSEG から入力用スリーステート回路２
２を経て各メモリセルＭＳの双方向スイッチＳＷに伝達
され、双方向スイッチＳＷがオン状態となったときに、
双方向スイッチＳＷを経てメモリセルＭＳに書き込まれ
る。
【００２６】このようにして各メモリセルＭＳにテスト
用データを書き込んだ後、モード切換信号を通常モード
に変更し、入出力切換回路２０を出力回路として作動す
るように切り換えた後、テスト用プローブを各セグメン
ト端子ＴSEG に接続し、例えばタイミング発生回路１２
を起動させてセグメント端子ＴSEG の出力信号を監視す
ること等によって、タイミング発生回路１２のタイミン
グ等の動作確認、双方向スイッチＳＷの動作確認等のテ
ストを行う。
用データを書き込んだ後、モード切換信号を通常モード
に変更し、入出力切換回路２０を出力回路として作動す
るように切り換えた後、テスト用プローブを各セグメン
ト端子ＴSEG に接続し、例えばタイミング発生回路１２
を起動させてセグメント端子ＴSEG の出力信号を監視す
ること等によって、タイミング発生回路１２のタイミン
グ等の動作確認、双方向スイッチＳＷの動作確認等のテ
ストを行う。
【００２７】このように、各セグメント端子ＴSEG はメ
モリセルＭＳのドットマトリクスの列毎に設けられ、セ
グメント端子ＴSEG からテスト用データの書き込みを行
うようにしているから、ドットマトリクスの列単位でメ
モリセルＭＳへのテスト用データの書き込みが行われる
ことになる。ここで、コントローラ１０からメモリセル
ＭＳにデータの書き込みを行う場合には、４ビット或い
は８ビット程度のバスを介して書き込みが行われること
になるため、一度に書き込みを行うことのできるメモリ
セルＭＳには限りがあり、全てのメモリセルＭＳに書き
込みを行うには、繰り返し書き込み操作を行う必要があ
る。
モリセルＭＳのドットマトリクスの列毎に設けられ、セ
グメント端子ＴSEG からテスト用データの書き込みを行
うようにしているから、ドットマトリクスの列単位でメ
モリセルＭＳへのテスト用データの書き込みが行われる
ことになる。ここで、コントローラ１０からメモリセル
ＭＳにデータの書き込みを行う場合には、４ビット或い
は８ビット程度のバスを介して書き込みが行われること
になるため、一度に書き込みを行うことのできるメモリ
セルＭＳには限りがあり、全てのメモリセルＭＳに書き
込みを行うには、繰り返し書き込み操作を行う必要があ
る。
【００２８】これに対し、上記実施の形態においては、
各セグメント端子ＴSEG に対応するメモリセルＭＳに対
して同時に書き込みを行うことができるから、セグメン
ト端子ＴSEG の数単位でメモリセルＭＳへの書き込みが
行われることになる。したがって、コントローラ１０か
らメモリセルＭＳへテスト用データを書き込む場合に比
較して、メモリセルＭＳへの書き込み時間を大幅に短縮
することができる。
各セグメント端子ＴSEG に対応するメモリセルＭＳに対
して同時に書き込みを行うことができるから、セグメン
ト端子ＴSEG の数単位でメモリセルＭＳへの書き込みが
行われることになる。したがって、コントローラ１０か
らメモリセルＭＳへテスト用データを書き込む場合に比
較して、メモリセルＭＳへの書き込み時間を大幅に短縮
することができる。
【００２９】また、このとき、従来のＬＣＤドライバに
おいて、セグメント端子ＴSEG への入力データをメモリ
セルＭＳに書き込み可能に構成するだけでよいから、Ｌ
ＣＤドライバの大幅な変更を行うことなく、容易に実現
することができる。また、従来に比較してテストパター
ンが短くてすむため、テストパターンの作成に要する所
要時間を大幅に短縮することができ、これに伴い、論理
シミュレーションの実行時間も大幅に短縮することがで
きる。
おいて、セグメント端子ＴSEG への入力データをメモリ
セルＭＳに書き込み可能に構成するだけでよいから、Ｌ
ＣＤドライバの大幅な変更を行うことなく、容易に実現
することができる。また、従来に比較してテストパター
ンが短くてすむため、テストパターンの作成に要する所
要時間を大幅に短縮することができ、これに伴い、論理
シミュレーションの実行時間も大幅に短縮することがで
きる。
【００３０】また、上記実施の形態においては、テスト
用データの書き込みを行う場合に、タイミング発生回路
１２では、各メモリセルＭＳの双方向スイッチＳＷを順
にオン状態に切り換えるようにしているため、タイミン
グ発生回路１２の仕様変更を行うことなく、メモリセル
ＭＳへのテスト用データの書き込みを行うことができ
る。しかしながら、例えばタイミング発生回路１２にお
いてテスト用データをメモリセルＭＳに書き込むときに
は、各双方向スイッチＳＷを同時にオン状態に切り換
え、同一のセグメント端子ＴSEG に対応するメモリセル
ＭＳには同一のテスト用データを書き込むようにしても
よく、このようにすることによって、メモリセルＭＳへ
の書き込み時間をより短縮することができる。
用データの書き込みを行う場合に、タイミング発生回路
１２では、各メモリセルＭＳの双方向スイッチＳＷを順
にオン状態に切り換えるようにしているため、タイミン
グ発生回路１２の仕様変更を行うことなく、メモリセル
ＭＳへのテスト用データの書き込みを行うことができ
る。しかしながら、例えばタイミング発生回路１２にお
いてテスト用データをメモリセルＭＳに書き込むときに
は、各双方向スイッチＳＷを同時にオン状態に切り換
え、同一のセグメント端子ＴSEG に対応するメモリセル
ＭＳには同一のテスト用データを書き込むようにしても
よく、このようにすることによって、メモリセルＭＳへ
の書き込み時間をより短縮することができる。
【００３１】なお、上記実施の形態においては、横方向
のメモリセルＭＳの並びをメモリセル列Ｌとし、このメ
モリセル列Ｌ単位でデータの書き込みを行うようにした
場合について説明したが、これに限るものではなく、メ
モリセルＭＳの縦方向の並びを単位とし、この縦方向の
メモリセル列単位で、データの書き込みを行うようにし
てもよい。
のメモリセルＭＳの並びをメモリセル列Ｌとし、このメ
モリセル列Ｌ単位でデータの書き込みを行うようにした
場合について説明したが、これに限るものではなく、メ
モリセルＭＳの縦方向の並びを単位とし、この縦方向の
メモリセル列単位で、データの書き込みを行うようにし
てもよい。
【００３２】また、列毎に入出力切換回路２０及びセグ
メント端子ＴSEG を対応させるようにした場合について
説明したが、例えば複数列に対し一の入出力切り換え回
路２０及びセグメント端子ＴSEG を対応させるようにし
てもよく、この場合には、同一の入出力切換回路２０に
接続される複数のメモリセルＭＳのうち、何れか一つの
メモリセルＭＳの記憶データのみが、入出力切換回路２
０に出力されるように、コントローラ１０及びタイミン
グ発生回路１２においてワード線、ビット線の制御及び
双方向スイッチＳＷのオンオフ制御を行うようにすれば
よい。
メント端子ＴSEG を対応させるようにした場合について
説明したが、例えば複数列に対し一の入出力切り換え回
路２０及びセグメント端子ＴSEG を対応させるようにし
てもよく、この場合には、同一の入出力切換回路２０に
接続される複数のメモリセルＭＳのうち、何れか一つの
メモリセルＭＳの記憶データのみが、入出力切換回路２
０に出力されるように、コントローラ１０及びタイミン
グ発生回路１２においてワード線、ビット線の制御及び
双方向スイッチＳＷのオンオフ制御を行うようにすれば
よい。
【００３３】また、上記実施の形態においては、表示装
置用端子としてセグメント端子を適用した場合について
説明したが、これに限るものではなく、例えばデータ線
用の端子、走査線用の端子を用いるようにしてもよい。
また、上記実施の形態においては、メモリセルＭＳをＣ
ＭＯＳで構成した場合について説明したが、これに限る
ものではなく、例えばＴＴＬによるメモリセル、フラッ
シュメモリ、ＥＥＰＲＯＭ等の書き換え可能なメモリで
あって、２ポートによって構成されているものであれば
適用することができる。
置用端子としてセグメント端子を適用した場合について
説明したが、これに限るものではなく、例えばデータ線
用の端子、走査線用の端子を用いるようにしてもよい。
また、上記実施の形態においては、メモリセルＭＳをＣ
ＭＯＳで構成した場合について説明したが、これに限る
ものではなく、例えばＴＴＬによるメモリセル、フラッ
シュメモリ、ＥＥＰＲＯＭ等の書き換え可能なメモリで
あって、２ポートによって構成されているものであれば
適用することができる。
【００３４】また、双方向スイッチＳＷとして、トラン
スミッションゲートを用いた場合について説明したがこ
れに限らず、双方向へのオンオフを制御できるものであ
ればよく、例えば、入出力切換回路２０のように、二つ
のスリーステート回路を組み合わせて構成するようにし
てもよい。また、上記実施の形態においては、液晶ディ
スプレイＬＣＤのドライバに適用した場合について説明
したが、２ポートメモリから構成されるＲＡＭを用い、
２ポートメモリの記憶データをバスを介さずに読み出し
て表示装置に出力するようにしたドライバであれば適用
することができる。
スミッションゲートを用いた場合について説明したがこ
れに限らず、双方向へのオンオフを制御できるものであ
ればよく、例えば、入出力切換回路２０のように、二つ
のスリーステート回路を組み合わせて構成するようにし
てもよい。また、上記実施の形態においては、液晶ディ
スプレイＬＣＤのドライバに適用した場合について説明
したが、２ポートメモリから構成されるＲＡＭを用い、
２ポートメモリの記憶データをバスを介さずに読み出し
て表示装置に出力するようにしたドライバであれば適用
することができる。
【００３５】また、前記液晶ディスプレイとしては、Ｔ
ＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）や
ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）を用いたア
クティブマトリクス型のもの、また、ＳＴＮ−ＬＣＤ
（Ｓｕｐｅｒ ＴｗｉｓｔｅｄＮｅｍａｔｉｃ−ＬＣ
Ｄ）等のパッシブマトリクス型のものであっても適用す
ることができ、また、有機型ＥＬディスプレイ、フィー
ルドエミッションダイオード（ＦＥＤ）パネル、プラズ
マディスプレイ（ＰＤＰ）パネル、平面蛍光ランプを用
いたディスプレイ等に適用することも可能である。
ＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）や
ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）を用いたア
クティブマトリクス型のもの、また、ＳＴＮ−ＬＣＤ
（Ｓｕｐｅｒ ＴｗｉｓｔｅｄＮｅｍａｔｉｃ−ＬＣ
Ｄ）等のパッシブマトリクス型のものであっても適用す
ることができ、また、有機型ＥＬディスプレイ、フィー
ルドエミッションダイオード（ＦＥＤ）パネル、プラズ
マディスプレイ（ＰＤＰ）パネル、平面蛍光ランプを用
いたディスプレイ等に適用することも可能である。
【００３６】また、上記実施の形態においては、白黒の
ＬＣＤ用のドライバに適用した場合について説明した
が、これに限るものではなく、例えば階調表示可能なＬ
ＣＤ用のドライバであっても適用することができる。ま
た、前記表示制御装置は、例えば、セルラー通信機能を
備えた携帯端末、ＰＤＡ、携帯電話、デジタルカメラ等
の電子機器に適用することができる。
ＬＣＤ用のドライバに適用した場合について説明した
が、これに限るものではなく、例えば階調表示可能なＬ
ＣＤ用のドライバであっても適用することができる。ま
た、前記表示制御装置は、例えば、セルラー通信機能を
備えた携帯端末、ＰＤＡ、携帯電話、デジタルカメラ等
の電子機器に適用することができる。
【００３７】図４は、前記表示制御装置を携帯電話機に
適用した場合のシステムの一部を示すブロック図であ
る。演算処理装置４１には、ＳＲＡＭ４２、ＥＥＰＲＯ
Ｍ４３、キーボード４４及び前記表示制御装置１００か
らなるＬＣＤドライバ４５がバス接続されている。ま
た、前記ＬＣＤドライバ４５は液晶表示部４６とバス接
続されている。
適用した場合のシステムの一部を示すブロック図であ
る。演算処理装置４１には、ＳＲＡＭ４２、ＥＥＰＲＯ
Ｍ４３、キーボード４４及び前記表示制御装置１００か
らなるＬＣＤドライバ４５がバス接続されている。ま
た、前記ＬＣＤドライバ４５は液晶表示部４６とバス接
続されている。
【００３８】図５は、図４に示す携帯電話機のシステム
を備える携帯電話機５０の斜視図である。この携帯電話
機５０は、キーボード６１、液晶表示部６２、受話部６
３、及びアンテナ部６４を含む本体６０と、送話部７２
を含む蓋部７０とから構成されている。
を備える携帯電話機５０の斜視図である。この携帯電話
機５０は、キーボード６１、液晶表示部６２、受話部６
３、及びアンテナ部６４を含む本体６０と、送話部７２
を含む蓋部７０とから構成されている。
【００３９】
【発明の効果】以上説明したように、本発明に係る表示
制御装置及びこれを備えた電子機器によれば、表示装置
用端子への入力データをバスを介さずに、直接記憶領域
に書き込みできるようにしたから、例えば表示制御装置
のテストを行う際等には、記憶領域へのテスト用データ
の書き込み時間の短縮を図ることができ、テストに要す
る全体の処理時間の短縮を図ることができる。
制御装置及びこれを備えた電子機器によれば、表示装置
用端子への入力データをバスを介さずに、直接記憶領域
に書き込みできるようにしたから、例えば表示制御装置
のテストを行う際等には、記憶領域へのテスト用データ
の書き込み時間の短縮を図ることができ、テストに要す
る全体の処理時間の短縮を図ることができる。
【００４０】また、このとき、一つの表示装置用端子か
ら複数のメモリセルに対してデータを書き込むようにし
ているから、書き込み先を切り換えることによって一つ
の表示装置用端子から複数のメモリセルに対して書き込
みを行うことができる。さらに、複数の表示装置用端子
を設けることによって、表示装置用端子の数単位で記憶
領域への書き込みを行うことができる。
ら複数のメモリセルに対してデータを書き込むようにし
ているから、書き込み先を切り換えることによって一つ
の表示装置用端子から複数のメモリセルに対して書き込
みを行うことができる。さらに、複数の表示装置用端子
を設けることによって、表示装置用端子の数単位で記憶
領域への書き込みを行うことができる。
【図１】本発明を適用した表示制御装置の一例を示す概
略構成図である。
略構成図である。
【図２】図１の詳細を示す構成図である。
【図３】入出力切換回路の詳細を示す構成図である。
【図４】携帯電話機のシステム構成を示す構成図であ
る。
る。
【図５】図４のシステムを備えた携帯電話機の斜視図で
ある。
ある。
【図６】従来の表示制御装置の一例を示す概略構成図で
ある。
ある。
１０ コントローラ １２ タイミング発生回路 ２０ 入出力切換回路 ＭＳ メモリセル ＴSEG セグメント端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６７０Ｑ ６７０ 3/36 3/36 5/00 ５５５Ｋ Ｆターム(参考） 2G036 AA19 BA13 BA33 CA01 CA10 2H093 ND56 5C006 AF03 AF04 BF02 EB01 FA12 5C080 AA10 BB05 DD28 GG12 GG15 GG17 JJ02 JJ03 JJ06 5C082 BB15 DA54 DA56 EA18 EA20 MM02
Claims (5)
- 【請求項１】 ２ポートメモリで構成される記憶領域
に、第１のポートから表示データを書き込み、当該表示
データを第２のポートから読み出してこれを表示装置用
端子から表示装置に出力するようにした表示制御装置に
おいて、 前記表示装置用端子をデータの入力及び出力切換可能に
構成すると共に、前記第２のポートからの前記記憶領域
へのデータの書き込み及び前記第２のポートからの前記
記憶領域の記憶データの読み出しを切換可能に構成し、
前記表示装置用端子への入力データを前記第２のポート
から前記記憶領域に書き込み可能に構成したことを特徴
とする表示制御装置。 - 【請求項２】 一の前記表示装置用端子から、前記記憶
領域を構成する複数のメモリセルに対してデータを書き
込み可能に形成されていることを特徴とする請求項１記
載の表示制御装置。 - 【請求項３】 前記表示装置用端子は複数設けられてい
ることを特徴とする請求項１又は２記載の表示制御装
置。 - 【請求項４】 前記表示制御装置は、電子機器用の表示
制御装置に適用されることを特徴とする請求項１乃至３
の何れかに記載の表示制御装置。 - 【請求項５】 前記請求項１乃至３の何れかに記載の表
示制御装置を備えていることを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000256589A JP3620427B2 (ja) | 1999-11-30 | 2000-08-28 | 表示制御装置及び電子機器 |
| US09/721,732 US6683602B1 (en) | 1999-11-30 | 2000-11-27 | Display control apparatus and electronic appliance |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34092599 | 1999-11-30 | ||
| JP11-340925 | 1999-11-30 | ||
| JP2000256589A JP3620427B2 (ja) | 1999-11-30 | 2000-08-28 | 表示制御装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001222268A true JP2001222268A (ja) | 2001-08-17 |
| JP3620427B2 JP3620427B2 (ja) | 2005-02-16 |
Family
ID=26576834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000256589A Expired - Fee Related JP3620427B2 (ja) | 1999-11-30 | 2000-08-28 | 表示制御装置及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6683602B1 (ja) |
| JP (1) | JP3620427B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970162B2 (en) * | 2001-08-03 | 2005-11-29 | Canon Kabushiki Kaisha | Image display apparatus |
| EP1791132B1 (en) * | 2005-11-25 | 2010-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for operating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156798A (en) * | 1977-08-29 | 1979-05-29 | Doelz Melvin L | Small packet communication network |
| US4363108A (en) * | 1979-06-25 | 1982-12-07 | Honeywell Information Systems Inc. | Low cost programmable video computer terminal |
| JP2796329B2 (ja) * | 1989-02-08 | 1998-09-10 | 株式会社日立製作所 | 表示メモリとそれを備えた画像処理装置 |
| JP3579461B2 (ja) * | 1993-10-15 | 2004-10-20 | 株式会社ルネサステクノロジ | データ処理システム及びデータ処理装置 |
| US6219467B1 (en) * | 1997-07-15 | 2001-04-17 | Fuji Photo Film Co. Ltd. | Image processing device |
| US5956286A (en) * | 1997-10-28 | 1999-09-21 | International Business Machines Corporation | Data processing system and method for implementing a multi-port memory cell |
| US6424658B1 (en) * | 1999-01-29 | 2002-07-23 | Neomagic Corp. | Store-and-forward network switch using an embedded DRAM |
| US6295571B1 (en) * | 1999-03-19 | 2001-09-25 | Times N Systems, Inc. | Shared memory apparatus and method for multiprocessor systems |
| US6175533B1 (en) * | 1999-04-12 | 2001-01-16 | Lucent Technologies Inc. | Multi-port memory cell with preset |
-
2000
- 2000-08-28 JP JP2000256589A patent/JP3620427B2/ja not_active Expired - Fee Related
- 2000-11-27 US US09/721,732 patent/US6683602B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3620427B2 (ja) | 2005-02-16 |
| US6683602B1 (en) | 2004-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002093164A (ja) | 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器 | |
| KR20050053015A (ko) | 표시메모리회로를 구비한 표시컨트롤러 | |
| KR950010752B1 (ko) | 표시 구동 제어용 집적회로 및 표시 시스템 | |
| JP2007012190A5 (ja) | ||
| KR100674662B1 (ko) | 표시 장치, 구동 회로, 검사 장치 및 기록 매체 | |
| JP2003015948A (ja) | データ転送制御装置、半導体記憶装置および情報機器 | |
| US6584022B2 (en) | Semiconductor memory device with simultaneous data line selection and shift redundancy selection | |
| US20020075272A1 (en) | Display control device and mobile electronic apparatus | |
| US9940906B2 (en) | Storage device, display driver, electro-optical device, and electronic apparatus | |
| TWI442375B (zh) | And a semiconductor integrated circuit for display control | |
| JP2001222268A (ja) | 表示制御装置及び電子機器 | |
| US5926424A (en) | Semiconductor memory device capable of performing internal test at high speed | |
| CN115171600A (zh) | 一种驱动芯片、显示系统及显示设备 | |
| JPH1011969A (ja) | 半導体記憶装置 | |
| JP3624811B2 (ja) | 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器 | |
| JP3624849B2 (ja) | 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器 | |
| US20040233152A1 (en) | Operating device and method for partial display mode monitor | |
| EP1031130A1 (en) | Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit | |
| US7356746B2 (en) | Embedded testing circuit for testing a dual port memory | |
| KR100234415B1 (ko) | 액정표시장치 컨트롤러 램 | |
| JP3360049B2 (ja) | 半導体メモリ | |
| JP3621352B2 (ja) | 画像表示装置および表示制御回路 | |
| US20080320199A1 (en) | Memory and control apparatus for display device, and memory therefor | |
| JPH06266857A (ja) | マイクロコンピュ−タの出力切換回路 | |
| US7743291B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |