KR20170028021A - 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스 - Google Patents

다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스 Download PDF

Info

Publication number
KR20170028021A
KR20170028021A KR1020150124769A KR20150124769A KR20170028021A KR 20170028021 A KR20170028021 A KR 20170028021A KR 1020150124769 A KR1020150124769 A KR 1020150124769A KR 20150124769 A KR20150124769 A KR 20150124769A KR 20170028021 A KR20170028021 A KR 20170028021A
Authority
KR
South Korea
Prior art keywords
address
row
column
reverse
last
Prior art date
Application number
KR1020150124769A
Other languages
English (en)
Other versions
KR101771626B1 (ko
Inventor
박민철
Original Assignee
주식회사 제주반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 제주반도체 filed Critical 주식회사 제주반도체
Priority to KR1020150124769A priority Critical patent/KR101771626B1/ko
Priority to US15/254,080 priority patent/US9905202B2/en
Publication of KR20170028021A publication Critical patent/KR20170028021A/ko
Application granted granted Critical
Publication of KR101771626B1 publication Critical patent/KR101771626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Abstract

다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스가 게시된다. 본 발명의 반도체 메모리 디바이스는 메모리 어레이; 상기 메모리 어레이의 워드라인을 선택하여 구동하는 로우 선택 블락; 상기 데이터 라인의 상기 영상 데이터를 입출력하도록 구동되는 칼럼 선택 블락; 최종 로우 어드레스 및 최종 칼럼 어드레스로 저장하는 최종 어드레스 저장 블락; 및 선택 로우 어드레스 및 선택 칼럼 어드레스를 발생하는 선택 어드레스 발생 블락을 구비한다. 상기와 같은 구성의 본 발명의 반도체 메모리 디바이스에서는, 화면 영상의 주사 방향이 자유롭게 선택될 수 있으며, 영상 데이터가 1개의 게이트 라인 즉, 소스라인의 수에 대응하는 단위로 메모리 어레이에 저장된다. 그러므로, 본 발명의 반도체 메모리 디바이스는 화면 영상의 주사 방향 및 소스라인의 수의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능하다. 또한, 본 발명의 반도체 메모리 디바이스를 적용하는 디스플레이 장치의 어셈블리(assembly) 작업시에, 레이아웃 면적, 소모 전력, 어셈블리 비용 등이 현저히 감소된다.

Description

다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스{SEMICONDUCTOR MEMORY DEVICE ADAPTABLE FOR MULTI-STYLE DISPLAY DEVICE}
본 발명은 반도체 메모리 디바이스에 관한 것으로서, 좀 더 상세하게는 화면 영상을 디스플레이하는 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스에 관한 것이다.
디스플레이 장치는 디스플레이 패널에 복수개의 영상 데이터들로 구성되는 화면 영상를 디스플레이하는 장치로서, 노트북, 스마트폰 등의 전자기기에 널리 이용된다. 이때, 영상 데이터들이 디스플레이 패널의 복수개의 게이트 라인과 복수개의 소스 라인들의 교차점에 배열되는 다수개의 픽셀들에 제공되어 구동됨으로써, 화면 영상이 디스플레이된다.
그리고, 디스플레이 장치는 디스플레이 패널에 상기 영상 데이터들을 제공하는 반도체 메모리 디바이스를 구비한다. 반도체 메모리 디바이스는 복수개의 워드라인들과 복수개의 데이터 라인들의 교차점에 배열되는 다수개의 메모리셀들을 포함하는 메모리 어레이에 상기 화면 영상을 구성하는 영상 데이터들을 기입하여 저장한다. 그리고, 상기 영상 데이터들은 하나의 워드라인이 선택되고, 선택된 워드라인과 데이터 라인들의 교차점에 배열되는 메모리셀들로부터 상기 디스플레이 패널로 제공된다.
한편, 상기 디스플레이 패널은 하나의 게이트 라인이 선택되고, 선택된 게이트 라인들과 교차하는 소스 라인들 상에 배열되는 픽셀들에 순서적으로 상기 영상 데이터들을 주사(注射)한다. 이때, 상기 영상 데이터의 주사 순서는, 상기 게이트 라인 및 상기 소스 라인의 선택 순서에 따라 순방향(forward) 또는 역방향(backward)으로 다양할 수 있다. 이 경우, 상기 영상 데이터들은 상기 게이트 라인 및 상기 소스 라인의 선택 방향에 대응하도록 제공되는 것이 요구된다.
그리고, 표준형 반도체 메모리 디바이스의 메모리 어레이의 데이터 라인의 수는 다양한 형태로 구성될 수 있는 디스플레이 패널의 소스라인의 수와 불일치될 수 있다. 이 경우, 상기 영상 데이터들이 상기 반도체 메모리 디바이스의 모든 메모리셀들에 순서적으로 저장되어 제공된다면, 반도체 메모리 디바이스와 디스플레이 패널 사이의 동작 타이밍의 미스 매칭(miss-matching)으로 인하여, 디스플레이되는 화면 영상에는 끊김 등과 같은 질적 저하가 유발될 수 있다.
본 발명의 목적은 화면 영상의 주사 방향 및 소스라인의 수의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 반도체 메모리 디바이스에 관한 것이다. 본 발명의 반도체 메모리 디바이스는 일련의 순서를 가지는 워드라인들과 데이터 라인들의 교차점에 배열되는 복수개의 메모리셀들을 포함하는 메모리 어레이로서, 일련의 순서를 가지는 게이트 라인들과 소스 라인들의 교차점에 배열되는 디스플레이 패널의 픽셀들의 영상 데이터들을 저장하는 상기 메모리 어레이; 선택 로우 어드레스에 대응하는 상기 메모리 어레이의 워드라인을 선택하여 구동하는 로우 선택 블락; 선택 칼럼 어드레스에 대응하는 상기 메모리 어레이의 데이터 라인을 선택하며, 선택된 상기 데이터 라인의 상기 영상 데이터를 입출력하도록 구동되는 칼럼 선택 블락; 최종 로우 어드레스 및 최종 칼럼 어드레스로 저장하는 최종 어드레스 저장 블락으로서, 상기 최종 로우 어드레스 및 상기 최종 칼럼 어드레스는 마지막 순번의 상기 게이트 라인과 마지막 순번의 소스 라인의 교차점에 배열되는 픽셀의 영상 데이터를 저장하는 상기 메모리셀의 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스인 상기 최종 어드레스 저장 블락; 및 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스를 발생하는 선택 어드레스 발생 블락으로서, 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스는 모드 선택 신호가 비활성화되는 노말 모드에서는 외부 로우 어드레스 및 외부 칼럼 어드레스에 따르며, 상기 모드 선택 신호가 활성화되는 자동 모드에서는 상기 최종 로우 어드레스 및 상기 최종 칼럼 어드레스에 기초하는 상기 선택 어드레스 발생 블락을 구비한다.
상기와 같은 구성의 본 발명의 반도체 메모리 디바이스에서는, 화면 영상의 주사 방향이 자유롭게 선택될 수 있으며, 영상 데이터가 1개의 게이트 라인 즉, 소스라인의 수에 대응하는 단위로 메모리 어레이에 저장된다. 그러므로, 본 발명의 반도체 메모리 디바이스는 화면 영상의 주사 방향 및 소스라인의 수의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능하다.
또한, 본 발명의 반도체 메모리 디바이스를 적용하는 디스플레이 장치의 어셈블리(assembly) 작업시에, 레이아웃 면적, 소모 전력, 어셈블리 비용 등이 현저히 감소된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 디바이스를 나타내는 도면이다.
도 2는 도 1의 메모리 어레이와 관련되는 디스플레이 패널의 관계를 설명하기 위한 도면이다.
도 3은 도 1의 메모리 어레이에 영상 데이터가 저장되는 형태를 설명하기 위한 도면이다.
도 4는 도 1의 메모리 어레이가 멀티 뱅크 구조를 가지는 경우를 설명하기 위한 도면이다.
도 5 내지 도 8은 도 1의 반도체 메모리 디바이스에서 다양한 형태의 디스플레이 패널의 주사방향에 대응하는 메모리셀의 선택 순서를 개념적으로 나타내는 도면들이다.
도 9는 도 1의 자동 어드레스 발생부의 일예를 나타내는 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
그리고, 본 명세서에서는, '노말 모드'는 외부로부터 제공되는 어드레스에 따른 본 발명의 반도체 메모리 디바이스에서 메모리셀들이 선택되는 통상적인 동작 모드를 말한다. 그리고, '자동 모드'는 외부로부터 제공되는 어드레스와 무관하게 내부적으로 어드레스를 생성하여, 본 발명의 반도체 메모리 디바이스에서 메모리셀들이 선택되는 동작 모드를 말한다.
본 발명의 반도체 메모리 디바이스는, 디스플레이 패널 등에 화면 영상의 디스플레이를 저장된 영상 데이터들을 출력시에 '자동 모드'로 수행된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 디바이스를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 반도체 메모리 디바이스는 메모리 어레이(MARR), 로우 선택 블락(100), 칼럼 선택 블락(200), 최종 어드레스 저장 블락(300) 및 선택 어드레스 자동 블락(400)을 구비한다.
상기 메모리 어레이(MARR)는, 도 2에 도시되는 바와 같이, 1번 내지 m번(여기서, m은 1 이상의 자연수)의 일련의 순서를 가지는 워드라인(WL)들과 1번 내지 n번(여기서, n은 1 이상의 자연수)의 일련의 순서를 가지는 데이터 라인(DL)들의 교차점에 배열되는 복수개의 메모리셀(MC)들을 포함한다.
그리고, 상기 메모리 어레이(MARR)는 1번 내지 i번의 일련의 순서를 가지는 게이트 라인(GL)들과 1번 내지 j번의 일련의 순서를 가지는 소스 라인(SL)들의 교차점에 배열되는 디스플레이 패널(PAN)의 픽셀(PIX)들의 영상 데이터(DAIMG)들을 저장한다. 여기서, 상기 디스플레이 패널(PAN)의 전체 픽셀(PIX)들의 영상 데이터(DAIMG)들은 1 프레임의 화면 영상(IMGIF)을 형성한다.
이때, 디스플레이 패널(PAN)의 소스 라인(SL)의 수(j)가 상기 메모리 어레이(MARR)의 데이터 라인(DL)의 수(n)보다 큰 경우가 발생될 수 있다.
이 경우, 상기 디스플레이 패널(PAN)의 하나의 게이트 라인(GL)에 대응하는 상기 영상 데이터들(DAIMG)은, 도 3에 도시되는 바와 같이, 다수개의 워드라인들(도 3의 예에서, 2개의 워드라인)의 메모리셀(MC)들에 걸쳐 저장될 수 있다.
즉, 디스플레이 패널(PAN)의 1번의 게이트 라인(GL<1>)은, 도 3의 예에서는, 상기 메모리 어레이(MARR)의 1번 및 2번의 워드라인(WL<1>, WL<2>)에 대응한다. 그리고, 디스플레이 패널(PAN)의 2번의 게이트 라인(GL<2>)은, 도 3의 예에서는, 상기 메모리 어레이(MARR)의 3번 및 4번의 워드라인(WL<3>, WL<4>)에 대응한다.
도 3에서, 점선으로 표시된 부분은 상기 영상 데이터들(DAIMG)이 저장되지 않은 메모리셀(MC)들을 나타낸다.
도 3과 같은 영상 데이터의 상기와 같은 구성의 본 발명의 반도체 메모리 디바이스에서는, 화면 영상(IMGIF)의 영상 데이터(DAIMG)가 1개의 게이트 라인(GL) 즉, 소스라인(SL)의 수에 대응하는 단위로 메모리 어레이(MARR)에 저장된다. 그러므로, 본 발명의 반도체 메모리 디바이스는 소스라인의 수의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능하다.
한편, 본 명세서에서, 상기 메모리 어레이(MARR)는 하나의 메모리 뱅크를 가지는 원-뱅크(one-bank) 구조로 구현될 수 있다. 이 경우, 각 워드라인(WL)별로, 순번이 부여된다.
또한, 도 4에 도시되는 바와 같이, 상기 메모리 어레이(MARR)는 다수개 메모리 뱅크들(도 4의 예에서는, 4개의 메모리 뱅크)을 가지는 멀티-뱅크(multi-bank) 구조로 구현될 수 있다. 이 경우, 메모리 뱅크를 특정하는 뱅크 어드레스를 제외한 나머지 외부 로우 어드레스(ERADD)가 동일한 워드라인(WL)들에 대해서는, 동일한 순번이 부여되는 것으로 한다.
이때, 상기 디스플레이 패널(PAN)의 하나의 게이트 라인(GL)에 대응하는 상기 영상 데이터들(DAIMG)은, 각 메모리 뱅크의 동일한 순번의 워드라인(WL)들에 분산 배치된다.
예를 들어, 원-뱅크 구조에서 1번의 워드라인(WL<1>)의 데이터는 멀티-뱅크 구조의 1a, 1b, 1c 및 1d의 워드라인들(WL<1>)에 분산 배치된다.
그리고, 멀티 뱅크 구조에서의 데이터 라인(DL)의 순번은 하나의 메모리 뱅크에 대하여 부여된 후에, 다음의 메모리 뱅크에 대해서 부여된다.
도 4에서도, 점선으로 표시된 부분은 상기 영상 데이터들(DAIMG)이 저장되지 않은 메모리셀(MC)들을 나타낸다.
다시 도 1을 참조하면, 상기 로우 선택 블락(100)은 선택 로우 어드레스(SERAD)에 대응하는 상기 메모리 어레이(MARR)의 워드라인(WL)을 선택하여 구동한다.
상기 로우 선택 블락(100)은 구체적으로 로우 디코더(110) 및 로우 드라이버(130)를 구비한다. 상기 로우 디코더(110)는 상기 선택 로우 어드레스(SERAD)를 디코딩한다. 상기 로우 드라이버(130)는 상기 로우 디코더(110)에 의하여 디코딩된 상기 선택 로우 어드레스(SERAD)에 대응하는 상기 메모리 어레이(MARR)의 워드라인(WL)을 선택하여 구동한다.
상기 칼럼 선택 블락(200)은 선택 칼럼 어드레스(SECAD)에 대응하는 상기 메모리 어레이(MARR)의 데이터 라인(DL)을 선택하며, 선택된 상기 데이터 라인(DL)의 상기 영상 데이터(DAIMG)를 입출력하도록 구동된다.
상기 칼럼 선택 블락(200)은 구체적으로 칼럼 디코더(210) 및 감지 증폭 입출력부(230)를 구비한다. 상기 칼럼 디코더(210)는 상기 선택 칼럼 어드레스(SECAD)를 디코딩한다. 상기 감지 증폭 입출력부(230)는 상기 칼럼 디코더(210)에 의하여 디코딩된 상기 선택 칼럼 어드레스(SECAD)에 대응하는 상기 메모리 어레이(MARR)의 데이터 라인(DL)을 선택하며, 선택된 상기 데이터 라인(DL)의 상기 영상 데이터(DAIMG)를 입출력하도록 구동된다.
상기 최종 어드레스 저장 블락(300)은 최종 로우 어드레스(LRAD) 및 최종 칼럼 어드레스(LCAD)로 저장한다. 이때, 상기 최종 로우 어드레스(LRAD) 및 상기 최종 칼럼 어드레스(LCAD)는 최종의 게이트 라인(GL<i>, 도 2 참조)과 최종의 소스 라인(SL<j>, 도 2 참조)의 교차점에 배열되는 픽셀(PIX<i,j>)의 영상 데이터를 저장하는 상기 최종의 메모리셀(L_MC, 도 3 참조)의 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)이다.
도 3의 예에서는, 상기 최종 로우 어드레스(LRAD) 및 상기 최종 칼럼 어드레스(LCAD)는 각각 232번의 워드라인(WL<232>) 및 32번의 데이터 라인(DL<32>)에 대응하는 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)이다.
다시 도 1을 참조하면, 상기 선택 어드레스 발생 블락(400)은 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)를 발생한다.
이때, 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)는 모드 선택 신호(XMST)가 비활성화되는 노말 모드에서는 외부 로우 어드레스(ERAD) 및 외부 칼럼 어드레스(ECAD)에 따른다. 또한, 상기 모드 선택 신호(XMST)가 활성화되는 자동 모드에서, 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)는 상기 최종 로우 어드레스(LRAD) 및 상기 최종 칼럼 어드레스(LCAD)에 기초한다.
상기 선택 어드레스 발생 블락(400)은 구체적으로 자동 어드레스 발생부(410) 및 어드레스 선택부(460)를 구비한다.
상기 자동 어드레스 발생부(410)는 상기 자동 모드에서, 자동 로우 어드레스(ATRD) 및 자동 칼럼 어드레스(ATCD)를 발생한다. 여기서, 상기 자동 로우 어드레스(ATRD) 및 상기 자동 칼럼 어드레스(ATCD)는 상기 최종 로우 어드레스(LRAD) 및 상기 최종 칼럼 어드레스(LCAD)에 기초한다.
계속하여, 본 실시예에서의 상기 자동 로우 어드레스(ATRD) 및 상기 자동 칼럼 어드레스(ATCD)를 살펴본다.
먼저, 도 5는 본 발명의 반도체 메모리 디바이스가 상기 로우 역방향 신호(XRDS)가 비활성화이면서 칼럼 역방향 신호(XCDS)가 비활성화인 순방향 로우-순방향 칼럼 구동(XF-YF)을 수행하는 경우의 메모리셀의 선택 순서를 개념적으로 나타내는 도면이다.
도 5의 순방향 로우-순방향 칼럼 구동(XF-YF)에서, 상기 자동 로우 어드레스(ATRD)는 첫번째 순번의 상기 워드라인(WL<1>)에 대응하는 상기 선택 로우 어드레스(SERAD)인 원점 로우 어드레스(FRAD)로부터 순방향 카운팅되어 발생된다.
도 5의 순방향 로우-순방향 칼럼 구동(XF-YF)에서, 상기 자동 칼럼 어드레스(ATCD)는 첫번째 순번의 상기 데이터 라인(DL<1>)에 대응하는 상기 선택 칼럼 어드레스(SECAD)인 원점 칼럼 어드레스(FCAD)로부터 순방향 카운팅되어 발생된다.
도 5의 순방향 로우-순방향 칼럼 구동(XF-YF)은, X 및 Y의 순방향으로 주사하여 화면 영상을 디스플레이하는 구조를 가지는 디스플레이 장치에 적합하다.
도 6은 본 발명의 반도체 메모리 디바이스가 상기 로우 역방향 신호(XRDS)가 활성화이면서 칼럼 역방향 신호(XCDS)가 비활성화인 역방향 로우-순방향 칼럼 구동(XB-YF)을 수행하는 경우의 메모리셀의 선택 순서를 개념적으로 나타내는 도면이다.
도 6의 역방향 로우-순방향 칼럼 구동(XB-YF)에서, 상기 자동 로우 어드레스(ATRD)는 상기 디스플레이 패널(PAN)의 마지막 순번의 상기 게이트 라인(GL<i>)의 픽셀(PIX)들에 대응하는 상기 메모리셀(MC)의 상기 워드라인(WL<231>, WL<232>)으로부터 상기 게이트 라인(GL)의 역방향 순서에 대응하는 상기 워드라인(WL)의 상기 선택 로우 어드레스(SERAD)를 카운팅하여 발생된다.
이때, 상기 자동 로우 어드레스(ATRD)는 동일한 순번의 상기 게이트 라인(GL)에 대응하는 복수개의 상기 워드라인들(WL)에 대해서는 첫번째 순번의 상기 소스 라인(SL<1>)과의 교차점에 배열되는 상기 픽셀(PIX)의 영상 데이터(DAIMG)를 저장하는 상기 메모리셀(MC)의 상기 워드라인(WL<231>)의 상기 선택 로우 어드레스(SERAD)로부터 순방향 카운팅하여 발생된다.
도 6의 역방향 로우-순방향 칼럼 구동(XB-YF)에서, 상기 자동 칼럼 어드레스(ATCD)는 첫번째 순번의 상기 데이터 라인(DL<1>)에 대응하는 상기 선택 칼럼 어드레스(SECAD)인 원점 칼럼 어드레스(FCAD)로부터 순방향 카운팅되어 발생된다.
도 6의 역방향 로우-순방향 칼럼 구동(XB-YF)은 X 및 Y의 순방향으로 주사하여 화면 영상을 디스플레이하는 구조를 가지는 디스플레이 장치에 적합하다.
도 7은 본 발명의 반도체 메모리 디바이스가 상기 로우 역방향 신호(XRDS)가 비활성화이면서 칼럼 역방향 신호(XCDS)가 활성화인 순방향 로우-역방향 칼럼 구동(XF-YB)을 수행하는 경우의 메모리셀의 선택 순서를 개념적으로 나타내는 도면이다.
도 7의 순방향 로우-역방향 칼럼 구동(XF-YB)에서, 상기 자동 로우 어드레스(ATRD)는 상기 디스플레이 패널(PAN)의 첫번째 순번의 상기 게이트 라인(GL<1>)의 픽셀(PIX)들에 대응하는 상기 메모리셀(MC)의 상기 워드라인(WL<1>, WL<2>)으로부터 상기 게이트 라인(GL)의 순서에 대응하는 상기 워드라인(WL)의 상기 선택 로우 어드레스(SERAD)를 카운팅하여 발생된다.
이때, 상기 자동 로우 어드레스(ATRD)는 동일한 순번의 상기 게이트 라인(GL)에 대응하는 복수개의 상기 워드라인들(WL)에 대해서는 마지막 순번의 상기 소스 라인(SL<j>)과의 교차점에 배열되는 상기 픽셀(PIX)의 영상 데이터(DAIMG)를 저장하는 상기 메모리셀(MC)의 상기 워드라인(WL<232>)의 상기 선택 로우 어드레스로부터 역방향 카운팅하여 발생된다.
도 7의 순방향 로우-역방향 칼럼 구동(XF-YB)에서, 상기 디스플레이 패널(PAN)의 마지막 순번의 소스 라인(SL<j>)에 배열되는 픽셀(PIX)에 대응하는 메모리셀이 존재하는 워드라인(WL<2>, WL<4>, …WL<233>)에 대해서는, 상기 자동 칼럼 어드레스(ATCD)는 상기 최종 칼럼 어드레스(LCAD)로부터 역방향 카운팅하여 발생된다. 그리고, 상기 디스플레이 패널(PAN)의 마지막 순번의 소스 라인(SL<j>)에 배열되는 픽셀(PIX)에 대응하는 메모리셀이 미존재하는 워드라인(WL<1>, WL<3>, …WL<231>)에 대해서는, 상기 자동 칼럼 어드레스(ATCD)는 마지막 순번의 데이터 라인(DL<512>)의 상기 선택 칼럼 어드레스(SECAD)로부터 역방향 카운팅하여 발생된다.
도 7의 순방향 로우-역방향 칼럼 구동(XF-YB)은 X의 순방향 및 Y의 역방향으로 주사하여 화면 영상을 디스플레이하는 구조를 가지는 디스플레이 장치에 적합하다.
도 8은 본 발명의 반도체 메모리 디바이스가 상기 로우 역방향 신호(XRDS)가 활성화이면서 칼럼 역방향 신호(XCDS)가 활성화인 역방향 로우-역방향 칼럼 구동(XF-YF)을 수행하는 경우의 메모리셀의 선택 순서를 개념적으로 나타내는 도면이다.
도 8의 역방향 로우-역방향 칼럼 구동(XB-YB)에서, 상기 자동 로우 어드레스(ATRD)는 영상 데이터(DAIMG)를 저장하는 마지막 순번의 워드라인(WL<232>의 상기 선택 로우 어드레스(SERAD)인 상기 최종 로우 어드레스(LRAD)로부터 역방향 카운팅되어 발생된다.
도 8의 역방향 로우-역방향 칼럼 구동(XB-YB)에서, 상기 자동 칼럼 어드레스(ATCD)는 상기 최종 칼럼 어드레스(LCAD)로부터 역방향 카운팅하여 발생된다. 이때, 상기 디스플레이 패널(PAN)의 마지막 순번의 소스 라인(SL<j>)에 배열되는 픽셀(PIX)에 대응하는 메모리셀이 미존재하는 워드라인(WL<1>, WL<3>, …WL<231>)에 대해서는, 상기 자동 칼럼 어드레스(ATCD)는 마지막 순번의 데이터 라인(DL<512>)의 상기 선택 칼럼 어드레스(SECAD)로부터 역방향 카운팅하여 발생된다.
도 8의 역방향 로우-역방향 칼럼 구동(XB-YB)은 X 및 Y의 역방향으로 주사하여 화면 영상을 디스플레이하는 구조를 가지는 디스플레이 장치에 적합하다.
상기와 같은 구성의 상기 자동 어드레스 발생부(410)를 가지는 본 발명의 반도체 메모리 디바이스에서는, 화면 영상의 주사 방향이 자유롭게 선택될 수 있다. 그러므로, 본 발명의 반도체 메모리 디바이스는 화면 영상의 주사 방향의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능하다.
한편, 상기 자동 어드레스 발생부(410)는 다양한 형태로 구현될 수 있다.
도 9는 도 1의 자동 어드레스 발생부(410)의 일예를 나타내는 도면이다.
도 9를 참조하면, 상기 자동 어드레스 발생부(410)는 시작 로우 선택수단(411), 로우 카운터(413), 시작 칼럼 선택수단(415) 및 칼럼 카운터(417)를 구비한다.
상기 시작 로우 선택수단(411)은 상기 최종 로우 어드레스(LRAD)에 기초하는 시작 로우 어드레스(STRAD)를 발생한다. 상기 시작 칼럼 선택수단(415)은 상기 최종 칼럼 어드레스(LCAD)에 기초하는 시작 칼럼 어드레스(STCAD)로 선택하여 발생한다.
이때, 상기 시작 로우 선택수단(411) 및 상기 시작 칼럼 선택수단(415)은 상기 최종 칼럼 어드레스(LCAD)를 주시함으로써, 본 발명의 반도체 메모리 디바이스의 메모리 어레이(MARR)에서의 상기 영상 데이터(DAIMG)의 저장 구조를 인식할 수 있게 된다.
계속하여, 상기 시작 로우 어드레스(STRAD) 및 상기 시작 칼럼 어드레스(STCAD)를 살펴본다.
상기 순방향 로우-순방향 칼럼 구동(XF-YF, 도 5 참조)에서, 상기 시작 로우 어드레스(STRAD)는 상기 원점 로우 어드레스(FRAD)이다.
상기 역방향 로우-순방향 칼럼 구동(XB-YF, 도 6 참조)에서, 상기 시작 로우 어드레스(STRAD)는 상기 디스플레이 패널(PAN)의 마지막 순번의 게이트 라인(GL<i>)의 픽셀(PIX)들에 대응하는 메모리셀(MC)의 워드라인(WL)의 상기 선택 로우 어드레스(SERAD)이다. 이때, 상기 마지막 순번의 게이트 라인(GL<i>)에 대응하는 복수개의 워드라인(WL<231>, WL<232>)들에 대해서는, 상기 시작 로우 어드레스(STRAD)는 첫번째 순번의 소스 라인(SL<1>)의 교차점에 배열되는 픽셀(PIX)의 영상 데이터(DAIMG)를 저장하는 메모리셀(MC)의 워드라인(WL<231>)의 상기 선택 로우 어드레스(SERAD)이다.
상기 순방향 로우-순방향 칼럼 구동(XF-YF, 도 5 참조) 및 상기 역방향 로우-순방향 칼럼 구동(XB-YF, 도 6 참조)에서, 상기 시작 칼럼 어드레스(STCAD)는 상기 원점 칼럼 어드레스(FCAD)이다.
상기 순방향 로우-역방향 칼럼 구동(XF-YB, 도 7 참조)에서, 상기 시작 로우 어드레스(STRAD)는 상기 디스플레이 패널(PAN)의 첫번째 순번의 상기 게이트 라인(GL<1>)의 픽셀(PIX)들에 대응하는 메모리셀(MC)의 워드라인(WL)의 상기 선택 로우 어드레스(SERAD)이다. 이때, 상기 첫번째 순번의 상기 게이트 라인(GL<1>)에 대응하는 복수개의 워드라인들(WL<1>, WL<2>)에 대해서는, 상기 시작 로우 어드레스(STRAD)는 마지막 순번의 소스 라인(SL<j>)의 교차점에 배열되는 픽셀(PIX)의 영상 데이터(DAIMG)를 저장하는 메모리셀(MC)의 워드라인(WL<2>)의 상기 선택 로우 어드레스(SERAD)이다.
상기 역방향 로우-역방향 칼럼 구동(XB-YB, 도 8 참조)에서는, 상기 최종 로우 어드레스(LRAD)이다.
상기 순방향 로우-역방향 칼럼 구동(XF-YB, 도 7 참조) 및 상기 역방향 로우-역방향 칼럼 구동(XB-YB, 도 8 참조)에서, 상기 디스플레이 패널(PAN)의 마지막 순번의 소스 라인(SL<j>)에 배열되는 픽셀(PIX)에 대응하는 메모리셀이 존재하는 워드라인(WL<2>, WL<4>, …WL<232>)에 대해서는, 상기 시작 칼럼 어드레스(STCAD)는 상기 최종 칼럼 어드레스(LCAD)이다.
그리고, 상기 디스플레이 패널(PAN)의 마지막 순번의 소스 라인(SL<j>)에 배열되는 픽셀(PIX)에 대응하는 메모리셀이 미존재하는 워드라인(WL<1>, WL<3>, …WL<231>)에 대해서는, 마지막 데이터 라인(DL<512>)의 상기 선택 칼럼 어드레스(SECAD)이다.
계속 도 9를 참조하면, 상기 로우 카운터(413)는 상기 시작 로우 어드레스(STRAD)로부터 카운팅하여 상기 자동 로우 어드레스(ATRD)를 발생한다.
상기 칼럼 카운터(417)는 상기 시작 칼럼 어드레스(STCAD)로부터 카운팅하여 상기 자동 칼럼 어드레스(ATCD)를 발생한다.
도 9에서, 참조부호 'XCNT'는 메모리셀을 카운팅하는 신호로서, 외부에서 제공될 수도 있으며, 내부에서 자체적으로 발생될 수도 있다.
다시 도 1을 참조하면, 상기 선택 어드레스 발생 블락(400)의 상기 어드레스 선택부(460)은 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)를 발생한다.
이때, 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)는 노말 모드에서는 상기 외부 로우 어드레스(ERAD) 및 외부 칼럼 어드레스(ECAD)에 따른다. 그리고, 상기 자동 모드에서, 상기 선택 로우 어드레스(SERAD) 및 상기 선택 칼럼 어드레스(SECAD)는 상기 자동 로우 어드레스(ATRD) 및 상기 자동 칼럼 어드레스(ATCD)에 따른다.
바람직하기로는, 본 발명의 반도체 메모리 디바이스는 퓨즈의 절단, 수신되는 명령에 따라 상기 모드 선택 신호(XMST)를 발생하는 모드 레지스터 블락(MRS)을 더 구비한다.
또한, 본 발명의 반도체 메모리 디바이스에서, 상기 로우 역방향 신호(XRDS) 및 상기 칼럼 역방향 신호(XCDS)는, 자동 모드에서 수신되는 상기 외부 로우 어드레스(ERAD) 및 상기 외부 칼럼 어드레스(ECAD) 중의 일부인 것이 바람직하다.
이 경우, 상기 로우 역방향 신호(XRDS) 및 상기 칼럼 역방향 신호(XCDS)를 제공하기 위한 추가적인 핀이 요구되지 않는다.
그리고, 본 발명의 반도체 메모리 디바이스가 다수개의 메모리 뱅크들로 구성되는 경우, 상기 로우 역방향 신호(XRDS) 및 상기 칼럼 역방향 신호(XCDS)는, 자동 모드에서 수신되며, 상기 다수개의 메모리 뱅크들을 특정하는 상기 외부 로우 어드레스(ERAD) 및 상기 외부 칼럼 어드레스(ECAD) 중의 일부인 것이 더욱 바람직하다.
그리고, 도 1에서, 명령 수신 블락(500)은 외부로부터 제공되는 명령 코맨드(CMD)를 수신하여 본 발명의 반도체 메모리 디바이스로 하여금 기입 동작(WT), 독출 동작(RD), 프리차아지 동작(PR) 등을 수행하도록 제어한다.
상기와 같은 구성의 본 발명의 반도체 메모리 디바이스는 화면 영상의 주사 방향 및 소스라인의 수의 측면에서 다양한 형태의 디스플레이 장치에 적용 가능하다.
또한, 본 발명의 반도체 메모리 디바이스는 자동 모드에서, 궁극적으로 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스에 대응하는 자동 로우 어드레스 및 자동 칼럼 어드레스를 내부적으로 발생한다. 그러므로, 본 발명의 반도체 메모리 디바이스가 디스플레이 장치에 적용되는 경우, 외부 로우 어드레스 및 외부 칼럼 어드레스의 공급 및 배선이 불필요하다. 이에 따라, 본 발명의 반도체 메모리 디바이스를 적용하는 디스플레이 장치의 어셈블리(assembly) 작업시에, 레이아웃 면적, 소모 전력, 어셈블리 비용 등이 현저히 감소된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 반도체 메모리 디바이스에 있어서,
    일련의 순서를 가지는 워드라인들과 데이터 라인들의 교차점에 배열되는 복수개의 메모리셀들을 포함하는 메모리 어레이로서, 일련의 순서를 가지는 게이트 라인들과 소스 라인들의 교차점에 배열되는 디스플레이 패널의 픽셀들의 영상 데이터들을 저장하는 상기 메모리 어레이;
    선택 로우 어드레스에 대응하는 상기 메모리 어레이의 워드라인을 선택하여 구동하는 로우 선택 블락;
    선택 칼럼 어드레스에 대응하는 상기 메모리 어레이의 데이터 라인을 선택하며, 선택된 상기 데이터 라인의 상기 영상 데이터를 입출력하도록 구동되는 칼럼 선택 블락;
    최종 로우 어드레스 및 최종 칼럼 어드레스로 저장하는 최종 어드레스 저장 블락으로서, 상기 최종 로우 어드레스 및 상기 최종 칼럼 어드레스는 마지막 순번의 상기 게이트 라인과 마지막 순번의 소스 라인의 교차점에 배열되는 픽셀의 영상 데이터를 저장하는 상기 메모리셀의 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스인 상기 최종 어드레스 저장 블락; 및
    상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스를 발생하는 선택 어드레스 발생 블락으로서, 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스는 모드 선택 신호가 비활성화되는 노말 모드에서는 외부 로우 어드레스 및 외부 칼럼 어드레스에 따르며, 상기 모드 선택 신호가 활성화되는 자동 모드에서는 상기 최종 로우 어드레스 및 상기 최종 칼럼 어드레스에 기초하는 상기 선택 어드레스 발생 블락을 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제1 항에 있어서, 상기 선택 어드레스 발생 블락은
    상기 자동 모드에서, 자동 로우 어드레스 및 자동 칼럼 어드레스를 발생하는 자동 어드레스 발생부로서, 상기 자동 로우 어드레스 및 상기 자동 칼럼 어드레스는 상기 최종 로우 어드레스 및 상기 최종 칼럼 어드레스에 기초하는 상기 자동 어드레스 발생부; 및
    상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스를 발생하는 어드레스 선택부로서, 상기 선택 로우 어드레스 및 상기 선택 칼럼 어드레스는 노말 모드에서는 상기 외부 로우 어드레스 및 상기 외부 칼럼 어드레스에 따르며, 상기 자동 모드에서는 상기 자동 로우 어드레스 및 상기 자동 칼럼 어드레스에 따르는 상기 어드레스 선택부를 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  3. 제2 항에 있어서, 상기 자동 로우 어드레스는
    로우 역방향 신호가 비활성화이면서 칼럼 역방향 신호가 비활성화인 순방향 로우-순방향 칼럼 구동에서는, 첫번째 순번의 상기 워드라인에 대응하는 상기 선택 로우 어드레스인 원점 로우 어드레스로부터 순방향 카운팅되어 발생되며,
    상기 로우 역방향 신호가 활성화이면서 상기 칼럼 역방향 신호가 비활성화인 역방향 로우-순방향 칼럼 구동에서는, 상기 디스플레이 패널의 마지막 순번의 상기 게이트 라인의 픽셀들에 대응하는 상기 메모리셀의 상기 워드라인으로부터 상기 게이트 라인의 역방향 순서에 대응하는 상기 워드라인의 상기 선택 로우 어드레스를 카운팅하여 발생하되, 동일한 순번의 상기 게이트 라인에 대응하는 복수개의 상기 워드라인들에 대해서는 첫번째 순번의 상기 소스 라인과의 교차점에 배열되는 상기 픽셀의 영상 데이터를 저장하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스로부터 순방향 카운팅하여 발생되며,
    상기 로우 역방향 신호가 비활성화이면서 상기 칼럼 역방향 신호가 활성화인 순방향 로우-역방향 칼럼 구동에서는, 상기 디스플레이 패널의 첫번째 순번의 상기 게이트 라인의 상기 픽셀들에 대응하는 상기 메모리셀의 상기 워드라인으로부터 상기 게이트 라인의 순서에 대응하는 상기 워드라인의 상기 선택 로우 어드레스들을 순방향 카운팅하되, 동일한 순번의 상기 게이트 라인에 대응하는 상기 복수개의 워드라인들에 대해서는 마지막 순번의 상기 소스 라인과의 교차점에 배열되는 상기 픽셀의 상기 영상 데이터를 저장하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스로부터 역방향 카운팅하여 발생되며,
    상기 로우 역방향 신호가 활성화이면서 상기 칼럼 역방향 신호가 활성화인 역방향 로우-역방향 칼럼 구동에서는, 상기 최종 로우 어드레스로부터 역방향 카운팅하여 발생되는 것을 특징으로 하는 반도체 메모리 디바이스.
  4. 제3 항에 있어서, 상기 자동 칼럼 어드레스는
    상기 순방향 로우-순방향 칼럼 동작 및 상기 역방향 로우-순방향 칼럼 동작에서는, 첫번째 순번의 상기 데이터 라인에 대응하는 상기 선택 칼럼 어드레스인 원점 칼럼 어드레스로부터 순방향 카운팅되어 발생되며,
    상기 순방향 로우-역방향 칼럼 동작 및 상기 역방향 로우-역방향 칼럼 동작에서는, 상기 디스플레이 패널의 마지막 순번의 상기 소스 라인에 배열되는 픽셀에 대응하는 메모리셀이 존재하는 워드라인에 대해서는 상기 최종 칼럼 어드레스로부터 역방향 카운팅하여 발생되며, 상기 디스플레이 패널의 마지막 순번의 상기 소스 라인에 배열되는 픽셀에 대응하는 메모리셀이 미존재하는 워드라인에 대해서는, 마지막 순번의 데이터 라인의 상기 선택 칼럼 어드레스로부터 역방향 카운팅하여 발생되는 것을 특징으로 하는 반도체 메모리 디바이스.
  5. 제2 항에 있어서, 상기 자동 어드레스 발생부는
    상기 최종 로우 어드레스에 기초하는 시작 로우 어드레스를 발생하는 시작 로우 선택수단;
    상기 시작 로우 어드레스로부터 카운팅하여 상기 자동 로우 어드레스를 발생하는 로우 카운터;
    상기 최종 칼럼 어드레스에 기초하는 시작 칼럼 어드레스로 선택하여 발생하는 시작 칼럼 선택수단; 및
    상기 시작 칼럼 어드레스로부터 카운팅하여 상기 자동 칼럼 어드레스를 발생하는 칼럼 카운터를 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  6. 제5 항에 있어서, 상기 시작 로우 어드레스는
    상기 순방향 로우-순방향 칼럼 구동에서는, 상기 원점 로우 어드레스이며,
    상기 역방향 로우-순방향 칼럼 구동에서는, 상기 디스플레이 패널의 마지막 순번의 상기 게이트 라인의 상기 픽셀에 대응하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스이되, 상기 마지막 순번의 상기 게이트 라인에 대응하는 상기 복수개의 워드라인들에 대해서는 첫번째 순번의 상기 소스 라인과의 교차점에 배열되는 픽셀의 상기 영상 데이터를 저장하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스이며,
    상기 순방향 로우-역방향 칼럼 구동에서는, 상기 디스플레이 패널의 첫번째 순번의 상기 게이트 라인의 픽셀들에 대응하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스이되, 상기 첫번째 순번의 상기 게이트 라인에 대응하는 상기 복수개의 워드라인들에 대해서는 마지막 순번의 상기 소스 라인과의 교차점에 배열되는 상기 픽셀의 상기 영상 데이터를 저장하는 상기 메모리셀의 상기 워드라인의 상기 선택 로우 어드레스이며,
    상기 역방향 로우-역방향 칼럼 구동에서는, 상기 최종 로우 어드레스인 것을 특징으로 하는 반도체 메모리 디바이스.
  7. 제6 항에 있어서, 상기 시작 칼럼 어드레스는
    상기 순방향 로우-순방향 칼럼 동작 및 상기 역방향 로우-순방향 칼럼 동작에서는, 상기 원점 칼럼 어드레스이며,
    상기 순방향 로우-역방향 칼럼 동작 및 상기 역방향 로우-역방향 칼럼 동작에서는, 상기 디스플레이 패널의 마지막 순번의 상기 소스 라인에 배열되는 상기 픽셀에 대응하는 메모리셀이 존재하는 워드라인에 대해서는 상기 최종 칼럼 어드레스이며, 상기 디스플레이 패널의 마지막 순번의 상기 소스 라인에 배열되는 상기 픽셀에 대응하는 메모리셀이 미존재하는 워드라인에 대해서는, 마지막 순번의 상기 데이터 라인의 상기 선택 칼럼 어드레스인 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제1 항에 있어서, 상기 로우 역방향 신호 및 상기 칼럼 역방향 신호는
    상기 외부 로우 어드레스 및 상기 외부 칼럼 어드레스 중의 일부인 것을 특징으로 하는 반도체 메모리 디바이스.
  9. 제8 항에 있어서, 상기 메모리 어레이는
    다수개의 메모리 뱅크들을 포함하며,
    상기 로우 역방향 신호 및 상기 칼럼 역방향 신호는
    상기 다수개의 메모리 뱅크들을 특정하는 상기 외부 로우 어드레스 및 상기 외부 칼럼 어드레스 중의 일부인 것을 특징으로 하는 반도체 메모리 디바이스.
  10. 제1 항에 있어서, 상기 반도체 메모리 디바이스는
    상기 모드 선택 신호를 발생하는 모드 레지스터 블락을 더 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
KR1020150124769A 2015-09-03 2015-09-03 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스 KR101771626B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150124769A KR101771626B1 (ko) 2015-09-03 2015-09-03 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스
US15/254,080 US9905202B2 (en) 2015-09-03 2016-09-01 Memory device for a display device having various image data injection directions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150124769A KR101771626B1 (ko) 2015-09-03 2015-09-03 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스

Publications (2)

Publication Number Publication Date
KR20170028021A true KR20170028021A (ko) 2017-03-13
KR101771626B1 KR101771626B1 (ko) 2017-09-05

Family

ID=58190130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150124769A KR101771626B1 (ko) 2015-09-03 2015-09-03 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스

Country Status (2)

Country Link
US (1) US9905202B2 (ko)
KR (1) KR101771626B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968778B2 (ja) * 2006-11-27 2012-07-04 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
US20080297525A1 (en) * 2007-05-31 2008-12-04 Barinder Singh Rai Method And Apparatus For Reducing Accesses To A Frame Buffer
US8749566B2 (en) * 2010-11-16 2014-06-10 Ncomputing Inc. System and method for an optimized on-the-fly table creation algorithm
JP5454618B2 (ja) 2012-05-28 2014-03-26 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム

Also Published As

Publication number Publication date
US20170069300A1 (en) 2017-03-09
US9905202B2 (en) 2018-02-27
KR101771626B1 (ko) 2017-09-05

Similar Documents

Publication Publication Date Title
US7471302B2 (en) Display driver and electronic instrument
CN101030360B (zh) 显示控制半导体集成电路
US9947282B2 (en) Gate driver, display driver circuit, and display device including same
KR20170111788A (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US8319785B2 (en) Image display system and method for preventing image tearing effect
JP3722371B2 (ja) シフトレジスタおよび表示装置
EP1388842A3 (en) Multi-window display device and method of driving the same
US8350832B2 (en) Semiconductor integrated circuit device for display controller
WO2012053466A1 (ja) 表示装置およびその駆動方法
KR101689301B1 (ko) 액정 표시 장치
JPH04303233A (ja) 表示駆動制御用集積回路及び表示システム
US20140118406A1 (en) Display control device and data processing system
US9940906B2 (en) Storage device, display driver, electro-optical device, and electronic apparatus
KR101771626B1 (ko) 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스
US20070283084A1 (en) Memory and redundancy repair method thereof
CN101174404B (zh) 用于显示控制器的半导体集成电路装置
US20070030535A1 (en) Data scan system and data scan method using ddr
US20070290978A1 (en) Timing controller for controlling pixel level multiplexing display panel
US7256777B2 (en) LCD driver power saving during evaluation
JP2005215687A (ja) ディスプレイ制御回路及びディスプレイデータ記憶方法
US20080109631A1 (en) Method and apparatus for driving display data
US10643515B2 (en) Display driver, display device and method of operating display driver
US7859506B2 (en) Liquid crystal display device and method for displaying a landscape mode image
KR101839880B1 (ko) 비휘발성 메모리 장치
CN117292656A (zh) 显示驱动电路及显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant