CN101171748A - 电阻电路 - Google Patents
电阻电路 Download PDFInfo
- Publication number
- CN101171748A CN101171748A CNA2006800150411A CN200680015041A CN101171748A CN 101171748 A CN101171748 A CN 101171748A CN A2006800150411 A CNA2006800150411 A CN A2006800150411A CN 200680015041 A CN200680015041 A CN 200680015041A CN 101171748 A CN101171748 A CN 101171748A
- Authority
- CN
- China
- Prior art keywords
- resistance
- voltage
- mos
- variable
- benchmark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45691—Indexing scheme relating to differential amplifiers the LC comprising one or more transistors as active loading resistors
Abstract
即使当可变MOS电阻的漏-源电压与基准MOS电阻的漏-源电压不相同时也可有利地实现作为可变电阻的操作。参考栅电压Vp11控制可变MOS电阻的栅电压Vp12,所述栅电压Vp11被控制为便于将基准MOS电阻中产生的电压控制为等于基准电压。将电阻在基准MOS电阻的漏极和源极之间与该基准MOS电阻并联连接,所述电阻包括串联连接的具有相同电阻值的电阻体R11和R12。在具有串联连接电阻体的电阻的中点处检测基准MOS电阻的漏-源电压Vds的一半。通过从基准MOS电阻的栅电压Vp11中减去Vds/2得到可变电阻的栅电压Vp12。
Description
技术领域
本发明涉及用于将电阻值控制为所需电阻值的电阻电路,更具体的,涉及一种通过控制MOS晶体管的栅电压来可变地控制MOS电阻的电阻电路。
更具体地,本发明涉及一种电阻电路,其中设置有采用MOS电阻的基准电阻电路,该电路控制MOS的栅电压以便将基准电阻电路中产生的电压控制为与基准电压相同(即,将基准电阻电路的电阻值控制为常数),并且参照基准电阻电路中MOS的栅电压,控制包括MOS电阻的可变电阻电路中MOS的栅电压,以便跟随基准电阻电路中的MOS电阻的电阻值。具体地,本发明涉及用于实现如下操作的电阻电路:即使在可变MOS电阻的漏-源电压与基准MOS电阻的漏-源电压不相同时,也允许可变MOS电阻在电阻值方面跟随基准MOS电阻。
背景技术
在半导体集成电路(IC)中实现了具有包括开关、振荡、放大等功能的许多晶体管元件。具有包含三个层的MOS结构的晶体管可以表示为场效应晶体管(FET)的代表性例子,这三个层包括金属层、氧化硅膜层、和硅半导体层。采用n型半导体衬底的MOSFET被称为pMOS。采用p型半导体衬底的MOSFET被称为nMOS。
场效应晶体管具有三个电极,包括源极、漏极和栅极。MOS晶体管具有如下电流-电压特性:在源极和衬底电极接地并且向漏极施加恒定电压Vds的状态下,如果栅电压Vgs增加至大于或等于阈值电压Vth,则在源区和漏区之间的衬底表面上产生沟道,并且漏电流Vds流过。通过利用这些特性可将MOS晶体管视为具有MOS电阻R=Vds/Id的电阻单元。
这里,MOS的三极管区域中的漏电流Id和漏-源电压Vds可用下面给出的方程表示(例如参见非专利文献1)。
这里,如果漏-源电压Vds足够小并且假定Vds<<2(Vgs-Vth),则可通过利用下面所给的表达式(2)来近似漏电流Id。
因此,可以通过下面给出的方程(3)并利用该近似表达式来表示三极管区域中的MOS电阻R=Vds/Id。在该情况下的MOS电阻R不依赖于漏-源电压Vds,并且可以通过栅电压Vgs来控制电阻值。
相反,如果不满足条件Vds<<2(Vgs-Vth),则MOS电阻R依赖于漏-源电压Vds,从而MOS电阻R可由下面所给的方程(4)表示。在该情况下,栅电压Vgs不再控制MOS电阻。
这里,需要使漏-源电压Vds减少或者使栅电压Vgs增加,以便满足关于MOS电阻的近似条件Vds<<2(Vgs-Vth)。需要使电阻值减少或使电阻电路的电流减少,以便减少漏-源电压Vds;然而,出现了关于电阻值精确度的缺点。此外,如果保持大的栅电压Vgs,则难以实现可在宽范围上变化的可变电阻值,因为不能大量地改变栅电压Vgs。因此,使用根据由方程(3)所给出的近似表达式的MOS电阻具有技术问题。
另外,MOS电阻具有其它技术问题:元件与元件的差异和对温度的敏感性。因此,下面的设计方法被广泛采用。该方法包括:设置采用MOS电阻的基准电阻电路;控制MOS的栅电压以使得基准电阻电路中产生的电压被控制为与基准电压相同,即,基准电阻电路的电阻值被控制为常数;以及参照基准电阻电路中的MOS的栅电压,控制包括MOS电阻的可变电阻电路中的MOS的栅电压。
例如,专利文献1中所述的可变电阻电路被配置为使得通过将充当可变MOS电阻的晶体管M1的栅电压提供给充当基准MOS电阻的晶体管M2,使每个MOS电阻被控制为具有相同的电阻值。在可变电阻电路中,将充当基准MOS电阻的晶体管2中产生的漏-源电压输入到OP放大器7的正极端,并将施加给电阻Re的电压输入到其负极端。晶体管M2的栅电压被控制为使得在这些电压之间不存在电势差,由此基准MOS电阻的电阻值被控制为与Re相同(例如,参见专利文献1的图1)。
在包括这样的基准MOS电阻和可变MOS电阻的可变电阻电路中,需要通过使漏-源电流Id流过来检测基准MOS电阻的漏极与源极之间的电势Vds,这是因为需要对基准MOS电阻的电阻值进行控制。
然而,如果因为提供漏-源电流Id而使Vds变大,则诸如表达式(2)的近似表达式不再成立。因此,无法满足方程(3)。在该情况下,MOS电阻受漏-源电压Vds影响;然而,并非在每一种情形下在基准MOS电阻和可变MOS电阻处都产生相同的漏-源电压。因此,即使向可变MOS电阻施加与基准MOS电阻的栅电压相同的栅电压,也不能保证可变MOS电阻具有与基准MOS电阻相同的电阻值。即,不能为可变电阻电路获得期望的工作特性。
另外,两个MOS电阻的漏-源电压Vds必须相同以便改善可变MOS电阻相对于基准MOS电阻的电阻值跟随能力。在该情况下,必须使电流流过可变MOS电阻;然而,在低电压工作时存在失真、电力消耗和输出电压方面的缺点。然而,在例如使用电阻作为差动放大器的负载的情况下,通常希望可变MOS电阻中不存在对于漏-源电压Vds的电势。
[专利文献1]
日本未审专利申请公开No.2003-204247,图1。
[非专利文献1]
Behzad Razavi,“Analog CMOS Shuseki-kairo no Sekkei Kiso-hen”
发明内容
本发明要解决的问题
本发明的一个目的是提供一种优异的电阻电路,该电阻电路能够通过控制MOS晶体管的栅电压来有利地可变控制MOS电阻。
本发明的另一个目的是提供一种优异的电阻电路,其中设置采用MOS电阻的基准电阻电路,该基准电阻电路能够控制MOS的栅电压以便将基准电阻电路中产生的电压控制为与基准电压相同(即,将基准电阻电路的电阻值控制为常数),并且通过参考基准电阻电路中的MOS的栅电压,控制包括MOS电阻的可变电阻电路中的MOS的栅电压。
本发明的另一个目的是提供一种优异的电阻电路,该电路可在可变MOS电阻中有利地实现如下操作:即使当可变MOS电阻与基准MOS电阻不具有相同的漏-源电压时,也可跟随基准MOS电阻的电阻值。
解决问题的方式
考虑到上述问题而做出本发明,并且本发明提供了一种电阻电路,该电阻电路包括:基准MOS电阻;可变MOS电阻;第一控制装置,用于控制所述基准MOS电阻的栅电压以便将所述基准MOS电阻的电阻值控制为常数;电压检测装置,用于检测出所述基准MOS电阻的漏-源电压的二分之一;和第二控制装置,用于通过提供一个电压作为可变MOS电阻的栅电压来控制可变电阻,所述电压是通过从第一控制装置所控制的基准MOS电阻的栅电压中减去由电压检测装置检测到的基准MOS电阻的漏-源电压的二分之一而得到。
本发明涉及采用MOS电阻的可变电阻电路。具体地,该可变电阻电路可被配置为控制基准MOS电阻的栅电压以便将基准MOS电阻处产生的电压控制为与基准电压相同(即,将基准MOS电阻的电阻值控制为常数),并且参考基准MOS电阻的栅电压,控制可变MOS电阻的栅电压。该基准MOS电阻和可变MOS电阻可以是pMOS型或者nMOS型。
这里,如果因为提供漏-源电流Id而使Vds变大,则MOS电阻R的(上述)近似表达式不再成立,并且MOS电阻变得受漏-源电压Vds的影响。在该情况下,存在如下问题:即使向可变MOS电阻施加与基准MOS电阻相同的栅电压,也不能保证基准MOS电阻和可变MOS电阻具有相同的电阻值,这是因为并非在每一种情形下在基准MOS电阻和可变MOS电阻中都产生相同的漏-源电压。
因此,根据本发明的电阻电路被设计为检测基准MOS电阻的漏-源电压的二分之一,同时基准MOS电阻的栅电压被控制为使得基准MOS电阻的电阻值被控制为常数,并且被设计为提供通过从基准MOS电阻的栅电压中减去基准MOS电阻的漏-源电压二分之一而得到的电压,来控制可变电阻。这里,得到的电压用作可变MOS电阻的栅电压。
这允许根据本发明的电阻电路在没有与MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制的情况下控制可变MOS电阻。另外,不再需要将可变MOS电阻和基准MOS电阻控制为具有相同的漏-源电压。
这里,第一控制装置可以包括用于检测在基准MOS电阻中产生的电压的装置,以及用于将在基准MOS电阻中产生的电压控制为等于预定基准电压的装置。
电压检测装置可以包括基准MOS电阻的漏极和源极之间的与基准MOS电阻并联连接的电阻单元,该电阻单元具有两个串联连接的相同电阻值的电阻。因此,可以在具有所述串联连接电阻的所述电阻单元的中点处检测到基准MOS电阻的漏-源电压的二分之一。
在上述的电路配置中,假定可变MOS电阻的漏-源电压为0 V。当然,即使当可变MOS电阻的漏极和源极之间存在电势差时,也可以类似地实现电阻值跟随能力。在该情况下,该电阻电路可进一步包括第二个电压检测装置,用于检测可变MOS电阻的漏-源电压的二分之一。该第二控制装置提供充当可变MOS电阻P的栅电压的电压,由此控制电阻值,所述电压是通过从所述基准MOS电阻的栅电压中减去所述基准MOS电阻的漏-源电压的二分之一,并加上所述可变MOS电阻的漏-源电压的二分之一而得到的。
可以采用根据本发明的电阻电路来配置例如负载电路。通过在输出端之间插入这样的负载电路作为输出负载,可以实现差动放大器电路。此外,这种负载电路可被实施为通信设备中的发送放大器或接收放大器内的负载电阻。
优点
本发明提供了一种优异的电阻电路,其中设置有采用MOS电阻的基准电阻电路,该基准电阻电路可控制MOS的栅电压以使得基准电阻电路中产生的电压被控制为与基准电压相同(即,将基准电阻电路的电阻值控制为常数),并且可以有利地参考基准电阻电路中的MOS的栅电压,控制包括MOS电阻的可变电阻电路中的MOS的栅电压。
如果不存在与MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制并且MOS在三极管区域内工作,则根据本发明的电阻电路可实现作为可变电阻的操作。
根据本发明的电阻电路可以通过增加基准MOS电阻的漏-源电压Vds来改善其精确度,因为不存在与MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制。漏-源电压Vds的增加可以降低来自恒流源的电流并降低电力消耗,所述恒流源向MOS电阻提供漏电流Id。然而,由于可以大量地改变栅电压Vgs,因此可以实现可在宽范围上改变的可变电阻值。
即使当可变MOS电阻末端的直流电压为0 V时,根据本发明的电阻电路也是可用的,因为可变MOS电阻和基准MOS电阻不必具有相同的漏-源电压Vds,由此根据本发明的电阻电路可用作差动放大器的负载。此外,可以以低电力消耗产生低于基准MOS电阻的电阻值的可变MOS电阻的电阻值。
从基于下面的本发明的实施方案和附图的详细说明,本发明的其它目的、特性和优点将变得显而易见。
附图说明
图1是显示根据本发明实施方案的电阻电路结构的图。
图2是显示控制电路3的内部结构的框图。
图3是显示基准电阻电路1的示例应用的图。
图4是显示假定可变MOS电阻P21的漏-源电压Vds_p21存在时电阻电路的示例结构的图。
图5是显示控制电路3’的内部结构的框图。
图6是显示无线通信设备的示例硬件结构的图。
附图标记
1 基准电阻电路
2 可变电阻电路
3 控制电路
4 差动放大器
5,11 恒流源
31,32 可变电压源
34,35 运算放大器
37 减法器
101 天线
102 天线开关
103 接收放大器
104 解调器
105 信号处理器
106 调制器
107 发送放大器
108 本地振荡器
具体实施方式
下面将参照附图描述本发明的实施方案。
本发明涉及采用MOS电阻的可变电阻电路。具体地,基准MOS电阻的栅电压被控制为使得该基准MOS电阻处产生的电压被控制为与基准电压相同(即,基准MOS电阻的电阻值被控制为常数),并且参考基准MOS电阻的栅电压来控制可变MOS电阻的栅电压。
如果由于提供漏-源电流Id而使Vds变大,则对于MOS电阻的(上述)近似表达式不再成立并且MOS电阻变得受漏-源电压Vds影响。因此存在如下问题:在采用MOS电阻的电阻电路中,即使向可变MOS电阻与基准MOS电阻添加相同的栅电压,也不能保证可变MOS电阻的电阻值和基准MOS电阻的电阻值相同。这是因为并非在每一种情形下在基准MOS电阻和可变MOS电阻中都产生相同的漏-源电压。
相反,根据本发明的电阻电路被设计为检测基准MOS电阻的漏-源电压的二分之一,从基准MOS电阻的栅电压中减去该二分之一的漏-源电压,提供所得电压作为可变MOS电阻的栅电压,并且控制该可变电阻,同时将基准MOS电阻的栅电压被控制为使得基准MOS电阻的电阻值被控制为常数。
在根据本发明的电阻电路中,可以在没有与对于MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制的情况下控制可变MOS电阻,此外,可变MOS电阻和基准MOS电阻的漏-源电压不必相同。下面对此进行说明。
图1显示了根据本发明一个实施例的电阻电路的结构。所显示的电阻电路包括:基准电阻电路1,其具有基准MOS电阻P11;可变电阻电路2,其具有可变MOS电阻P21;控制电路3,其控制MOS电阻P11和P21中每一个的栅电压;用于基准电阻电路1的电流源5;和用于可变电阻电路2的电流源11。图1显示的结构中,可变电阻控制电路3和受控的可变电阻电路2连接到差动放大器4。
通过控制电路3控制基准电阻电路1中的基准MOS电阻P11的栅电压Vg_sp11以使得产生的电压被控制为与预定的基准电压Vref相同,即基准MOS电阻P11的电阻值被控制为常数。具有串联连接的两个相同电阻R11和R12的电阻单元在基准MOS电阻P11的漏极和源极之间与该基准MOS电阻P11并联连接。可以从串联连接的电阻R11和R12之间的中点得到作为基准MOS电阻P11的漏-源电压Vds_p11的二分之一的电势。
可变电阻电路2具有类似于基准电阻电路1结构的结构。具有串联连接的两个相同电阻R21和R22的电阻单元在可变MOS电阻P21的漏极和源极之间与该可变MOS电阻P21并联连接。在图1所示的示例中,可变电阻电路2通过插入于差动放大器4的输出out_p与out_n之间而作为输出负载工作。差动放大器4的输出out_p和out_n经由扼流线圈L1和L2分别与电源Vdd相连,由此以直流(DC)方式将可变电阻电路2的末端控制在相同电势。
向控制电路3输入电压Vr、电压Vds/2、和基准电压Vref。电压Vr是在以附图标记6表示的检测点处得到的电压,该电压在基准电阻电路1中的MOS电阻P11处产生。电压Vds/2是从串联连接的电阻R11和R12之间的以附图标记7表示的中点7得到的电压,该电压是漏-源电压Vds_p11的二分之一。基准电压Vref由附图标记5表示。控制电路3产生分别用于控制基准电阻电路1和可变电阻电路2的控制信号8和9。控制信号8的电势被显示为Vp11,并且被输入作为基准MOS电阻P11的栅电压Vgs_p11。控制信号9的电势显示为Vp21,并且被输入作为可变MOS电阻P21的栅电压Vgs_p21。
控制电路3被设计为控制栅电压Vgs_p11以使得基准电阻电路1中的基准MOS电阻P11处产生的电压Vr被控制为与基准电压Vref相同(即基准MOS电阻P11的电阻值被控制为常数)。控制电路3还被设计为参考基准MOS电阻P11的栅电压Vgs_p11控制可变电阻电路2中的可变MOS电阻P21的栅电压Vgs_p21。具体地,检测基准MOS电阻P11的漏-源电压Vd_sp11的二分之一,并将其从基准MOS电阻P11的栅电压Vgs_p11中减去,将所得电压提供为可变MOS电阻P21的栅电压Vgs_p21,由此控制可变MOS电阻P21的电阻值。
图2显示了控制电路3的内部结构。将基准电阻电路1中的基准MOS电阻P11处产生的电压Vr与运算放大器34处的基准电压Vref进行比较。比较结果充当用于控制可变电压源32a和32b的信号。可变电压源32a和32b是相同的可变电压源,并且跨每个电压源32a和32b的末端产生相同的电势。可变电压源32处产生的电压Vds/2′是从以附图标记36表示的检测点获得的。电压Vds/2′和电压Vds/2被输入到运算放大器35,所述电压Vds/2是从串联连接的电阻R11和R12之间的中点7获得的。运算放大器35的比较结果充当控制可变电压源31的信号。
控制电路3包括两个输出通道,一个用于基准电阻电路1的控制信号8而另一个用于可变电阻电路2的控制信号9。施加给基准电阻电路1的控制信号8的电势Vp11是可变电压源31与可变电压源32a的电势之和,并且将基准MOS电阻P11的栅电压Vgs_p11控制为使得基准电阻电路1中产生的电压Vds_p11被控制为与基准电压相同(即,基准电阻电路1的电阻值被控制为常数)。施加给可变电阻电路2的控制信号9的电势Vp21是可变电压源32b的电压。电势Vp21是通过从基准MOS电阻P11的栅电压Vgs_p11中减去漏-源电压Vds_p11的二分之一得到的电压,并且其控制可变MOS电阻P21的栅电压Vgs_p21。
接下来,将描述图1和2中所示的电阻电路中发生的操作。
恒定电流I从恒流源5流向基准电阻电路1。这里,在检测点6处检测到基准电阻电路1中产生的电势Vr,并且该电势Vr被输入到控制电路3。此外,以附图标记5表示的基准电压Vref也被输入到控制电路3。
控制电路3利用控制信号8的电势Vp11来控制基准电阻电路1中的基准MOS电阻P11的栅电压Vgs_p11,以使得基准电阻电路1中产生的电压Vr被控制为与基准电压Vref相同,由此改变基准MOS电阻P11的电阻值RP11。如果假定恒流源或基准电压不因过程展宽(processspread)或温度敏感性而变化,则基准电阻电路1的电阻值在每一种情形下都为常数。电阻值是参考Vdd的Vr/I。
另外,控制电路3利用控制信号9的电势Vp21控制可变电阻电路2中的可变MOS电阻P21的栅电压Vgs_p21,由此改变其电阻值RP21。通过控制电路3控制电阻值RP21以便跟随基准MOS电阻P11的电阻值RP11。
这里,将描述控制信号8的电势Vp11和控制信号9的电势Vp21。电势Vp11对应于基准MOS电阻P11的栅电压Vgs_p11。如果电阻的近似表达式Vds<<2(Vgs-Vth)在基准MOS电阻P11处未被充分满足,则基于方程(4)得到关于栅电压Vgs_p11的下述方程(5)。
方程(5)示出作为用于电阻调节的控制信号8的电势Vp11的栅电压Vgs_p11依赖于漏-源电压Vds_p11。
下面关注于可变电阻电路2。在可变MOS电阻P21的电阻值RP21与基准MOS电阻P11的电阻值RP11同步从而相同的情况下,基准MOS电阻P11的漏-源电压Vds_p11必须与可变MOS电阻的漏-源电压Vds_p21相同,否则不能精确地拷贝电阻值。
然而,如果可变电阻电路2作为差动放大器4的负载,如图1所示,则没有向基准电阻电路1和可变电阻电路2提供相同电势。如果向可变电阻电路提供相同电势,则不利地影响电流消耗。此外,放大器的供电减少,从而不利地影响增益和失真
这里,如果假定可变MOS电阻P21的漏极和源极之间的电势为0V,则仅需要方程(6)中所示的栅电压Vgs_p21的电势是待提供给可变MOS电阻P21的控制信号9,以便将可变MOS电阻P21控制为具有与基准MOS电阻P11相同的电阻值。
通过从方程(5)所示的基准MOS电阻P11的栅电压Vgs_p11中减去作为方程(5)右侧第三项的基准MOS电阻P11的漏-源电压Vds_p11的二分之一获得方程(6)。方程(6)中不存在关于漏-源电压Vds_p11的项。这意味着当参考基准MOS电阻P11的栅电压Vgs_p11控制可变MOS电阻P12的栅电压Vgs_p21时,基准MOS电阻P11的漏-源电压与可变MOS电阻P21的漏-源电压不必相同。
另外,由于与对于MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制对于基准MOS电阻P11e不存在,因此漏-源电压Vds_p11可以增加并且精确度可以得到提高。通过增加漏-源电压Vds_p11可以减少来自向MOS电阻提供漏电流Id的恒流源的电流,从而可以降低电力消耗。此外,由于栅电压Vgs可以大量地改变,因此可以实现能够在宽范围上变化的可变电阻值。
图2所示的控制电路3具有产生基准MOS电阻P11的栅电压Vgs_p11和可变MOS电阻P21的栅电压Vgs_p21的结构。
电压Vr和以附图标记5表示的基准电压Vref分别被输入到运算放大器34,所述电压Vr是在基准电阻电路1处产生并且从检测点6获得。运算放大器34控制可变电压源32a和32b,以便将所产生的电压Vr和基准电压Vref控制为相同电势。
漏-源电压Vds_p11在电阻R11和R12之间的中点7处被二等分,所述电阻R11和R12与基准MOS电阻P11并联连接,并且Vds_p11/2被输入到运算放大器35的一个输入端。此外,可变电压源31处产生的电压Vds_p11/2′是从检测点36处获得,并且被输入到运算放大器36的另一个输入端。运算放大器35控制可变电压源31以便将Vds_p11/2′和Vds_p11/2控制为相同电势。
这里,基准MOS电阻P11的栅电压Vgs_P11是从两个可变电压源31和32a输出的电势之和,并且由方程(5)表达。如果可变电压源31和32a的电压分别表示为V31和V32a,则电源电压V31和V32a分别由下面的方程(7)和方程(8)表示,因为可变电压源31被控制为具有Vds/2,并且可变电压源32a被控制为使得Vgs_p11等于方程(5)。
可变电压源32a和32b是相同的可变电压源,并且跨每个可变电压源32a和32b的末端产生相同的电势。因此,输出电压Vgs_p21类似于方程(6)所表示的输出电压Vgs_p21,从而可以产生对于可变MOS电阻P21的控制信号。对于可变MOS电阻P21的任何给定的漏-源电压Vds_p11,这样的电路配置允许可变MOS电阻P21的电阻值跟随基准MOS电阻P11的电阻值。
注意到,在图1所示的电路配置中,可变MOS电阻P21是pMOS型;然而,它也可以是nMOS型。在该情况下,通过将与源极相连的电源电压Vdd设置为GND可以实现nMOS型的可变MOS电阻。
此外,图3显示了基准电阻电路1的示例应用。在图3所示的实施例中,包括串联连接的两个相同电阻R11和R12的电阻单元在基准MOS电阻P11的漏极和源极之间与该基准MOS电阻P11并联连接。此外,电阻R13与电阻R11和R12串联连接,以便与基准MOS电阻P11的源极邻近。这可进一步增加基准电阻电路1的电阻值。可变电阻电路2可以利用与基准电阻电路1的结构相似的结构。
在图1所示的实施方案中,假定可变MOS电阻P21的漏-源电压Vds_p21为0 V;然而,当然,即使当漏极和源极之间存在电势差时,也可以类似地实现电阻值跟随能力。图4显示了包括如下装置的电阻电路的示例配置,该装置可在产生可变MOS电阻P21的漏-源电压Vds_p21的情况下,实现可变MOS电阻P21相对于基准MOS电阻P11的有利电阻跟随能力。
所示电阻电路包括:基准电阻电路1,其具有基准MOS电阻P11;可变电阻电路2,其具有可变MOS电阻P21;控制电路3′,其控制MOS电阻P11和P21的栅电压;用于基准电阻电路1的电流源5;和用于可变电阻电路2的电流源11。
通过控制电路3′控制基准电阻电路1的栅电压Vgs_p11,以便将所产生的电压控制为与基准电压Vref相同,即,将基准MOS电阻P11的电阻值控制为常数。包括串联连接的两个相同电阻R11和R12的电阻单元在基准MOS电阻P11的漏极和源极之间与该基准MOS电阻P11并联连接。可以从串联连接的电阻R11和R12之间的中点7处得到对应于漏-源电压Vds_p11的二分之一的电势Vc_p11。
可变电阻电路2具有类似于基准电阻电路1的结构。包括串联连接的两个相同电阻R21和R22的电阻单元在可变MOS电阻P21的漏极和源极之间与该可变MOS电阻P21并联连接。可以从串联连接的电阻R21和R22之间的中点10处获得对应于可变MOS电阻P21的漏-源电压Vds_P21二分之一的电势Vc_p21。通过控制电路3′控制可变电阻电路2的栅电压Vgs_p21以便将可变MOS电阻P21的电阻值RP21控制为跟随基准MOS电阻P11的电阻值RP11。
向控制电路3′输入电压Vr、电压Vc_P11、电压Vc_P21、和基准电压Vref。电压Vr在基准电阻电路1中的基准MOS电阻P11处产生并且由附图标记6表示的检测点处获得。电压Vc_P11是漏-源电压Vds_p11的二分之一。电压Vc_P21是漏-源电压Vds_p11的二分之一。基准电压Vref由附图标记5表示。另外,控制电路3′产生分别用于控制基准电阻电路1和可变电阻电路2的控制信号8和9。
控制电路3′被配置成控制栅电压Vgs_p11以便将基准电阻电路1中的基准MOS电阻P11处产生的电压Vr控制为与基准电压Vref相同(即,将基准MOS电阻P11的电阻值控制为常数)。还将控制电路3′配置为以基于基准MOS电阻P11处的栅电压Vgs_p11控制可变电阻电路2中的可变MOS电阻P21的栅电压Vgs_p21。具体地,检测基准MOS电阻P11的漏-源电压Vds_p11的二分之一和可变MOS电阻P21的漏-源电压Vds_p21的二分之一,从基准MOS电阻P1 1的栅电压Vgs_p11中减去漏-源电压Vds_p11的二分之一并加上漏-源电压Vds_p21的二分之一,提供所得电压作为可变MOS电阻P21的栅电压Vgs_p21,由此控制可变MOS电阻P21的电阻值。
图5显示了控制电路3′的内部构造。将在基准电阻电路1中的基准MOS电阻P11处产生的电压Vr与运算放大器34′处的基准电压Vref进行比较,并且比较结果充当用于控制可变电压源32′a和32′b的信号。可变电压源32′a和32′b是相同的可变电压源,并且跨每个可变电压源32′a和32′b的末端产生相同的电势。
可变电压源32′处产生的电压Vds/2′是从检测点36处获得的并且被输入运算放大器35′的一个输出端。减法器37从对应于基准MOS电阻P11的漏-源电压Vds_p11二分之一的电压Vc_p11中减去对应于可变MOS电阻P21的漏-源电压Vds_p21二分之一的电压Vc_p21,所述电压Vc_p11是从检测点7获得的,而所述电压Vc_p21是从检测点10获得的。减法器37将结果输入到运算放大器35′的另一个输入端。运算放大器35′的比较结果充当用于控制可变电压源31′的信号。该信号将可变电压源32′处产生的电压Vds/2′控制为等于电势差(Vc_p11-Vc_p21)。
控制电路3′包括两个输出通道,一个用于基准电阻电路1的控制信号8而另一个用于可变电阻电路2的控制信号9。施加给基准电阻电路1的控制信号8的电势Vp11是可变电压源31与可变电压源32a的电势之和,并且基准MOS电阻P11的栅电压Vgs_p11被控制为使得基准电阻电路1中产生的电压Vds_p11被控制为与基准电压相同(即,基准电阻电路1的电阻值被控制为常数)。输入到可变电阻电路2的控制信号9的电势Vp21是可变电压源32b的电压。电势Vp21是从基准MOS电阻P11的栅电压Vgs_p11中减去漏-源电压Vds_p11的二分之一并加上可变MOS电阻P21的漏-源电压Vds_p21的二分之一得到的电压,并且其控制可变MOS电阻P21的栅电压Vgs_p21。
接下来,将描述图4和5中所示的电阻电路中发生的操作。
恒定电流I从恒流源5流向基准电阻电路1。这里,在检测点6处检测基准电阻电路1中产生的电势Vr并且该电势Vr被输入到控制电路3′。以附图标记5表示的基准电压Vref也被输入到控制电路3′。
控制电路3′利用控制信号8的电势Vp11控制基准电阻电路1中的基准MOS电阻P11的栅电压Vgs_p11,以便将基准电阻电路1中产生的电压Vr控制为与基准电压Vref相同,由此改变基准MOS电阻P11的电阻值RP11。
另外,控制电路3′利用控制信号9的电势Vp21控制可变电阻电路2中的可变MOS电阻P21的栅电压Vgs_p21,由此改变电阻值RP21。通过控制电路3′控制电阻值RP21以便跟随基准MOS电阻P11的电阻值RP11。
这里,将描述控制信号8的电势Vp11和控制信号9的电势Vp21。电势Vp11对应于基准MOS电阻P11的栅电压Vgs_p11。如果电阻的近似表达式Vds<<2(Vgs-Vth)在基准MOS电阻P11处未被充分满足,则基于方程(4)得到关于栅电压Vgs_P11的下述方程(9)。方程(9)与方程(5)相同。
方程(9)示出作为用于电阻调节的控制信号8的电势Vp11的栅电压Vgs_p11依赖于漏-源电压Vds_p11。
下面关注于可变电阻电路2。为了将可变MOS电阻P21的电阻值RP21控制为与基准MOS电阻P11的电阻值RP11相同,仅需要将控制电压设定为1/2Vds_p21,而不是方程(9)右侧第三项的1/2Vds_p11。因此,控制信号9的电压Vp21,即可变MOS电阻P21的漏-源电压Vds_p21可通过下面给出的方程(10)表示。
从方程(10)可以理解,当参考基准MOS电阻P11的栅电压Vgs_p11控制可变MOS电阻P12的栅电压Vgs_p21时,基准MOS电阻P11的漏-源电压与可变MOS电阻P21的漏-源电压不必相同。另外,由于与MOS电阻的近似条件Vds<<2(Vgs-Vth)相关的限制对于基准MOS电阻P11而言不存在,因此漏-源电压Vds_p11可以增加并且精确度可以得到提高。通过增加漏-源电压Vds_p11,可以降低来自向MOS电阻提供漏电流Id的恒流源的电流,从而可以降低电力消耗。此外,由于栅电压Vgs可以大量地改变,因此可以实现能够在宽范围上变化的可变电阻值。
图5所示的控制电路3具有可以产生基准MOS电阻P11的栅电压Vgs_p11和可变MOS电阻P21的栅电压Vgs_p21的结构。
电压Vr和以附图标记5表示的基准电压Vref分别被输入到运算放大器34′,所述电压Vr是在基准电阻电路1处产生并且从检测点6获得。运算放大器34′控制可变电压源32′a和32′b以便将所产生的电压Vr和基准电压Vref控制为相同电势。
可变电压源31处产生的电压Vds_P11/2′是从检测点36处获得,并且被输入到运算放大器35′的一个输入端。将Vc_p11和Vc_p21分别输入到减法器37的正端和负端,所述Vc_p11是通过将与基准MOS电阻P11并联连接的电阻R11和R12之间的中点7处的漏-源电压Vds_p11取半而得到的,而所述Vc_p21是通过将与可变MOS电阻P21并联连接的电阻R21和R22之间的中点7处的漏-源电压Vds_p21取半而得到的。减法结果被输入到运算放大器35′的另一个端子。运算放大器35′控制可变电压源31以便将Vds_p11/2′和(Vc_p11-Vc_p21)控制为相同电势。
这里,基准MOS电阻P11的栅电压Vgs_p11是从两个可变电压源31和32a输出的电势之和。所述栅电压Vgs_p11由方程(9)表达。如果可变电压源31和32a的电压分别表示为V31′和V32′a,则电源电压V31′和V32′a分别由下面的方程(11)和方程(12)表示,因为可变电压源31′被控制为具有Vds/2并且可变电压源32′a被控制为使得Vgs_p11由方程(9)表示。
…(12)
可变电压源32′a和32′b是相同的可变电压源。跨每个可变电压源32′a和32′b的末端产生相同的电势。因此,输出电压Vgs_p21与方程(10)所表示的输出电压Vgs_p21相同,从而可以产生对于可变MOS电阻P21的控制信号。
因此,对于基准MOS电阻P11的漏-源电压Vds_p11的任何给定值,可变MOS电阻P21都能够跟随基准MOS电阻P11的电阻值。可变MOS电阻P21的栅电压Vgs_p21包括在漏极和源极之间的中点处检测到的电压1/2Vds_p21。因此,即使漏-源电压Vds_p21不为0V而是变化的,可变MOS电阻P21也能够跟随基准MOS电阻P11的电阻值。
使用图1和2以及图4和5所示的电阻电路可以形成负载电路。这样的负载电路可被实施为通信设备中的发送放大器或接收放大器内的负载电阻值。图6显示了一种使用发送放大器和接收放大器的无线通信设备的硬件配置,所述发送放大器和接收放大器包括根据本发明的一个/多个电阻电路。该无线通信设备包括发射器和接收器。下面将描述该通信设备。
经由天线开关102将从天线101接收到的接收信号导入接收放大器103。接收放大器103执行必要的处理,如带宽限制和自动增益控制(AGC),以便将接收信号控制为合适的电平。解调器104将来自本地振荡器108和接收放大器103的输出进行混合,即将来自本地振荡器108的信号的频率与来自接收放大器103的输出的频率合成。然后,解调器104将所需的接收频率转换和解调成特定的频率。混合并解调的信号被从模拟转换成数字并且变成包括I轴和Q轴信号的数字数据,所述I轴和Q轴信号各自具有预定的比特率。相对于I轴和Q轴数字数据,信号处理器105消除某些效应,如衰落,检测接收信号的类型,执行解交织,并执行纠错。在执行合适的解码之后,信号处理器105将解码信号分离成通信控制数据和通信主体数据。
将发送数据编码,并将通信控制数据加入到发送数据,并将所得数据分为适合于发射器处的发送脉冲串信号的多块。在信号处理器105处发送脉冲串信号变成包括I轴和Q轴信号的数字数据,所述I轴和Q轴信号各自具有预定的比特率。在调制器106处对信号进行正交调制之后,将该信号和来自本地振荡器108的用于转换的信号进行混合,即这些信号的频率被合成,并被转换成需要的发送频率。在发送放大器107处对具有需要频率的转换信号进行放大,以便有足够的功率用于发送。经由选择器202将放大的信号从天线101发送到传播路径。
工业应用性
以参照上面的具体实施方案详细描述了本发明。然而,显然,本领域的技术人员可以在本发明的范围内对这些实施方案进行修改或替换。
例如,可以采用根据本发明的电阻电路来配置负载电路。通过将这样的负载电路放置于输出端之间作为输出负载可以制作差动放大器电路。此外,这样的负载电路可以实施为通信设备中的发送放大器或接收放大器内的负载电阻。当然,根据本发明的电阻电路的应用不限于上述这些。
总之,已对本发明进行了示例性公开;因此,这里所公开的说明书并不意图限制本发明的范围。应当在所附权利要求书的基础上确定本发明的范围。
Claims (9)
1.一种电阻电路,包含:
基准MOS电阻;
可变MOS电阻;
第一控制装置,用于控制所述基准MOS电阻的栅电压以便将所述基准MOS电阻的电阻值控制为常数;
电压检测装置,用于检测所述基准MOS电阻的漏-源电压的二分之一;和
第二控制装置,用于基于受所述第一控制装置控制的所述基准MOS电阻的栅电压和由所述电压检测装置检测到的所述基准MOS电阻的漏-源电压的二分之一来供应所述可变MOS电阻的栅电压,从而控制可变电阻。
2.根据权利要求1所述的电阻电路,其中所述第一控制装置包括:用于检测所述基准MOS电阻中产生的电压的装置,以及用于控制所述基准MOS电阻中产生的电压以使其与预定基准电压相同的装置。
3.根据权利要求1所述的电阻电路,其中所述电压检测装置包括在所述基准MOS电阻的漏极和源极之间与所述基准MOS电阻并联连接的电阻单元,所述电阻单元包括两个串联连接的具有相同电阻值的电阻,并且其中在具有所述串联连接电阻的所述电阻单元的中点处检测所述基准MOS电阻的漏-源电压的二分之一。
4.根据权利要求1所述的电阻电路,其中所述基准MOS电阻和所述可变MOS电阻是pMOS型或者nMOS型。
5.根据权利要求1所述的电阻电路,还包括第二电压检测装置,其用于检测所述可变MOS电阻的漏-源电压的二分之一,
其中所述第二控制装置通过供应一个电压作为所述可变MOS电阻的栅电压来控制可变电阻,所述电压是通过从受所述第一控制装置控制的所述基准MOS电阻的栅电压中减去由所述电压检测装置检测到的所述基准MOS电阻的漏-源电压的二分之一,并加上由所述第二电压检测装置检测到的所述可变MOS电阻的漏-源电压的二分之一而得到的。
6.根据权利要求5所述的电阻电路,其中所述第二电压检测装置包括在所述可变MOS电阻的漏极和源极之间与所述可变MOS电阻并联连接的电阻单元,所述电阻单元包括两个串联连接的具有相同电阻值的电阻,并且其中在具有所述串联连接电阻的所述电阻单元的中点处检测所述可变MOS电阻的漏-源电压的二分之一。
7.一种负载电路,包含权利要求1中所述的可变MOS电阻。
8.一种差动放大器电路,其中在所述差动放大器电路的输出端之间插入有权利要求1中所述的可变MOS电阻作为输出负载。
9.一种通信设备,其中权利要求1中所述的可变MOS电阻被实施为发送放大器和接收放大器中至少一个的内部的负载电阻。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005166465A JP4696701B2 (ja) | 2005-06-07 | 2005-06-07 | 抵抗回路 |
JP166465/2005 | 2005-06-07 | ||
PCT/JP2006/310432 WO2006132090A1 (ja) | 2005-06-07 | 2006-05-25 | 抵抗回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101171748A true CN101171748A (zh) | 2008-04-30 |
CN101171748B CN101171748B (zh) | 2010-05-19 |
Family
ID=37498293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800150411A Expired - Fee Related CN101171748B (zh) | 2005-06-07 | 2006-05-25 | 电阻电路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7659765B2 (zh) |
JP (1) | JP4696701B2 (zh) |
KR (1) | KR101241264B1 (zh) |
CN (1) | CN101171748B (zh) |
TW (1) | TW200705797A (zh) |
WO (1) | WO2006132090A1 (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8693148B2 (en) | 2009-01-08 | 2014-04-08 | Micron Technology, Inc. | Over-limit electrical condition protection circuits for integrated circuits |
US8847638B2 (en) * | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) * | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
JP5546361B2 (ja) * | 2010-06-10 | 2014-07-09 | セイコーインスツル株式会社 | 可変抵抗回路を備えた半導体集積回路 |
KR20120045561A (ko) * | 2010-10-29 | 2012-05-09 | 에스케이하이닉스 주식회사 | 집적 회로 |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US8611058B2 (en) | 2011-08-23 | 2013-12-17 | Micron Technology, Inc. | Combination ESD protection circuits and methods |
US8724268B2 (en) | 2011-08-30 | 2014-05-13 | Micron Technology, Inc. | Over-limit electrical condition protection circuits and methods |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
US9628075B2 (en) | 2012-07-07 | 2017-04-18 | Skyworks Solutions, Inc. | Radio-frequency switch having dynamic body coupling |
US9148194B2 (en) | 2012-07-07 | 2015-09-29 | Skyworks Solutions, Inc. | Radio-frequency switch system having improved intermodulation distortion performance |
US9276570B2 (en) | 2012-07-07 | 2016-03-01 | Skyworks Solutions, Inc. | Radio-frequency switch having gate node voltage compensation network |
US9160328B2 (en) | 2012-07-07 | 2015-10-13 | Skyworks Solutions, Inc. | Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches |
US9059702B2 (en) | 2012-07-07 | 2015-06-16 | Skyworks Solutions, Inc. | Switch linearization by non-linear compensation of a field-effect transistor |
US10147724B2 (en) | 2012-07-07 | 2018-12-04 | Skyworks Solutions, Inc. | Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch |
US20140009207A1 (en) * | 2012-07-07 | 2014-01-09 | Skyworks Solutions, Inc. | Radio-frequency switch having dynamic gate bias resistance and body contact |
US8975950B2 (en) | 2012-07-07 | 2015-03-10 | Skyworks Solutions, Inc. | Switching device having a discharge circuit for improved intermodulation distortion performance |
US8643168B1 (en) * | 2012-10-16 | 2014-02-04 | Lattice Semiconductor Corporation | Integrated circuit package with input capacitance compensation |
US9013225B2 (en) | 2013-02-04 | 2015-04-21 | Skyworks Solutions, Inc. | RF switches having increased voltage swing uniformity |
TWI505058B (zh) | 2013-08-09 | 2015-10-21 | Asustek Comp Inc | 電壓控制電路 |
US20170243628A1 (en) | 2016-02-22 | 2017-08-24 | Mediatek Inc. | Termination topology of memory system and associated memory module and control method |
US9979188B2 (en) | 2016-03-22 | 2018-05-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Low power high speed interface |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975604A (en) * | 1987-05-29 | 1990-12-04 | Triquint Semiconductor, Inc. | Automatic return-loss optimization of a variable fet attenuator |
US4875023A (en) * | 1988-05-10 | 1989-10-17 | Grumman Aerospace Corporation | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship |
CH675181A5 (zh) * | 1988-05-19 | 1990-08-31 | Siemens Ag Albis | |
FR2657736A1 (fr) | 1990-01-31 | 1991-08-02 | Sgs Thomson Microelectronics | Circuit a resistance variable commandee en tension. |
JPH0758563A (ja) * | 1993-08-18 | 1995-03-03 | Hitachi Ltd | ステップ減衰器 |
US5801596A (en) * | 1994-07-27 | 1998-09-01 | Citizen Watch Co., Ltd. | Temperature compensation type quartz oscillator |
JP2827947B2 (ja) * | 1995-02-14 | 1998-11-25 | 日本電気株式会社 | 減衰回路 |
JP3748460B2 (ja) * | 1995-09-01 | 2006-02-22 | キヤノン株式会社 | 集積回路 |
AUPN814496A0 (en) | 1996-02-19 | 1996-03-14 | Monash University | Dermal penetration enhancer |
JPH10200377A (ja) * | 1997-01-13 | 1998-07-31 | Asahi Kasei Micro Syst Kk | 可変抵抗回路 |
JP3216808B2 (ja) * | 1999-03-30 | 2001-10-09 | 日本電気株式会社 | 可変減衰器 |
JP3332082B2 (ja) * | 2000-01-17 | 2002-10-07 | 日本電気株式会社 | 高周波可変減衰回路 |
US6717449B2 (en) | 2001-10-23 | 2004-04-06 | Olympus Corporation | Variable resistance circuit and application circuits using the variable resistance circuit |
JP4245892B2 (ja) | 2001-10-23 | 2009-04-02 | オリンパス株式会社 | Mos型トランジスタのソースとドレイン間を制御可能な等価抵抗として用いる回路 |
CN1189933C (zh) * | 2002-02-26 | 2005-02-16 | 台湾积体电路制造股份有限公司 | 垂直型半导体可变电阻装置及其制造方法 |
JP2006136086A (ja) * | 2004-11-04 | 2006-05-25 | Hitachi Ltd | 電流検知方法と電流検知装置及びこの電流検知装置を用いた電力変換装置並びにこの電力変換装置を用いた車両 |
-
2005
- 2005-06-07 JP JP2005166465A patent/JP4696701B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-25 CN CN2006800150411A patent/CN101171748B/zh not_active Expired - Fee Related
- 2006-05-25 KR KR1020077021577A patent/KR101241264B1/ko not_active IP Right Cessation
- 2006-05-25 WO PCT/JP2006/310432 patent/WO2006132090A1/ja active Application Filing
- 2006-05-25 US US11/911,637 patent/US7659765B2/en not_active Expired - Fee Related
- 2006-06-02 TW TW095119733A patent/TW200705797A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20080011649A (ko) | 2008-02-05 |
WO2006132090A1 (ja) | 2006-12-14 |
US20090284311A1 (en) | 2009-11-19 |
CN101171748B (zh) | 2010-05-19 |
US7659765B2 (en) | 2010-02-09 |
TW200705797A (en) | 2007-02-01 |
TWI316324B (zh) | 2009-10-21 |
KR101241264B1 (ko) | 2013-03-14 |
JP2006345018A (ja) | 2006-12-21 |
JP4696701B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101171748B (zh) | 电阻电路 | |
US7869777B2 (en) | Method and system for a second order input intercept point (IIP2) correction | |
US8248132B2 (en) | Oscillation signal generator for compensating for I/Q mismatch and communication system including the same | |
US20080266022A1 (en) | Rf backscatter transmission with zero dc power consumption | |
US20040198262A1 (en) | Integrated RF signal level detector usable for automatic power level control | |
US9246437B2 (en) | Switching system with linearizing circuit | |
US7375577B2 (en) | Mixer capable of detecting or controlling common mode voltage thereof | |
US20110133837A1 (en) | Variable gain amplifier | |
US6750715B2 (en) | Logarithmic IF amplifier with dynamic large signal bias circuit | |
EP1564884A1 (en) | Differential circuit and receiver with same | |
US6650883B1 (en) | Mixer with adjustable linearity | |
US20140062594A1 (en) | Chip card | |
CN103684279A (zh) | 用于改进mos晶体管线性度的电路 | |
US20160197583A1 (en) | Balanced up-conversion mixer | |
US7295067B2 (en) | Current source circuit and differential amplifier | |
KR20090116169A (ko) | 전압이득과 선형성이 개선된 주파수 혼합기 | |
US5459427A (en) | DC level shifting circuit for analog circuits | |
JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
KR100721171B1 (ko) | 주파수 변환회로 | |
CN101409701A (zh) | 本振缓冲器及相位失配校正方法 | |
US20100026386A1 (en) | Amplifier front-end with low-noise level shift | |
US20080242253A1 (en) | Frequency converter and radio receiver using the same | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
US8665024B2 (en) | Control of minimum current in output transistors of an amplifier output stage | |
US6750713B1 (en) | Variable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100519 Termination date: 20150525 |
|
EXPY | Termination of patent right or utility model |