KR101241264B1

KR101241264B1 - 저항 회로, 부하 회로, 차동 앰프 회로 및 통신기

Info

Publication number: KR101241264B1
Application number: KR1020077021577A
Authority: KR
Inventors: 코이치 이토
Original assignee: 소니 가부시끼가이샤
Priority date: 2005-06-07
Filing date: 2006-05-25
Publication date: 2013-03-14
Also published as: JP4696701B2; US7659765B2; TW200705797A; TWI316324B; CN101171748A; CN101171748B; WO2006132090A1; KR20080011649A; JP2006345018A; US20090284311A1

Abstract

가변 MOS 저항과 기준 MOS 저항의 드레인·소스 전압을 동일하게 하지 않아도 가변 저항으로서의 동작을 매우 적합하게 실현한다. 기준 MOS 저항에서 발생하는 전압이 기준 전압과 일정하게 되도록 제어된 게이트 전압 V_P11을 기준으로, 가변 MOS 저항의 게이트 전압 V_P12를 제어한다. 기준 MOS 저항의 드레인∼소스 사이에는, 동저항의 저항체 R₁₁ 및 R₁₂가 직렬 접속된 저항이 병렬 접속되고, 직렬 접속된 저항의 중점으로부터 기준 MOS 저항의 드레인·소스 전압 V_ds의 1/2을 검출한다. 기준 MOS 저항의 게이트 전압 V_P11로부터 V_ds/2를 뺀(減) 전압을 가변 저항의 게이트 전압 V_p12로 한다.

Description

저항 회로, 부하 회로, 차동 앰프 회로 및 통신기{RESISTOR CIRCUIT, LOAD CIRCUIT, DIFFERENTIAL AMPLIFIER CIRCUIT AND COMMUNICATION APPARATUS}

본 발명은, 소망의(원하는) 저항값(抵抗値)으로 제어하는 저항 회로에 관계된 것으로서, 특히 MOS 트랜지스터의 게이트 전압을 제어하는 것에 의해 MOS 저항을 가변 제어하는 저항 회로에 관한 것이다.

더욱 상세하게는, 본 발명은, MOS 저항을 이용한 기준 저항 회로를 배치(配設)하고, 이 기준 저항 회로에서 발생하는 전압이 기준 전압과 일정(즉, 기준 저항 회로의 저항값이 일정)하게 되도록 MOS의 게이트 전압을 제어하고, 이 게이트 전압을 기준으로 해서 MOS 저항으로 이루어지는 가변 저항 회로에서의 MOS의 게이트 전압을 제어해서 저항값을 추종(追從)시키는 저항 회로에 관계된 것으로서, 특히 가변 MOS 저항과 기준 MOS 저항의 드레인·소스 전압을 동일하게 하지 않아도 가변 MOS 저항이 기준 MOS 저항의 저항값을 추종하기 위한 동작을 실현하는 저항 회로에 관한 것이다.

반도체 집적 회로(IC) 중에는, 스위치의 전환(切替), 발진(發振), 증폭(增幅) 등의 작용을 가지는 무수(無數)한 트랜지스터 소자가 실장(實裝)된다. 전계(電界) 효과 트랜지스터(FET)의 대표예로서, 금속, 실리콘 산화막, 실리콘 반도체의 3층으로 이루어지는 MOS 구조의 트랜지스터를 들 수가 있다. n형 기판 반도체의 MOSFET를 pMOS라고 부르고, p형 기판 반도체의 MOSFET를 nMOS라고 부른다.

전계 효과 트랜지스터는 소스, 드레인, 게이트의 3개의 전극을 구비하고 있다. MOS 트랜지스터에는, 소스 전극과 기판 전극을 접지하고, 드레인 전극에 일정한 전압 V_ds를 인가한 상태에서 게이트 전압 V_gs를 임계값 전압 V_th이상으로 올리면, 소스 영역과 드레인 영역 사이의 기판 표면에 채널이 형성되고 드레인 전류 I_d가 흐른다고 하는 전류-전압 특성이 있다. 이 성질을 이용해서, MOS 트랜지스터를 MOS 저항 R=V_ds/I_d를 가지는 저항체로서 취급할 수가 있다.

여기서, MOS의 3극관 영역(triode region)에서의 드레인 전류 I_d와 드레인·소스 전압 V_ds는 이하의 식 (1)로 나타내어진다(예를 들면, 비특허 문헌 1을 참조할 것).

[수학식 1]

여기서, 드레인·소스 전압 V_ds가 충분히 작고, V_ds《2(V_gs-V_th)라고 가정하면, 드레인 전류 I_d는 이하의 식 (2)로 근사(近似)시킬 수가 있다.

[수학식 2]

따라서, 이 근사식을 이용함으로써, 3극관 영역에서의 MOS 저항 R=V_ds/I_d는 이하의 식 (3)으로 된다. 이 경우의 MOS 저항 R은 드레인·소스 전압 V_ds에는 의존하지 않고, 게이트 전압 V_gs에 의해서 저항값을 제어할 수가 있다.

[수학식 3]

한편, V_ds《2(V_gs-V_th)라고 하는 조건이 성립하지 않을 때에는, MOS 저항 R은 드레인·소스 전압 V_ds에 의존하고, 이하의 식 (4)로 나타내어지게 된다. 이 경우, 게이트 전압 V_gs만으로 MOS 저항을 제어할 수는 없게 된다.

[수학식 4]

여기서, MOS 저항의 근사 조건인 V_ds《2(V_gs-V_th)를 만족시키기 위해서는, 드레인·소스 전압 V_ds를 작게 하거나, 또는 게이트 전압 V_gs를 크게 할 필요가 있다. 드레인·소스 전압 V_ds를 작게 하려면, 저항값을 작게하거나 또는 저항 회로의 전류를 작게할 필요가 있지만, 저항 정밀도(精度)의 점에서 불리하게 되어 버린다. 또, 게이트 전압 V_gs를 크게 유지(保)하면, 게이트 전압 V_gs를 크게 변화시킬 수 없는 것에 의해, 폭넓은 범위에서의 가변 저항값을 실현하는 것이 곤란하게 된다. 요언하면(따라서), 위의 식 (3)에 나타낸 근사식에 의해 MOS 저항을 사용하기에는 기술적 과제가 있다.

또, MOS 저항에서는 소자 자체의 편차(variation)나 온도 특성의 영향을 받기 쉽다고 하는 다른 기술적 과제가 있다. 이 때문에, MOS 저항을 이용한 기준 저항 회로를 배설하고, 이 기준 저항 회로에서 발생하는 전압이 기준 전압과 일정, 즉 기준 저항 회로의 저항값이 일정하게 되도록 MOS의 게이트 전압을 제어하고, 이 게이트 전압을 기준으로 해서 MOS 저항으로 이루어지는 가변 저항 회로에서의 MOS의 게이트 전압을 제어한다고 하는 설계 수법이 널리 채용되고 있다.

예를 들면, 특허 문헌 1에 기재된 가변 저항 회로는, 가변 MOS 저항으로서의 트랜지스터 M1의 게이트 전압을 기준 MOS 저항으로서의 트랜지스터 M2에도 부여함으로써, 각각의 MOS 저항의 저항값이 동일해지도록 구성되어 있다. 동일 가변 저항 회로에서는, 기준 MOS 저항으로서의 트랜지스터 2에 생기는 드레인·소스 전압을 OP 앰프(operational amplifier)(7)의 정단자(正端子)에 입력함과 동시에, 저항 R_e에 인가되는 전압을 그의 부단자(負端子)에 입력하고, 이들의 전위차가 없어지도록 트랜지스터 M2의 게이트 전압을 제어하는 것에 의해, 기준 MOS 저항의 저항값이 R_e와 동등해지도록 하고 있다(예를 들면, 동(同)공보의 도 1을 참조).

이와 같은 기준 MOS 저항과 가변 MOS 저항으로 구성되는 가변 저항 회로에서는, 기준 MOS 저항에서의 저항값을 제어할 필요로 인해, 드레인·소스 전류 I_d를 흐르게 해서 드레인∼소스 사이의 전위 V_ds를 측정하지 않으면 안된다.

그런데, 드레인·소스 전류 I_d의 공급에 의해 V_ds가 커지면, 위의 식 (2)에 나타낸 바와 같은 근사식은 성립하지 않게 되어, 식 (3)을 사용할 수 없다. 이 경우, MOS 저항은 드레인·소스 전압 V_ds의 영향을 받게 되지만, 기준 MOS 저항과 가변 MOS 저항에서 동일 드레인·소스 전압이 발생한다고는 할 수 없다. 이 때문에, 가변 MOS 저항에 기준 MOS 저항과 동일 게이트 전압을 인가해도, 동일 저항값으로 되는 것이 보증되지 않는다. 즉, 가변 저항 회로의 소망의 동작 특성이 얻어지지 않게 된다.

또, 기준 MOS 저항과 가변 MOS 저항의 추종성을 좋게 하기 위해서는, 양쪽 MOS 저항의 드레인·소스 전압 V_ds를 동일하게 할 필요가 있다. 이 경우, 가변 MOS 저항에 전류를 흐르게 할 필요가 있지만, 저전압 동작에서 일그러짐(歪; distortion)이나 소비 전력, 출력 전압의 점에서 문제가 있다. 또, 예를 들면 차동 앰프의 부하에 저항을 이용하는 경우 등에서는, 가변 MOS 저항에서는 드레인·소스 전압 V_ds에 전위를 생기게 하고 싶지 않다고 하는 사정(事情)도 있다.

[특허 문헌 1 : 일본 특개(特開) 제2003-204247호 공보, 도 1]

[비특허 문헌 1: Behzad Razavi 저(著) 「아날로그 CMOS 집적 회로의 설계 기초편」]

[발명이 해결하고자 하는 과제]

본 발명의 목적은, MOS 트랜지스터의 게이트 전압을 제어하는 것에 의해 MOS 저항을 매우 적합(好適)하게 가변 제어할 수 있는, 뛰어난 저항 회로를 제공하는 것에 있다.

본 발명의 또 다른 목적은, MOS 저항을 이용한 기준 저항 회로를 배치하고, 이 기준 저항 회로에서 발생하는 전압이 기준 전압과 일정(즉, 기준 저항 회로의 저항값이 일정)하게 되도록 MOS의 게이트 전압을 제어하고, 이 게이트 전압을 기준으로 해서 MOS 저항으로 이루어지는 가변 저항 회로에서의 MOS의 게이트 전압을 매우 적합하게 제어할 수 있는, 뛰어난 저항 회로를 제공하는 것에 있다.

본 발명의 또 다른 목적은, 가변 MOS 저항과 기준 MOS 저항의 드레인·소스 전압을 동일하게 하지 않아도 가변 MOS 저항에서 기준 MOS 저항의 저항값을 추종하는 동작을 매우 적합하게 실현할 수 있는, 뛰어난 저항 회로를 제공하는 것에 있다.

[과제를 해결하기 위한 수단]

본 발명은, 상기 과제를 참작(參酌)해서 이루어진 것이며, 기준 MOS 저항과, 가변 MOS 저항과, 상기 기준 MOS 저항에서의 저항값이 일정하게 되도록 상기 기준 MOS 저항에서의 게이트 전압을 제어하는 제1 제어 수단과, 상기 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하는 전압 검출 수단과, 상기 제1 제어 수단에 의해 제어되는 상기 기준 MOS 저항에서의 게이트 전압으로부터 상기 전압 검출 수단에 의해 검출된 상기 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 뺀 전압을 상기 가변 MOS 저항에서의 게이트 전압으로서 부여해서 가변 저항을 제어하는 제2 제어 수단을 구비(具備)하는 것을 특징으로 하는 저항 회로이다.

본 발명은, MOS 저항을 이용한 가변 저항 회로에 관한 것이며, 구체적으로는 기준 MOS 저항에서 발생하는 전압이 기준 전압과 일정(즉, 기준 MOS 저항의 저항값이 일정)하게 되도록 그의 게이트 전압을 제어하고, 기준 MOS 저항의 게이트 전압을 기준으로 해서 가변 MOS 저항에서의 게이트 전압을 제어하도록 구성되어 있다. 상기 기준 MOS 저항 및 상기 가변 MOS 저항은, pMOS 또는 nMOS로 이루어지는 것으로 한다.

여기서, 드레인·소스 전류 I_d의 공급에 의해 V_ds가 커지면, MOS 저항 R의 근사식(전술)이 성립하지 않게 되고, MOS 저항은 드레인·소스 전압 V_ds의 영향을 받게 된다. 이와 같은 경우, 기준 MOS 저항과 가변 MOS 저항에서 동일 드레인·소스 전압이 발생한다고는 할 수 없기 때문에, 가변 MOS 저항에 기준 MOS 저항과 동일 게이트 전압을 인가해도, 동일 저항값으로 되는 것이 보증되지 않게 된다고 하는 문제가 있다.

그래서, 본 발명에 관계된 저항 회로에서는, 기준 MOS 저항에서의 저항값이 일정하게 되도록 기준 MOS 저항에서의 게이트 전압을 제어하고 있을 때에, 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하고, 기준 MOS 저항에서의 게이트 전압으로부터 그의 드레인·소스 전압의 2분의 1을 뺀 전압을 가변 MOS 저항의 게이트 전압으로서 부여해서 가변 저항을 제어하도록 했다.

이것에 의해서, 본 발명에 관계된 저항 회로는, MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약을 받는 일 없이 가변 MOS 저항의 제어를 행할 수 있음과 동시에, 가변 MOS 저항과 기준 MOS 저항 각각의 드레인·소스 전압을 동일하게 할 필요가 없어진다.

여기서, 상기 제1 제어 수단은, 상기 기준 MOS 저항에서 발생하는 전압을 검출하는 수단과, 상기 기준 MOS 저항에서 발생하는 전압이 소정의 기준 전압과 일정하게 되도록 제어하는 수단으로 구성할 수가 있다.

또, 상기 전압 검출 수단은, 상기 기준 MOS 저항의 드레인∼소스 사이에 병렬 접속된, 동일 저항값의 2개의 저항을 직렬 접속한 저항체를 구비하는 것에 의해, 그 직렬 접속된 저항체의 중점(中点)으로부터 상기 기준 MOS 저항의 드레인·소스 전압의 2분의 1을 검출할 수가 있다.

또, 상술한 회로 구성에서는, 가변 MOS 저항의 드레인·소스 전압이 0V인 것을 상정(想定)하고 있지만, 물론 가변 MOS 저항의 드레인∼소스 사이에 전위차가 발생하는 경우이더라도, 저항 추종성을 마찬가지로 실현할 수가 있다. 이 경우, 저항 회로는, 상기 가변 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하는 제2 전압 검출 수단을 더 구비하고, 상기 제2 제어 수단은, 기준 MOS 저항에서의 게이트 전압으로부터 기준 MOS 저항의 드레인·소스 전압의 2분의 1을 뺌과 동시에 가변 MOS 저항의 드레인·소스 전압의 2분의 1을 더한(가산한) 전압을 가변 MOS 저항 P의 게이트 전압으로서 부여해서 그 저항값을 제어하도록 하면 좋다.

본 발명에 관계된 저항 회로를 이용해서, 예를 들면 부하 회로를 구성할 수가 있다. 그리고, 이러한 부하 회로를 출력 부하로서 출력 단자 사이에 삽입해서, 차동 앰프 회로를 실장할 수가 있다. 또, 이와 같은 부하 회로는, 통신기에서의 송신 앰프나 수신 앰프 내부의 부하 저항으로서 실장할 수가 있다.

[발명의 효과]

본 발명에 따르면, MOS 저항을 이용한 기준 저항 회로를 배치하고, 이 기준 저항 회로에서 발생하는 전압이 기준 전압과 일정(즉, 기준 저항 회로의 저항값이 일정)하게 되도록 MOS의 게이트 전압을 제어하고, 이 게이트 전압을 기준으로 해서 MOS 저항으로 이루어지는 가변 저항 회로에서의 MOS의 게이트 전압을 매우 적합하게 제어할 수 있는, 뛰어난 저항 회로를 제공할 수가 있다.

본 발명에 관계된 저항 회로는, MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약이 없고, MOS가 3극관 영역내에서 동작하고 있는 한, 가변 저항으로서의 동작을 실현할 수가 있다.

또, 본 발명에 관계된 저항 회로는, MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약이 없으므로, 기준 MOS 저항측의 드레인·소스 전압 V_ds를 크게 해서 정밀도를 향상할 수 있다. 드레인·소스 전압 V_ds를 크게 하는 것에 의해, MOS 저항에 드레인 전류 I_d를 공급하는 정전류원(定電流源)의 전류를 내려서, 저소비 전력화가 가능하게 된다. 또, 게이트 전압 V_gs를 크게 변화시킬 수 있으므로, 폭넓은 범위에서 가변 저항값을 실현할 수가 있다.

또, 본 발명에 관계된 저항 회로에서는, 가변 MOS 저항과 기준 MOS 저항의 드레인·소스 전압 V_ds를 동일하게 할 필요가 없으므로, 가변 MOS 저항단(抵抗端)의 DC 전압이 0V이더라도 가능하게 되어, 차동 앰프의 부하로서 사용할 수 있다. 또, 기준 MOS 저항값보다도 낮은 가변 MOS 저항값을 저소비 전력으로 작성할 수가 있다.

본 발명의 또 다른 목적, 특징이나 이점은, 후술하는 본 발명의 실시형태나 첨부하는 도면에 의거하는 보다 상세한 설명에 의해서 명확하게 될 것이다.

도 1은 본 발명의 1실시형태에 관계된 저항 회로의 구성을 도시한 도면,

도 2는 제어 회로(3)의 내부 구성을 도시한 블록도,

도 3은 기준 저항 회로(1)의 응용예를 도시한 도면,

도 4는 가변 MOS 저항 P21의 드레인·소스 전압 V_{ds_p21}이 있는 것을 상정한 저항 회로의 구성예를 도시한 도면,

도 5는 제어 회로(3')의 내부 구성을 도시한 블록도,

도 6은 무선 통신 장치의 하드웨어 구성예를 도시한 도면.

[부호의 설명]

1: 기준 저항 회로, 2: 가변 저항 회로, 3: 제어 회로, 4: 차동 앰프, 5, 11: 정전류원, 31, 32: 가변 전압원, 34, 35: OP 앰프, 37: 감산기, 101: 안테나, 102: 안테나·스위치, 103: 수신 앰프부, 104: 복조부, 105: 신호 처리부, 106: 변조부, 107: 송신 앰프부, 108: 국부 발진기.

이하, 도면을 참조하면서 본 발명의 실시형태에 대해서 상세하게 풀이(詳解)한다.

본 발명은, MOS 저항을 이용한 가변 저항 회로에 관한 것이며, 구체적으로는 기준 MOS 저항에서 발생하는 전압이 기준 전압과 일정(즉, 기준 MOS 저항의 저항값이 일정)하게 되도록 그의 게이트 전압을 제어하고, 기준 MOS 저항의 게이트 전압을 기준으로 해서 가변 MOS 저항에서의 게이트 전압을 제어하도록 구성되어 있다.

드레인·소스 전류 I_d의 공급에 의해 V_ds가 커지면, MOS 저항 R의 근사식(전술)이 성립하지 않게 되고, MOS 저항은 드레인·소스 전압 V_ds의 영향을 받게 된다. 이 때문에, MOS 저항을 이용한 저항 회로에서는, 기준 MOS 저항과 가변 MOS 저항에 서 동일 드레인·소스 전압이 발생한다고는 할 수 없기 때문에, 가변 MOS 저항에 기준 MOS 저항과 동일 게이트 전압을 인가해도, 동일 저항값으로 되는 것이 보증되지 않게 된다고 하는 문제가 있다.

이것에 대해서, 본 발명에 관계된 저항 회로에서는, 기준 MOS 저항에서의 저항값이 일정하게 되도록 기준 MOS 저항에서의 게이트 전압을 제어하고 있을 때에, 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하고, 기준 MOS 저항에서의 게이트 전압으로부터 그의 드레인·소스 전압의 2분의 1을 뺀 전압을 가변 MOS 저항의 게이트 전압으로서 부여해서 가변 저항을 제어하도록 하고 있다.

본 발명에 관계된 저항 회로에서는, MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약을 받는 일 없이 가변 MOS 저항의 제어를 행할 수 있음과 동시에, 가변 MOS 저항과 기준 MOS 저항 각각의 드레인·소스 전압을 동일하게 할 필요가 없어지지만, 이들의 점에 대해서 이하에 설명한다.

도 1에는 본 발명의 1실시형태에 관계된 저항 회로의 구성을 도시하고 있다. 도시하는 저항 회로는, 기준 MOS 저항 P11로 이루어지는 기준 저항 회로(1)와, 가변 MOS 저항 P21로 이루어지는 가변 저항 회로(2)와, 이들 MOS 저항 P11 및 P21의 각 게이트 전압을 제어하는 제어 회로(3)와, 기준 저항 회로(1)용의 전류원(5)과, 가변 저항 회로(2)용의 전류원(11)을 구비하고 있다. 동일 도면에서는, 가변 저항 제어 회로(3)와 제어되는 가변 저항 회로(2)가 차동 앰프(4)에 접속된 구성으로 되어 있다.

기준 저항 회로(1)는, 제어 회로(3)에 의해서, 발생하는 전압이 소정의 기준 전압 V_ref와 일정, 즉 기준 MOS 저항 P11의 저항값이 일정하게 되도록, 그의 게이트 전압 V_gs _{_} _p11이 제어된다. 기준 MOS 저항 P11의 드레인∼소스 사이에는, 시리즈 접속된 2개의 동일 저항 R11 및 R12로 이루어지는 저항체가, 병렬로 접속되어 있다. 이들 시리즈 접속된 저항 R11 및 R12의 중점으로부터는, 기준 MOS 저항 P11의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전위를 취출(取出; obtain)할 수가 있다.

가변 저항 회로(2)도, 기준 저항 회로(1)와 마찬가지 구성이며, 가변 MOS 저항 P21의 드레인∼소스 사이에는 시리즈 접속된 2개의 동일 저항 R21 및 R22로 이루어지는 저항체가 병렬로 접속되어 있다. 도 1에 도시하는 예에서는, 가변 저항 회로(2)는, 차동 앰프(4)의 출력 out_p와 out_n 사이에 삽입됨으로써, 출력 부하로서 작용하고 있다. 차동 앰프(4)의 출력 out_p 및 out_n은, 각각 초크·코일 L1 및 L2를 경유해서 전원 V_dd에 접속되어 있으므로, 가변 저항 회로(2)의 단부(端部)는 DC(direct current)적으로 동일 전위로 되어 있다.

제어 회로(3)에는, 참조 번호(6)로 나타내어지는 검출점으로부터 취출되는 기준 저항 회로(1) 내의 MOS 저항 P11에 발생하는 전압 V_r과, 참조 번호(7)로 나타내어지는 시리즈 접속된 저항 R11 및 R12의 중점(7)으로부터 취출되는 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전압 V_ds/2와, 참조 번호(5)로 나타내어지는 기준 전위 V_ref가 입력되고 있다. 또, 제어 회로(3)는, 기준 저항 회로(1) 및 가변 저항 회 로(2)를 각각 제어하기 위한 제어 신호(8 및 9)를 구비하고 있다. 제어 신호(8)의 전위는 V_p11로 나타내어지고, 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11로서 입력된다. 또, 제어 신호(9)의 전위는 V_p21로 나타내어지고, 가변 MOS 저항 P21의 게이트 전압 V_{gs_p21}로서 입력된다.

제어 회로(3)는, 기준 저항 회로(1) 내의 기준 MOS 저항 P11에서 발생하는 전압 V_r이 기준 전압 V_ref와 일정(즉, 기준 MOS 저항 P11의 저항값이 일정)하게 되도록 그의 게이트 전압 V_gs _{_} _p11을 제어함과 동시에, 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}을 기준으로 해서 가변 저항 회로(2) 내의 가변 MOS 저항 P21에서의 게이트 전압 V_gs _{_} _p21을 제어하도록 구성되어 있다. 구체적으로는, 기준 MOS 저항 P11에서의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1을 검출하고, 기준 MOS 저항 P11에서의 게이트 전압 V_{gs_p11}로부터 그의 드레인·소스 전압 V_{ds_p11}의 2분의 1을 뺀 전압을 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21로서 부여해서 그의 저항값을 제어한다.

도 2에는, 제어 회로(3)의 내부 구성을 도시하고 있다. 기준 저항 회로(1) 내의 기준 MOS 저항 P11에 발생하는 전압 V_r과 기준 전압 V_ref가 OP 앰프(34)에서 비교되고, 그 비교 결과는 가변 전압원(32a 및 32b)을 제어하는 신호로 된다. 가변 전압원(32a 및 32b)은 동일 가변 전압원이며, 이들 전압원(32a 및 32b)의 양단(兩端)에는 동일 전위가 발생한다. 또, 가변 전압원(32)에서 발생하는 전압 V_ds/2'가, 참조 번호(36)로 나타내어지는 검출점으로부터 취출된다. 이 전압 V_ds/2'는, 시리즈 접속된 저항 R11 및 R12의 중점(7)으로부터 취출된 전압 V_ds/2와 함께 OP 앰프(35)에 입력되고, 그 비교 결과는 가변 전압원(31)을 제어하는 신호로 된다.

제어 회로(3)의 출력은, 기준 저항 회로(1)에 대한 제어 신호(8)와 가변 저항 회로(2)에 대한 제어 신호(9)의 2계통(系統)이 있다. 기준 저항 회로(1)에 접속되는 제어 신호(8)의 전위 V_p11은, 가변 전압원(31 및 32a)의 전위의 합(和)으로 구성되고, 기준 저항 회로(1)에서 발생하는 전압 V_{ds_p11}이 기준 전압과 일정(즉, 기준 저항 회로(1)의 저항값이 일정)하게 되도록 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}을 제어한다. 또, 가변 저항 회로(2)에 접속되는 제어 신호(9)의 전위 V_p21은, 가변 전압원(32b)의 전압이며, 기준 MOS 저항 P11에서의 게이트 전압 V_{gs_p11}로부터 드레인·소스 전압 V_ds _{_} _p11의 2분의 1을 뺀 전압으로 구성되고, 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21을 제어한다.

계속해서, 도 1 및 도 2에 도시한 저항 회로에서의 동작에 대해서 설명한다.

정전류원(5)으로부터 기준 저항 회로(1)에 정전류 I를 흐르게 하고, 이 때 기준 저항 회로(1)에 발생하는 전위 V_r이 검출점(6)에서 검출되어, 제어 회로(3)에 입력된다. 또, 참조 번호(5)로 나타내어지는 기준 전압 V_ref도 제어 회로(3)에 입 력된다.

제어 회로(3)는, 기준 저항 회로(1)에 발생하는 전위 V_r이 기준 전압 V_ref와 동일 전압으로 되도록, 제어 신호(8)의 전위 V_p11을 거쳐서, 기준 저항 회로(1) 내의 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11을 제어하고, 이것에 의해서, 기준 MOS 저항 P11의 저항값 R_P11을 변화시킨다. 정전류원이나 기준 전압이 프로세스 편차나 온도 편차를 가지지 않는다고 가정하면, 기준 저항 회로(1)는 항상 일정한 저항값으로 되며, 저항값은 V_dd를 기준으로 하면 V_r/I로 된다.

또, 제어 회로(3)는, 제어 신호(9)의 전위 V_p21을 거쳐서, 가변 저항 회로(2) 내의 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21을 제어하는 것에 의해서 그의 저항값 R_P21을 변화시키고, 기준 MOS 저항 P11의 저항값 R_P11에 추종하도록 제어한다.

여기서, 제어 신호(8 및 9)의 전위 V_p11 및 V_p21에 대해서 설명한다. V_p11은 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11에 상당한다. 기준 MOS 저항 P11에서 저항의 근사식 V_ds《2(V_gs-V_th)를 충분히 만족시킬 수 없는 경우, 게이트 전압 V_gs _{_} _p11로서, 위의 식 (4)를 토대(基)로, 이하의 식 (5)가 도출된다.

[수학식 5]

위의 식 (5)로부터, 저항 조정용 제어 신호(8)의 전위 V_p11로서의 게이트 전압 V_gs _{_} _p11은 드레인·소스 전압 V_ds _{_} _p11에 의존하는 것을 알 수 있다.

한편, 가변 저항 회로(2)에 주목하면, 가변 MOS 저항 P21의 저항값 R_P21이 기준 MOS 저항 P11의 저항값 R_P11과 동등해지도록 동기(同期)를 취하는 경우, 기준 MOS 저항 P11의 드레인·소스 전압 V_ds _{_} _p11과 가변 MOS 저항의 드레인·소스 전압 V_{ds_p21}을 동일하게 하지 않으면, 정밀하게 저항값을 카피할 수 없다.

그러나, 도 1에 도시하는 바와 같이 차동 앰프(4)의 부하로서 가변 저항 회로(2)를 동작시킨 경우, 기준 저항 회로(1)와 가변 저항 회로(2)에서 동일 전위가 공급되지 않고, 만약 동일 전위를 가변 저항 회로에 부여하고자 하면 소비 전류에서 불리하게 되고, 앰프의 공급 전원이 내려가 버려, 게인이나 일그러짐에 대해서 불리하게 된다.

여기서, 가변 MOS 저항 P21의 드레인·소스 사이의 전위가 0V라고 하면, 기준 MOS 저항 P11과 동일 저항값으로 되기 위해서는, 이하의 식 (6)으로 나타내는 게이트 전압 V_gs _{_} _p21의 전위를 가변 MOS 저항 P21에의 제어 신호(9)로 하면 좋다.

[수학식 6]

위의 식 (6)은, 위의 식 (5)에 나타낸 기준 MOS 저항 P11에의 게이트 전압 V_{gs_p11}로부터, 우변(右邊)의 제3항인, 기준 MOS 저항 P11의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1을 뺀 값이다. 위의 식 (6)에서는 V_{ds_p11}의 항이 존재하지 않지만, 이것은, 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}을 기준으로 해서 가변 MOS 저항 P12의 게이트 전압 V_{gs_p21}을 제어할 때에, 기준 MOS 저항 P11과 가변 MOS 저항 P21에서 드레인·소스 전압을 동일하게 할 필요가 없다고 하는 것을 의미한다.

또, 기준 MOS 저항 P11측에서 MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약이 없으므로, 그 드레인·소스 전압 V_ds _{_} _p11을 크게 해서 정밀도를 향상할 수가 있다. 드레인·소스 전압 V_ds _{_} _p11을 크게 하는 것에 의해, MOS 저항에 드레인 전류 I_d를 공급하는 정전류원의 전류를 내려서, 저소비 전력화가 가능하게 된다. 또, 게이트 전압 V_gs를 크게 변화시킬 수 있으므로, 폭넓은 범위에서 가변 저항값을 실현할 수가 있다.

도 2에 도시한 제어 회로(3)는, 기준 MOS 저항 P11에 대한 게이트 전압 V_{gs_p11} 및, 가변 MOS 저항 P21에 대한 게이트 전압 V_{gs_p21}을 발생시키는 구성을 구비하고 있다.

검출점(6)에서 취출되는 기준 저항 회로(1)에 발생하는 전압 V_r과, 참조 번 호(5)로 나타내어지는 기준 전압 V_ref는, OP 앰프(34)에 각각 입력된다. OP 앰프(34)는, 발생 전압 V_r과 기준 전압 V_ref가 동일 전위로 되도록, 가변 전압원(32a 및 32b)을 제어한다.

기준 MOS 저항 P11과 병렬적으로 접속되어 있는 저항 R11 및 R12 의 중점(7)에서 드레인·소스 전압 V_ds _{_} _p11이 2분의 1로 분압(分壓)되고, V_ds _{_} _p11/2로서, OP 앰프(35)의 한쪽 입력 단자에 입력된다. 또, 가변 전압원(31)에 발생하는 전압 V_{ds_p11}/2'가 검출점(36)에서 취출되어, OP 앰프(36)의 다른쪽 입력 단자에 입력된다. 그리고, OP 앰프(35)는, V_ds _{_} _p11/2'와 V_ds _{_} _p11/2가 동일 전위로 되도록, 가변 전압원(31)을 제어한다.

여기서, 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}은, 2개의 가변 전압원(31 및 32a) 각각으로부터 출력되는 전위의 합이며, 위의 식 (5)로 나타내어진다. 가변 전압원(31 및 32a)의 전압을 각각 V₃₁, V_32a로 하면, 가변 전압원(31)은 V_ds/2로, 가변 전압원(32a)은 V_gs _{_} _p11이 위의 식 (5)로 되도록 제어되고 있으므로, 이들 전원 전압(V₃₁ 및 V₃₂)은 각각 이하의 식 (7) 및 (8)로 나타내어진다.

[수학식 7]

[수학식 8]

가변 전압원(32a 및 32b)은 동일 가변 전압원이며, 가변 전압원(32a 및 32b)의 양단에는 동일 전위가 발생한다. 따라서, 그 출력 전압 V_gs _{_} _p21은 식 (6)과 마찬가지로 되며, 가변 MOS 저항 P21의 제어 신호를 생성할 수 있다. 이와 같은 회로 구성에 의해, 기준 MOS 저항 P21의 드레인·소스 전압 V_ds _{_} _p11이 임의의 전압이더라도, 기준 MOS 저항 P11의 저항값에 추종하는 것이 가능하게 된다.

또한, 도 1에 도시한 회로 구성에서는, 가변 MOS 저항 P21에 pMOS를 사용하고 있지만, 이것 대신에 nMOS를 사용할 수가 있다. 이 경우, 소스에 접속되어 있는 전원 전압 V_dd를 GND로 함으로써, nMOS를 이용한 가변 MOS 저항이 실현된다.

또, 도 3에는, 기준 저항 회로(1)의 응용예를 도시하고 있다. 동일 도면에 도시하는 예에서는, 기준 MOS 저항(P11)의 드레인∼소스 사이에 시리즈 접속된 2개의 동일 저항 R11 및 R12로 이루어지는 저항체를 병렬 접속하는데에 부가하여, 소스측에 저항 R13을 직렬적으로 삽입하고, 이것에 의해서 저항값을 더 크게 할 수가 있다. 가변 저항 회로(2)측에서도 마찬가지 구성을 채용할 수가 있다.

또, 도 1에 도시한 실시형태에서는, 가변 MOS 저항 P21의 드레인·소스 전압 V_{ds_p21}이 0V인 것을 상정하고 있지만, 물론, 드레인∼소스 사이에 전위차가 발생하는 경우이더라도, 저항 추종성을 마찬가지로 실현할 수가 있다. 도 4에는, 가변 MOS 저항 P21의 드레인·소스 전압 V_{ds_p21}이 발생하는 경우에, 가변 MOS 저항 P21이 기준 MOS 저항 P11에 양호한 추종성을 실현하는 수단을 구비한 저항 회로의 구성예를 도시하고 있다.

도시한 저항 회로는, 기준 MOS 저항 P11로 이루어지는 기준 저항 회로(1)와, 가변 MOS 저항 P21로 이루어지는 가변 저항 회로(2)와, 이들 MOS 저항 P11 및 P21의 각 게이트 전압을 제어하는 제어 회로(3')와, 기준 저항 회로(1)용 전류원(5)과, 가변 저항 회로(2)용 전류원(11)을 구비하고 있다.

기준 저항 회로(1)는, 제어 회로(3')에 의해서, 발생하는 전압이 소정의 기준 전압 V_ref와 일정, 즉 기준 MOS 저항 P11의 저항값이 일정하게 되도록, 그의 게이트 전압 V_gs _{_} _p11이 제어된다. 기준 MOS 저항 P11의 드레인∼소스 사이에는, 시리즈 접속된 2개의 동일 저항 R11 및 R12로 이루어지는 저항체가, 병렬로 접속되어 있다. 이들 시리즈 접속된 저항 R11 및 R12의 중점(7)으로부터는, 기준 MOS 저항 P11의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전위 V_c _{_} _p11을 취출할 수가 있다.

가변 저항 회로(2)도, 기준 저항 회로(1)와 마찬가지 구성이며, 가변 MOS 저항 P21의 드레인∼소스 사이에는 시리즈 접속된 2개의 동일 저항 R21 및 R22로 이루어지는 저항체가 병렬로 접속되어 있다. 이들 시리즈 접속된 저항 R21 및 R22의 중점(10)으로부터는, 가변 MOS 저항 P21의 드레인·소스 전압 V_ds _{_} _p21의 2분의 1의 전 위 V_{c_p21}을 취출할 수가 있다. 가변 저항 회로(2)는, 제어 회로(3')에 의해서, 가변 MOS 저항 P21의 저항값 R_P21이 기준 MOS 저항 P11의 저항값 R_P11에 추종하도록, 그의 게이트 전압 V_gs _{_} _p21이 제어된다.

제어 회로(3')에는, 참조 번호(6)로 나타내어지는 검출점으로부터 취출되는 기준 저항 회로(1) 내의 MOS 저항 P11에 발생하는 전압 V_r과, 기준 MOS 저항 P11측의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전압 V_c _{_} _p11과, 가변 MOS 저항 P21측의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전압 V_c _{_} _p21과, 참조 번호(5)로 나타내어지는 기준 전위 V_ref가 입력되어 있다. 또, 제어 회로(3')는 기준 저항 회로(1) 및 가변 저항 회로(2)를 각각 제어하기 위한 제어 신호(8 및 9)를 구비하고 있다.

제어 회로(3')는, 기준 저항 회로(1) 내의 기준 MOS 저항 P11에서 발생하는 전압 V_r이 기준 전압 V_ref와 일정(즉, 기준 MOS 저항 p11의 저항값이 일정)하게 되도록 그의 게이트 전압 V_gs _{_} _p11을 제어함과 동시에, 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}을 기준으로 해서 가변 저항 회로(2) 내의 가변 MOS 저항 P21에서의 게이트 전압 V_{gs_p21}을 제어하도록 구성되어 있다. 구체적으로는, 기준 MOS 저항 P11에서의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1 및 가변 MOS 저항 P21에서의 드레인·소스 전압 V_{ds_p21}의 2분의 1을 검출하고, 기준 MOS 저항 P11에서의 게이트 전압 V_gs _{_} _p11로부터 그 드레인·소스 전압 V_{ds_p11}의 2분의 1을 뺌과 동시에 드레인·소스 전압 V_{ds_p21}의 2분의 1을 더한 전압을 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21로서 부여하여, 그의 저항값을 제어한다.

도 5에는, 제어 회로(3')의 내부 구성을 도시하고 있다. 기준 저항 회로(1) 내의 기준 MOS 저항 P11에 발생하는 전압 V_r과 기준 전압 V_ref가 OP 앰프(34')에서 비교되고, 그 비교 결과는 가변 전압원(32'a 및 32'b)을 제어하는 신호로 된다. 가변 전압원(32'a 및 32'b)은 동일 가변 전압원이며, 이들 전압원(32'a 및 32'b)의 양단에는 동일 전위가 발생한다.

또, 가변 전압원(32')에서 발생하는 전압 V_ds/2'가 검출점(36)으로부터 취출되어, OP 앰프(35')의 한쪽 입력 단자에 입력된다. 또, 감산기(37)는, 검출점(7)으로부터 취출된 기준 MOS 저항 P11의 드레인·소스 전압 V_ds _{_} _p11의 2분의 1의 전압 V_{c_p11}로부터, 검출점(10)으로부터 취출된 가변 MOS 저항 P21의 드레인·소스 전압 V_{ds_p21}의 2분의 1의 전압 V_c _{_} _p21을 빼고, 그 결과를 OP 앰프(35')의 다른쪽 입력 단자에 입력한다. OP 앰프(35')에 의한 비교 결과는 가변 전압원(31')을 제어하는 신호로 되며, 가변 전압원(32')에서 발생하는 전압 V_ds/2'와 전위차(V_c _{_} _p11-V_c _{_} _p21)가 동등해지도록 제어한다.

제어 회로(3')의 출력은, 기준 저항 회로(1)에 대한 제어 신호(8)와 가변 저항 회로(2)에 대한 제어 신호(9)의 2계통이 있다. 기준 저항 회로(1)에 접속되는 제어 신호(8)의 전위 V_p11은, 가변 전압원(31 및 32a)의 전위의 합으로 구성되며, 기준 저항 회로(1)에서 발생하는 전압 V_ds _{_} _p11이 기준 전압과 일정(즉, 기준 저항 회로(1)의 저항값이 일정)하게 되도록 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11을 제어한다. 또, 가변 저항 회로(2)에 접속되는 제어 신호(9)의 전위 V_p21은, 가변 전압원(32b)의 전압이며, 기준 MOS 저항 P11에서의 게이트 전압 V_{gs_p11}로부터 그 드레인·소스 전압 V_{ds_p11}의 2분의 1을 뺌과 동시에 가변 MOS 저항 P21의 드레인·소스 전압 V_{ds_p21}의 2분의 1을 더한 전압으로 구성되고, 가변 MOS 저항 P21의 게이트 전압 V_{gs_p21}을 제어한다.

계속해서, 도 4 및 도 5에 도시한 저항 회로에서의 동작에 대해서 설명한다. 정전류원(5)으로부터 기준 저항 회로(1)에 정전류 I를 흐르게 하고, 이 때 기준 저항 회로(1)에 발생하는 전위 V_r이 검출점(6)에서 검출되어, 제어 회로(3')에 입력된다. 또, 참조 번호(5)로 나타내어지는 기준 전압 V_ref도 제어 회로(3')에 입력된다.

제어 회로(3')는, 기준 저항 회로(1)에 발생하는 전위 V_r이 기준 전압 V_ref와 동일 전압으로 되도록, 제어 신호(8)의 전위 V_p11을 거쳐서, 기준 저항 회로(1) 내의 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11을 제어하는 것에 의해서, 기준 MOS 저항 P11의 저항값 R_P11을 변화시킨다.

또, 제어 회로(3')는, 제어 신호(9)의 전위 V_p21을 거쳐서, 가변 저항 회로(2) 내의 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21을 제어하는 것에 의해서 그의 저항값 R_P21을 변화시켜서, 기준 MOS 저항 P11의 저항값 R_P11에 추종하도록 제어한다.

여기서, 제어 신호(8 및 9)의 전위 V_p11 및 V_p21에 대해서 설명한다. V_p11은 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11에 상당한다. 기준 MOS 저항 P11에서 저항의 근사식 V_ds《2(V_gs-V_th)를 충분히 만족시킬 수 없는 경우, 게이트 전압 V_gs _{_} _p11로서, 위의 식 (4)를 토대로, 이하의 식 (9)가 도출된다. 동일 식 (9)는, 위의 식 (5)와 동일하다.

[수학식 9]

위의 식 (9)로부터, 저항 조정용 제어 신호(8)의 전위 V_p11로서의 게이트 전압 V_{gs_p11}은 드레인·소스 전압 V_{ds_p11}에 의존하는 것을 알 수 있다.

한편, 가변 저항 회로(2)에 주목하면, 가변 MOS 저항 P21 의 저항값 R_P21이 기준 MOS 저항 P11의 저항값 R_P11과 동등한 저항값으로 되기 위해서는, 위의 식 (9) 의 우변의 3번째 항 1/2V_ds _{_} _p11 대신에 1/2V_ds _{_} _p21로 한 제어 전압으로 하면 좋다. 따라서, 제어 신호(9)의 전압 V_p21, 즉 가변 MOS 저항 P21의 게이트 전압 V_ds _{_} _p21은 아래의 식 (10)으로 나타내어진다.

[수학식 10]

위의 식 (10)으로부터, 기준 MOS 저항 P11의 게이트 전압 V_gs _{_} _p11을 기준으로 해서 가변 MOS 저항 P12의 게이트 전압 V_gs _{_} _p21을 제어할 때에, 기준 MOS 저항 P11과 가변 MOS 저항 P21에서 드레인·소스 전압을 동일하게 할 필요가 없다고 하는 것을 이해할 수 있을 것이다. 또, 기준 MOS 저항 P11측에서 MOS 저항의 근사 조건 V_ds《2(V_gs-V_th)라고 하는 제약이 없으므로, 그의 드레인·소스 전압 V_ds _{_} _p11을 크게 해서 정밀도를 향상시킬 수가 있다. 드레인·소스 전압 V_ds _{_} _p11을 크게 하는 것에 의해, MOS 저항에 드레인 전류 I_d를 공급하는 정전류원의 전류를 내려서, 저소비 전력화가 가능하게 된다. 또, 게이트 전압 V_gs를 크게 변화시킬 수 있으므로, 폭넓은 범위에서 가변 저항값을 실현할 수가 있다.

도 5에 도시한 제어 회로(3)는, 기준 MOS 저항 P11에 대한 게이트 전압 V_{gs_p11} 및 가변 MOS 저항 P21에 대한 게이트 전압 V_gs _{_} _p21을 발생시키는 구성을 구비하 고 있다.

검출점(6)에서 취출되는 기준 저항 회로(1)에 발생하는 전압 V_r과, 참조 번호(5)로 나타내어지는 기준 전압 V_ref는, OP 앰프(34')에 각각 입력된다. OP 앰프(34')는, 발생 전압 V_r과 기준 전압 V_ref가 동일 전위로 되도록, 가변 전압원(32'a 및 32'b)을 제어한다.

가변 전압원(31)에 발생하는 전압 V_{ds_p11}/2'가 검출점(36)에서 취출되고, OP 앰프(35')의 한쪽 단자에 입력된다. 또, 기준 MOS 저항 P11과 병렬적으로 접속되어 있는 저항 R11 및 R12의 중점(7)에서 드레인·소스 전압 V_{ds_p11}을 2분의 1로 분압해서 얻어지는 V_{c_p11}과, 가변 MOS 저항 P21과 병렬적으로 접속되어 있는 저항 R21 및 R22의 중점(7)에서 드레인·소스 전압 V_{ds_p11}을 2분의 1로 분압해서 얻어지는 V_{c_p11}이, 감산기(37)의 정부(正負)의 각 단자에 입력되고, 그 감산 결과가 OP 앰프(35')의 다른쪽 단자에 입력된다. 그리고, OP 앰프(35')는, V_{ds_p11} /2'와 (V_{c_p11}-V_{c_p21})이 동일 전위로 되도록, 가변 전압원(31)을 제어한다.

여기서, 기준 MOS 저항 P11의 게이트 전압 V_{gs_p11}은, 2개의 가변 전압원(31 및 32a) 각각으로부터 출력되는 전위의 합이며, 위의 식 (9)로 나타내어진다. 가변 전압원(31 및 32a)의 전압을 각각 V_31', V_32'a로 하면, 가변 전압원(31')은 V_ds/2 로, 가변 전압원(32'a)은 V_gs _{_} _p11이 위의 식 (9)로 되도록 제어되고 있으므로, 이들 전원 전압 V_31' 및 V_32' 각각 이하의 식 (11) 및 식 (12)로 나타내어진다.

[수학식 11]

[수학식 12]

가변 전압원(32'a 및 32'b)은 동일 가변 전압원이며, 가변 전압원(32'a 및 32'b)의 양단에는 동일 전위가 발생한다. 따라서, 그 출력전압 V_gs _{_} _p21은 식 (10)과 마찬가지로 되며, 가변 MOS 저항 P21의 제어 신호를 생성할 수가 있다.

이와 같이, 기준 MOS 저항 P11의 드레인·소스 전압 V_{ds_p11}이 임의의 전압이더라도, 가변 MOS 저항 P21은 기준 MOS 저항 P11의 저항값에 추종하는 것이 가능하게 된다. 가변 MOS 저항 P21의 게이트 전압 V_gs _{_} _p21은 그의 드레인∼소스 사이의 중점 전압 1/2V_ds _{_} _p21을 포함하고 있으므로, 드레인·소스 전압 V_ds _{_} _p21이 0V가 아니라 변동을 해도, 가변 MOS 저항 P21은 기준 MOS 저항 P11의 저항값에 추종하는 것이 가능하다.

도 1 및 도 2와, 도 4 및 도 5에 도시한 각 저항 회로를 이용해서 부하 회로 를 구성할 수가 있다. 그리고, 이와 같은 부하 회로는, 통신기에서의 송신 앰프나 수신 앰프 내부의 부하 저항으로서 실장할 수가 있다. 도 6에는, 본 발명에 관계된 저항 회로로 구성되는 송신 앰프 및 수신 앰프를 이용한 무선 통신 장치의 하드웨어 구성을 도시하고 있다. 무선 통신 장치는 수신기와 송신기로 이루어진다. 이하, 이 통신기에 대해서 설명한다.

안테나(101)로부터 입력된 수신 신호는, 안테나·스위치(102)에서 수신 앰프부(103)에 인도(導)된다. 수신 앰프부(103)에서는, 수신 신호가 적정한 전력 레벨로 되도록 필요한 대역(帶域) 제한, 자동 이득 제어(AGC) 등의 처리가 실시(施)된다. 그 다음에, 복조부(104)에서는 주파수가 제어된 국부 발진기(108)로부터의 신호와 수신 앰프부(103)의 출력을 혼합 즉, 주파수 합성해서, 소망의 수신 주파수를 일정 주파수로 변환해서 복조한다. 이 혼합되어 복조된 신호는, A/D 변환되어, 일정 비트 레이트를 가지는 IQ의 각 축 신호로 이루어지는 디지털·데이터로 된다. 신호 처리부(105)에서는, 이 I 및 Q축의 디지털·데이터에 대해서, 페이딩(fading) 등의 영향 제거나, 수신한 신호의 종류 판별, 디인터리브, 에러 정정을 행하고, 적절한 복호가 이루어진 후에, 통신 제어용 데이터와 통신 데이터 본체로 분리된다.

한편, 송신기측에서는, 송신 데이터를 부호화하고, 또 통신 제어용 데이터를 더해서, 송신 버스트 신호에 맞는(적합한) 블록에 정리된다. 송신 버스트 신호는, 신호 처리부(105)에서, 일정 데이터 레이트를 가지는 IQ의 각 축 신호로 이루어지는 디지털·데이터로 된다. 이 신호는, 변조부(106)에서 직교 변조된 후, 국부 발진기(108)로부터 변환용 신호와 혼합, 즉 주파수 합성해서, 소망의 송신 주파수로 변환한다. 소망의 주파수로 변환된 신호는, 필요한 송신 전력으로 하기 위해서 송신 앰프부(107)에서 전력 증폭된다. 그리고, 셀렉터(202)를 경유해서 안테나(101)로부터 전파로(傳播路; propagation path)에 방사된다.

이상, 특정 실시형태를 참조하면서, 본 발명에 대해서 상세하게 풀이해 왔다. 그렇지만, 본 발명의 요지를 일탈하지 않는 범위에서 당업자가 그 실시형태의 수정이나 대용(代用)을 할 수 있는 것은 자명하다.

본 발명에 관계된 저항 회로를 이용해서, 예를 들면 부하 회로를 구성할 수가 있다. 그리고, 이러한 부하 회로를 출력 부하로서 출력 단자 사이에 삽입해서, 차동 앰프 회로를 실장할 수 있다. 또, 이와 같은 부하 회로는, 통신기에서의 송신 앰프나 수신 앰프 내부의 부하 저항으로서 실장할 수가 있다. 물론, 본 발명에 관계된 저항 회로의 용도는 이들에 한정되지 않는다.

요컨데, 예시라고 하는 형태로 본 발명을 개시해 온 것이며, 본 명세서의 기재 내용을 한정적으로 해석해서는 안된다. 본 발명의 요지를 판단하기 위해서는, 특허 청구의 범위를 참작해야 한다.

Claims

기준 MOS 저항과,

가변 MOS 저항과,

상기 기준 MOS 저항에서의 저항값이 일정하게 되도록 상기 기준 MOS 저항에서의 게이트 전압을 제어하는 제1 제어 수단과,

상기 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하는 전압 검출 수단과,

상기 제1 제어 수단에 의해 제어되는 상기 기준 MOS 저항에서의 게이트 전압과 상기 전압 검출 수단에 의해 검출된 상기 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1의 전압에 의거해서 상기 가변 MOS 저항에서의 게이트 전압을 부여해서 가변 저항을 제어하는 제2 제어 수단

을 구비하는 것을 특징으로 하는 저항 회로.
제1항에 있어서,

상기 제1 제어 수단은, 상기 기준 MOS 저항에서 발생하는 전압을 검출하는 수단과, 상기 기준 MOS 저항에서 발생하는 전압이 소정의 기준 전압과 일정하게 되도록 제어하는 수단을 구비하는

것을 특징으로 하는 저항 회로.
제1항에 있어서,

상기 전압 검출 수단은, 상기 기준 MOS 저항의 드레인∼소스 사이에 병렬 접속된, 동일 저항값의 2개의 저항을 직렬 접속한 저항체를 구비하고, 그 직렬 접속된 저항체의 중점(中点)으로부터 상기 기준 MOS 저항의 드레인·소스 전압의 2분의 1을 검출하는

것을 특징으로 하는 저항 회로.
제1항에 있어서,

상기 기준 MOS 저항 및 상기 가변 MOS 저항은, pMOS 또는 nMOS로 이루어지는

것을 특징으로 하는 저항 회로.
제1항에 있어서,

상기 가변 MOS 저항에서의 드레인·소스 전압의 2분의 1을 검출하는 제2 전압 검출 수단을 더 구비하고,

상기 제2 제어 수단은, 상기 제1 제어 수단에 의해 제어되는 상기 기준 MOS 저항에서의 게이트 전압에 대해, 상기 전압 검출 수단에 의해 검출된 상기 기준 MOS 저항에서의 드레인·소스 전압의 2분의 1을 뺌과 동시에, 상기 제2 전압 검출 수단에 의해 검출된 상기 가변 MOS 저항에서의 드레인·소스 전압의 2분의 1을 더한 전압을 상기 가변 MOS 저항에서의 게이트 전압으로서 부여해서 가변 저항을 제어하는

것을 특징으로 하는 저항 회로.
제5항에 있어서,

상기 제2 전압 검출 수단은, 상기 가변 MOS 저항의 드레인∼소스 사이에 병렬 접속된, 동일 저항값의 2개의 저항을 직렬 접속한 저항체를 구비하고, 그 직렬 접속된 저항체의 중점으로부터 상기 가변 MOS 저항의 드레인·소스 전압의 2분의 1을 검출하는

것을 특징으로 하는 저항 회로.
제1항에 기재된 저항 회로로 구성되는 것을 특징으로 하는 부하 회로.
제1항에 기재된 저항 회로를 출력 부하로서 출력 단자 사이에 삽입한 것을 특징으로 하는 차동 앰프 회로.
제1항에 기재된 저항 회로를 송신 앰프 또는 수신 앰프 중 적어도 한쪽에서의 내부의 부하 저항으로서 실장(實裝)한 것을 특징으로 하는 통신기.