CN101160724A - 对模拟-数字转换器的多个输入端的可选择性实时取样触发 - Google Patents

对模拟-数字转换器的多个输入端的可选择性实时取样触发 Download PDF

Info

Publication number
CN101160724A
CN101160724A CNA2006800128367A CN200680012836A CN101160724A CN 101160724 A CN101160724 A CN 101160724A CN A2006800128367 A CNA2006800128367 A CN A2006800128367A CN 200680012836 A CN200680012836 A CN 200680012836A CN 101160724 A CN101160724 A CN 101160724A
Authority
CN
China
Prior art keywords
analog
input
sampling
output
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800128367A
Other languages
English (en)
Other versions
CN101160724B (zh
Inventor
布赖恩·克里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37110573&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101160724(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN101160724A publication Critical patent/CN101160724A/zh
Application granted granted Critical
Publication of CN101160724B publication Critical patent/CN101160724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明揭示一种用于转换多个模拟输入信号的模拟－数字转换设备，其可包括多个模拟输入端、多个取样及保持电路、一个或多个模拟－数字转换器(ADC)、多个触发器选择电路及一个或多个模拟多路复用器。所述模拟输入端可接收模拟输入信号。所述取样及保持电路可包括有选择地耦合至所述多个输入端中至少一者的输入端及输出端。所述模拟－数字转换器(ADC)可包括输入端及输出端。所述触发器选择电路可有选择地将所述输入端中的一者耦合至所述取样及保持电路中的一者。所述模拟多路复用器可包括：多个输入端，其有选择地耦合至所述取样及保持电路输出端中的一者或多者；输出端，其耦合至所述一个或多个模拟－数字转换器中的一者。

Description

对模拟-数字转换器的多个输入端的可选择性实时取样触发
技术领域
(根据一实施例，本发明涉及数字系统中所使用的模拟-数字转换器(ADC)，更具体而言，涉及对ADC的多个输入的可选择性实时取样触发。
背景技术
在功率转换应用中，需要测量每一脉宽调制(PWM)控制回路的电压及电流。PWM信号控制一开关(例如晶体管、功率场效晶体管等)，使所述开关能够将电感器充电至所希望的电流。所述PWM信号导通越久，则电感器充电越久，且因此电感器电流在PWM信号结束时处于其最大值。常常，在PWM信号结束时，应对电流及电压进行测量，以实现最大的精确性及正确的PWM控制回路操作。因此，希望以脉宽调制(PWM)信号(其控制通过电源电感器的电流)为基准的规定时刻捕获电源组件(例如电感器)的电流及电压值。
发明内容
电源可需要多个PWM信号来控制多个功率电路，且这些多个PWM信号可相对于彼此在随机的时刻出现。然而，ADC可局限于在一触发事件之后取得一序列模拟输入样本。因此，可能无法在所需要的确切时刻取得ADC的模拟输入样本。现有的ADC是在出现一命令(例如软件命令或控制信号)时取得一模拟输入样本并进行转换，但仅在所选“触发”事件发生之后进行。然后，ADC按照顺序将所选的模拟输入样本转换成数字值。所述顺序性样本相对于单个触发事件的定时关系会随着序列的进行而变“陈旧”。在电源应用中，需要可在适合于电源电路实际活动的确切且唯一的时刻处取得每一模拟信号样本。
根据本发明一具体实例性实施例，ADC所处理的每一模拟输入都具有一相关的取样及保持电路。存在多个模拟输入对(例如，四对)，每一对都与用以起始一转换过程的唯一触发源相关联。当每对模拟输入接收其规定的触发信号时，可对这些模拟输入对上的模拟输入信号进行取样并保持，直到ADC转换逻辑准备将所取样的模拟输入信号转换成供数字处理器用于控制PWM控制回路的数字值为止。
根据本发明的具体实例性实施例，一种用于转换多个模拟输入信号的模拟-数字转换设备可包括：多个模拟输入端，其每一者均可接收一模拟输入信号；多个取样及保持电路，其每一者均可包括一有选择地耦合至所述多个输入端中至少一者的输入端及一输出端；一个或多个模拟-数字转换器(ADC)，其每一者均可包括一输入端及一输出端；多个触发器选择电路，其每一者均可有选择地将其中一个输入端耦合至其中一个取样及保持电路；及一个或多个模拟多路复用器，其每一者均可包括多个输入端及一输出端，所述多个输入端有选择性地耦合至所述取样及保持电路输出端中的一者或多者，所述输出端则耦合至所述一个或多个模拟-数字转换器中的一者。
根据本发明另一具体实例性实施例，一种用于监控多个模拟输入信号的脉宽调制(PWM)控制系统可包括：多个各自用来接收一模拟输入信号的模拟输入端；多个取样及保持电路，其每一者可包括一有选择地耦合至所述多个输入端中至少一者的输入端及一输出端；一个或多个模拟-数字转换器(ADC)，每一ADC均可包括一输入端及一输出端；多个触发器选择电路，其每一者均可有选择地将其中一个输入端耦合至所述取样及保持电路中的一者；及一个或多个模拟多路复用器，每一模拟多路复用器可包括多个输入端及一输出端，所述多个输入端有选择地耦合至所述取样及保持电路输出端中的一者或多者，所述输出端则耦合至所述一个或多个模拟-数字转换器中的一者。
根据本发明再一具体实例性实施例，一种用于将多个模拟输入信号转换成数字输出信号的方法可包括：使所述模拟输入信号的每一者与一个或多个触发器信号相关联；检测与所述模拟输入相关联的所述一个或多个触发器信号中的一者是否现用，且当与所述至少一个模拟输入中的一者相关联的所述一个或多个触发器信号中的一者现用时：将一取样请求信号发送至一取样请求锁存器；如果与所述模拟输入信号相关联的取样及保持电路可用，则将所述模拟输入切换至与所述模拟输入信号相关联的取样及保持电路，以对与所述至少一个触发器信号相关联的模拟输入进行取样及保持；将一取样就绪信号发送至一转换请求选择电路；如果模拟-数字转换器可用且与所述取样模拟输入信号相关联的取样及保持电路为最高优先级请求方，则将所取样的模拟输入信号发送至所述模拟-数字转换器；将所取样及保持的模拟输入信号转换成数字值；且将所述数字值存储在一结果寄存器中。
附图说明
通过结合附图参看下文说明可获得对本发明的更全面理解，附图中：
图1是根据本发明一具体实例性实施例的具有取样及保持电路的模拟-数字转换器(ADC)的示意方框图；
图2是根据本发明一具体实例性实施例的触发器选择逻辑的示意方框图；
图3是根据本发明一具体实例性实施例的转换请求选择逻辑的示意图；
图4是根据本发明一具体实例性实施例的ADC控制逻辑的示意方框图；及
图5是根据本发明一具体实例性实施例的转换请求清除逻辑的示意方框图。
尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细说明其具体实例性实施例。然而，应了解，本文对具体实例性实施例的说明并非打算将本发明限定于本文所揭示的具体形式，而是相反，本发明打算涵盖随附权利要求书所界定的所有修改及等效形式。例如，尽管本发明设备、系统及方法可用于功率控制应用中，但其还可用于其他ADC应用，例如包括数据获取或控制系统。
具体实施方式
现在参考图式，图中对实例性实施例的细节进行示意性图解说明。图式中的相同元件将由相同的编号来表示，且相似的元件将由带有不同小写字母后缀的相同编号来表示。
参看图1，其中绘示一模拟-数字转换系统(其总体上以100显示)的示意方框图。所述模拟-数字控制系统可用于监控一个或多个脉宽调制(PWM)控制回路。模拟-数字转换系统100包括N+1个模拟输入端1020..N及M+1个取样及保持电路1040..M。每一取样及保持电路1040..M均包括用来接收输入的输入端及输出端。取样控制逻辑106可控制每一模拟输入端1020..N与相关联的一个取样及保持电路1040..M的连接。
在某些实例性实施方案中，可存在一个专用于每一模拟输入端1020..N的取样及保持电路104。在其他实施方案中，取样及保持电路1040..M的数量可小于模拟输入端1020..N的数量。例如，在一实施方案中，可将输入端1020..N分组成若干个对且每对输入端1020..M中的一个成员可专用一个取样及保持电路104。在此一实施方案中，每对输入端1020..M中不具有专用取样及保持电路104的成员可共享一个或多个其他取样及保持电路1040..M。
在再一些实施方案中，所述模拟输入端1020..M中的至少一者可不与任何取样及保持电路1040..M选择性地连接，而是，模拟输入端1020..M中的至少一者可直接地连接至一个或多个模拟多路复用器1100..Q的一个输入端。
在一实例性实施方案中，一对模拟输入端中的交替成员(例如模拟输入端1020及1021)可分别用来测量电源中的电流及电压。由于电流可比电压具有更大的易失性，故与所测量电流相关联的模拟输入端(即模拟输入端1020)可具有一专用的取样及保持电路，而与所测量电压相关联的模拟输入端(即模拟输入端1021)可与其他模拟输入端共享取样及保持电路1040..M中的一者或多者。
一般而言，取样控制逻辑106可控制将模拟输入端1020..N中的哪些连接至取样及保持电路1040..M中的一者或多者。取样控制逻辑106还可控制一个或多个模拟多路复用器1100..S，以使取样及保持电路1040..M的输出与一个或多个模拟-数字转换器1120..S的输入端相连接。在某些其中模拟输入端1020..N中的一者或多者并非有选择地连接至取样及保持电路1040..M的任一者的实施方案中，模拟多路复用器1100..S可将这些模拟输入端1020..N直接连接至一个或多个ADC1120..S。
ADC 1120..S的每一者可包括接收模拟信号的输入端及提供模拟信号的数字形式的输出端。ADC 1120..S的每一者可进一步包括一个或多个用来控制ADC 112操作的控制输入端。施加至ADC1120..S每一者的输入端的模拟信号可由S+1个模拟多路复用器1100..S中对应的一个模拟多路复用器来进行控制。模拟多路复用器1100..S的每一者均可具有Q+1个模拟输入端(在图1中显示为ASO-ASQ)、一控制输入端及一输出端。在所述模拟输入端的每一者都具有至少一个相关联取样及保持电路104的模拟-数字转换系统100的实施方案中，Q可等于M。在模拟输入端1020..N中的一者或多者并非与取样及保持电路1040..M的任一者相关联或唯一相关联的其他实施方案中，Q可大于M，以虑及任何不具有相关联取样及保持电路104的模拟输入端1020..N。模拟多路复用器1100..S的每一者的控制输入端可接收来自取样控制逻辑106的控制信号。ADC 1120..S的每一者的控制输入端可接收来自转换控制逻辑114的信号。
一旦ADC 1120..S已转换所接收的模拟信号，其便可将各自的数字值输出至数据格式化电路116，数据格式化电路116又可将经格式化的值存储至一个或多个结果寄存器118。
模拟-数字转换系统100可通过总线接口120与其他组件耦合在一起。模拟-数字转换系统100可通过总线接口120接收控制消息。在一实例性实施方案中，取样控制逻辑106及转换控制逻辑114中的一者或两者可通过总线接口120接收控制消息。模拟-数字转换系统100还可通过总线接口120输出例如来自结果寄存器118的结果。
参看图2，其绘示根据本发明一具体实例性实施例的触发器选择逻辑电路的示意方框图。所述触发器选择逻辑可包含在取样控制逻辑106中。图2中所示的触发器选择逻辑经配置以使模拟输入端1020与取样及保持电路1040有选择地耦合。一般而言，所述触发器选择逻辑有选择地使所述N+1个模拟输入端1020..N中的一者或多者耦合至M+1个取样及保持电路中的一者。在根据本发明的某些实施例中，可为每一取样及保持电路1040..M提供一个触发器选择逻辑。
所述触发器选择逻辑可将一个或多个触发器信号接收至触发器选择多路复用器202内。可基于存储于触发器选择控制寄存器204中的值来选择触发器选择信号1081..P的一者。基于所述系统的需要，存储在触发器选择控制寄存器204中的值可为静态或动态的。在某些实施方案中，触发器选择控制寄存器204可使触发器信号1081..P中的一者与模拟输入端1020..N中的一者相关联。在其中在多个模拟输入端1020..N之间切换取样及保持电路1040..M中的单独一者的另一实例性实施方案中，触发器选择控制寄存器204中的值可基于应接纳哪一个模拟输入端1020..N而改变。
所述触发器选择多路复用器的输出端可耦合至一边缘检测器206。当所选触发器信号得到确定时，边缘检测器206可提供一信号。边缘检测器206的输出端可耦合至取样请求锁存器208，此使得通过在取样请求锁存器208的Q输出端上提供信号而使相关联的取样及保持电路1040对相关联的模拟输入端1020进行取样。取样请求锁存器208可包括一用来使取样请求锁存器208复位的清除输入端(Clear input)。
取样请求锁存器208的Q输出端还可耦合至取样时间延迟210。取样时间延迟210可进一步包括输出端，所述输出端耦合至取样请求锁存器208的清除输入端。一般而言，在取样时间延迟210自取样请求锁存器的Q输出端接收到输入信号之后，取样时间延迟210会使所述取样请求锁存器在某一时刻进行清除。取样时间延迟210可通过向取样请求锁存器208的清除输入端提供一信号来清除取样请求锁存器208。取样时间延迟210的输出端可进一步耦合至转换请求锁存器212的设定输入端(Set input)。转换请求锁存器212进一步包括一Q输出端及一清除输入端。当所述锁存器被激活(例如，在设定输入端上接收到信号)时，所述转换请求锁存器可发送一指示取样及保持电路1040准备好进行模拟-数字转换的信号。
转换请求锁存器214的清除输入端可经配置以在取样及保持电路1040的模拟-数字转换完成时接收信号。在某些具有多个模拟-数字转换器1120..S的实例性实施方案中，转换请求锁存器212可经配置以接收转换完成信号，以指示其中一个模拟-数字转换器1120..S已完成取样及保持电路1040的转换。例如，图2中所示的转换请求锁存器212的清除输入端耦合至“或”门的输出端。所述“或”门的输入端经配置以接收指示相关联的模拟-数字转换器已完成对取样及保持电路1040的转换的信号。
参看图3，其中绘示根据本发明一具体实例性实施例的转换请求选择逻辑电路的示意方框图。某些实例性实施方案可每一模拟-数字转换器1120..S包括一个转换请求逻辑电路。所述一个或多个转换请求选择逻辑元件可包含在取样控制逻辑106中。
转换请求逻辑可包括M+1个取样就绪多路复用器3020..M。每一取样就绪多路复用器3020..M可接收M+1个输入。大体而言，每一取样就绪多路复用器3020..M接收来自每一所述触发器选择逻辑电路的输入。每一取样就绪多路复用器3020..M可包括耦合至其中一个M+1个取样选择控制寄存器3040..M的控制输入端。存储于每一取样选择控制寄存器3040..M内的地址指明拟选定的样本的地址。存储于取样就绪多路复用器3040..M内的地址还可输入至地址选择多路复用器310。每一取样就绪多路复用器3020..M可包括耦合至优先级编码器306中M+1个输入端的输出端。一般而言，优先级编码器306可选择与转换请求逻辑电路相关联的其中一个模拟-数字转换器1120..S将转换哪些准备转换的样本。可基于所述系统的需要来调节优先级编码器306的行为，以为某些样本提供高于其他样本的优先级。优先级编码器306可包括当已选定至少一个样本进行转换时现用的“任一现用(AnyActive)”输出端。优先级编码器306可包括“所选输入端的ID(ID of Input Selected)”输出端，以输出被选定进行转换的样本的地址。“所选输入端的ID”输出端可输入至锁存器308的D输入端内。锁存器308可进一步包括用来输出存储于锁存器中的值(若存在)的Q输出端及用于清除所述锁存器的LE输入端。
地址选择多路复用器310可包括一控制输入端，用来控制输出来自取样选择控制寄存器3040..M的哪些输入。地址选择多路复用器310的控制输入端可耦合至锁存器308的Q输出端。在一具有此种布置的实例性实施例中，所述地址选择多路复用器可输出由优先级编码器306选定进行转换的样本的地址。地址选择多路复用器310的输出端可耦合至所述一个或多个模拟多路复用器1100..S，从而使其将其中一个取样及保持电路1040..M的输出选择为与模拟多路复用器110相关联的ADC112的输入。
参看图4，图中绘示根据本发明一具体实例性实施例的ADC控制逻辑的示意方框图。在某些实施方案中，为每一ADC 1120..S提供一个与其相关联的ADC控制逻辑电路402。ADC控制逻辑电路402包括一“转换请求”输入端及一用于接收所要转换的模拟输入的地址的地址输入端。“转换请求”输入端可耦合至其中一个转换请求逻辑电路的优先级编码器306的“转换请求”输出端。同样地，所述地址输入端可耦合至其中一个转换请求逻辑电路的地址选择多路复用器310的输出端。
一般而言，ADC控制逻辑402使其中一个ADC 1120..S从在地址输入端上所规定的地址接收模拟输入并将一数字结果输出至所述一个或多个结果寄存器118中的地址。
ADC控制逻辑402可包括一可耦合至锁存器308的LE输入的“转换器不忙”(Converter Not BuSy)输出。在操作中，“转换器不忙”输出可使锁存器308复位。ADC控制逻辑402可包括“转换完成”(Conversion Done)输出。
参看图5，图中绘示根据本发明一具体实例性实施例的转换请求清除逻辑的示意方框图。一般而言，在与转换请求锁存器中的地址相关联的信号经过其中一个ADC1120..S转换之后，所述转换请求清除逻辑可清除锁存器308。转换请求清除逻辑502可包括一具有启用(Enable)输入端、选择(Select)输入端及Q+1个输出端的解多路复用器。所述启用输入端可耦合至ADC控制逻辑402，以接收“转换完成”信号。所述选择输入端可耦合至所述一个或多个转换请求选择逻辑电路中的一者，以自地址选择多路复用器310的输出端接收被选定进行转换的样本的地址。
虽然已参看本发明的实例性实施例来绘示、阐述及界定本发明各实施例，但这种参看并不暗示对本发明的限定，且不应推断出存在此种限定。可在形式及功能上对本发明的标的物作出大量的修改、替代及等效形式，所属技术领域的技术人员根据本揭示内容将会想出这些修改、替代及等效形式。所示及所述的本发明各实施例仅作为实例，而并非对本发明范围的穷尽性说明。

Claims (19)

1.一种用于转换多个模拟输入信号的模拟-数字转换设备，其包括：
多个模拟输入端，每一者均用于接收模拟输入信号；
多个取样及保持电路，每一者均包括有选择地耦合至所述多个输入端中至少一者的输入端及输出端；
至少一个模拟-数字转换器(ADC)，每一者均包括输入端及输出端；
多个触发器选择电路，其用于有选择地将所述多个模拟输入端中所选定的模拟输入端耦合至所述取样及保持电路中相应的一者；及
至少一个模拟多路复用器，其包括：多个输入端，每一者均用于有选择地耦合至所述取样及保持电路输出端中的至少一者；及输出端，其耦合至所述至少一个模拟-数字转换器中的一者。
2.如权利要求1所述的模拟-数字转换设备，其中所述触发器选择电路中的每一者包括：
触发器多路复用器，其包括多个每一者均接收触发器信号的触发器输入端、接收触发器选择信号的控制输入端、及输出端；
触发器选择控制寄存器，其耦合至所述触发器多路复用器控制输入端，其中所述寄存器可操作以存储一值，以控制所述触发器多路复用器选择所述多个触发器信号中的哪一者；
边缘检测器，其包括耦合至所述触发器多路复用器输出端的输入端及输出端，其中当来自所述触发器多路复用器的信号得到确定时，所述边缘检测器产生信号；及
取样请求锁存器，其包括：设定输入端，其耦合至所述边缘检测器输出端；输出端，其使所述多个取样及保持电路中的一者自所述多个输入端中的一者接收模拟输入信号；及清除输入端。
3.如权利要求2所述的模拟-数字转换设备，其中每一触发器选择电路进一步包括：
取样延迟电路，其包括耦合至所述样本请求锁存器Q输出端的输入端及耦合至所述取样请求锁存器清除输入端的输出端，其中在所述取样请求锁存器Q输出端现用之后一预定时间，所述取样延迟电路使所述取样请求锁存器被清除。
4.如权利要求2所述的模拟-数字转换设备，其中每一触发器选择电路进一步包括：
转换请求锁存器，其包括：设定输入端，其耦合至所述请求锁存器清除输入端；Q输出端，其用于发出与所述触发器选择电路相关联的取样及保持寄存器准备好进行转换的信号；及清除输入端，其用于清除所述转换请求锁存器。
5.如权利要求1所述的模拟-数字转换设备，其中所述多个输入端中的每一者均与一个取样及保持电路相关联。
6.如权利要求1所述的模拟-数字转换设备，其中所述多个输入端被分组成多个对，且其中每对输入端与一个取样及保持电路相关联。
7.如权利要求1所述的模拟-数字转换设备，其进一步包括：
至少一个转换请求选择电路，每一者均自所述多个触发器选择逻辑电路接收取样就绪信号并控制所述模拟多路复用器中的至少一者。
8.如权利要求7所述的模拟-数字转换设备，其中所述转换请求选择电路中的至少一者包括：
两个或更多个取样就绪多路复用器，每一者均包括至少一个耦合至所述至少一个取样及保持电路中的一者的输入端、控制输入端、及输出端；
优先级编码器，其包括：多个输入端，其耦合至所述至少一个取样就绪多路复用器输出端；地址输出端；及转换请求输出端；
转换请求锁存器，其包括多路复用器ID输入端、多路复用器ID输出端及清除输入端，其中所述转换请求锁存器可操作以存储待转换样本的多路复用器ID；及
地址选择多路复用器，其用于将所述请求转换锁存器的多路复用器ID输出端转换成所述待转换样本的地址。
9.如权利要求1所述的模拟-数字转换设备，其进一步包括：一个或多个用于存储转换结果的寄存器。
10.一种用于监控多个模拟输入信号的脉宽调制(PWM)控制系统，其包括：
多个模拟输入端，每一者均用于接收模拟输入信号；
多个取样及保持电路，每一者均包括有选择地耦合至所述多个输入端中的至少一者的输入端及输出端；
至少一个模拟-数字转换器(ADC)，其包括输入端及输出端；
多个触发器选择电路，其用于有选择地将所述多个模拟输入端中所选定的一者耦合至所述多个取样及保持电路中对应的一者；及
至少一个模拟多路复用器，其包括：多个输入端，其有选择地耦合至所述取样及保持电路输出端中的一者或多者；及输出端，其耦合至所述一个或多个ADC中的一者。
11.如权利要求10所述的PWM控制系统，其中所述多个输入端中的每一者与一个取样及保持电路相关联。
12.如权利要求10所述的PWM控制系统，其中所述多个输入端被分组成多个对，且其中每对输入端与一个取样及保持电路相关联。
13.如权利要求10所述的PWM控制系统，其进一步包括：
至少一个转换请求选择电路，其用于自所述多个触发器选择逻辑电路接收取样就绪信号且用于控制所述模拟多路复用器中的一者或多者。
14.如权利要求10所述的PWM控制系统，其进一步包括：
一个或多个用于存储转换结果的寄存器。
15.一种用于将多个模拟输入信号转换成数字输出信号的方法，其包括：
使所述多个模拟输入信号中的每一者与至少一个触发器信号相关联；
检测与所述模拟输入中的一者相关联的至少一个触发器信号是否现用，且如果现用，则：
将取样请求信号发送至取样请求锁存器；
如果与所述模拟输入信号相关联的取样及保持电路可用，则将所述模拟输入切换至与所述模拟输入信号相关联的所述取样及保持电路，以对与所述一个或多个触发器信号相关联的模拟输入进行取样及保持；
将取样就绪信号发送至转换请求选择电路；
如果模拟-数字转换器可用，且与所述所取样的模拟输入信号相关联的所述取样及保持电路为最高优先级请求方，则将所述所取样的模拟输入信号发送至所述模拟-数字转换器；
将所述所取样及保持的模拟输入信号转换成数字值；及
将所述数字值存储在结果寄存器中。
16.如权利要求15所述的方法，其中将取样就绪信号发送至转换请求选择电路包括：
发送所述所取样的模拟输入信号的地址。
17.如权利要求15所述的方法，其进一步包括：
在将所述所取样的模拟输入信号转换成所述数字值的同时，存储所述所取样的模拟输入信号的地址，；及
在将所述所取样的模拟输入信号转换成所述数字值之后，清除所述所取样的模拟输入信号的地址。
18.如权利要求15所述的方法，其进一步包括：
在将所述所取样的模拟输入信号发送至所述模拟-数字转换器之后，清除所述取样及保持电路。
19.如权利要求15所述的方法，其进一步包括：
将所述数字值输出至串行总线。
CN2006800128367A 2005-09-27 2006-09-26 对模拟-数字转换器的多个输入端的可选择性实时取样触发 Active CN101160724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/236,371 2005-09-27
US11/236,371 US7126515B1 (en) 2005-09-27 2005-09-27 Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter
PCT/US2006/037533 WO2007038537A1 (en) 2005-09-27 2006-09-26 Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN101160724A true CN101160724A (zh) 2008-04-09
CN101160724B CN101160724B (zh) 2011-11-23

Family

ID=37110573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800128367A Active CN101160724B (zh) 2005-09-27 2006-09-26 对模拟-数字转换器的多个输入端的可选择性实时取样触发

Country Status (6)

Country Link
US (1) US7126515B1 (zh)
EP (1) EP1875611B1 (zh)
CN (1) CN101160724B (zh)
AT (1) ATE504979T1 (zh)
DE (1) DE602006021165D1 (zh)
WO (1) WO2007038537A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103053114A (zh) * 2010-08-25 2013-04-17 德克萨斯仪器股份有限公司 功率与面积高效的交替式adc
CN103259542A (zh) * 2012-05-28 2013-08-21 技领半导体(上海)有限公司 用于模数转换器的低延时模间触发器串行接口
CN103707881A (zh) * 2012-10-05 2014-04-09 福特全球技术公司 一种车辆
CN103823423A (zh) * 2012-11-16 2014-05-28 财团法人工业技术研究院 实时取样装置及其方法
CN107437943A (zh) * 2016-05-28 2017-12-05 深圳市京泉华科技股份有限公司 模数转换器采样系统及模数转换器采样方法
CN108886366A (zh) * 2016-08-16 2018-11-23 密克罗奇普技术公司 具有时间分离的adc控制器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212143B1 (en) * 2006-01-20 2007-05-01 Stmicroelectronics S.R.L. Circuit for selectively analog signals into digital codes
US8676188B2 (en) * 2006-04-14 2014-03-18 Litepoint Corporation Apparatus, system and method for calibrating and verifying a wireless communication device
US7962823B2 (en) * 2006-06-06 2011-06-14 Litepoint Corporation System and method for testing multiple packet data transmitters
US7567521B2 (en) * 2006-06-06 2009-07-28 Litepoint Corp. Apparatus for capturing multiple data packets in a data signal for analysis
DE102006038409B4 (de) * 2006-08-17 2009-07-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Erfassen eines Analogsignals unter Verwendung einer Auswahlschaltung
US7705756B2 (en) * 2006-11-03 2010-04-27 Slicex, Inc. Multi-channel analog-to-digital converter
US20080238750A1 (en) * 2007-03-29 2008-10-02 Microchip Technology Incorporated Intelligent Power Control Peripheral
US9402062B2 (en) * 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof
US7616143B1 (en) * 2008-01-29 2009-11-10 Actel Corporation Reconfigurable delta sigma analog-to-digital converter and customized digital filters with embedded flash FPGA and flash memory
US7724169B2 (en) * 2008-02-12 2010-05-25 National Semiconductor Corporation Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters
JP5035997B2 (ja) * 2008-05-29 2012-09-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換器
US8174419B2 (en) * 2009-03-31 2012-05-08 Stmicroelectronics S.R.L. Analog-digital converter and corresponding system and method
US8116208B2 (en) * 2009-10-19 2012-02-14 Litepoint Corporation System and method for testing multiple digital signal transceivers in parallel
US8890739B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Time interleaving analog-to-digital converter
US9618577B2 (en) 2014-01-03 2017-04-11 Litepoint Corporation System and method for testing data packet transceivers having varied performance characteristics and requirements using standard test equipment
JP2015192218A (ja) * 2014-03-27 2015-11-02 旭化成エレクトロニクス株式会社 アナログ信号回路
US9374102B1 (en) * 2015-12-11 2016-06-21 Freescale Semiconductor, Inc. Dynamic analog to digital converter (ADC) triggering
DE102018001052B4 (de) * 2017-02-14 2021-06-10 Infineon Technologies Ag Einrichtung und Verfahren zum Anfordern einer Analog-Digital-Wandlung
US10084469B1 (en) * 2017-12-19 2018-09-25 Silicon Laboratories Inc. Control system and method for a configurable analog to digital converter
TWI778317B (zh) * 2019-12-30 2022-09-21 新唐科技股份有限公司 微控制器及控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365302A (en) * 1981-01-14 1982-12-21 Westinghouse Electric Corp. High accuracy AC electric energy metering system
JPS58159023A (ja) * 1982-03-17 1983-09-21 Fuji Photo Film Co Ltd アナログ・デジタル変換回路
US4933676A (en) * 1989-06-12 1990-06-12 Technology 80, Inc. Programmable multi-input A/D converter
US5168276A (en) * 1990-09-04 1992-12-01 Motorola, Inc. Automatic A/D converter operation using a programmable control table
US5257301A (en) * 1992-03-30 1993-10-26 Trw Inc. Direct digital frequency multiplier
WO2000059211A1 (en) * 1999-03-31 2000-10-05 The Regents Of The University Of California Multi-channel detector readout method and integrated circuit
US7078925B2 (en) * 2003-03-11 2006-07-18 Square D Company Method and apparatus for detecting and correcting wiring errors in power monitoring applications

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103053114A (zh) * 2010-08-25 2013-04-17 德克萨斯仪器股份有限公司 功率与面积高效的交替式adc
CN103259542A (zh) * 2012-05-28 2013-08-21 技领半导体(上海)有限公司 用于模数转换器的低延时模间触发器串行接口
CN103259542B (zh) * 2012-05-28 2016-09-07 技领半导体(上海)有限公司 用于模数转换器的低延时模间触发器串行接口
CN103707881A (zh) * 2012-10-05 2014-04-09 福特全球技术公司 一种车辆
CN103823423A (zh) * 2012-11-16 2014-05-28 财团法人工业技术研究院 实时取样装置及其方法
CN103823423B (zh) * 2012-11-16 2016-06-01 财团法人工业技术研究院 实时取样装置及其方法
CN107437943A (zh) * 2016-05-28 2017-12-05 深圳市京泉华科技股份有限公司 模数转换器采样系统及模数转换器采样方法
CN107437943B (zh) * 2016-05-28 2021-08-31 深圳市京泉华科技股份有限公司 模数转换器采样系统及模数转换器采样方法
CN108886366A (zh) * 2016-08-16 2018-11-23 密克罗奇普技术公司 具有时间分离的adc控制器
CN108886366B (zh) * 2016-08-16 2023-09-05 密克罗奇普技术公司 具有时间分离的adc控制器

Also Published As

Publication number Publication date
EP1875611B1 (en) 2011-04-06
DE602006021165D1 (de) 2011-05-19
ATE504979T1 (de) 2011-04-15
US7126515B1 (en) 2006-10-24
WO2007038537A1 (en) 2007-04-05
EP1875611A1 (en) 2008-01-09
CN101160724B (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
CN101160724B (zh) 对模拟-数字转换器的多个输入端的可选择性实时取样触发
CN108886366B (zh) 具有时间分离的adc控制器
CN102768336A (zh) 基于片上系统或系统级封装的内建自测试系统
RU2708791C1 (ru) Генератор ошибок односторонней полубайтовой передачи
JP2008522148A (ja) 集積回路のセルフテストアーキテクチャ
EP3432474A1 (en) Built-in self test for a/d converter
JP5270173B2 (ja) 半導体装置及びノイズ計測方法
JP2009033861A (ja) 電源シーケンス測定装置及び電源シーケンス測定方法
WO2016098512A1 (ja) データ収集システム
JP2000221248A (ja) 半導体試験装置
JP2016121931A (ja) 充放電試験システム、充放電試験装置および計測方法
KR101244151B1 (ko) Ｅｐｉｃｓ기반의 표준 프레임워크가 탑재된 톰슨 산란 진단 시스템 데이터 처리장치
CN114442591A (zh) I/o卡件通道精度的测试方法、系统及介质
US9024794B2 (en) Virtual analog to digital converter
EP3745598B1 (en) Circuit with analog-to-digital converters of different conversion resolutions
US7430488B2 (en) Method for controlling a measuring apparatus
JP2011242350A (ja) 半導体試験装置
RU53791U1 (ru) Устройство диагностики радиоэлектронной аппаратуры по текущему состоянию
JP3067688U (ja) 半導体試験装置
KR100870402B1 (ko) 배터리 장치의 전압측정방법 및 장치
JP2008102010A (ja) デバイス試験装置およびデバイス試験方法
CN100365616C (zh) 信号处理装置
CN116136567A (zh) 芯片测试辅助设备及芯片测试系统
CN105277814A (zh) 测试方法及使用该测试方法的自动测试设备
JP2005188937A (ja) 電力計測装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant