KR101729094B1

KR101729094B1 - 자기 공명 장치

Info

Publication number: KR101729094B1
Application number: KR1020150082341A
Authority: KR
Inventors: 게오르그 피어클
Original assignee: 지멘스 악티엔게젤샤프트
Priority date: 2014-06-11
Filing date: 2015-06-11
Publication date: 2017-04-24
Also published as: US10126387B2; US20150362572A1; CN205083479U; KR20150142629A; DE102014211137A1

Abstract

연산 장치(1)를 갖는 자기 공명 장치이며, 상기 연산 장치는, 값의 시퀀스로부터 생성되고 자기 공명 장치의 각각 하나 이상의 구성 요소(2, 3)를 제어하는 제어 신호를 하나 이상의 제어 채널에 각각 출력하기 위해 구성되며, 자기 공명 장치는, 적어도 하나의 판독 제어 장치(5, 6, 7) 및 제어 채널마다 하나의 제어 버퍼 메모리(8, 9, 10)를 포함하는 버퍼 장치(4)를 포함하며, 연산 장치(1)에서 실행되는 소프트웨어는, 사전 설정된 파라미터에 따라 값을 결정하여 제어 버퍼 메모리(8, 9, 10)에 기록하도록 구성되며, 판독 제어 장치(5, 6, 7)는, 연산 장치와 무관하게 사전 설정된 클록(11)으로부터 도출된 판독 클록을 이용하여 제어 버퍼 메모리(8, 9, 10)로부터 값을 판독하여, 각각의 구성 요소(2, 3)에 출력하도록 구성되며, 제어 버퍼 메모리(8, 9, 10)의 각각에 대해, 판독의 순서는 기록의 순서에 상응한다.

Description

자기 공명 장치{MAGNETIC RESONANCE DEVICE}

본 발명은 연산 장치를 갖는 자기 공명 장치에 관한 것으로서, 상기 연산 장치는, 값의 시퀀스로부터 생성되고 자기 공명 장치의 각각 하나 이상의 구성 요소를 제어하기 위한 제어 신호를 하나 이상의 제어 채널에 각각 출력하기 위해 구성된다.

자기 공명 장치에서의 제어- 및 측정 태스크를 위해, 사용자 인터페이스의 제공 및 데이터 관리를 위한, 그리고 오프라인-산술 연산의 실행을 위한 컴퓨터를 포함하는 복합 제어 장치가 사용되는데, 상기 컴퓨터는, 프로세서, FPGA 또는 ASIC를 포함하고 특수 용도의 계산을 하드 리얼 타임으로 실행하는 복수의 추가의 지능형 연산 유닛을 다시 제어한다. 추가의 지능형 연산 장치는 PC 플러그-인 카드 또는 별도의 모듈로서 형성된다.

추가의 지능형 연산 장치는 특히 기울기 전류의 적시의 제어, 그리고 주파수 특정된 신시사이저의 제공 및 여기 펄스의 생성을 위한 주파수 특정된 발진기의 제공에 사용된다. 또한, 추가의 연산 장치는 아날로그-디지털 변환기의 데이터 스트림의 처리를 위한, 특히 자기 공명 측정 신호의 처리를 위한 프로세서를 포함한다.

기울기 전류의 제어를 위해, 특히 x-, y- 및 z-축에 대한 기울기 고정점(anchor point)의 계산, 디지털 와전류 보상과 같은 기울기를 기초로 하는 보상법의 계산 그리고 기울기의 지연에 대한 축별 특유의 보상의 계산이 수행된다. 측정값의 ADC-데이터 스트림의 처리도 많은 연산이 필요한 많은 태스크, 특히 NCO(Numerical-Controlled Oscillator, 수치 제어 발진기) 출력 신호를 이용하는 측정 데이터의 주파수 변환, 측정 데이터의 샘플링 레이트의 필터링 및 감소, 측정 채널에 따른 ADC 데이터의 분류 및 컴퓨터에 대한 ADC 데이터의 제공을 포함한다.

하드 리얼 타임의 요건들의 조합, 즉, 바람직하게는 훨씬 더 아래의 왜곡 없는 신호의 생성을 위해 절반의 샘플링 간격 미만에 있는 다른 연산 장치의 반응 시간 요건과 함께, 개별 태스크의 까다로운 연산 요건은 많은 연산이 필요하기 때문에 매우 비싼 추가의 연산 장치를 필요로 한다. 리얼 타임 요건으로 인해, 상기와 같은 태스크를 위해 종래의 프로그램 가능한 컴퓨터가 사용될 수 없는데, 그 이유는 리얼 타임 운영 시스템의 사용 시일지라도, 요구된 하드 리얼 타임이 달성되지 않기 때문이다.

본 발명의 과제는 제어 구성 요소의 복잡성과 이에 따라 제조 비용도 감소되는 자기 공명 장치를 제공하는 것이다.

본 발명에 따르면, 이러한 과제는 서두에 언급한 유형의 자기 공명 장치에 의해 해결되며, 자기 공명 장치는, 적어도 하나의 판독 제어 장치 및 각각의 제어 채널마다 하나의 제어 버퍼 메모리를 포함하는 버퍼 장치를 포함하며, 사전 설정된 파라미터에 따라 값을 결정하여 제어 버퍼 메모리에 기록하며 연산 장치에서 실행되는 소프트웨어가 구성되며, 판독 제어 장치는, 연산 장치와 무관하게 사전 설정된 클록으로부터 도출된 판독 클록을 이용하여 제어 버퍼 메모리로부터 값을 판독하고 이를 각각의 구성 요소에 출력하도록 구성되며, 각각의 제어 버퍼 메모리에 대해 판독의 순서는 기록의 순서에 상응한다.

본 발명에 따르면, 하드 리얼 타임 제어 및 측정 태스크를 충족시키는 통상적으로 사용되는 다른 지능형 연산 장치의 적어도 일부들을 프로그램 가능한 연산 장치, 즉, 통상의 컴퓨터에서 실행되는 소프트웨어로 대체하는 것이 제안된다. 상기 연산 장치에서 리얼 타임 가능하거나 리얼 타임 불가능한 운영 체제가 실행될 수 있다. 일반 PC 및 서버가 복수의 프로세서 및/또는 프로세서 마다 복수의 프로세싱 코어를 점점 더 많이 포함하며 개별 연산 코어는 점점 더 성능이 증가되는 것은 알려져 있다. 따라서, 현대 연산 장치의 연산 성능은 자기 공명 장치에서의 제어- 및 측정 태스크를 연산 장치에서 실행되는 소프트웨어를 통해 전반적으로 실행하기에 충분하다. 이때, 리얼 타임 가능한 운영 체제일지라도 하드 리얼 타임, 특히 샘플링 간격의 적은 변화를 갖는 데이터의 샘플링 정확한 출력 또는 획득을 자기 공명 장치의 운영을 위해 필요한 시간 비율에서 허용하지는 않는다는 단점이 있다. 예를 들어 여기 펄스가 연산되어 여기 펄스의 개별 고정점이 시간적으로 지연되어 출력된다면, 여기 펄스의 주파수 스펙트럼이 왜곡된다. 따라서, 검사 대상의 정확한 영역이 여기되지 않고, 이는 불필요하거나 적어도 품질적으로 확실히 악화된 측정을 야기한다.

이러한 문제는 본 발명에 따라, 각각의 제어 채널마다 제어 버퍼 메모리를 포함하는 버퍼 장치가 제공됨으로써 해결된다. 제어 채널은 제어 신호를 구성 요소에 전송하는 정보 채널, 예를 들어 신호 라인 또는 디지털 버스에 상응한다. 제어 버퍼 메모리는 First-In-First-Out-(FIFO) 버퍼이다. 판독 클록의 각각의 클록에 의해, 판독 제어 장치를 통해 각각 제어 버퍼 메모리로부터 값이 판독되어 각각의 구성 요소에 출력된다. 이로써, 제어 신호를 생성하기 위해, 사전 설정된 시간 시퀀스로, 즉, 판독 클록으로, 제어 버퍼 내에 저장된 값들이 차례로 출력된다. 따라서, 제어 신호는 우선, 사전 설정된 클록을 갖는 개별 디지털 값의 시퀀스로 구성된다. 이때, 제어되는 구성 요소의 유형에 따라 후속되는 디지털-아날로그 변환이 가능하다.

값의 사전 설정은 소프트웨어가 사전 설정된 파라미터에 따라 값을 연산하고 제어 버퍼 메모리에 기록함으로써 수행된다. 이때, 사전 설정된 파라미터는 사용자에 의해 사전 설정될 수 있고, 특정 검사 방법을 위해, 사전 설정된 파라미터 파일 내에 저장될 수 있고, 소프트웨어의 일부로서 사전 설정될 수 있는 등의 가능성이 있다.

버퍼 장치의 사용으로 인해, 연산 장치에 대한 리얼 타임 요건이 단지 소프트 리얼 타임에만 상응하는 것이 달성되는데, 즉, 시스템이 단지 시간 평균으로, 제어 신호로서 전송된 값을 적시에 출력해야하만 하는 것이 달성된다. 상술한 바와 같이, 이러한 점들을 보장하기 위해, 현대 연산 장치는 이미 그 빠르기에 있어서 충분하다. 따라서, 연산 장치는 버퍼의 충분한 충전 레벨만을 보장하면 되고 판독 클록은 정확한 시간 제어를 제공한다.

높은 측정 품질을 달성하기 위해, 자기 공명 장치 내의 제어- 및 측정 과정의 클록이 극도로 정확해야 한다. 이를 달성하기 위해, 본 발명에 따라 연산 장치와 무관하게 사전 설정된 클록이 사용된다. 이러한 클록은 규정된 온도로 유지되는 예를 들어 수정 발진기에 의해 사전설정될 수 있다. 연산 장치와 무관하게 사전 설정된 클록은 예를 들어 10MHz 신호, 즉, 100ns 간격을 갖는 클록을 제공할 수 있다. 이와 같이 높은 주파수를 갖는 제어 신호의 생성을 위한 값의 제공은 연산 장치에 대한 매우 까다로운 요건을 제시할 것이며, 통상의 측정 방법을 위해서는 필요하지 않다. 예를 들어, 판독 클록으로서 100KHz의 주파수, 즉 10μs 의 사이클 길이를 갖는 클록이 사용될 수 있다. 판독 클록의 도출은 예를 들어 디지털 카운터를 사용하여 수행될 수 있으며, 분할 팩터는 특히 프로그램 가능하다.

기울기 제어를 위한, 검사 대상의 영역의 여기를 위한 고주파 펄스의 출력 또는 다른 제어 신호, 특히 디지털 전환 신호의 제공을 위한 제어 버퍼 메모리가 제어 버퍼 메모리로서 사용될 수 있다. 이때, x-, y- 및 z-기울기에 대해 세 개의 별도의 제어 버퍼 메모리가 제공될 수 있으나, 공동의 제어 버퍼 메모리가 사용될 수도 있고, 이러한 공동의 제어 버퍼 메모리로부터 판독 클록의 각각의 사이클에서 각각의 기울기 펄스에 전송되는 세 개의 값이 판독된다.

구성 요소로의 제어 신호의 전송은 직접 수행될 수 있는데, 즉, 제어 버퍼 메모리로부터 판독된 디지털 값이 구성 요소에 직접 전송되나, 간접적으로 전송되는 것도 가능하다. 특히, 하나 이상의 제어 신호 중 하나 이상을 각각의 구성 요소에 출력하는 것은 디지털-아날로그 변환기 및/또는 증폭기를 통해 수행될 수 있다.

자기 공명 장치 내에서, 디지털-아날로그 변환이 버퍼 장치로부터 이격되어 수행되는 것이 가능하다. 특히 디지털-아날로그 변환은 증폭기에 할당된 디지털-아날로그 변환기를 통해 실행될 수 있다. 여러 응용의 경우에서, 판독 제어 장치와 디지털-아날로그 변환기 사이에 갈바닉 절연이 제공되고 그리고/또는 자기 공명 장치의 자장에 의해 교란되지 않는 전송이 가능한 것은 바람직하다. 따라서, 판독 제어 장치와 디지털-아날로그 변환기 사이에는 제어 신호를 시각적으로 전송하도록 구성된 전송 장치가 연결될 수 있다. 전송 장치는 두 개의 전기 광학 변환기 및 전송 경로, 예를 들어 하나 이상의 유리 섬유를 포함할 수 있다. 판독 제어 장치 측 전기 광학 변환기는 버퍼 장치의 구성 부품으로서 구성될 수 있다.

보충적으로 또는 대안적으로, 전송 장치가 데이터 스트림을 직렬화 또는 병렬화하도록 구성되는 것도 가능하다. 예를 들어, 고주파로 판독 제어 장치를 통해 제공된 데이터 스트림이 복수의 전송 라인 상에 분배되고 디지털-아날로그 변환기의 측에서 다시 통합될 수 있다. 다른 한편으로, 판독 제어 장치 및/또는 추가의 판독 제어 장치를 통해 병렬로 제공되는 복수의 제어 신호 및/또는 제어 신호의 복수의 비트를 전송 장치를 통해 직렬화하고, 직렬로 전송하고, 디지털-아날로그 변환기의 측에서 다시 분리하는 것도 가능하다. 전송 장치를 통한 전송은 전송된 신호를 지연시키지 않거나 규정된 시간만큼 지연시키는 임의의 리얼 타임 가능한 프로토콜에 의해 수행될 수 있다. 이 경우, 제어 신호는 불변으로 전송될 수 있으나, 추가로 검사 합 또는 다른 에러 보정 메커니즘이 제공될 수도 있다.

바람직하게는, 본 발명에 따른 자기 공명 장치에서 제어 태스크에 대한 계산만이 적어도 부분적으로, 바람직하게는 완전히, 연산 장치에 의해 실행되는 소프트웨어를 통해 실행되는 것은 아니다. 소프트웨어는 종래 자기 공명 장치에서 별도의 연산 장치, 예를 들어 FPGA를 통해 실행되는 측정 데이터 처리의 적어도 일부들도 실행한다. 그러나 측정 데이터 획득 및 제1 처리 단계에 있어서, 자기 공명 장치 내에서 통상 마찬가지로 하드 리얼 타임이 요구된다. 이러한 단계가 소프트웨어 내에서 실행될 수 있도록, 자기 공명 장치는 하나 이상의 아날로그-디지털 변환기를 포함하며, 버퍼 장치는 하나 이상의 측정 버퍼 메모리 및 하나 이상의 기록 제어 장치를 포함하며, 기록 제어 장치는 연산 장치와 무관하게 사전 설정된 클록으로부터 도출된 기록 클록을 이용하여 하나 이상의 아날로그-디지털 변환기의 하나 이상을 통해 제공된 디지털 데이터를 통해 하나 이상의 측정 버퍼 메모리의 하나 이상 내에 기록하기 위해 구성되며, 소프트웨어는 측정값을 측정 버퍼 메모리로부터 판독하도록 구성된다. 특히 각각의 아날로그-디지털 변환기에는 각각 하나의 측정 버퍼 메모리가 할당될 수 있고, 기록 제어 장치는 각각의 아날로그-디지털 변환기를 통해 제공된 디지털 데이터를 기록 클록을 이용하여 상기 측정 버퍼 메모리 내에 기록한다.

마찬가지로, 측정 버퍼 메모리는 바람직하게는 FIFO 버퍼이다. 그러나, 예를 들어 블록 데이터 전송 또는 측정의 버퍼 메모리로부터의 데이터에 대한 랜덤 액세스와 같은 여타 판독 액세스도 소프트웨어를 통해 가능할 수도 있다.

바람직하게는, 기록 클록은 아날로그-디지털 변환기의 클록과 동일하다. 그러나 대안적으로, 복수의 아날로그-디지털 변환기의 데이터를 하나의 개별 측정 버퍼 메모리에 기록하는 것이 가능할 수도 있다. 이 경우, 아날로그-디지털 변환기의 클록은 클록 분할에 의해 기록 클록으로부터 도출될 수 있고, 특히 개별 아날로그-디지털 변환기의 클록은 위상 변위된다. 또한, 개별 측정 태스크에 대해, 아날로그-디지털-변환기를 통해 제공된 디지털 데이터가 복수의 측정 버퍼 메모리에 분배되는 것은 바람직하다. 예를 들어, 아날로그-디지털 변환기에 시간에 따라 다양한 입력 신호들을 공급하는 다중화 장치가 아날로그-디지털 변환기의 상류에 연결될 수 있다. 이를 위해, 아날로그-디지털 변환기에 공급되는 변환기 신호가 연산 장치와 무관한 클록으로부터 도출될 수 있으며, 개별적인 측정 버퍼 메모리에 대한 기록 클록은 변환기 클록으로부터의 클록 분할을 통해 도출될 수 있으며, 다양한 측정 버퍼 메모리에 대한 기록 클록은 위상 변위된다. 다중화 장치가 아날로그-디지털 변환기에 할당되는 경우, 다중화 장치, 아날로그-디지털 변환기 및 측정 버퍼 메모리 내의 기록 과정을 동기화하기 위해, 변환기 클록 또는 이로부터 도출된 클록이 마찬가지로 다중화 장치에 공급될 수 있다.

자기 공명 장치의 수신 안테나의 수신 신호 또는 이로부터 도출된 신호가 하나 이상의 아날로그-디지털 변환기 중 하나 이상에 공급될 수 있다. 이로써, 아날로그-디지털 변환기는 자기 공명 장치의 측정 신호를 변환한다. 특히, 수신 안테나는 국부 코일이나 바디 코일일 수 있다. 수신 안테나의 신호로부터 도출된 신호는, 주파수 변환을 통해 중간 주파수로 변환된 신호이거나, 예를 들어 모드 매트릭스를 통해 복수의 수신 안테나의 신호로부터 도출된 신호일 수 있다.

자기 공명 장치는 자장을 생성하는 하나 이상의 코일을 포함할 수 있으며, 각각의 코일에 흐르는 전류를 측정하기 위한 전류 측정 장치가 상기 코일에 할당되며, 상기 전류 측정기의 측정 신호는 하나 이상의 아날로그-디지털 변환기 중 각각 하나에 공급된다. 따라서, 소프트웨어는 하나 이상의 코일에 대해 코일에 흐르는 전류를 모니터링할 수 있다.

특히, 소프트웨어는 각각 기울기 코일을 통해 흐르는 기울기 전류의 시간 도 함수를 모니터링한다. 이는, 빠르게 변화하는 기울기 전류가 살아 있는 검사 대상에서 신경 자극을 초래할 수 있기 때문에 바람직하다. 소프트웨어는, 반복하여 전류 측정 장치의 측정 신호의 시간 도함수를 계산하고, 시간 도함수의 절대값에 의해, 사전 설정된 도함수 한계값이 초과되는 경우, 자기 공명 장치의 하나 이상의 구성 요소를 스위칭하는 제어 신호의 출력을 트리거링하도록 구성될 수 있다. 특히, 하나 이상의 증폭기가 차단될 수 있다. 대안적으로 또는 보충적으로, 코일 전류의 주파수 또는 시간 도함수를 나타내는 다른 파라미터에 의해, 추가의 한계값이 초과될 경우에, 상응하는 코일의 전류 공급이 예를 들어 증폭기의 스위칭을 통해 차단된다.

코일 전류의 실제값의 획득을 통해, 제어 전자 장치, 특히 증폭기의 자가 발진, 소프트웨어- 또는 하드웨어 에러 등이 인식될 수 있고, 상응하는 코일에 대한 전력 공급이 차단될 수 있다.

자기 공명 장치는 여기 펄스의 방사를 위해 하나 이상의 전송 안테나를 포함 할 수 있고, 방사된 출력의 모니터링을 위한 출력 측정 장치가 송신 안테나에 각각 할당되며, 출력 측정 장치의 측정 신호가 하나 이상의 아날로그-디지털 변환기들 중 하나에 각각 공급된다. 이러한 방식의 출력 모니터링에 의해, 특히 항상 시간 분해된 소비 정보가 제공되며, 구성 요소의 과부하가 방지될 수 있고, 출력 모니터링을 기초로 하여 자기 공명 장치의 오작동이 결정될 경우, 자기 공명 장치를 안전 상태로 전환하기 위한 백업이 제공된다. 특히, 소프트웨어는, 사전 설정된 출력 한계값의 초과 시에 출력 측정 장치의 측정 신호에 의해, 자기 공명 장치의 하나 이상의 구성 요소를 스위칭하는 제어 신호의 방출을 트리거링하도록 구성될 수 있다. 예를 들어, 하나 이상의 증폭기가 차단될 수 있다.

소프트웨어는, 주기적인 값 시퀀스를 결정하고, 수신 안테나의 수신 신호 또는 이로부터 도출된 신호를 다른 주파수로 변환하기 위해, 연속적으로, 측정 버퍼 메모리로부터 판독된 값을 값 시퀀스의 연속되는 값과 곱하도록 구성될 수 있다. 이 소프트웨어는 NCO에 대한 등가를 계산한다. 버퍼 장치의 사용으로, 발진기의 고정점의 계산에 대해 그리고 주파수 변환의 추가의 단계가 하드 리얼 타임을 요구하지 않는다.

대안적으로, 주파수 변환이 아날로그-디지털 변환 이전에 또는 아날로그-디지털 변환과 버퍼 메모리에의 기록 사이에 수행되는 것도 가능할 수 있다. 특히, 버퍼 장치가 소프트웨어를 통해 사전 설정된 주파수 및 위상 위치를 갖는 NCO를 제공하는 고정 배선 회로(hard-wired circuit)를 포함할 수 있다.

특히, 더 낮은 주파수로의 수신 신호 또는 도출된 신호의 주파수 변위가 수행된다. 따라서, 수신 신호의 정보의 맵핑이 더 적은 수의 지지점에서도 가능하며, 즉, 더 낮은 표본 추출율에서 가능하다. 본 발명에 따른 자기 공명 장치에서, 측정 버퍼 메모리로부터 판독된 값이 소프트웨어를 통해 주파수 변환되고 필터링되고, 이어서 상기 값에 의해 나타나는 측정 신호의 고정점의 수가 축소됨으로써, 데이터 축소가 수행될 수 있다.

판독 제어 장치는, 각각 연산 장치와 무관하게 사전 설정된 클록으로부터 도출된 상이한 판독 클록을 갖는 제어 버퍼 메모리들 중 두 개로부터의 값을 판독하여 각각의 구성 요소에 출력하도록 구성될 수 있다. 예를 들어, 10μs 간격의 클록을 갖는 제어 버퍼 메모리의 부분 및 100ns 간격의 클록을 갖는 제어 버퍼 메모리의 부분이 판독될 수 있다. 특히, 더 빠른 클록이 연산 장치와 무관하게 사전 설정된 클록과 동일할 수 있다. 특히, 트리거링 신호들 또는 클록을 기록 제어 장치 또는 다른 판독 제어부에 제공하는 하나 이상의 제어 버퍼 메모리 중 하나 이상은 더 높은 클록 속도로 클록 제어될 수 있다.

버퍼 장치는 특히 디지털 값에 대한 하나 이상의 제어 버퍼 메모리를 포함 할 수 있다. 이 제어 버퍼 메모리에 할당된 제어 신호는, 예를 들어 판독 제어 장치 및/또는 기록 제어 장치에 대한 클록을 개시 및 정지하거나, 듀플렉서를 스위칭하거나 또는 국부 코일 또는 바디 코일의 이조 회로를 스위칭하기 위해, 디지털 제어 태스크를 위해 사용될 수 있다.

버퍼 장치는 하나 이상의 카운터를 포함할 수 있으며, 이 카운터는 연산 장치와 무관하게 사전 설정된 클록 또는 이로부터 도출된 추가의 클록으로 카운터 값을 증가시키고, 사전 설정된 한계값의 도달 시에, 자기 공명 장치의 구성 요소에 공급되는 디지털 제어 신호를 스위칭하도록 구성되며, 카운터는 소프트웨어를 통해 리셋 가능하다. 따라서, 소위 "워치 독 타이머(Watchdog Timer)"가 구현되는데, 이는 소프트웨어를 통해 규칙적으로 리셋되지 않을 경우, 자기 공명 장치의 구성 요소를 스위칭할 수 있다. 복수의 개별 소프트웨어 루틴이 모니터링되어야 할 경우, 상응하는 복수의 카운터가 제공될 수 있다. 스위칭된 구성 요소들은 하나 이상의 증폭기일 수 있기 때문에, 카운터가 규칙적으로 리셋되지 않을 경우, 증폭기가 차단되고 자기 공명 장치의 안전한 작동 상태가 형성된다. 안전 관련 소프트웨어 루틴은 상응하는 카운터에 의해 모니터링될 수 있다.

판독 제어 장치 및/또는 기록 제어 장치는 연산 장치와 무관하게 사전 설정된 클록의 주파수 분할을 통해 판독 클록 및/또는 기록 클록을 생성하도록 구성될 수 있으며, 주파수 분할을 위한 분할 팩터는 소프트웨어를 통해 사전 설정될 수 있다. 특히, 주파수 분할은 카운터를 사용하여 수행될 수 있다. 분할 팩터는, 예를 들어, 판독 제어 장치의 트리거링, 즉, 판독 클록의 생성의 개시가 수행되기 이전에, 분할 팩터가 제1 값으로서 제어 버퍼 메모리 내에 저장됨으로써 사전 설정될 수 있다.

판독 제어 장치 및/또는 기록 제어 장치는, 외부 개시 신호에 따라 판독 클록 및/또는 기록 클록을 개시하고, 개시 신호의 수신 시에, 소프트웨어를 통해 사전 설정된 값으로 클록의 위상을 셋팅하도록 구성될 수 있다. 개시 신호는 소프트웨어를 통해 직접 사전 설정될 수 있으나, 특히 개시 신호는 추가의 판독 제어 장치를 통해 상응하는 제어 버퍼 메모리로부터 출력된다. 이에 상응하게, 판독 클록 및/또는 기록 클록의 정지가 정지 신호에 따라 제공되는 것도 가능하다.

클록 위상의 사전 설정은, 클록 분할을 위한 카운터가 사용되며 카운터의 초기값이 연산 장치와 무관하게 사전 설정된 클록의 카운팅의 개시 이전에 소프트웨어를 통해 사전 설정됨으로써 수행될 수 있다. 상술된 방식으로, 제어 신호의 출력 및/또는 측정 데이터 획득의 개시 시간 또는 정지 시간에 대한 시간 해상도는 각각의 기록 클록 또는 판독 클록의 주기 지속 기간보다 더 높은 해상도로써 결정될 수 있다.

하나 이상의 구성 요소 중 하나 이상은 여기 펄스를 송신하는 송신 안테나 및/또는 기울기 코일일 수 있다. 소프트웨어는, 송신 안테나에 공급되는 제어 신호 및/또는 기울기 코일에 공급되는 제어 신호의 생성을 위한 값을 결정하여, 각각 버퍼 장치의 제어 버퍼 메모리 내에 기록하도록 구성될 수 있다. 특히, 소프트웨어는 추가의 제어 버퍼 메모리에, 데이터 획득 및/또는 데이터 출력의 개시를 위한 트리거링 신호를 저장할 수 있다.

제어 신호의 주파수를 변환하는 주파수 변위 장치는 판독 제어 장치와 송신 안테나 사이에 연결될 수 있다. 주파수 변환은, 예를 들어, 사전 설정된 주파수를 갖는 발진기의 신호와 제어 신호를 곱함으로써, 그리고 특히 후속되는 필터링을 통해 수행될 수 있다. 발진기는 버퍼 장치 자체를 통해 또는 소프트웨어를 통해 NCO로서 제공될 수 있다. 주파수 변환에 의해, 제어 신호는 더 높은 주파수로 변위될 수 있다. 따라서, 제어 신호는 소프트웨어를 통해 더 낮은 주파수로 생성될 수 있기 때문에, 제어 신호의 더 낮은 시간 해상도가 필요하다.

특히 버퍼 장치는 연산 장치용 플러그-인 카드로서 구성될 수 있다.

연산 장치는 두 개 이상의 프로세서를 포함할 수 있고 그리고/또는 프로세서들 중 하나 이상은 복수의 프로세싱 코어를 포함할 수 있다. 소프트웨어는 다양한 프로세서 및/또는 프로세싱 코어에 대한 개별 프로그램 부분들의 병렬 실행을 위해 구성될 수 있다. 특히, 개별 프로세싱 코어 및/또는 프로세서는 하나 이상의 제어 신호에 대한 값 및/또는 하나 이상의 측정 버퍼 메모리의 데이터의 판독 및 처리에 대한 값의 연산 및 제공을 위해 독점적으로 이용될 수 있다.

다른 장점 및 상세한 설명은 이하의 실시예 및 관련 도면이 참조된다.

본 발명에 의해, 제어 구성 요소의 복잡성과 이에 따라 제조 비용도 감소되는 자기 공명 장치를 제공하는 것이 가능하다.

도 1은 본 발명에 따른 자기 공명 장치의 일 실시예의 측정- 및 제어 구성 요소를 도시한 도면.
도 2는 본 발명에 따른 자기 공명 장치의 다른 실시예의 개별 제어 구성 요소를 도시한 상세도.

도 1은 자기 공명 장치의 측정- 및 제어 구성 요소를 개략 도시한다. 자기 공명 장치는, 각각 복수의 프로세싱 코어를 갖는 복수의 프로세서를 포함하는 연산 장치(1)를 포함한다. 연산 장치(1)에서 실행되는 소프트웨어를 이용하여, 한편으로, 복수의 구성 요소(2, 3), 즉, 기울기 코일, 및 검사 대상 영역의 여기를 위한 여기 펄스를 송신하는 송신 안테나의 제어를 위한 제어 신호를 생성하기 위한 값이 제공된다. 다른 한편으로, 자기 공명 장치의 측정 데이터 및 추가의 모니터링 데이터가 소프트웨어를 통해 획득되어 처리된다. 이러한 획득 및 획득된 데이터의 특정 부분의 후속 처리 또는 제어될 구성 요소들(2, 3) 중 특정 구성 요소에 대한 값의 제공에 각각 사용되는 소프트웨어의 개별 루틴이 각각 별도의 프로세싱 코어에서 실행된다.

명확성을 위해, 도 1에는 단지 두 개의 제어될 구성 요소(2, 3)만이 도시된다. 특히, 단지 하나의 제어될 기울기 코일, 즉, 구성 요소(2)가 도시된다. 실제 자기 공명 장치는 통상 복수의 기울기 펄스와, 잠재적으로 여기에 도시된 구성 요소(2, 3)에 대한 제어에 상응하는 제어가 수행되는 제어 가능한 추가의 구성 요소를 포함한다.

구성 요소(2, 3)의 제어가 하드 리얼 타임으로, 즉, 규정된 응답 시간 및 특히 구성 요소(2, 3)의 제어를 위한 두 개의 값의 출력 사이의 규정된 간격으로 달성되도록, 자기 공명 장치는 연산 장치(1)용 플러그-인 카드로서 구성된 버퍼 장치 (4)를 포함한다. 제어 신호가 생성되는 값들이 각각 판독 제어 장치(5, 6)를 통해 구성 요소(2, 3)에 제공된다. 판독 제어 장치(5, 6)에 부가적으로, 추가의 판독 제어 장치(7)가 도시되며, 이는 디지털 제어 신호를 도시되지 않은 다양한 구성 요소에 제공한다. 판독 제어 장치(7)를 통해, 예를 들어 개시- 및 정지 신호가 판독 제어 장치(5, 6)에 출력되며, 판독 제어 장치는 각각의 제어 신호를 생성하는 값의 출력을 개시 및 정지시킨다. 연산 장치(1)에서 실행되는 소프트웨어를 통해, 판독 제어 장치(5, 6, 7)에 할당된 제어 버퍼 메모리(8, 9, 10)가 충전되는데, 더욱이, 제어 버퍼 메모리의 값이 연속으로 각각의 제어 신호의 생성을 위해 출력될 순서로 충전된다.

할당된 판독 제어 장치(5, 6, 7)를 통해 제어 버퍼 메모리(8, 9, 10)에 저장된 값을 출력하는 것은 연산 장치와 무관하게 사전 설정된 클록(11)에 따라 수행된다. 연산 장치와 무관하게 사전 설정된 클록은, 클록(11)의 매우 높은 시간 상수가 가능하도록, 상승된 일정한 온도에 있는 수정 발진기를 통해 사전 설정된다.

판독 제어 장치(5, 6, 7)는 연산 장치와 무관하게 사전 설정된 클록(11)의 클록 분할을 위한 각각 하나의 카운터를 포함하며, 상기 카운터를 통해 각각 하나의 판독 클록이 제공된다. 개시 신호의 수신 시에 클록을 개시하는, 위상 위치 및 판독 클록의 생성을 위한 분할 팩터가 상기 판독 제어 장치(5, 6, 7)를 위한 소프트웨어를 통해 별도로 사전 설정될 수 있다. 데이터 전달은, 분할 팩터와, 카운터가 카운팅을 개시하는 초기 카운터 값, 그리고 위상 위치가 소프트 웨어를 통해 데이터 출력의 개시 이전에 제1 값으로서 각각의 제어 버퍼(8, 9, 10)에 기록됨으로써 실행된다. 각각의 판독 제어 장치(5, 6, 7)를 통한 개시 신호의 수신 시에, 먼저, 상기 두 값이 판독되고, 카운터는 초기화되고, 판독 제어 장치 내부적으로 생성된 후속 판독 클록에서, 버퍼 메모리 장치(8, 9, 10) 내에 저장된 다음 값이 출력된다.

대안으로, 클록 분할에 대한 분할 팩터 및/또는 각각의 판독 클록의 위상 위치를 연산 장치(1)를 통해 직접 판독 제어 장치(5, 6, 7)에 제공하거나 상응하는 값을 추가의 제어 버퍼 메모리를 통해 제공하는 것도 가능할 수 있다.

제어되는 구성 요소(2, 3)는 아날로그식으로 제어되는 구성 요소이다. 따라서, 판독 제어 장치 (5, 6)에 의해 제공된 값은 출력된 값의 순서로 구성되는 디지털 제어 신호를 아날로그 제어 신호로 변환하는 디지털-아날로그 변환기(12, 13)에 공급된다. 이 제어 신호는 각각의 증폭기(14, 15)를 통해 구성 요소(2, 3)에 공급된다. 바람직하게는, 상기 디지털-아날로그 변환기(12, 13)는 각각의 증폭기(14, 15)를 갖는 하나의 유닛으로서 구성될 수 있다.

각각의 전송 장치(16, 17)를 사용하여, 판독 제어 장치(5, 6)가 디지털-아날로그 컨버터(12, 13)로부터 그리고 이에 따라 마찬가지로 구성 요소(2, 3)로부터 갈바닉적으로 분리된다. 이를 위해 전송 장치(16, 17)가 각각 두 개의 전기 광학 변환기(37), 및 광학 신호로 변환된 제어 신호를 전기 광학 변환기들(37) 간에 전송하는 광 도체를 포함한다. 각각의 판독 제어 장치(5, 6) 측의 전기 광학 변환기 (37)는 버퍼 장치의 추가의 구성 요소를 갖는 하나의 유닛을 형성할 수 있다.

대안적으로 또는 부가적으로, 전송 장치(16)는 하나 이상의 판독 제어 장치(5, 6)를 통해 제공된 데이터를 전송을 위해 직렬화 또는 병렬화하는 것이 가능할 수도 있다. 예를 들어 복수의 판독 제어 장치의 신호가 위치적으로 인접하여 나란히 놓인 구성 요소들에 전송되어야 하면서, 개별 광 도체의 전송 용량이 충분히 높은 경우, 복수의 판독 제어 장치(5, 6)의 데이터가 직렬화되어 광 도체를 통해 전송될 수 있고, 디지털-아날로그 변환기 측에서 다시 분리될 수 있다. 다른 한편으로, 판독 제어 장치의 데이터를 전송하는 복수의 전송 라인을 이용하는 것도 가능하다.

또한, 버퍼 장치(4)는 자기 공명 장치의 추가 구성 요소에 의해 제공된 데이터를, 연산 장치(1)에서 실행되는 소프트웨어를 통해 획득하고 평가하는 것도 가능케 한다. 데이터는 실제로 기울기 코일을 통해 흐르는 전류를 측정하는 전류 검출 장치(18)를 통해, 여기 펄스의 생성을 위해 송신 안테나를 통해 방출되는 출력을 측정하는 출력 측정 장치(19)를 통해 그리고 수신 안테나(20), 즉, 자기 공명 장치의 국부 코일 또는 바디 코일을 통해 제공된다. 여기서, 각각의 경우에, 단지 하나의 각각의 구성 요소가 도시되며, 실제 자기 공명 장치는 각각 이들의 구성 요소들 중 복수를 포함할 수 있는데, 특히, 세 개의 전류 측정 장치(18) 및 복수의 수신 안테나(20)를 포함할 수 있다.

수신 안테나(20)의 신호는, 추가 처리부에 전송되기 전에, 주파수 변환 장치(21)에 의해 중간 주파수로 변환된다. 제공된 신호들은 각각, 이후에 송신 장치(31, 32, 33)를 통해 버퍼 장치(4)에 전송되는 디지털 값 시퀀스로 디지털-아날로그 변환기(22, 23, 24)를 통해 변환된다. 전송 장치(31, 32, 33)는 전송 장치(16, 17)에 상응하게 형성된다.

각각의 측정 데이터를 획득하기 위해, 상기 버퍼 장치(4)는 세 개의 측정 버퍼 메모리(25, 26, 27)를 포함한다. 측정 버퍼 메모리(25, 26, 27)는 기록 제어 장치(28, 29, 30)에 의해 충전된다. 각각의 기록 제어 장치(28, 29, 30)는 연산 장치와는 무관하게 사전 설정된 클록(11)으로부터 기록 클록을 생성하는 클록 분할기를 포함한다. 기록 클록의 생성은 판독 제어 장치(5, 6, 7)에 대한 판독 클록의 생성에 관해 설명한 바와 같이 달성된다.

각각의 기록 클록의 각 사이클에서, 상기 각각 할당된 디지털-아날로그 컨버터(22, 23, 24)에 의해 제공된 신호가 기록 제어 장치(28, 29, 30)에 의해 각각의 측정 버퍼 메모리(25, 26, 27)에 기록된다. 바람직하게는, 기록 클록은 디지털-아날로그 변환기를 위한 클록으로도 사용된다. 이어서, 소프트웨어는 각각의 측정 버퍼 메모리(25, 26, 27)로부터 측정 값을 판독할 수 있다.

측정 버퍼 메모리(25, 26, 27) 및 제어 버퍼 메모리(8, 9, 10)를 사용하여, 복수의 제어- 및 측정 태스크에 대한 하드 리얼 타임 요건이 사라지고, 상응하는 제어- 및 측정 태스크가 소프트웨어를 통해 수행될 수 있다. 특히, 버퍼 장치(4)를 사용하여, 디지털 와전류 보상 및 축별 특유의 기울기 딜레이 보상과 같은 기울기 기반 보상법을 포함하는 기울기 코일을 위한 제어 신호를 계산하고, 하드 리얼 타임으로의 데이터 제공을 위해 구성되지 않는 프로그램 가능한 연산 장치(1)에서 소프트웨어로 여기 펄스를 계산하는 것이 가능하다. 또한, 복수의 데이터 획득- 및 처리 태스크, 특히, 수신 안테나의 측정 데이터를 더 낮은 주파수로 변환하고, 이어서 소프트웨어를 통한 데이터 축소 및 필터링이 추가의 별도의 연산 장치를 필요로 하지 않으면서 실행될 수 있다. 보충적으로, 실제 기울기 전류 및 송신 안테나의 송신 출력의 모니터링과 같은 추가의 모니터링 기능이 자기 공명 장치로 통합하는 것이 비교적 낮은 비용으로 가능하다.

본 발명에 따른 자기 공명 장치의 높은 신뢰성이 보장되도록, 버퍼 장치가 추가로 하나 이상의 카운터(34)를 포함하고, 이러한 카운터는 연산 장치와는 무관하게 사전 설정된 클록 및 이로부터 도출된 추가의 클록을 갖는 카운터 값을 증가시키고, 사전 설정된 한계값의 도달 시에 자기 공명 장치의 하나 이상의 구성 요소를 차단하는 제어 신호를 방출하는 경우 바람직하다. 특히, 증폭기(14, 15)가 차단될 수 있다. 카운터(34)는 연산 장치(1)에서 실행되는 소프트웨어를 통해 리셋될 수 있다. 따라서, 카운터(34)는 "워치 독 타이머"를 형성하며, 워치 독 타이머는 리셋 신호가 소프트웨어를 통해 규칙적으로 수신되지 않을 경우, 자기 공명 장치의 특정 구성 요소를 정지시킨다. 그 결과, 소프트웨어가 사전 결정된 시간 간격 중에 응답하지 않는 경우에, 자기 공명 장치는 안전 상태로 전환된다. 명확성을 위해, 단지 하나의 상기 유형의 카운터(34)만이 도시된다. 바람직하게는, 상기 버퍼 장치는, 각각 하나의 소프트웨어 구성 요소를 모니터링 하는 복수의 카운터(34)를 포함한다.

도 2는 기울기 코일(2)에 대한 제어 신호를 제공하는 판독 제어 장치(5)를 제어하기 위해 가능한 방법을 상세히 도시한다. 도 1에서 이미 설명한 바와 같이, 판독 제어 장치(5)는 제어 버퍼 메모리(8)에 저장된 값을 구성 요소(2)에 클록 방식으로 제공하는데 사용된다. 판독 클록의 제어는 복수의 구성 요소의 디지털 제어에 사용되는 할당된 추가의 제어 버퍼 메모리(10)를 갖는 추가의 판독 제어 장치(7)에 의해 수행된다.

판독 제어 장치(5)는 연산 장치와는 무관한 외부 클록(11)으로부터 판독 클록을 생성하는 카운터(35)를 포함한다. 카운터(35)는 연산 장치(1)에서 실행되는 소프트웨어를 통해 간접적으로 추가의 제어 버퍼 메모리(10)를 통해 구성될 수 있다. 제어 버퍼 메모리(10)는 연산 장치와 무관한 클록(11)으로부터 도출된 클록을 갖는 추가 판독 제어 장치(7)에 의해 판독된다. 규정된 시점에서, 규정된 클록 분배기 및 규정된 위상 위치를 갖는 제어 버퍼 메모리(8)의 판독의 개시를 사전 설정하기 위해, 소프트웨어를 통해 클록 분배기 값, 위상 값 및 개시 신호가 추가의 제어 버퍼 메모리(10) 내에 기록된다. 추가의 판독 제어 장치(7)에 의해, 고정된 클록 내에 추가의 제어 버퍼 메모리(10)가 판독되고, 그리고 기록된 값이 저장되는 제어 버퍼 메모리의 포인트가 달성되는 즉시, 이러한 값이 카운터(35)에 제공된다. 따라서, 카운터(35)에 대해 먼저 클록 분배기, 즉, 카운터의 최대가 사전 설정되고, 이어서 판독 클록의 위상을 결정하기 위해 카운터의 초기값이 사전 설정되며, 마지막으로, 카운터가 활성화됨으로써, 카운터가 연산 장치와 무관한 클록(11)의 각각의 클록에 의해 증가된다. 사전 설정된 카운터 값, 즉, 클록 분배기 값의 도달 시에, 카운터는 각각 리셋되고 판독 클록의 클록 신호가 출력된다.

판독 제어 장치(5)의 출력 모듈(36)은 판독 클록의 클록 신호의 각각의 입력 시에, 제어 버퍼 메모리(8)로부터 값을 판독하여 출력한다. 출력은 특히 도 1에 도시된 바와 같이, 송신 장치(16), 디지털-아날로그 변환기(12) 및 증폭기(14)를 통해 기울기 코일(2)에 대해 실행된다.

본 발명이 바람직한 실시예에서 상세히 도시되고 설명되었지만, 본 발명은 공개된 실시예로 한정되지 않으며, 다른 변형예들이 발명의 보호 범위를 벗어나지 않으면서 통상의 기술자에 의해 도출될 수 있다.

Claims

값의 시퀀스로부터 생성되고 자기 공명 장치의 각각 하나 이상의 구성 요소(2, 3)를 제어하는 제어 신호를 하나 이상의 제어 채널에 각각 출력하기 위해 구성되는, 연산 장치(1)를 갖는 자기 공명 장치에 있어서,
자기 공명 장치는, 적어도 하나의 판독 제어 장치(5, 6, 7) 및 제어 채널마다 하나의 제어 버퍼 메모리(8, 9, 10)를 포함하는 버퍼 장치(4)를 포함하며, 연산 장치(1)에서 실행되는 소프트웨어는, 사전 설정된 파라미터에 따라 값을 결정하여 제어 버퍼 메모리(8, 9, 10)에 기록하도록 구성되며, 판독 제어 장치(5, 6, 7)는, 연산 장치와 무관하게 사전 설정된 클록(11)으로부터 도출된 판독 클록을 이용하여 제어 버퍼 메모리(8, 9, 10)로부터 값을 판독하여, 각각의 구성 요소(2, 3)에 출력하도록 구성되며, 제어 버퍼 메모리(8, 9, 10)의 각각에 대해, 판독의 순서는 기록의 순서에 상응하고,
자기 공명 장치는 하나 이상의 아날로그-디지털 변환기(22, 23, 24)를 포함하며, 버퍼 장치(4)는 하나 이상의 측정 버퍼 메모리(25, 26, 27) 및 하나 이상의 기록 제어 장치(28, 29, 30)를 포함하며, 상기 기록 제어 장치는, 연산 장치와 무관하게 사전 설정된 클록(11)으로부터 도출된 기록 클록을 이용하여 상기 하나 이상의 아날로그-디지털 변환기(22, 23, 24) 중 적어도 하나를 통해 제공된 디지털 데이터를 하나 이상의 측정 버퍼 메모리(25, 26, 27) 중 하나 이상에 기록하도록 구성되며, 소프트웨어는, 측정값을 측정 버퍼 메모리(25, 26, 27)로부터 판독하도록 구성되는 것을 특징으로 하는, 자기 공명 장치.
제1항에 있어서, 각각의 구성 요소(2, 3)에 대한 하나 이상의 제어 신호 중 하나 이상의 제어 신호의 출력은 디지털-아날로그 변환기(12, 13)와 증폭기(14, 15) 중 적어도 하나를 통해 수행되는 것을 특징으로 하는 자기 공명 장치.
제2항에 있어서, 판독 제어 장치(5, 6, 7)와 디지털-아날로그 변환기(12, 13) 사이에는 제어 신호를 광학적으로 전송하기 위해 구성되는 전송 장치(16, 17)가 연결되는 것을 특징으로 하는 자기 공명 장치.
삭제
제1항에 있어서, 상기 하나 이상의 아날로그-디지털 변환기(22, 23, 24) 중 적어도 하나(24)에는 자기 공명 장치의 수신 안테나(20)의 수신 신호 또는 이로부터 도출된 신호가 공급되는 것을 특징으로 하는 것을 특징으로 하는 자기 공명 장치.
제1항에 있어서, 자기 공명 장치는 자장 형성을 위한 하나 이상의 코일을 포함하며, 상기 코일에는 각각의 코일을 흐르는 전류의 측정을 위한 전류 측정 장치(18)가 할당되며, 상기 하나 이상의 아날로그-디지털 변환기(22, 23, 24) 중 적어도 하나(22)에 전류 측정 장치(18)의 측정 신호가 공급되는 것을 특징으로 하는 자기 공명 장치.
제6항에 있어서, 소프트웨어는, 반복적으로 전류 측정 장치(18)의 측정 신호의 시간 도함수를 계산하고, 사전 설정된 도함수 한계값의 초과 시에 시간 도함수의 절대값을 통해, 자기 공명 장치의 하나 이상의 구성 요소를 스위칭하는 제어 신호의 출력을 트리거링하도록 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항에 있어서, 자기 공명 장치는 여기 펄스의 방사를 위한 하나 이상의 송신 안테나를 포함하며, 송신 안테나에는 방사된 출력을 모니터링하는 출력 측정 장치(19)가 각각 할당되며, 상기 하나 이상의 아날로그-디지털 변환기(22, 23, 24) 중 적어도 하나(23)에는 출력 측정 장치(19)의 측정 신호가 공급되는 것을 특징으로 하는 자기 공명 장치.
제8항에 있어서, 소프트웨어는, 사전 설정된 도함수 한계값의 초과 시에, 출력 측정 장치(19)의 측정 신호를 통해, 자기 공명 장치의 하나 이상의 구성 요소를 스위칭하는 제어 신호의 출력을 트리거링하도록 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항에 있어서, 소프트웨어는, 주기적인 값 시퀀스를 결정하고 이어서, 수신 안테나의 수신 신호 또는 이로부터 도출된 신호를 다른 주파수로 변환시키기 위해, 측정 버퍼 메모리(27)로부터 판독된 값을 값 시퀀스의 연속되는 값과 곱하도록 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 판독 제어 장치(5, 6, 7)는, 연산 장치와 무관하게 사전 설정된 클록(11)으로부터 각각 도출된 상이한 판독 클록을 갖는 제어 버퍼 메모리(8, 9, 10) 중 두 개로부터의 값을 판독하여 각각의 구성 요소(2, 3)에 출력하도록 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 버퍼 장치(4)는 하나 이상의 카운터(34)를 포함하며, 상기 카운터는, 연산 장치와 무관하게 사전 설정된 클록(11) 또는 이로부터 도출된 추가의 클록을 갖는 카운터 값을 증가시키고, 사전 설정된 한계값의 도달 시에, 자기 공명 장치의 구성 요소에 공급되는 디지털 제어 신호를 스위칭하도록 구성되며, 카운터(34)는 소프트웨어를 통해 리셋 가능한 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 판독 제어 장치(5, 6, 7) 또는 기록 제어 장치(28, 29, 30)는, 판독 클록 또는 기록 클록을 연산 장치와 무관하게 사전 설정된 클록(11)의 주파수 분할을 통해 생성하도록 구성되며, 주파수 분할에 대한 분할 팩터는 소프트웨어를 통해 사전 설정될 수 있는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 판독 제어 장치(5, 6, 7) 또는 기록 제어 장치(28, 29, 30)는, 외부 개시 신호에 따라 판독 클록 또는 기록 클록을 개시하며 개시 신호의 수신 시에 클록의 위상을 소프트웨어를 통한 사전 설정 값으로 셋팅하도록 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 하나 이상의 구성 요소(2, 3) 중 하나 이상은 기울기 코일 또는 여기 펄스의 송신을 위한 송신 안테나인 것을 특징으로 하는 자기 공명 장치.
제15항에 있어서, 판독 제어 장치(5, 6, 7)와 송신 안테나 사이에는 제어 신호의 주파수 변환을 위한 주파수 변위 장치가 연결되는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 버퍼 장치(4)는 연산 장치(1)를 위한 플러그-인 카드로서 구성되는 것을 특징으로 하는 자기 공명 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 연산 장치(1)는 두 개 이상의 프로세서를 포함하며, 또는 프로세서의 하나 이상은 복수의 프로세싱 코어를 포함하며, 소프트웨어는 다양한 프로세서 또는 프로세싱 코어에서 개별 프로그램 부분의 병렬 실행을 위해 구성되는 것을 특징으로 하는 자기 공명 장치.