JP2006337062A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2006337062A JP2006337062A JP2005159065A JP2005159065A JP2006337062A JP 2006337062 A JP2006337062 A JP 2006337062A JP 2005159065 A JP2005159065 A JP 2005159065A JP 2005159065 A JP2005159065 A JP 2005159065A JP 2006337062 A JP2006337062 A JP 2006337062A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- supply voltages
- channels
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 任意のチャンネルに任意のグループの電源電圧を選択的に対応させることを可能とする半導体試験装置を実現する。
【解決手段】 複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置において、複数の異なる電源電圧を生成する電源電圧生成手段と、この電源電圧生成手段により生成された複数の電源電圧の夫々を、更に複数チャンネルの電源電圧に分配する分配手段と、この分配手段からの複数チャンネルの電源電圧を、前記被試験対象に選択的に接続する選択手段と、この選択手段を制御する選択制御手段と、を備える。
【選択図】 図1
【解決手段】 複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置において、複数の異なる電源電圧を生成する電源電圧生成手段と、この電源電圧生成手段により生成された複数の電源電圧の夫々を、更に複数チャンネルの電源電圧に分配する分配手段と、この分配手段からの複数チャンネルの電源電圧を、前記被試験対象に選択的に接続する選択手段と、この選択手段を制御する選択制御手段と、を備える。
【選択図】 図1
Description
本発明は、複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置に関する。
半導体試験装置の電源部に関連する先行技術文献としては次のようなものがある。
図4は、従来の電源部を備えた半導体試験装置の構成例を示す機能ブロック図である。1は試験制御装置であり、試験全体のシーケンスを管理する。鎖線のブロック2は電源電圧生成手段であり、複数の被試験対象(以下、DUT(Device Under Test))に同時に電源電圧を供給するための複数グループの異なる電源電圧V1,V2,V3,V4を発生させる。
電源電圧生成手段2において、3はD/Aコントローラであり、試験制御装置1からの指令dsを受けて、4個のD/Aコンバータ41,42,43,44にディジタル値の電圧d1,d2,d3,d4を与え、4グループのアナログ値の電圧v1,v2,v3,v4を発生させる。
51,52,53,54はバッファ手段であり、夫々4グループのアナログ値の電圧v1,v2,v3,v4を入力し、電力増幅した4グループの電源電圧V1,V2,V3,V4を発生させる。
61,62,63,64は分配手段であり、電源電圧生成手段2よりの4グループの電源電圧V1,V2,V3,V4の夫々を、更に64個の電源電圧のチャンネルに分配する。分配手段61は、第1グループの電源電圧V1を入力し、これをチャンネルCH1乃至チャンネルCH64に分配してDUT1乃至DUT64に供給する。分配手段62は、第2グループの電源電圧V2を入力し、これをチャンネルCH65乃至チャンネルCH128に分配してDUT1乃至DUT64に供給する。
分配手段63は、第3グループの電源電圧V3を入力し、これをチャンネルCH129乃至チャンネルCH192に分配してDUT1乃至DUT64に供給する。分配手段64は、第4グループの電源電圧V4を入力し、これをチャンネルCH193乃至チャンネルCH256に分配してDUT1乃至DUT64に供給する。
一度に試験されるDUT数は、この構成例ではDUT1乃至DUT64の64個までである。
従来の半導体試験装置の電源部構成では、次のような問題点がある。
(1)チャンネルCH1乃至CH256と、電源電圧V1乃至V4の関係が1:1に固定されているので、任意のチャンネルに任意のグループの電源電圧を選択的に供給することができない。
(1)チャンネルCH1乃至CH256と、電源電圧V1乃至V4の関係が1:1に固定されているので、任意のチャンネルに任意のグループの電源電圧を選択的に供給することができない。
(2)試験のためにロードされるDUT1乃至DUT64の配置に対して、チャンネルCH1乃至CH64を介して供給される電源電圧V1乃至V4の関係が1:1に固定されているので、DUTの電源電圧ピンを決められた位置に配置する必要があり、任意の場所に任意の電源電圧を供給することができない。
従って本発明が解決しようとする課題は、任意のチャンネルに任意のグループの電源電圧を選択的に対応させることを可能とする半導体試験装置を実現することにある。
このような課題を達成するために、本発明の構成は次の通りである。
(1)複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置において、
複数の異なる電源電圧を生成する電源電圧生成手段と、
この電源電圧生成手段により生成された複数の電源電圧の夫々を、更に複数チャンネルの電源電圧に分配する分配手段と、
この分配手段からの複数チャンネルの電源電圧を、前記被試験対象に選択的に接続する選択手段と、
この選択手段を制御する選択制御手段と、
を備えることを特徴とする半導体試験装置。
(1)複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置において、
複数の異なる電源電圧を生成する電源電圧生成手段と、
この電源電圧生成手段により生成された複数の電源電圧の夫々を、更に複数チャンネルの電源電圧に分配する分配手段と、
この分配手段からの複数チャンネルの電源電圧を、前記被試験対象に選択的に接続する選択手段と、
この選択手段を制御する選択制御手段と、
を備えることを特徴とする半導体試験装置。
(2)前記電源電圧生成手段は、ディジタル値をアナログ電圧に変換する複数のD/Aコンバータを備えることを特徴とする(1)に記載の半導体試験装置。
(3)前記選択手段により選択的に接続される前記複数チャンネルの電源電圧と前記被試験対象との接続関係を示す接続データを保持する保持部を備え、前記保持部の接続データに基づいて、複数の被試験対象の試験を行なうことを特徴とする(1)または(2)に記載の半導体試験装置。
(4)前記複数チャンネルの電源電圧の少なくとも1個を、前記被試験対象の電源電圧以外に用いることを特徴とする(1)乃至(3)のいずれかに記載の半導体試験装置。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
(1)チャンネルCH1乃至CH256と、4グループの電源電圧V1乃至V4の関係をユーザの設定で任意に選択できるので、任意のチャンネルに任意のグループの電源電圧を選択的に供給することが可能となる。
(1)チャンネルCH1乃至CH256と、4グループの電源電圧V1乃至V4の関係をユーザの設定で任意に選択できるので、任意のチャンネルに任意のグループの電源電圧を選択的に供給することが可能となる。
(2)試験装置3にロードされるDUT1乃至DUT64の配置に対して、チャンネルCH1乃至CH256を介して供給される4グループの電源電圧V1乃至V4の関係を、ユーザの設定で任意に選択できるので、電源電圧が異なるDUTを任意の場所に配置することができる。
(3)選択手段により選択的に接続される複数チャンネルの電源電圧とDUTとの接続データを保持する保持部を備えることで、この接続データに基づいて、任意の位置に配置された複数のDUTの試験を実行することができる。
以下、本発明を図面により詳細に説明する。図1は本発明を適用した電源部を備える半導体試験装置の一実施形態を示す機能ブロック図である。図4で説明した従来装置と同一要素には同一符号を付して説明を省略する。以下、本発明の特徴部につき説明する。
図1において、100は選択手段であり、分配手段61乃至64で発生するチャンネルCH1乃至CH256の電源電圧を入力し、DUT1乃至DUT64との接続関係を任意に選択可能とする。
200は本発明が適用された試験制御装置である。201は選択制御手段であり、選択手段100に指令Sを与えて複数チャンネルの電源電圧とDUTとの接続関係を任意に設定することができる。この設定操作は、マンマシン手段300を介してユーザ400により実行される。
202は、選択手段100により選択的に接続される複数チャンネルの電源電圧とDUTとの接続関係を示す接続データを保持するレジスタであり、このレジスタの接続データに基づいて、複数のDUTの試験が実行される。
203は電圧設定手段であり、D/Aコントローラ3に指令dsを与え、4個のD/Aコンバータ41,42,43,44に、ディジタル値の電圧d1,d2,d3,d4を入力させる。
図2は、レジスタ202の接続データの例を示すテーブルである。テーブルT1のチャンネルCH1乃至CH256の夫々に対応して、テーブルT2にそのチャンネルに選択的に接続されるDUTデータが記入されている。このテーブルを参照すれば、任意のDUTにどのチャンネルの電源電圧が接続されているかが一意に特定されるので、試験管理に混乱を生ずるおそれはない。
以上説明した実施形態では、電源電圧のチャンネルCH1乃至CH256とDUT1乃至DUT64の電源電圧の数が一致している場合を示したが、DUTの電源電圧の総数がチャンネル数よりも少ない場合には、余ったチャンネルの電源電圧をDUTの電源電圧以外の電源電圧、例えばウェハに共通電位を与える電源や検査結果で不良となったDUTを切り離すカッター電源等として利用する接続を選択することが容易にできる。
図3は、選択手段100により電源電圧をDUT以外の電源電圧として利用する形態を示す機能ブロック図である。選択手段100に入力されるチャンネルCH1乃至CHIの内、Jチャンネル分をDUT1乃至DUTJに選択接続し、(I−J)チャンネル(ただし、I>Jとする)分をウェハ電源として利用する接続が選択されている。
図1の実施形態では、電源電圧生成手段2内にバッファ手段51乃至54を設ける例を示したが、これらバッファ手段の機能を、分配手段61乃至64内に備える構成にすることも可能である。
なお、レジスタ202を示したが、メモリ等でもよい。つまり、接続データを保持できる保持部であればよい。
2 電源電圧生成手段
3 D/Aコントローラ
41乃至44 D/Aコンバータ
51乃至54 バッファ手段
61乃至64 分配手段
100 選択手段
200 試験制御装置
201 選択制御手段
202 レジスタ
203 電圧設定手段
300 マンマシン手段
400 ユーザ
3 D/Aコントローラ
41乃至44 D/Aコンバータ
51乃至54 バッファ手段
61乃至64 分配手段
100 選択手段
200 試験制御装置
201 選択制御手段
202 レジスタ
203 電圧設定手段
300 マンマシン手段
400 ユーザ
Claims (4)
- 複数の被試験対象に同時に電源電圧を供給し、被試験対象の試験を行なう半導体試験装置において、
複数の異なる電源電圧を生成する電源電圧生成手段と、
この電源電圧生成手段により生成された複数の電源電圧の夫々を、更に複数チャンネルの電源電圧に分配する分配手段と、
この分配手段からの複数チャンネルの電源電圧を、前記被試験対象に選択的に接続する選択手段と、
この選択手段を制御する選択制御手段と、
を備えることを特徴とする半導体試験装置。 - 前記電源電圧生成手段は、ディジタル値をアナログ電圧に変換する複数のD/Aコンバータを備えることを特徴とする請求項1に記載の半導体試験装置。
- 前記選択手段により選択的に接続される前記複数チャンネルの電源電圧と前記被試験対象との接続関係を示す接続データを保持する保持部を備え、前記保持部の接続データに基づいて、複数の被試験対象の試験を行なうことを特徴とする請求項1または2に記載の半導体試験装置。
- 前記複数チャンネルの電源電圧の少なくとも1個を、前記被試験対象の電源電圧以外に用いることを特徴とする請求項1乃至3のいずれかに記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159065A JP2006337062A (ja) | 2005-05-31 | 2005-05-31 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159065A JP2006337062A (ja) | 2005-05-31 | 2005-05-31 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006337062A true JP2006337062A (ja) | 2006-12-14 |
Family
ID=37557755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005159065A Pending JP2006337062A (ja) | 2005-05-31 | 2005-05-31 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006337062A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101184681B1 (ko) | 2010-11-02 | 2012-09-20 | (주)블루이엔지 | 탄력적 전력 연동 공급 기능을 가진 반도체 칩 테스트 시스템 |
KR101817500B1 (ko) | 2011-11-07 | 2018-01-11 | 엘지디스플레이 주식회사 | 슬루 레이트 디지털 컨버터 및 그 구동 방법 |
CN113728292A (zh) * | 2019-04-25 | 2021-11-30 | 泰瑞达公司 | 电压驱动器电路 |
-
2005
- 2005-05-31 JP JP2005159065A patent/JP2006337062A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101184681B1 (ko) | 2010-11-02 | 2012-09-20 | (주)블루이엔지 | 탄력적 전력 연동 공급 기능을 가진 반도체 칩 테스트 시스템 |
KR101817500B1 (ko) | 2011-11-07 | 2018-01-11 | 엘지디스플레이 주식회사 | 슬루 레이트 디지털 컨버터 및 그 구동 방법 |
CN113728292A (zh) * | 2019-04-25 | 2021-11-30 | 泰瑞达公司 | 电压驱动器电路 |
CN113728292B (zh) * | 2019-04-25 | 2023-12-15 | 泰瑞达公司 | 电压驱动器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4887280B2 (ja) | 半導体素子試験用の2チャンネルソース測定ユニット | |
US20090060212A1 (en) | Multi-channel switch and testing apparatus using the same | |
JP2008522148A (ja) | 集積回路のセルフテストアーキテクチャ | |
JP2006337062A (ja) | 半導体試験装置 | |
US20050182583A1 (en) | Testing apparatus | |
US6731125B2 (en) | Multi-channel semiconductor test system | |
KR20110043704A (ko) | 시험 모듈 및 시험 방법 | |
US20050007140A1 (en) | Apparatus and method for performing parallel test on integrated circuit devices | |
US10180453B2 (en) | Increased power efficiency in driver circuits | |
JP2009103481A (ja) | 半導体検査装置 | |
KR20170021640A (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
JP2005191522A (ja) | ウェハバーンインシステムにおけるvsパラメータ測定装置 | |
KR102425472B1 (ko) | 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템 | |
KR20160005536A (ko) | 반도체 장치의 데이터 입력 회로 | |
US6541791B2 (en) | Method and system for semiconductor die testing | |
KR101068568B1 (ko) | 반도체 장치의 테스트용 인터페이스 보드 | |
JP3092362B2 (ja) | 集積回路の自動試験装置 | |
JP2002257906A (ja) | 多数ピンの半導体装置を効率よくテストできる半導体テストシステム及びテスト方法 | |
CN109521350B (zh) | 测量设备及测量方法 | |
JP4600730B2 (ja) | Icテスタ | |
KR20090023941A (ko) | 테스트 비용을 절감할 수 있는 디스플레이 장치용 구동집적회로 및 그 테스트 방법 | |
CN110389262B (zh) | 测量结构 | |
JP2003156538A (ja) | 半導体試験装置 | |
KR20040104970A (ko) | 병렬 테스트 확장 방법 및 테스트 시스템 | |
US20060143482A1 (en) | Methods and devices for controlling the distribution of power on a printed circuit board |