CN101154944A - 执行驱动及接收操作的输入输出缓冲器 - Google Patents

执行驱动及接收操作的输入输出缓冲器 Download PDF

Info

Publication number
CN101154944A
CN101154944A CNA2007101619413A CN200710161941A CN101154944A CN 101154944 A CN101154944 A CN 101154944A CN A2007101619413 A CNA2007101619413 A CN A2007101619413A CN 200710161941 A CN200710161941 A CN 200710161941A CN 101154944 A CN101154944 A CN 101154944A
Authority
CN
China
Prior art keywords
switch
resistive element
impedance
buffer
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101619413A
Other languages
English (en)
Other versions
CN101154944B (zh
Inventor
饶哲源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101154944A publication Critical patent/CN101154944A/zh
Application granted granted Critical
Publication of CN101154944B publication Critical patent/CN101154944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及执行驱动及接收操作的输入输出缓冲器及双向式缓冲器。双向式缓冲器包含驱动器、接收器及电路系统。电路系统配置为选择驱动模式以响应检测到第一状态；电路系统配置为选择接收模式以响应检测到第二状态。驱动模式具有第一阻抗且接收模式具有第二阻抗。第二阻抗是部分由驱动器所提供。无论在驱动模式或接收模式下，本发明揭示的输入输出缓冲器中的驱动器及接收器均可共享彼此的阻抗。由于驱动器及接收器可有效地使用及共享电路，因此相较于先前技术，本发明提供的缓冲器的面积较小。

Description

执行驱动及接收操作的输入输出缓冲器
技术领域
本发明涉及数据缓冲领域，特别是有关于一种通信系统中应用于收发器(transceiver)中的高速输入输出缓冲器。
背景技术
对于高速输入输出缓冲器而言，不论是在驱动模式或接收模式下，均有针对电流-电压曲线(或阻抗)特性的要求。图1是现有技术中输入输出缓冲器100的示意图。输入输出缓冲器100包含驱动器102及接收器104。控制单元112通过选择性地开启或关闭晶体管Q1、Q2、Q3及Q4来响应数据信号和控制信号OE，控制信号OE用以致能数据的输出。
在驱动模式中，控制信号OE被开启，并且晶体管Q3及Q4被关闭。若高逻辑电位的数据通过节点106被输出，晶体管Q1被开启且晶体管Q2被关闭以拉高节点106的电压。若低逻辑电位的数据通过节点106被输出，晶体管Q1被关闭且晶体管Q2被开启以拉低节点106的电压。在接收模式中，控制信号OE被关闭，晶体管Q1及Q2均被关闭而晶体管Q3及Q4均被开启。
图2A是晶体管Q2在驱动模式下的电流-电压关系示意图。图2B是显示晶体管Q1在驱动模式下的电流-电压关系示意图。不同的应用对于电流-电压特性可能有不同的要求。举例而言，在某一特殊应用的驱动模式下，晶体管Q2的电流-电压关系曲线202可能被要求设计在最大值曲线205及最小值曲线206之间。同样地，晶体管Q1的电流-电压关系曲线204可能被要求设计在最大值曲线207及最小值曲线208之间。
图2C是晶体管Q3在接收模式下的电流-电压关系示意图。图2D是显示晶体管Q4在接收模式下的电流-电压关系示意图。对接收模式而言，接收器104的阻抗须与传输线114的阻抗相匹配，其中具有阻抗的传输线114耦合至节点106。晶体管Q3的电流-电压曲线211可能被要求为线性且介于最大值曲线210及最小值曲线212之间。晶体管Q4的电流-电压关系曲线215可能被要求为线性且介于最大值曲线214及最小值曲线216之间。
由于驱动模式及接收模式对于阻抗的要求不同，传统上这两种模式在输入输出缓冲器中是被分别设计的。因此，输入输出缓冲器在芯片中占用的面积通常相当大。此外，面对要求不同阻抗及线性度(固定阻抗)的各种应用时，传统输入输出缓冲器可被调整的弹性相当小。因此，有必要发展面积较小且弹性较佳的输入输出缓冲器。
发明内容
为了解决现有技术中存在的输入输出缓冲器占用芯片较大面积的技术问题，本发明提供一种执行驱动及接收操作的输入输出缓冲器和双向式缓冲器。
本发明提供一种执行驱动及接收操作的输入输出缓冲器。包含驱动器和接收器，其中驱动器包含：第一开关；第一电阻元件，串接至第一开关；第二电阻元件，通过输出节点耦合至第一电阻元件；以及第二开关，串接至第二电阻元件。接收器包含第三开关；第三电阻元件，串接至第三开关；第四电阻元件通过输出节点耦合至第三电阻元件；以及第四开关，串接至该第四电阻元件。其中在接收模式下，第一开关与第二开关中的至少一个被开启。
本发明还提供一种双向式缓冲器。包含驱动器、接收器以及电路系统。电路系统用以选择驱动模式以响应检测到第一状态，其中驱动模式具有第一阻抗；以及选择接收模式以响应检测到第二状态，其中接收模式具有第二阻抗且第二阻抗是部分的由驱动器提供。
无论在驱动模式或接收模式下，本发明揭示的输入输出缓冲器中的驱动器及接收器均可共同共享彼此的阻抗。由于驱动器及接收器可有效地使用及共享电路，因此相较于先前技术，本发明提供的缓冲器的面积较小。
附图说明
图1是现有技术中输入输出缓冲器的示意图。
图2A是图1中的晶体管Q2在驱动模式下的电流-电压关系示意图。
图2B是图1中的晶体管Q1在驱动模式下的电流-电压关系示意图。
图2C是图1中的晶体管Q3在接收模式下的电流-电压关系示意图。
图2D是图1中的晶体管Q4在接收模式下的电流-电压关系示意图。
图3是依据本发明一实施例输入输出缓冲器的示意图。
图4是在驱动模式下的输入输出缓冲器的范例的示意图。
图5是在驱动模式下的输入输出缓冲器的范例的示意图。
图6是在接收模式下的输入输出缓冲器的范例的示意图。
图7是在接收模式下的输入输出缓冲器的范例的示意图。
图8是在接收模式下的输入输出缓冲器的范例的示意图。
图9A及图9B是本发明实施例中开关及电阻元件的示意图。
图10是显示在输入输出缓冲器中应用不同种类配置的示意图。
具体实施方式
图3是依据本发明一实施例输入输出缓冲器的示意图。输入输出缓冲器300包含驱动器及接收器。驱动器包含基本部分(base portions)304P与304N以及可程控部分(programmable portions)306P与306N。基本部分304P包含多个开关器件(STX_b_P_1，STX_b_P_2，...，STX_b_P_n)及多个电阻元件(RTX_b_P_1，RTX_b_P_2，...，RTX_b_P_n)。基本部分304N包含多个开关器件(STX_b_N_1，STX_b_N_2，...，STX_b_N_n)及多个电阻元件(RTX_b_N_1，RTX_b_N_2，...，RTX_b_N_n)。以上开关器件可以是MOS晶体管以及电阻元件可以是电阻，当然其它可以作为开关及电阻元件的器件均可被使用。可程控部分306P包含多个开关器件(STX_p_P_1，STX_p_P_2，...，STX_p_P_m)及多个电阻元件(RTX_p_P_1，RTX_p_P_2，...，RTX_p_P_m)。可程控部分306N包含多个开关器件(STX_p_N_1，STX_p_N_2，...，STX_p_N_m)及多个电阻元件(RTX_p_N_1，RTX_p_N_2，...，RTX_p_N_m)。
同样地，接收器包含基本部分310P与310N以及可程控部分312P与312N。基本部分310P包含多个开关器件(SRX_b_P_1，SRX_b_P_2，...，SRX_b_P_n)及多个电阻元件(RRX_b_P_1，RRX_b_P_2，...，RRX_b_P_n)。基本部分310N包含多个开关器件(SRX_b_N_1，SRX_b_N_2，...，SRX_b_N_n)及多个电阻元件(RRX_b_N_1，RRX_b_N_2，...，RRX_b_N_n)。开关器件可以是MOS晶体管以及电阻元件可以是电阻，当然其它可以作为开关及电阻元件的器件均可被使用。可程控部分312P包含多个开关器件(SRX_p_P_1，SRX_p_P_2，...，SRX_p_P_m)及多个电阻元件(RRX_p_P_1，RRX_p_P_2，...，RRX_p_P_m)。可程控部分312N包含多个开关器件(SRX_p_N_1，SRX_p_N_2，...，SRX_p_N_m)及多个电阻元件(RRX_p_N_1，RRX_p_N_2，...，RRX_p_N_m)。
以分支A为例，分支A包含由VDD串接延伸至GND的STX_b_P_1，RTX_b_P_1，RTX_b_N_1，以及STX_b_N_1。控制单元302可控制STX_b_P_1及STX_b_N_1的状态并决定分支A的等效阻抗。若STX_b_P_1被开启且STX_b_N_1被关闭，分支A的等效阻抗将表示为[R(STX_b_P_1)+RTX_b_P_1]，其中R(STX_b_P_1)表示STX_b_P_1被开启时的等效阻抗。若STX_b_P_1被关闭且STX_b_N_1被开启，分支A的等效阻抗为[R(STX_b_N_1)+RTX_b_N_1]，其中R(STX_b_N_1)表示STX_b_N_1被开启时的等效阻抗。若STX_b_P_1及STX_b_N_1均被开启，分支A的等效阻抗则为[R(STX_b_P_1)+RTX_b_P_1]//[R(STX_b_N_1)+RTX_b_N_1]。其它分支的运作方式均与分支A相似。
表1是显示输入输出缓冲器300在不同模式下的控制方法。
表1
在驱动高逻辑电位的数据(H)的驱动模式(Tx模式)下，数据及控制信号OE均被设定为高逻辑电位(H)。基本部分304P的所有开关均被开启(En)且在基本部分304N的所有开关均被关闭(Dis)。在可程控部分306P中的开关均是可程控的(Pro)，即设计者可选择开启/关闭306P中任何合适的开关组合。由于不需要拉低输出信号，在可程控部分306N中的所有开关均被关闭。在基本部分310P中的所有开关均被开启以帮助拉高输出信号的电压。由于并不需要基本部分310N中的开关，因此所有在基本部分310N中的开关均被关闭。在可程控部分312P的开关是可程控的。由于并不需要可程控部分312N中的开关，因此所有在可程控部分312N中的开关均被关闭。在此实施例中，输入输出缓冲器300的阻抗值为R304P‖R306P<programmable>‖R310P‖R312P<programmable>。
在驱动低逻辑电位的数据(L)的驱动模式(Tx模式)下，数据被设定为低逻辑电位(L)且控制信号OE被设定为高逻辑电位(H)。为了拉低输出信号，在基本部分304P中的所有开关被关闭(Dis)且在基本部分304N中的所有开关被开启(En)。在可程控部分306N中的开关为可程控的且已被关闭。在基本部分310P中的所有开关被关闭且在基本部分310N中的所有开关被开启。在可程控部分312P中的所有开关被关闭，并且在可程控部分312N的所有开关是可程控的。在此实施例中，输入输出缓冲器300的阻抗值为R304N‖R306N<programmable>‖R310N‖R312N<programmable>。
在终端阻抗被启动的接收模式(Rx模式)下，数据位于可忽略状态(X)。当控制信号OE被设定为低逻辑电位(L)且TE(启动终端阻抗)被设定为高逻辑电位(H)时，在基本部分304P及304N中的所有开关被关闭。在可程控部分306P及306N中的所有开关是可程控(Pro)的。在基本部分310P及310N中的所有开关被开启。在可程控部分312P及312N中的所有开关是可程控的。在此实施例中，输入输出缓冲器300的阻抗值为R306P<programmable>‖R306N<programmable>‖R310P‖R310N‖R312P<programmable>‖R312N<programmable>。
值得注意的是，无论是在驱动模式或接收模式下，驱动器及接收器均可共享其阻抗。也就是说，在驱动模式下，除了驱动器的基本部分(304P，304N)及可程控部分(306P，306N)外，接收器的基本部分及可程控部分(310P，310N，312P及312N)也被利用来形成驱动器的阻抗。在终端阻抗被启动的接收模式(TE＝H)下，除了接收器(终端阻抗)的基本部分(310P，310N)及可程控部分(312P，312N)外，驱动器的可程控部分(306P及306N)也被用以形成接收器的阻抗。由于驱动器及接收器的电路均被有效地被使用与共享，因此输入输出缓冲器300的面积可大幅缩减。
在高阻抗模式(High-Z模式)下，数据为可忽略(X)，并且OE和TE均被设定为低逻辑电位(L)。在此实施例中，所有部分(304P、304N、306P、306N、310P、310N、312P、312N)都是被关闭的。输入输出缓冲器300的输出处于高阻抗状态。
此外，值得注意的是，由于驱动器与接收器具有相似的结构(开关串接电阻元件)，因此它们可容易地彼此共享而不会影响阻抗特性。传统的驱动器结构并不包含连接至开关的电阻元件，因此其电路难以和接收器共享。换句话说，由于传统的驱动器在结构上不同于接收器，所以在要求固定阻抗(电流-电压关系曲线的线性区)的接收模式下，两者无法轻易地彼此共享。在接收模式下，在不同结构间共享电路可能会严重影响阻抗特性(电流-电压关系曲线的线性区特性)。将开关串接至电阻元件的另一个优点在于可产生线性的电流-电压关系曲线(Id-Vds)。即若开关由MOS晶体管组成，则无论Vds及Id如何，均会形成固定阻抗。固定阻抗可避免与传输线阻抗不匹配可能造成的负面效应。
图4是在驱动模式下的输入输出缓冲器300的范例的示意图。在此实施例中，数据和控制信号OE均被设定为高逻辑电位(H)。高逻辑电位的信号将于节点314被输出。控制单元302用以控制基本部分304P、304N、310P、310N及可程控部分306P、306N、312P、312N。在基本部分304P、310P及可程控部分306P、312P中的所有开关均被开启以拉高节点314的电压。在基本部分304N、310N及可程控部分306N、312N中的所有开关均被关闭。值得注意的是，在本实施例中，接收器的基本部分310P及可程控部分312P对于输入输出缓冲器300的阻抗特性及驱动能力均有贡献。通过共享基本部分310P及可程控部分312P，基本部分304P及可程控部分306P所需的面积可缩减。
图5是显示在驱动模式下的输入输出缓冲器300的范例的示意图。在此实施例中，数据被设定为低逻辑电位(L)且控制信号OE被设定为高逻辑电位(H)。低逻辑电位的信号将于节点314被输出。控制单元302用以控制基本部分304P、304N、310P、310N以及可程控部分306P、306N、312P、312N。基本部分304N、310N及可程控部分306N、312N中的所有开关均被开启以拉低节点314的电压。基本部分304P、310P及可程控部分306P、312P中的所有开关均被关闭。值得注意的是，在这个实施例中，接收器的基本部分310N及可程控部分312N对于输入输出缓冲器300的阻抗特性及驱动能力均有贡献。通过共享基本部分310N及可程控部分312N，基本部分304N及可程控部分306N所需的面积可缩减。
图6是显示在接收模式下的输入输出缓冲器300的范例的示意图。在此实施例中，控制信号OE被设定为低逻辑电位(L)。高逻辑电位(H)或低逻辑电位(L)信号将由节点314被输入。控制单元302用以控制基本部分304P、304N、310P、310N以及可程控部分306P、306N、312P、312N。在基本部分310P、310N及可程控部分312P、312N中的所有开关均被开启。在基本部分304P、304N中的所有开关均被关闭。在可程控部分306P、306N中的开关部分被开启(如图中阴影部分所示)。在其它实施例中，由于312P、312N为可程控的，因此其中的开关不必全部被开启。由于304P、304N在需要时仍可被选择为开启，因此不必关闭在304P、304N中的开关。由于310P、310N在需要时仍可被选择为关闭，因此不必开启在310P、310N中的开关。值得注意的是，在此实施例中，驱动器的可程控部分306P、306N在接收模式下对于输入输出缓冲器300的阻抗特性有所贡献。通过共享以阴影区域表示的可程控部分306P、306N，可程控部分312P、312N所需的面积可缩减。
图7是本发明在接收模式下的输入输出缓冲器300的范例的示意图。在此实施例中，控制信号OE被设定为低逻辑电位(L)。高逻辑电位(H)或低逻辑电位(L)的信号将由节点314被输入。控制单元302用以控制基本部分304P、304N、310P、310N以及可程控部分306P、306N、312P、312N。在基本部分310P、310N及可程控部分312P、312N中的所有开关均被开启。在基本部分304P、304N中的所有开关均被关闭。在可程控部分306P、306N中的开关部分被开启(如图中阴影部分所示)。在其它实施例中，由于可程控部分312P、312N为可程控的，其中的开关不必全部被开启。由于基本部分304P、304N在需要时仍可被选择为开启，因此不必关闭在基本部分304P、304N中的开关。由于基本部分310P、310N在需要时仍可被选择为关闭，因此不必开启在基本部分310P、310N中的开关。值得注意的是，在这个实施例中，驱动器的可程控部分306P、306N在接收模式下对于输入输出缓冲器300的阻抗特性有所贡献。通过共享以阴影区域表示的可程控部分306P、306N，可程控部分312P、312N所需的面积可缩减。
图8是本发明在接收模式下的输入输出缓冲器300的范例的示意图。基本部分304P被选择为开启而基本部分304N被选择为关闭。部分选择可程控部分306N开启而可程控部分306P则被关闭。基本部分310P及310N被选择为开启，而部分开启可程控部分312P及312N。只要可实现阻抗共享，以上部分以任何形式进行的结合均可被接受。
图9A及图9B是本发明实施例中开关及电阻元件的示意图。配置1(单MOS晶体管)及配置2(双MOS晶体管)均可被用以作为图3所提到的开关及电阻元件。在功能相似的部分采用相同的开关及电阻元件是较佳的配置方式。例如基本部分304P及可程控部分306P最好使用相同的开关及电阻元件来配置。基本部分304N及可程控部分306N最好使用相同配置的开关及电阻元件。基本部分310P及可程控部分312P最好使用相同配置的开关及电阻元件。基本部分310N及可程控部分312N最好使用相同配置的开关及电阻元件。
然而，在不同的部分中选择不同种类的上拉电阻或下拉电阻的配置同样是可行的，只要其结合并不影响到阻抗共享的功能即可。图10是显示在输入输出缓冲器300中应用不同种类配置的示意图。在基本部分304P中只用到MOS开关，而未使用电阻元件。以接收模式为例，标号为306P、306N、310P、310N、312P及312N等部分是可程控的，以达到阻抗共享的功能。由于标号为304P及304N这两个部分不具有电阻元件，因此在接收模式下可不采用这两个部分。换句话说，在接收模式下，304P及304N的阻抗可为不被共享的。
以上所述仅为本发明的较佳实施例，凡根据本发明所做的均等变化与修饰，都属于本发明的保护范围。

Claims (11)

1.一种执行驱动及接收操作的输入输出缓冲器，包含驱动器和接收器，其中所述的驱动器，包含：
第一开关；
第一电阻元件，串接至所述的第一开关；
第二电阻元件，通过输出节点耦合至所述的第一电阻元件；以及
第二开关，串接至所述的第二电阻元件；以及
所述的接收器，包含：
第三开关；
第三电阻元件，串接至所述的第三开关；
第四电阻元件通过所述的输出节点耦合至所述的第三电阻元件；以及
第四开关，串接至所述的第四电阻元件；
其中在接收模式下，所述的第一开关与所述的第二开关中的至少一个被开启。
2.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，所述的第一开关、所述的第二开关、所述的第三开关及所述的第四开关分别包含至少一晶体管。
3.如权利要求2所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，所述的晶体管可选择性地为N型金属氧化物半导体场效应晶体管或P型金属氧化物半导体场效应晶体管。
4.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，在驱动模式下，若在所述的输出节点输出具有高逻辑电位的数据，所述的第一开关及第三开关被开启，且所述的第二开关及第四开关被关闭。
5.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，在驱动模式下，若在所述的输出节点输出具有低逻辑电位的数据，所述的第一开关及所述的第三开关被关闭，且所述的第二开关及第四开关被开启。
6.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，在所述的接收模式下，所述的第一开关、所述的第二开关、所述的第三开关及所述的第四开关均被开启。
7.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，所述的驱动器进一步包括：
可编程驱动阵列，包括：
N个第五开关，其中N为正整数；
N个第五电阻元件，每一所述的第五电阻元件分别串接至每一所述的第五开关；
N个第六电阻元件，每一所述的第六电阻元件分别通过所述的输出节点耦合至每一所述的第五电阻元件；以及
N个第六开关，每一所述的第六开关串接至每一所述的第六电阻元件；其中在驱动模式下，所述的多个第五开关及所述的多个第六开关被程控且选择性地被设定为开启。
8.如权利要求1所述的执行驱动及接收操作的输入输出缓冲器，其特征在于，所述的接收器进一步包括：
可编程接收阵列，包括：
M个第七开关，其中M为正整数；
M个第七电阻元件，每一所述的第七电阻元件分别串接至每一所述的第七开关；
M个第八电阻元件，每一所述的第八电阻元件分别通过所述的输出节点耦合至每一所述的第七电阻元件；以及
M个第八开关，每一所述的第八开关串接至每一所述的第八电阻元件；
其中在所述的接收模式下，所述的多个第七开关及所述的多个第八开关被程控且选择性地被设定为开启。
9.一种双向式缓冲器，包含：
驱动器；
接收器；以及
电路系统，所述的电路系统用以：
选择驱动模式以响应检测到第一状态，其中所述的驱动模式具有第一阻抗；以及
选择接收模式以响应检测到第二状态，其中所述的接收模式具有第二阻抗且所述的第二阻抗是部分由所述的驱动器提供。
10.如权利要求9所述的双向式缓冲器，其特征在于，所述的驱动器包含：
可编程驱动阵列，包含：
N个第一开关，其中N为正整数；
N个第一电阻元件，每一所述的第一电阻元件分别串接至每一所述的第一开关；
N个第二电阻元件，每一所述的第二电阻元件分别通过所述的输出节点耦合至每一所述的第一电阻元件；以及
N个第二开关，每一所述的第二开关串接至每一所述的第二电阻元件；
其中在所述的接收模式下，所述的多个第一开关及所述的多个第二开关被程控且选择性地被设定为开启，以形成所述的第二阻抗的第一部分。
11.如权利要求9所述的双向式缓冲器，其特征在于，所述的接收器包含：
可编程接收阵列，包括：
M个第三开关，其中M为一正整数；
M个第三电阻元件，每一所述的第三电阻元件分别串接至每一所述的第三开关；
M个第四电阻元件，每一所述的第四电阻元件分别通过输出节点耦合至每一所述的第三电阻元件；以及
M个第四开关，每一所述的第四开关串接至每一所述的第四电阻元件；
其中在所述的接收模式下，所述的多个第三开关及所述的多个第四开关被程控且选择性地被设定为开启，以形成所述的第二阻抗的第二部分。
CN2007101619413A 2006-09-29 2007-09-26 执行驱动及接收操作的输入输出缓冲器 Active CN101154944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/529,893 2006-09-29
US11/529,893 US7446558B2 (en) 2006-09-29 2006-09-29 High speed IO buffer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011102225330A Division CN102394626B (zh) 2006-09-29 2007-09-26 双向式缓冲器

Publications (2)

Publication Number Publication Date
CN101154944A true CN101154944A (zh) 2008-04-02
CN101154944B CN101154944B (zh) 2011-10-05

Family

ID=39256430

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101619413A Active CN101154944B (zh) 2006-09-29 2007-09-26 执行驱动及接收操作的输入输出缓冲器
CN2011102225330A Active CN102394626B (zh) 2006-09-29 2007-09-26 双向式缓冲器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011102225330A Active CN102394626B (zh) 2006-09-29 2007-09-26 双向式缓冲器

Country Status (3)

Country Link
US (2) US7446558B2 (zh)
CN (2) CN101154944B (zh)
TW (1) TWI345903B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486085B2 (en) * 2006-09-13 2009-02-03 Mediatek Inc. Calibration circuit for resistance component
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
US7876123B2 (en) * 2007-10-09 2011-01-25 Lsi Corporation High speed multiple memory interface I/O cell
US7646215B2 (en) * 2008-03-24 2010-01-12 Sony Corporation Efficient method for implementing programmable impedance output drivers and programmable input on die termination on a bi-directional data bus
US8311485B2 (en) * 2010-01-13 2012-11-13 Sensormatic Electronics, LLC Method and system for receiver nulling using coherent transmit signals
KR101206099B1 (ko) * 2010-12-29 2012-11-28 한양대학교 산학협력단 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법
KR20130072042A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 터미네이션 회로
US9048824B2 (en) * 2012-12-12 2015-06-02 Intel Corporation Programmable equalization with compensated impedance
JP2014182861A (ja) * 2013-03-20 2014-09-29 Toshiba Corp 半導体記憶装置
TWI557706B (zh) * 2013-11-08 2016-11-11 瑞鼎科技股份有限公司 應用於液晶顯示裝置之類比資料傳送器及其運作方法
KR102226370B1 (ko) * 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same
US10896143B1 (en) * 2019-12-19 2021-01-19 Micron Technology, Inc. Configurable termination circuitry
US11790977B2 (en) 2020-07-20 2023-10-17 Mediatek Inc. Transmitter with voltage level adjustment mechanism in memory controller

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162672A (en) 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5912924A (en) * 1996-08-15 1999-06-15 Seeq Technology, Inc. Bidirectional channels using common pins for transmit and receive paths
US6624662B1 (en) * 2000-06-30 2003-09-23 Intel Corporation Buffer with compensating drive strength
JP3721117B2 (ja) * 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer
KR100481854B1 (ko) * 2002-07-29 2005-04-11 삼성전자주식회사 온칩 터미네이션기능을 가진 집적회로장치
KR100448901B1 (ko) 2002-08-23 2004-09-16 삼성전자주식회사 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US6850091B2 (en) * 2003-04-09 2005-02-01 Agere Systems, Inc. Bi-directional impedance matching circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器
CN106158006B (zh) * 2015-04-14 2019-05-17 中芯国际集成电路制造(上海)有限公司 输出缓冲器

Also Published As

Publication number Publication date
CN102394626B (zh) 2013-10-02
US20090072859A1 (en) 2009-03-19
US7446558B2 (en) 2008-11-04
CN101154944B (zh) 2011-10-05
US7755384B2 (en) 2010-07-13
CN102394626A (zh) 2012-03-28
TWI345903B (en) 2011-07-21
US20080079457A1 (en) 2008-04-03
TW200816724A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN101154944B (zh) 执行驱动及接收操作的输入输出缓冲器
CN101779373B (zh) 提供组合的驱动和端接的设备、装置及方法
CN102081957B (zh) 数据输出电路
US7928766B2 (en) Semi-buffered auto-direction-sensing voltage translator
US7595661B2 (en) Low voltage differential signaling drivers including branches with series resistors
US6323704B1 (en) Multiple voltage compatible I/O buffer
KR100892337B1 (ko) 출력드라이버
US5598107A (en) Current switching circuit having reduced current noise operation
US6970024B1 (en) Over-voltage protection of integrated circuit I/O pins
CN103368555A (zh) 电平转换器电路
US6847225B2 (en) CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission
CN108667450A (zh) 位准移位器与位准移位方法
KR100825791B1 (ko) 저속 ａｔｅ 장비를 사용하여 용이하게 테스트될 수 있는고속 메모리장치 및 이에 대한 입출력핀 제어방법
US6281709B1 (en) Fuse option for multiple logic families on the same die
US9306563B2 (en) Configurable single-ended driver
WO2010027452A2 (en) Power supply insensitive voltage level translator
US7474124B2 (en) Electronic circuit for maintaining and controlling data bus state
EP2464009B1 (en) Differential signal termination circuit
TWI733630B (zh) 輸出入模組
KR100604851B1 (ko) 선택적으로 입출력 신호의 스윙 폭을 변경시키는 고속출력 회로, 고속 입력 회로, 및 입출력 신호의 스윙 폭변경방법
US20040061533A1 (en) Programmable driver method and apparatus for high and low voltage operation
CN107070446A (zh) 电平转换器件、半导体器件及其操作方法
US20090027084A1 (en) Rapid response push-up pull-down buffer circuit
US7579876B1 (en) Multi-use input/output pin systems and methods
JPH10303731A (ja) 高速バストランシーバ及びバスの負荷低減方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant