CN107070446A - 电平转换器件、半导体器件及其操作方法 - Google Patents

Abstract

本发明公开了一种包括电平转换器和选择器的器件。电平转换器包括第一限流器。电平转换器配置为根据第一输入信号在第一限流器的第一端处生成第一输出信号，并且在第一限流器的第二端处生成第二输出信号。选择器配置为根据第一输入信号选择性地传送第一输出信号和第二输出信号中的一个。本发明还公开了半导体器件及其操作方法。

Description

电平转换器件、半导体器件及其操作方法

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体器件及其操作方法。

背景技术

随着制造工艺技术的快速发展，低功率设计广泛用于许多应用中。例如，电平转换器通常用于利用彼此不同的电源电压工作的各种不同的电路之间的电压信号的接口(interface)。然而，当在较低的电源电压(例如，亚阈值电压)下工作时，由于泄漏电流，所以电平转换器的操作失败。

发明内容

根据本发明的一方面，提供了一种半导体器件，包括：电平转换器，包括第一限流器，所述电平转换器配置为根据第一输入信号，在所述第一限流器的第一端处生成第一输出信号，并且在所述第一限流器的第二端处生成第二输出信号；以及选择器，配置为根据所述第一输入信号选择性地传送所述第一输出信号和所述第二输出信号中的一个。

根据本发明的另一方面，提供了一种半导体器件，包括：第一上拉单元，配置为根据控制信号将第一节点的电压电平上拉至第一电压，以生成第一输出信号；第一下拉单元，配置为根据第一输入信号将第二节点的电压电平下拉至第二电压，以生成第二输出信号；以及第一限流器，耦合在所述第一节点与所述第二节点之间，并且配置为降低从所述第一上拉单元流至所述第一下拉单元的电流。

根据本发明的又一方面，提供了一种用于操作半导体器件的方法，包括：根据控制信号，通过第一开关将第一限流器的第一端的电压电平上拉至第一电压，以生成第一输出信号；根据第一输入信号，通过第二开关将所述第一限流器的第二端的电压电平下拉至第二电压，以生成第二输出信号，其中，所述第一电压高于所述第二电压；以及根据所述第一输入信号，通过选择器传送所述第一输出信号和所述第二输出信号中的一个。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的各个实施例的器件的示意图；

图2是根据本发明的各个实施例的图1中的器件的电路图；

图3是根据本发明的各个实施例的当输入信号VIN具有为1的逻辑值时的图2中的器件的操作的流程图；

图4是根据本发明的各个实施例的当输入信号VIN具有为0的逻辑值时的图2中的器件的操作的流程图；

图5是根据本发明的各个实施例的图1中的器件的电路图；

图6是根据本发明的各个实施例的图1中的器件的电路图；

图7是根据本发明的各个实施例的图1中的器件的电路图；

图8是根据本发明的各个实施例的图1中的器件的电路图；

图9是根据本发明的各个实施例的图1中的器件的电路图；以及

图10是根据本发明的各个实施例的图1中的器件的电路图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

本说明书中使用的术语通常具有其在本领域中以及在使用每一个术语的具体上下文环境中的普通含义。本说明书中使用的实例，包括本文所讨论的任何术语的实例，仅是示例性的，并且绝不是限制本发明的或任何示例性术语的范围和意义。同样，本发明不限于本说明书中给出的各个实施例。

尽管本文可以使用术语“第一”、“第二”等以描述各个元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一个元件区别开。例如，在不背离实施例的范围的情况下，可以将第一元件叫做第二元件，并且类似地，可以将第二元件叫做第一元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何以及所有的组合。

图1是根据本发明的各个实施例的器件100的示意图。在一些实施例中，在电平变换器中实施器件100，或将该器件实施为电平变换器。

如图1中示例性地示出，器件100包括输入信号生成器120、电平转换器140、选择器160和输出级180。为了说明，输入信号生成器120包括反相器120A。输入信号生成器120配置为输入输入信号VIN，并且响应于输入信号VIN，还通过反相器120A输出输入信号VINB。换句话说，在一些实施例中，输入信号VIN是输入信号VINB的反相信号。在一些实施例中，输入信号VINB是输入信号VIN的相移信号。在一些实施例中，通过输入信号VIN的逻辑操作或算术运算来生成输入信号VINB。

电平转换器140配置为调整输入信号VIN的电压电平以生成输出信号VO1和输出信号VO2。为了说明，输入信号VIN的电压电平的最大电压设置为电压VDDI。电平转换器140能够将输入信号VIN的最大电压从电压VDDI调整为VDDO，其中，电压VDDO与电压VDDI不同。

选择器160配置为根据输入信号VIN和VINB，将输出信号VO1和输出信号VO2中的一个传送至输出级180。输出级180配置为调整从选择器160传送的输出信号VO1和输出信号VO2中的一个的电压摆幅，以生成输出信号VO4。在一些实施例中，输出级180包括一个或多个缓冲器，该一个或多个缓冲器将输出信号VO1和VO2中的一个的电压摆幅拉至全范围(full range)，以生成输出信号VO4。有效地，通过输出级180来增强器件100的驱动能力。为了说明，电压摆幅的全范围配置为从例如为接地电压的电压VSS至例如为电源电压的电压VDDO。

在一些实施例中，输入信号生成器120在电压VDDI下工作，而电平转换器140、选择器160和输出级180在电压VDDO下工作。在一些实施例中，电压VDDI低于或等于电压VDDO。例如，电压VDDI在大约0.2伏至大约1.2伏的范围内，并且电压VDDO范围大约为1.2V。可选地，在一些其他的实施例中，电压VDDI高于或等于电压VDDO。例如，电压VDDI大约为1.2V，并且电压VDD在大约0.2V至大约1.2V的范围内。换句话说，在一些实施例中，电平转换器140能够将输入信号VIN的电压电平上拉至更高的电压。可选地，在一些实施例中，电平转换器140能够将输入信号VIN的电压电平下拉至更低的电压。

为了说明的目的给出了电压VDDI和电压VDDO的布置。电压VDDI和电压VDDO的各种布置都在本发明所涉及的范围内。

现在参考图2，图2是根据本发明的各个实施例的图1中的器件100的电路图。

在一些实施例中，电平转换器140包括开关M1至M4以及限流器141和142。电平转换器140在限流器141的第一端处生成输出信号VO1并且在限流器141的第二端处生成输出信号VO2。

为了说明，开关M1的第一端配置为接收电压VDDO，开关M1的第二端耦合至限流器141的第一端，以及开关M1的控制端耦合至限流器142的第二端并且接收控制信号VC。开关M2的第一端耦合至限流器141的第二端，开关M2的第二端配置为接收电压VSS，以及开关M2的控制端配置为接收输入信号VIN。开关M3的第一端配置为接收电压VDDO，开关M3的第二端耦合至限流器142的第一端，以及开关M3的控制端耦合至限流器141的第二端并且接收输出信号VO2。开关M4的第一端耦合至限流器142的第二端，开关M4的第二端配置为接收电压VSS，以及开关M4的控制端配置为接收输入信号VINB。在一些实施例中，电压VSS低于电压VDDO。

在一些实施例中，开关M1和M3作为电平转换器140的上拉单元工作。为了说明，当通过控制信号VC使开关M1导通时，因此通过开关M1使限流器141的第一端的电压电平上拉至电压VDDO。因此，限流器141的第一端生成与上拉的电压电平相对应的输出信号VO1。当通过输出信号VO2使开关M3导通时，通过开关M3使限流器142的第一端的电压电平上拉至电压VDDO。

与开关M1和M3相对应，开关M2和M4作为电平转换器140的下拉单元工作。为了说明，当通过输入信号VIN使开关M2导通时，通过开关M2使限流器141的第二端的电压电平下拉至电压VSS。当通过输入信号VINB使开关M4导通时，通过开关M4使限流器142的第二端的电压电平下拉至电压VSS。因此，限流器142的第二端生成与下拉的电压电平相对应的控制信号VC。

利用开关M1至M4的布置，在电平转换器140中实施自控制机制。下文参考图3和图4描述详细的操作。

在不使用限流器141和142的一些方法中，例如，当输入信号VIN为具有约为0.2V的电压电平的亚阈值电压时，开关M1和开关M2同时导通。在这种条件下，如果从开关M1流至开关M2的电流IM1大于流经开关M2的电流IM2，则开关M2的下拉操作失败。有效地，电平转换器140的操作失败。基于以上所述，这些方法中的器件不能在亚阈值电压下工作。

与前述方法相比，在一些实施例中，限流器141用于降低从开关M1流至开关M2的电流IM1，并且限流器142用于降低从开关M3流至开关M4的电流IM3。换言之，限流器141配置为生成开关M1和M2之间的压降，其中，该压降足以降低电流IM1。限流器142配置为生成开关M3和M4之间的压降，其中，该压降足以降低电流IM3。利用这种配置，当输入信号VIN为例如亚阈值电压的低电压时，开关M2能够将限流器141的第二端的电压电平下拉至电压VSS。

在一些实施例中，限流器141和限流器142为电阻式器件。在各个实施例中，限流器141和限流器142为二极管。在又一些实施例中，利用各种类型的晶体管来形成用于实施限流器141和限流器142的二极管。为了说明，如图2所示，限流器141包括连接为二极管的金属-氧化物-硅场效应晶体管(MOSFET)M5，并且限流器142包括连接为二极管的MOSFET M6。有效地，连接为二极管的MOSFET M5在开关M1和M2之间提供压降，即，连接为二极管的MOSFET M5的阈值电压。连接为二极管的MOSFET M6在开关M3和M4之间提供压降，即，连接为二极管的MOSFET M6的阈值电压。结果，流向开关M2的电流IM1和流向开关M4的电流IM3降低。

为了说明的目的给出限流器141和142的配置。限流器141和142的各种配置都在本发明的预期范围内。

继续参考图2，在一些实施例中，选择器160包括开关M7和M8。开关M7耦合在限流器141的第一端与输出级180之间。开关M7配置为根据输入信号VIN而导通，以将输出信号VO1从限流器141的第一端传送至输出级180。开关M8耦合在限流器141的第二端与输出级180之间。开关M8配置为根据输入信号VIN而导通，以将输出信号VO2从限流器141的第二端传送至输出级180。

现在参考图2和图3，图3是根据本发明的各个实施例的当输入信号VIN具有为1的逻辑值时的图2中的器件100的操作的流程图300。

在各个实施例中，输入信号VIN能够具有为1或0的逻辑值。如图3所示，关于具有为1的逻辑值的输入信号VIN来描述图2中的器件100的操作。

在操作S310中，通过输入信号VIN使开关M2导通。在操作S320中，将MOSFET M5的第二端的电压电平下拉至电压VSS。因此，生成与MOSFET M5的第二端的下拉的电压电平相对应的输出电压VO2。在操作S330中，通过输入信号VIN使开关M8导通，以将输出信号VO2传送至输出级180。在操作S340中，响应于输出信号VO2，输出级180输出输出信号VO4。

在一些实施例中，输入信号VIN和VINB的电压摆幅在电压VSS至电压VDDI的范围内，其中，电压VSS对应于逻辑值0，并且电压VDDI对应于逻辑值1。为了说明，如图2所示，当输入信号VIN具有逻辑值1时，输入信号VINB相应地具有逻辑值0。因此，通过输入信号VIN使开关M2导通。相应地，将MOSFET M5的第二端的电压电平下拉至电压VSS，以生成具有电压VSS的电平的输出信号VO2。然后，通过连接为二极管的MOSFET M5将MOSFET M5的第一端的电压电平转变至电压VSS+VTH5，其中，VTH5为MOSFET M5的阈值电压。此外，通过输入信号VIN使开关M8导通，以将输出信号VO2传送至输出级180。根据输出信号VO2，输出级180生成具有逻辑值1的输出信号VO4。

如以上所述，在以上示出的操作S310至S340中，连接为二极管的MOSFET M5在开关M1和M2之间提供压降，即，MOSFET M5的阈值电压。换句话说，与不使用限流器的方法相比，连接为二极管的MOSFET M5在开关M1和M2之间作为电阻器件有效地工作，以提供电阻，从而降低了从开关M5流向开关M2的电流。利用这种布置，降低了从开关M1流至开关M2的电流IM1。结果，能够在亚阈值电压下执行开关M2的下拉操作。

现在参考图2和图4，图4是根据本发明的各个实施例的当输入信号VIN具有为0的逻辑值时的图2中的器件100的操作的流程图400。

可选地，如图4所示，关于具有为0的逻辑值的输入信号VIN来描述图2中的器件100的操作。在操作S410中，通过输入信号VIN使开关M2截止。在操作420中，通过输入信号VINB使开关M4导通。在操作S430中，将MOSFET M6的第二端的电压电平拉至电压VSS，以生成控制信号VC。在操作440中，通过控制信号VC使开关M1导通。在操作S450中，将MOSFET M5的第一端的电压电平上拉至电压VDDO。因此，生成与MOSFET M5的第二端的上拉的电压电平相对应的输出信号VO1。在操作S460中，通过输入信号VIN使开关M7导通，以将输出信号VO1传送至输出级180。在操作S470中，响应于输出信号VO1，输出级180输出输出信号VO4。

为了说明，如图2所示，当输入信号VIN具有逻辑值0时，输入信号VINB相应地具有逻辑值1。因此，通过输入信号VIN使开关M2截止。因此，通过输入信号VINB使开关M4导通，以将电压VSS传送至MOSFET M6的第二端。相应地，将MOSFET M6的第二端的电压电平下拉至电压VSS，以生成控制信号VC。通过控制信号VC使开关M1导通。相应地，将MOSFET M5的第一端的电压电平上拉至电压VDDO，以生成具有电压VDDO的电平的输出信号VO1。然后，将MOSFETM5的第二端的电压电平转变至电压VDDO-VTH5。还通过输入信号VIN使开关M7导通，以将输出信号VO1传送至输出级180。结果，根据输出信号VO2，输出级180生成具有逻辑值0的输出信号VO4。

应该注意的是，在以上所示的操作S410至S470中，连接为二极管的MOSFET M6在开关M3和M4之间提供压降，即，MOSFET M6的阈值电压。换句话说，连接为二极管的MOSFET M6在开关M3和M4之间作为电阻器件有效地工作以提供电阻，从而降低了从开关M6流向开关M4的电流。利用这种布置，降低了从开关M3流至开关M4的电流IM3。结果，能够在亚阈值电压下执行开关M4的下拉操作。

在一些实施例中，图3的流程图300中示出的操作和图4的流程图400中示出的操作实施为电平变换方法。

现在参考图5，图5是根据本发明的各个实施例的图1中的器件100的电路图。

与图2中的器件100相比，为了易于理解，图5中类似元件标记有相同的参考标号。在图5中示出的一些实施例中，器件100的输入信号生成器120还包括NAND门120B。NAND门120B的输出端耦合至反相器120A的输入端。在一些实施例中，NAND门120B作为输入信号生成器120的使能单元工作。为了说明，NAND门120B配置为接收初始输入信号IN和使能信号EN，并且根据初始输入信号IN和使能信号EN将输入信号VINB输出至反相器120A。反相器120A还配置为根据输入信号VINB输出输入信号VIN。

当初始输入信号IN和使能信号EN都具有逻辑值1时，输入信号VINB具有逻辑值0。因此，输入信号VIN具有逻辑值1。利用这种配置，如以上所讨论的，当使能信号具有逻辑值1时，电平转换器140能够执行输入信号VIN的电平变换。

当初始输入信号IN具有逻辑值1并且使能信号EN具有逻辑值0时，器件100被禁止。在这种条件下，NAND门120B输出具有逻辑值1的输入信号VINB。然后，反相器120A输出具有逻辑值0的输入信号VIN。因此，如以上在图4中所讨论的，通过输入信号VIN使开关M7导通，以将具有逻辑值1的输出信号VO1传送至输出级180。结果，输出级180接收具有逻辑值1的输出信号VO1，并且输出具有逻辑值0的输出信号VO4。换句话说，当器件100被禁止时，器件100保持输出具有逻辑值0的输出信号VO4，而不是输出浮置电压。

在一些实施例中，NAND门120B和反相器120A在电压VDDI下工作。换句话说，输入信号VIN和VINB的最大电压电平和使能信号EN的最大电压电平都设置为电压VDDI。

现在参考图6，图6是根据本发明的各个实施例的图1中的器件100的电路图。

与图2中的器件100相比，为了易于理解，图6中类似元件标记有相同的参考标号。在图6中示出的一些实施例中，器件100的输入信号生成器120还包括NOR门120C。NOR门120C的输出端耦合至反相器120A的输入端。在一些实施例中，NOR门120C作为输入信号生成器120的使能单元工作。为了说明，NOR门120C配置为接收初始输入信号IN和使能信号ENB，并且因此将输入信号VINB输出至反相器120A。反相器120A配置为根据输入信号VINB输出输入信号VIN。在一些实施例中，NOR门120C和反相器120A在电压VDDI下工作。

此外，与图5中的器件相比，在图6中示出的一些实施例中，当使能信号ENB具有逻辑值0时，使能器件100。当使能信号ENB具有逻辑值1时，NOR门120C输出具有逻辑值0的输入信号VINB。因此，反相器120A生成具有逻辑值1的输入信号VIN。结果，输出级180输出具有逻辑值1的输出信号VO4。换句话说，当器件100被禁止时，器件100保持输出具有逻辑值1的输出信号VO4，而不是输出浮置电压。

为了说明的目的给出了图5至图6的输入信号生成器120的布置。输入信号生成器120的各种布置都在本发明的预期范围内。

现在参考图7，图7是根据本发明的各个实施例的图1中的器件100的电路图。

与图2中的器件100相比，为了易于理解，图7中类似元件标记有相同的参考标号。在图7所示的一些实施例中，电平转换器140还包括开关M9。开关M9的第一端耦合至开关M2和M4的第二端，开关M9的第二端配置为接收电压VSS，以及开关M9的控制端配置为接收使能信号EN。开关M9配置为根据使能信号EN而导通，从而使能开关M1至M6。换句话说，在一些实施例中，开关M9作为电平转换器140的使能单元工作。

此外，与图2相比，在图7中示出的一些实施例中，器件100的输出级180包括缓冲器182、控制电路184和缓冲器186。缓冲器182的输入端耦合至选择器160以接收输出信号VO1和输出信号VO2中的一个。然后，缓冲器182根据输出信号VO1和输出信号VO2中的一个输出输出信号VO3。控制电路184耦合在缓冲器182与186之间。控制电路184配置为根据输出信号VO3和使能信号EN输出缓冲信号VB。缓冲器186配置为根据缓冲信号VB输出信号VO4。在一些实施例中，控制电路184包括NAND门184A。为了说明，如图7所示，当使能信号EN具有逻辑值1时，开关M9导通以使能开关M1至M6。在这种条件下，如以上图3至图4中所讨论的，通过输出信号VO3来确定缓冲信号VB的逻辑值。当输出信号VO3具有逻辑值1时，缓冲信号VB具有逻辑值0。可选地，当输出信号VO3具有逻辑值0时，缓冲信号VB具有逻辑值1。当使能信号EN具有逻辑值0时，开关M9截止，并且开关M1至M6也截止。有效地，电平转换器140被禁止。在这种条件下，NAND门184A输出具有逻辑值1的缓冲信号VB。结果，缓冲器186相应地输出具有逻辑值0的输出电平。利用这种配置，当电平转换器140被禁止时，器件100保持输出具有值0的输出信号VO4，而不是输出浮置电压。

在一些实施例中，开关M9和输出级180在电压VDDO下工作。换句话说，使能信号EN的最大电压电平设置为电压VDDO。

现在参考图8，图8是根据本发明的各个实施例的图1中的器件100的电路图。

与图7中的器件100相比，为了易于理解，图8中类似元件标记有相同的参考标号。在图8中示出的一些实施例中，器件100的开关M10耦合至开关M1和M3。在一些实施例中，开关M10的第一端配置为接收电压VDDO，开关M10的第二端耦合至开关M1和M3这两者的第一端，以及开门M10的控制端配置为接收使能信号ENB。开关M10配置为根据使能信号ENB而导通，从而使能开关M1至M6。在一些实施例中，使能信号ENB是使能信号EN的反相信号。为了说明，当使能信号EN具有值1时，使能信号ENB具有值0。在这种条件下，开关M10导通以使能开关M1至M6。根据从电平转换器140传送的输出信号VO1和输出信号VO2中的一个来确定缓冲信号VB的逻辑值。可选地，当使能信号EN具有逻辑值0时，使能信号ENB具有逻辑值1。在这种条件下，开关M10截止。有效地，电平转换器140被禁止。结果，NAND门184A输出具有逻辑值1的缓冲信号VB，并且缓冲器186保持输出具有逻辑值0的输出信号VO4。

现在参考图9，图9是根据本发明的各个实施例的图1中的器件100的电路图。

与图7中的器件100相比，为了易于理解，图9中类似元件标记有相同的参考标号。在图9中示出的一些实施例中，控制电路184耦合至选择器160的输出端和缓冲器182。控制电路184配置为根据使能信号EN将电压VDDO传送至缓冲器182。缓冲器182配置为接收输出信号VO1和VO2以及电压VDDO中的一个，并且因此输出输出信号VO3。缓冲器186耦合至缓冲器182以接收输出信号VO3并且响应于输出信号VO3输出输出信号VO4。

在一些实施例中，控制电路184包括开关M11。开关M11的第一端配置为接收电压VDDO，开关M11的第二端耦合至选择器160以接收输出信号VO1和VO2中的一个，以及开关M11的控制端配置为接收使能信号EN。为了说明，当使能信号具有逻辑值1时，开关M9导通，并且开关M11截止。因此，使能开关M1至M6。结果，如以上图3至图4中所讨论的，根据输入信号VIN来确定输出信号VO4的逻辑值。可选地，当使能信号EN具有逻辑值0时，开关M9截止以禁止开关M1至M6。在这种条件下，通过使能信号EN使开关M11导通，以将电压VDDO传送至缓冲器182。有效地，缓冲器182接收具有逻辑值1的信号。结果，缓冲器184输出具有逻辑值1的输出信号VO4。利用这种配置，当电平转换器140被禁止时，器件100保持输出具有逻辑值1的输出信号VO4，而不是输出浮置电压。

现在参考图10，图10是根据本发明的各个实施例的图1中的器件100的电路图。

与图8和图9中的器件100相比，为了易于理解，图10中类似元件标记有相同的参考标号。在图10中示出的一些实施例中，控制电路184耦合至选择器160的输出端和缓冲器182。图10中的控制电路184的布置与图9中的控制电路184的布置相同。因此，这里不再重复具体描述。

为了说明，如图10所示，当使能信号EN具有逻辑值1时，使能信号ENB具有逻辑值0。因此，通过使能信号ENB使开关M10导通，并且通过使能信号EN使开关M11截止。结果，如以上图3至图4中所讨论的，使能开关M1至M6，并且根据输入信号VIN来确定输出信号VO4的逻辑值。可选地，当使能信号EN具有逻辑值0时，使能信号ENB具有逻辑值1。因此，通过使能信号ENB使开关M10截止，以禁止开关M1至M6，并且通过使能信号EN使开关M11导通，以将电压VDDO传送至缓冲器182。结果，缓冲器186输出具有逻辑值1的输出信号VO4。

如以上所讨论的，本发明中的器件100能够将亚阈值电压变换为标准供电电压以用于低电压电路和系统。此外，本发明中的器件100还能够根据实践应用将标准供电电压变换为亚阈值电压。换句话说，本发明中的器件100能够在较宽的电压操作范围下操作。

在本文中，术语“耦合”可以被称为“电耦合”，并且术语“连接”可以被称为“电连接”。“耦合”和“连接”也可以用于指示两个或多个元件相互配合或相互作用。

在一些实施例中，公开了一种器件，包括电平转换器和选择器。电平转换器包括第一限流器。电平转换器配置为根据第一输入信号在第一限流器的第一端处生成第一输出信号，并且在第一限流器的第二端处生成第二输出信号。选择器配置为根据第一输入信号选择性地传送第一输出信号和第二输出信号中的一个。

在一些实施例中，所述电平转换器还包括：第一上拉单元，配置为根据控制信号将所述第一限流器的第一端的电压电平上拉至第一电压，以生成所述第一输出信号；第一下拉单元，配置为根据所述第一输入信号将所述第一限流器的第二端的电压电平下拉至第二电压，以生成所述第二输出信号；其中，所述第二电压低于所述第一电压，并且所述第一限流器配置为降低从所述第一上拉单元流至所述第一下拉单元的电流。

在一些实施例中，所述第一限流器包括：耦合在所述第一上拉单元与所述第一下拉单元之间的二极管。

在一些实施例中，所述电平转换器还包括：第二限流器；第二上拉单元，配置为根据所述第二输出信号将所述第二限流器的第一端的电压电平上拉至所述第一电压，以生成所述控制信号；以及第二下拉单元，配置为根据第二输入信号将所述第二限流器的第二端的电压电平下拉至所述第二电压，并且所述第二输入信号为所述第一输入信号的反相信号；其中，所述第二限流器配置为降低从所述第二上拉单元流至所述第二下拉单元的电流。

在一些实施例中，半导体器件，包括：反相器，配置为根据所述第一输入信号生成所述第二输入信号。

在一些实施例中，半导体器件还包括：输出级，配置为调整从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个的电压摆幅。

在一些实施例中，所述电平转换器还包括：使能单元，配置为根据第一使能信号和第二使能信号中的一个使能所述第一上拉单元和所述第一下拉单元，其中，所述第一使能信号为所述第二使能信号的反相信号；其中，当所述使能单元配置为根据所述第一使能信号使能所述电平转换器时，所述使能单元的第一端耦合至所述第一下拉单元和所述第二下拉单元，并且所述使能单元的第二端配置为接收所述第二电压；其中，当所述使能单元配置为根据所述第二使能信号使能所述电平转换器时，所述使能单元的第一端耦合至所述第一上拉单元和所述第二上拉单元，并且所述使能单元的第二端配置为接收所述第一电压。

在一些实施例中，所述输出级包括：第一缓冲器，配置为根据从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个来生成第三输出信号；控制电路，配置为根据所述第一使能信号和所述第三输出信号来输出缓冲信号；以及第二缓冲器，配置为根据所述缓冲信号来生成第四输出信号。

在一些实施例中，所述输出级包括：控制电路，配置为根据所述第一使能信号将从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个的电压电平上拉至所述第一电压；第一缓冲器，配置为根据从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个来生成第三输出信号；以及第二缓冲器，配置为根据所述第三输出信号来生成第四输出信号。

在一些实施例中，半导体器件还包括：使能单元，配置为根据初始输入信号和使能信号来生成所述第二输入信号；以及反相器，配置为根据所述第二输入信号来生成所述第一输入信号。

在一些实施例中，所述选择器包括：第一开关单元，配置为根据所述第一输入信号而导通，以传送所述第一输出信号；以及第二开关单元，配置为根据所述第一输入信号而导通，以传送所述第二输出信号。

还公开了一种器件，包括第一上拉单元、第一下拉单元和第一限流器。第一上拉单元配置为根据控制信号将第一节点的电压电平上拉至第一电压，以生成第一输出信号。第一下拉单元配置为根据第一输入信号将第二节点的电压电平下拉至第二电压，以生成第二输出信号。第一限流器耦合在第一节点与第二节点之间，并且配置为降低从第一上拉单元流至第一下拉单元的电流。

在一些实施例中，半导体器件还包括：第二限流器；第二上拉单元，配置为根据所述第二输出信号将所述第二限流器的第一端的电压电平上拉至所述第一电压；第二下拉单元，配置为根据第二输入信号将所述第二限流器的第二端的电压电平下拉至所述第二电压，以生成所述控制信号；其中，所述第二限流器配置为降低从所述第二上拉单元流至所述第二下拉单元的电流，并且所述第二输入信号为所述第一输入信号的反相信号。

在一些实施例中，半导体器件还包括：使能单元，配置为根据初始输入信号和使能信号来生成所述第二输入信号；以及反相器，配置为根据所述第二输入信号来生成所述第一输入信号。

在一些实施例中，半导体器件还包括：选择器，配置为根据所述第一输入信号传送所述第一输出信号和所述第二输出信号中的一个；以及输出级，配置为调整从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个的电压摆幅。

在一些实施例中，半导体器件还包括：使能单元，配置为根据第一使能信号和第二使能信号中的一个使能所述第一上拉单元和所述第一下拉单元，其中，所述第一使能信号为所述第二使能信号的反相信号；其中，当所述使能单元配置为根据所述第一使能信号使能所述第一上拉单元和所述第一下拉单元时，所述使能单元的第一端耦合至所述第一下拉单元和所述第二下拉单元，并且所述使能单元的第二端配置为接收所述第二电压；其中，当所述使能单元配置为根据所述第二使能信号使能所述第一上拉单元和所述第一下拉单元时，所述使能单元的第一端耦合至所述第一上拉单元和所述第二上拉单元，并且所述使能单元的第二端配置为接收所述第一电压。

在一些实施例中，所述输出级包括：第一缓冲器，配置为根据从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个来生成第三输出信号；控制电路，配置为根据所述第一使能信号和所述第三输出信号来输出缓冲信号；以及第二缓冲器，配置为根据所述缓冲信号来生成第四输出信号。

在一些实施例中，所述输出级包括：控制电路，配置为根据所述第一使能信号将从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个的电压电平上拉至所述第一电压；第一缓冲器，配置为根据从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个来生成第三输出信号；以及第二缓冲器，配置为根据所述第三输出信号来生成第四输出信号。

还公开了一种包括如下操作的方法。根据控制信号，通过第一开关将第一限流器的第一端的电压电平上拉至第一电压，以生成第一输出信号。根据第一输入信号，通过第二开关将第一限流器的第二端的电压电平下拉至第二电压，以生成第二输出信号，其中，第一电压高于第二电压。根据第一输入信号，通过选择器传送第一输出信号和第二输出信号中的一个。

在一些实施例中，用于操作半导体器件的方法还包括：根据所述第二输出信号，通过第三开关将第二限流器的第一端的电压电平上拉至所述第一电压；以及根据第二输入信号，通过第四开关将所述第二限流器的第二端的电压电平下拉至所述第二电压，以生成控制信号，其中，所述第二输入信号为所述第一输入信号的反相信号。

以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：

电平转换器，包括第一限流器，所述电平转换器配置为根据第一输入信号，在所述第一限流器的第一端处生成第一输出信号，并且在所述第一限流器的第二端处生成第二输出信号；以及

选择器，配置为根据所述第一输入信号选择性地传送所述第一输出信号和所述第二输出信号中的一个。

2.根据权利要求1所述的半导体器件，其中，所述电平转换器还包括：

第一上拉单元，配置为根据控制信号将所述第一限流器的第一端的电压电平上拉至第一电压，以生成所述第一输出信号；

第一下拉单元，配置为根据所述第一输入信号将所述第一限流器的第二端的电压电平下拉至第二电压，以生成所述第二输出信号；

其中，所述第二电压低于所述第一电压，并且所述第一限流器配置为降低从所述第一上拉单元流至所述第一下拉单元的电流。

3.根据权利要求2所述的半导体器件，其中，所述第一限流器包括：耦合在所述第一上拉单元与所述第一下拉单元之间的二极管。

4.根据权利要求2所述的半导体器件，其中，所述电平转换器还包括：

第二限流器；

第二上拉单元，配置为根据所述第二输出信号将所述第二限流器的第一端的电压电平上拉至所述第一电压，以生成所述控制信号；以及

第二下拉单元，配置为根据第二输入信号将所述第二限流器的第二端的电压电平下拉至所述第二电压，并且所述第二输入信号为所述第一输入信号的反相信号；

其中，所述第二限流器配置为降低从所述第二上拉单元流至所述第二下拉单元的电流。

5.根据权利要求4所述的半导体器件，还包括：

反相器，配置为根据所述第一输入信号生成所述第二输入信号。

6.根据权利要求4所述的半导体器件，还包括：

输出级，配置为调整从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个的电压摆幅。

7.根据权利要求6所述的半导体器件，其中，所述电平转换器还包括：

使能单元，配置为根据第一使能信号和第二使能信号中的一个使能所述第一上拉单元和所述第一下拉单元，其中，所述第一使能信号为所述第二使能信号的反相信号；

其中，当所述使能单元配置为根据所述第一使能信号使能所述电平转换器时，所述使能单元的第一端耦合至所述第一下拉单元和所述第二下拉单元，并且所述使能单元的第二端配置为接收所述第二电压；

其中，当所述使能单元配置为根据所述第二使能信号使能所述电平转换器时，所述使能单元的第一端耦合至所述第一上拉单元和所述第二上拉单元，并且所述使能单元的第二端配置为接收所述第一电压。

8.根据权利要求7所述的半导体器件，其中，所述输出级包括：

第一缓冲器，配置为根据从所述选择器传送的所述第一输出信号和所述第二输出信号中的一个来生成第三输出信号；

控制电路，配置为根据所述第一使能信号和所述第三输出信号来输出缓冲信号；以及

第二缓冲器，配置为根据所述缓冲信号来生成第四输出信号。

9.一种半导体器件，包括：

第一上拉单元，配置为根据控制信号将第一节点的电压电平上拉至第一电压，以生成第一输出信号；

第一下拉单元，配置为根据第一输入信号将第二节点的电压电平下拉至第二电压，以生成第二输出信号；以及

第一限流器，耦合在所述第一节点与所述第二节点之间，并且配置为降低从所述第一上拉单元流至所述第一下拉单元的电流。

10.一种用于操作半导体器件的方法，包括：

根据控制信号，通过第一开关将第一限流器的第一端的电压电平上拉至第一电压，以生成第一输出信号；

根据第一输入信号，通过第二开关将所述第一限流器的第二端的电压电平下拉至第二电压，以生成第二输出信号，其中，所述第一电压高于所述第二电压；以及

根据所述第一输入信号，通过选择器传送所述第一输出信号和所述第二输出信号中的一个。