TWI599176B - 位準轉換裝置及其方法 - Google Patents

位準轉換裝置及其方法 Download PDF

Info

Publication number
TWI599176B
TWI599176B TW105121126A TW105121126A TWI599176B TW I599176 B TWI599176 B TW I599176B TW 105121126 A TW105121126 A TW 105121126A TW 105121126 A TW105121126 A TW 105121126A TW I599176 B TWI599176 B TW I599176B
Authority
TW
Taiwan
Prior art keywords
unit
signal
pull
voltage
output signal
Prior art date
Application number
TW105121126A
Other languages
English (en)
Other versions
TW201720057A (zh
Inventor
歐育綸
謝維致
謝尙志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201720057A publication Critical patent/TW201720057A/zh
Application granted granted Critical
Publication of TWI599176B publication Critical patent/TWI599176B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

位準轉換裝置及其方法
本案實施例係關於一種轉換裝置,特別係關於一種位準轉換裝置及其方法。
隨著工業製程技術的快速發展,低功率的設計被廣泛地運用於各種領域。舉例而言,位準移位器通常被用來調整不同功率電壓的電路所產生的電壓訊號。然而,當位準移位器運作於低功率電壓時(如,次臨界電壓),漏電流(leakage current)的狀況將導致位準移位器無法正常運作。
本案揭示的一態樣係關於一種位準轉換裝置包含位準移位器與選擇器。位準移位器包含第一電流限制器。位準移位器用以依據第一輸入訊號於第一電流限制器的第一端點產生第一輸出訊號,並於第一電流限制器的第二端點產生第二輸出訊號。選擇器用以依據第一輸入訊號而選擇性傳送第一輸出訊號與第二輸出訊號其中之一。
本案揭示的另一態樣係關於一種位準轉換裝置包 含第一上拉單元、第一下拉單元以及第一電流限制器。第一上拉單元用以依據控制訊號而將第一節點的電壓位準上拉至第一電壓,藉以產生第一輸出訊號。第一下拉單元用以依據第一輸入訊號而將第二節點的電壓位準下拉至第二電壓,藉以產生第二輸出訊號。第一電流限制器耦接於第一節點與第二節點之間,用以降低由第一上拉單元流向第一下拉單元的電流。
本案揭示的又一態樣係關於一種位準轉換方法包含:藉由第一開關單元依據控制訊號以將第一電流限制器的第一端點的電壓位準上拉至第一電壓,藉以產生第一輸出訊號;藉由第二開關單元依據第一輸入訊號以將第一電流限制器的第二端點的電壓位準下拉至第二電壓,藉以產生第二輸出訊號,其中第一電壓大於第二電壓;以及藉由選擇器依據第一輸入訊號以傳送第一輸出訊號與第二輸出訊號其中之一。
綜上所述,本案之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案,可達到相當的技術進步,並具有產業上的廣泛利用價值,本案揭示的位準轉換裝置100可以將次臨界電壓轉換為標準供給電壓,並應用於極低電壓電路與系統之中。更甚者,本案揭示的位準轉換裝置100依據具體應用需求,亦可以將標準供給電壓轉換為次臨界電壓。換句話說,本案揭示的位準轉換裝置100具有廣域的電壓運作範圍。
100‧‧‧位準轉換裝置
120‧‧‧輸入訊號產生器
120A‧‧‧反相器
120B、184A‧‧‧反及閘
120C‧‧‧反或閘
140‧‧‧位準移位器
141、142‧‧‧電流限制器
160‧‧‧選擇器
180‧‧‧輸出級
182、186‧‧‧暫存器
184‧‧‧控制電路
EN‧‧‧致能訊號
IM1、IM2、IM3‧‧‧電流
IN‧‧‧初始輸入訊號
M1、M2、M3、M4、M7、M8、M9、M10、M11‧‧‧開關單元
M5、M6‧‧‧金屬氧化矽場效電晶體
S310、S320、S330、S340‧‧‧步驟
S410、S420、S430、S440、S450、S460、S470‧‧‧步驟
VB‧‧‧暫存訊號
VC‧‧‧控制訊號
VDDI、VDDO、VSS‧‧‧電壓
VIN、VINB‧‧‧輸入訊號
VO1、VO2、VO3、VO4‧‧‧輸出訊號
第1圖為依據本案揭示的一實施例所繪製的一種位準轉換裝置的示意圖;第2圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;第3圖為依據本案揭示的再一實施例所繪製相關於第2圖之輸入訊號的邏輯值為1的狀態下的位準轉換裝置的運作流程圖;第4圖為依據本案揭示的又一實施例所繪製相關於第2圖之輸入訊號的邏輯值為0的狀態下的位準轉換裝置的運作流程圖;第5圖為依據本案揭示的一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;第6圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;第7圖為依據本案揭示的再一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;第8圖為依據本案揭示的又一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;第9圖為依據本案揭示的一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖;以及第10圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖。
下文是舉實施例配合所附圖式作詳細說明,以更好地理解本案的態樣,但所提供的實施例並非用以限制本揭示所涵蓋的範圍,而結構操作的描述非用以限制其執行的順序,任何由元件重新組合的結構,所產生具有均等功效的裝置,皆為本揭示所涵蓋的範圍。此外,根據業界的標準及慣常做法,圖式僅以輔助說明為目的,並未依照原尺寸作圖,實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用的用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本案揭示的用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本案揭示的描述上額外的引導。
此外,在本案中所使用的用詞『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指『包含但不限於』。此外,本案中所使用的『及/或』,包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本案中,當一元件被稱為『連接』或『耦接』時,可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本案中使用『第一』、『第二』、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順 位,亦非用以限定本案。
第1圖為依據本案揭示的一實施例所繪製的一種位準轉換裝置的示意圖。於一實施例中,位準轉換裝置100實施於位準轉換器之中或作為位準轉換器使用。
如第1圖所示,位準轉換裝置100包含輸入訊號產生器120、位準移位器140、選擇器160以及輸出級180。舉例而言,輸入訊號產生器120包含反相器120A。輸入訊號產生器120用以輸入一輸入訊號VIN,另外,輸入訊號產生器120透過反相器120A輸出一輸入訊號VINB,其中輸入訊號VINB對應於輸入訊號VIN。換句話說,於一實施例中,輸入訊號VIN為輸入訊號VINB的反相訊號。於另一實施例中,輸入訊號VINB為輸入訊號VIN的相移(phase shift)訊號。於再一實施例中,透過將輸入訊號VIN進行邏輯或數學運算,藉以產生輸入訊號VINB。
位準移位器140用以調整輸入訊號VIN的電壓位準,藉以產生輸出訊號VO1與輸出訊號VO2。舉例而言,輸入訊號VIN對應的電壓位準的最大電壓被設定為電壓VDDI。位準移位器140可以將輸入訊號VIN的最大電壓由電壓VDDI調整至電壓VDDO,其中電壓VDDO不同於電壓VDDI的電壓。
選擇器160用以依據輸入訊號VIN與輸入訊號VINB而傳送輸出訊號VO1與輸出訊號VO2其中之一至輸出級180。輸出級180用以調整由選擇器160傳送的輸出訊號VO1與輸出訊號VO2其中之一的電壓擺幅,藉以產生輸出訊號VO4。於一實施例中,輸出級180包含一或多個暫存器,暫存 器用以將輸出訊號VO1與輸出訊號VO2其中之一的電壓擺幅進行全域的調整,並產生輸出訊號VO4。實際而言,藉由輸出級180可以提升位準轉換裝置100的驅動能力。舉例而言,電壓擺幅的全域範圍為電壓VSS(如,接地電壓)至電壓VDDO(如,電源電壓)之間。
於一實施例中,當位準移位器140、選擇器160以及輸出級180運作於電壓VDDO時,輸入訊號產生器120運作於電壓VDDI。於另一實施例中,電壓VDDI小於或等於電壓VDDO。舉例而言,電壓VDDI約為0.2伏特至1.2伏特之間,而電壓VDDO約為1.2伏特。另一方面,於再一實施例中,電壓VDDI大於或等於電壓VDDO。舉例而言,電壓VDDI約為1.2伏特,而電壓VDDO約為0.2伏特至1.2伏特之間。換句話說,於又一實施例中,位準移位器140可以將輸入訊號VIN的電壓位準上拉至高電壓位準。另一方面,於一實施例中,位準移位器140可以將輸入訊號VIN的電壓位準下拉至低電壓位準。
於上述實施例中的電壓VDDI與電壓VDDO之電壓值及兩者之相對關係僅用以說明本案的實現方式之一,並非用以限制本案。應瞭解到,本領域技術人員對電壓VDDI與電壓VDDO之電壓值及兩者之相對關係的調整仍屬本案揭示內容之保護範圍。
第2圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置的電路圖。
於一實施例中,位準移位器140包含開關單元 M1~M4與電流限制器141~142。位準移位器140於電流限制器141的第一端點產生輸出訊號VO1,且位準移位器140於電流限制器141的第二端點產生輸出訊號VO2。
舉例而言,開關單元M1的第一端點用以接收電壓VDDO,開關單元M1的第二端點耦接於電流限制器141的第一端點,開關單元M1的控制端點耦接於電流限制器142的第二端點,並用以接收控制訊號VC。開關單元M2的第一端點耦接於電流限制器141的第二端點,開關單元M2的第二端點用以接收電壓VSS,開關單元M2的控制端點用以接收輸入訊號VIN。開關單元M3的第一端點用以接收電壓VDDO,開關單元M3的第二端點耦接於電流限制器142的第一端點,開關單元M3的控制端點耦接於電流限制器141的第二端點,並接收第二輸出訊號VO2。開關單元M4的第一端點耦接於電流限制器142的第二端點,開關單元M4的第二端點用以接收電壓VSS,開關單元M4的控制端點用以接收輸入訊號VINB。於一實施例中,電壓VSS小於電壓VDDO。
於一實施例中,開關單元M1與開關單元M3作為位準移位器140的上拉單元。舉例而言,當開關單元M1用以依據控制訊號VC而被開啟時,電流限制器141的第一端點的電壓位準係藉由開關單元M1上拉至電壓VDDO。因此,電流限制器141的第一端點依據上拉的電壓位準而產生輸出訊號VO1。當開關單元M3依據輸出訊號VO2而被開啟時,電流限制器142的第一端點的電壓位準係藉由開關單元M3上拉至電壓VDDO。
相對於開關單元M1與開關單元M3,開關單元M2與開關單元M4係作為位準移位器140的下拉單元。舉例而言,當開關單元M2依據輸入訊號VIN而被開啟時,電流限制器141的第二端點的電壓位準係藉由開關單元M2下拉至電壓VSS。當開關單元M4依據輸入訊號VINB而被開啟時,電流限制器142的第二端點的電壓位準被下拉至電壓VSS。因此,電流限制器142依據下拉的電壓位準而於其第二端點產生控制訊號VC。
藉由開關單元M1~M4的配置,自動控制的機制可以實施於位準移位器140之中,其具體實施方式將透過第3圖與第4圖於以下段落詳細說明。
於多個不使用電流限制器141~142實施方法中,當輸入訊號VIN為次臨界電壓時(如,電壓位準為0.2伏特),開關單元M1與開關單元M2同時被開啟。承上述,如果由開關單元M1流向開關單元M2的電流IM1大於流經開關單元M2的電流IM2,則開關單元M2的下拉功能將無法運作。實際而言,位準移位器140將無法正常運作。承上述,採用上述實施方法的位準轉換裝置無法運作於次臨界電壓。
相較於先前所述的實施方法,於一實施例中,電流限制器141用以降低由開關單元M1流向開關單元M2的電流IM1,電流限制器142用以降低由開關單元M3流向開關單元M4的電流IM2。換句話說,電流限制器141用以於開關單元M1與開關單元M2之間產生壓降,其中此壓降足以降低電流IM1。電流限制器142用以於開關單元M3與開關單元M4之間 產生壓降,其中此壓降足以降低電流IM3。透過上述配置,當輸入訊號VIN為低電壓時(如,次臨界電壓),開關單元M2可以將電流限制器141的第二端點的電壓位準下拉至電壓VSS。
於一實施例中,電流限制器141與電流限制器142為電阻式裝置。於另一實施例中,電流限制器141與電流限制器142為二極體。於再一實施例中,用以實作電流限制器141與電流限制器142的二極體可由不同類型的電晶體形成。舉例而言,如第2圖所示,電流限制器141包含二極體連接金屬氧化矽場效電晶體(Metal-Oxide-Silicon Field-Effect Transistor,MOSFET)M5,電流限制器142包含二極體連接金屬氧化矽場效電晶體M6。實際而言,二極體連接金屬氧化矽場效電晶體M5提供壓降(即,介於開關單元M1與開關單元M2之間的二極體連接金屬氧化矽場效電晶體M5的臨界電壓),而二極體連接金屬氧化矽場效電晶體M6亦提供壓降(即,介於開關單元M3與開關單元M4之間的二極體連接金屬氧化矽場效電晶體M6的臨界電壓)。其結果為流向開關單元M2的電流IM1與流向開關單元M4的電流IM3被降低。
於上述實施例中關於電流限制器141~142之配置及兩者之相對配置關係僅用以說明本案的實現方式之一,並非用以限制本案。應瞭解到,本領域技術人員對電流限制器141/142之配置及兩者之相對配置關係的調整仍屬本案揭示內容之保護範圍。
承上述,於一實施例中,選擇器160包含開關單元M7與開關單元M8。開關單元M7耦接於電流限制器141的第 一端點與輸出級180之間。開關單元M7用以依據輸入訊號VIN而被開啟,藉以將輸出訊號VO1由電流限制器141的第一端點傳送至輸出級180。開關單元M8耦接於電流限制器141的第二端點與輸出級180之間。開關單元M8用以依據輸入訊號VIN而被開啟,藉以將輸出訊號VO2由電流限制器141的第二端點傳送至輸出級180。
請一併參閱第2圖與第3圖。第3圖為依據本案揭示的再一實施例所繪製相關於第2圖之輸入訊號VIN的邏輯值為1的狀態下的位準轉換裝置100的運作流程圖300。
於一實施例中,輸入訊號VIN的邏輯值可為1或0。如第3圖所示,第2圖實施例中的位準轉換裝置100係運作於輸入訊號VIN的邏輯值為1的狀態下。
於步驟S310中,開關單元M2依據輸入訊號VIN被開啟。於步驟S320中,將金屬氧化矽場效電晶體M5的第二端點的電壓位準下拉至電壓VSS,藉以產生輸出訊號VO2,其中輸出訊號VO2對應於下拉後的二極體連接金屬氧化矽場效電晶體M5的第二端點的電壓位準。於步驟S330中,開關單元M8依據輸入訊號VIN被開啟,藉以將輸出訊號VO2傳送至輸出級180。於步驟S340中,輸出級180輸出對應於輸出訊號VO2的輸出訊號VO4。
於一實施例中,輸入訊號VIN與輸入訊號VINB的電壓擺幅的範圍係介於電壓VSS至電壓VDDI之間,其中電壓VSS的邏輯值為0,而電壓VDDI的邏輯值為1。舉例而言,如第2圖所示,當輸入訊號VIN的邏輯值為1時,輸入訊號VINB 的邏輯值即為0,從而開關單元M2依據輸入訊號VIN而被開啟。因此,金屬氧化矽場效電晶體M5的第二端點的電壓位準被下拉至電壓VSS,藉以產生輸出訊號VO2,其中輸出訊號VO2的位準為電壓VSS。隨後,金屬氧化矽場效電晶體M5的第一端點的電壓位準透過二極體連接金屬氧化矽場效電晶體M5轉接至電壓VSS+VTH5,其中VTH5為二極體連接金屬氧化矽場效電晶體M5的臨界電壓。另外,開關單元M8依據輸入訊號VIN被開啟,藉以將輸出訊號VO2輸出至輸出級180。輸出級180依據輸出訊號VO2產生輸出訊號VO4,其中輸出訊號VO4的邏輯值為1。
承上述,如步驟S310~S340中所示範,二極體連接金屬氧化矽場效電晶體M5用以提供壓降(即,介於開關單元M1與開關單元M2之間的二極體連接金屬氧化矽場效電晶體M5的臨界電壓)。換句話說,相較於未採用電流限制器的實施方式,二極體連接金屬氧化矽場效電晶體M5作為電阻式裝置運作於開關單元M1與開關單元M2之間,藉以提供電阻從而降低由二極體連接金屬氧化矽場效電晶體M5流向開關單元M2的電流。透過上述配置,降低由開關單元M1流向開關單元M2的電流IM1。其結果為開關單元M2的下拉功能可以運作於次臨界電壓。
請一併參閱第2圖與第4圖。第4圖為依據本案揭示的又一實施例所繪製相關於第2圖之輸入訊號VIN的邏輯值為0的狀態下的位準轉換裝置100的運作流程圖400。
如第4圖所示,第2圖實施例中的位準轉換裝置 100係運作於輸入訊號VIN的邏輯值為0的狀態下。於步驟S410中,開關單元M2依據輸入訊號VIN被關閉。於步驟S420中,開關單元M4依據輸入訊號VINB被開啟。於步驟S430中,將金屬氧化矽場效電晶體M6的第二端點的電壓位準下拉至電壓VSS,藉以產生控制訊號VC。於步驟S440中,開關單元M1依據控制訊號VC被開啟。於步驟S450中,將二極體連接金屬氧化矽場效電晶體M5的第一端點的電壓位準上拉至電壓VDDO,藉以產生輸出訊號VO1,其中輸出訊號VO1對應於上拉後的二極體連接金屬氧化矽場效電晶體M5的第二端點的電壓位準。於步驟S460中,開關單元M7依據輸入訊號VIN被開啟,藉以傳送輸出訊號VO1至輸出級180。於步驟S470中,輸出級180輸出一輸出訊號VO4,其中輸出訊號VO4對應於輸出訊號VO1。
舉例而言,如第2圖所示,當輸入訊號VIN的邏輯值為0時,輸入訊號VINB的邏輯值即為1,從而開關單元M2依據輸入訊號VIN被關閉。開關單元M4依據輸入訊號VINB被開啟,藉以將電壓VSS傳送至金屬氧化矽場效電晶體M6的第二端點。因此,金屬氧化矽場效電晶體M6的第二端點的電壓位準被下拉至電壓VSS,藉以產生控制訊號VC。開關單元M1係依據控制訊號VC被開啟。因此,金屬氧化矽場效電晶體M5的第一端點的電壓位準被上拉至電壓VDDO,藉以產生輸出訊號VO1,其中輸出訊號VO1的位準為電壓VDDO。隨後,金屬氧化矽場效電晶體M5的第二端點的電壓位準轉接至電壓VDDO-VTH5。開關單元M7依據輸入訊號VIN被開啟,藉以 將輸出訊號VO1輸出至輸出級180。其結果為輸出級180依據輸出訊號VO2產生輸出訊號VO4,其中輸出訊號VO4的邏輯值為0。
如上述步驟S410~S470所示範,二極體連接金屬氧化矽場效電晶體M6用以提供壓降(即,介於開關單元M3與開關單元M4之間的二極體連接金屬氧化矽場效電晶體M6的臨界電壓)。換句話說,二極體連接金屬氧化矽場效電晶體M6作為電阻式裝置運作於開關單元M3與開關單元M4之間,藉以提供電阻從而降低由二極體連接金屬氧化矽場效電晶體M6流向開關單元M2的電流。透過上述配置,降低由開關單元M3流向開關單元M4的電流IM3。其結果為開關單元M4的下拉功能可以運作於次臨界電壓。
於一實施例中,第3圖的流程圖300與第4圖的流程圖400所示範的運作流程係作為一種位準轉換方法實施。
第5圖為依據本案揭示的一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第5圖中的元件符號將沿用第2圖中的位準轉換裝置100的元件符號。於第5圖示範的一實施例中,位準轉換裝置100中的輸入訊號產生器120更包含反及閘120B(NAND gate)。反及閘120B的輸出端耦接於反相器120A的輸入端。於一實施例中,反及閘120B作為輸入訊號產生器120中的致能單元運作。舉例而言,反及閘120B用以接收初始輸入訊號IN與致能訊號EN,並依據初始輸入訊號IN與致能訊號EN,藉以輸出一輸入訊號VINB 至反相器120A。反相器120A再依據輸入訊號VINB,用以輸出一輸入訊號VIN。
當初始輸入訊號IN與致能訊號EN的邏輯值皆為1時,輸入訊號VINB的邏輯值為0。因此,輸入訊號VIN的邏輯值為1。透過上述配置,當致能訊號的邏輯值為1時,位準移位器140可以為輸入訊號VIN進行位準轉換。
當初始輸入訊號IN與致能訊號EN的邏輯值分別為1與0時,位準轉換裝置100無法運作。承上述,反及閘120B輸出邏輯值為1的輸入訊號VINB。隨後,反相器120A輸出邏輯值為0的輸入訊號VIN。因此,開關單元M7用以依據輸入訊號VIN被開啟,藉以傳送輸出訊號VO1至輸出級180(如第4圖所示範),其中輸出訊號VO1的邏輯值為1。其結果為輸出級180接收輸出訊號VO1與輸出訊號VO4,其中輸出訊號VO1與輸出訊號VO4的邏輯值分別為1與0。換句話說,當位準轉換裝置100無法運作時,位準轉換裝置100由輸出浮動電壓,轉為持續輸出邏輯值為0的輸出訊號VO4。
於一實施例中,反及閘120B與反相器120A皆運作於電壓VDDI。換句話說,輸入訊號VIN、輸入訊號VINB與致能訊號EN的最大電壓位準皆設定為電壓VDDI。
第6圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第6圖中的元件符號將沿用第2圖中的位準轉換裝置100的元件符號。於第6圖示範的一實施例中,位準轉換裝置100中的輸入訊號產 生器120包含反或閘120C(NOR gate)。反或閘120C的輸出端耦接於反相器120A的輸入端。於一實施例中,反或閘120C作為輸入訊號產生器120中的致能單元運作。舉例而言,反或閘120C用以接收初始輸入訊號IN與致能訊號ENB,並藉以輸出一輸入訊號VINB至反相器120A。反相器120A用以依據輸入訊號VINB,輸出一輸入訊號VIN。於一實施例中,反或閘120C與反相器120A皆運作於電壓VDDI。
另外,相較於第5圖中的位準轉換裝置100,於第6圖所示範的一實施例中,當致能訊號ENB的邏輯值為0時,位準轉換裝置100可以正常運作。當致能訊號ENB的邏輯值為1時,反或閘120C輸出邏輯值為0的輸入訊號VINB。因此,反相器120A產生邏輯值為1的輸入訊號VIN。其結果為輸出級180輸出邏輯值為1的輸出訊號VO4。換句話說,當位準轉換裝置100無法運作時,位準轉換裝置100由輸出浮動電壓,轉為持續輸出邏輯值為1的輸出訊號VO4。
於第5、6圖中關於輸入訊號產生器120之配置僅用以說明本案的實現方式之一,並非用以限制本案之實施方式。應瞭解到,本領域技術人員對輸入訊號產生器120之配置的調整仍屬本案揭示內容之保護範圍。
第7圖為依據本案揭示的再一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第7圖中的元件符號將沿用第2圖中的位準轉換裝置100的元件符號。於第7圖所示範的一實施例中,位準移位器140更包含開關單元 M9。開關單元M9的第一端點耦接於開關單元M2與開關單元M4的第二端點,開關單元M9的第二端點用以接收電壓VSS,開關單元M9的控制端點用以接收致能訊號EN。開關單元M9用以依據致能訊號EN而被開啟,藉以致能(enable)於開關單元M1~M6。換句話說,於一實施例中,開關單元M9作為位準移位器140中的致能單元運作。
另外,相較於第2圖,於第7圖所示範的一實施例中,位準轉換裝置100中的輸出級180包含暫存器182、控制電路184以及暫存器186。暫存器182的輸入端耦接於選擇器160,藉以接收輸出訊號VO1與輸出訊號VO2其中之一。隨後,暫存器182依據輸出訊號VO1與輸出訊號VO2其中之一,輸出一輸出訊號VO3。控制電路184耦接於暫存器182與暫存器186之間。控制電路184用以依據輸出訊號VO3與致能訊號EN,輸出暫存訊號VB。暫存器186用以依據暫存訊號VB,輸出一輸出訊號VO4。於一實施例中,控制電路184包含反及閘184A。舉例而言,如第7圖所示,當致能訊號EN的邏輯值為1時,開關單元M9被開啟,藉以致能開關單元M1~M6。承上述,暫存訊號VB的邏輯值係相關於輸出訊號VO3(如第3、4圖所示範)。當輸出訊號VO3的邏輯值為1時,暫存訊號VB的邏輯值為0。另一方面,當輸出訊號VO3的邏輯值為0時,則暫存訊號的邏輯值即為1。當致能訊號EN的邏輯值為0時,開關單元M9被關閉,開關單元M1~M6亦被關閉。實際而言,位準移位器140無法運作。承上述,反及閘184A輸出邏輯值為1的暫存訊號VB,暫存器186從而輸出邏輯值為0的電壓訊號。透過上述 配置,當位準移位器140無法運作時,位準轉換裝置100由輸出浮動電壓,轉為持續輸出邏輯值為0的輸出訊號VO4。
於一實施例中,開關單元M9與輸出級180皆運作於電壓VDDO。換句話說,致能訊號EN的最大電壓位準係設定為電壓VDDO。
第8圖為依據本案揭示的又一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第8圖中的元件符號將沿用第7圖中的位準轉換裝置100的元件符號。於第8圖所示範的一實施例中,位準轉換裝置100中的開關單元M10耦接於開關單元M1與開關單元M3之間。於一實施例中,開關單元M10的第一端點用以接收電壓VDDO,開關單元M10的第二端點耦接於開關單元M1與開關單元M3的第一端點,開關單元M10的控制端點用以接收致能訊號ENB。開關單元M10用以依據致能訊號ENB而被開啟,藉以致能開關單元M1~M6。於一實施例中,致能訊號ENB係為致能訊號EN的反相訊號。舉例而言,當致能訊號EN的邏輯值為1時,致能訊號ENB的邏輯值為0。承上述,開關單元M10被開啟,藉以致能開關單元M1~M6。暫存訊號VB的邏輯值係相關於由位準移位器140所傳送的輸出訊號VO1與輸出訊號VO2其中之一。另一方面,當致能訊號EN的邏輯值為0時,致能訊號ENB的邏輯值為1。承上述,開關單元M9被關閉。就具體效果而言,位準移位器140無法運作。其結果為反及閘184A輸出邏輯值為1的暫存訊號VB,且暫存器186持續輸出邏輯值為0的輸出訊號 VO4。
第9圖為依據本案揭示的一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第9圖中的元件符號將沿用第7圖中的位準轉換裝置100的元件符號。於第9圖所示範的一實施例中,控制電路184耦接於選擇器160的輸出端與暫存器182。控制電路184用以依據致能訊號EN而將電壓VDDO傳送至暫存器182。暫存器182用以接收輸出訊號VO1與輸出訊號VO2電壓VDDO其中之一以及電壓VDDO,從而輸出一輸出訊號VO3。暫存器186耦接於暫存器182,用以接收輸出訊號VO3,並輸出一輸出訊號VO4,其中輸出訊號VO4係對應於輸出訊號VO3。
於一實施例中,控制電路184包含開關單元M11。開關單元M11的第一端點用以接收電壓VDDO,開關單元M11的第二端點耦接於選擇器160,用以接收輸出訊號VO1與輸出訊號VO2其中之一,開關單元M11的控制端點用以接收致能訊號EN。舉例而言,當致能訊號的邏輯值為1時,開關單元M9被開啟,開關單元M11被關閉。因此,開關單元M1~M6被開啟。其結果為輸出訊號VO4的邏輯值係相關於輸入訊號VIN(如第3、4圖所示範)。另一方面,當致能訊號EN的邏輯值為0時,開關單元M9被關閉,藉以去能(disable)開關單元M1~M6。承上述,開關單元M11依據致能訊號EN被開啟,藉以將電壓VDDO傳送至暫存器182。實際而言,暫存器182接收邏輯值為1的訊號。其結果為暫存器186輸出邏輯值為1的輸 出訊號VO4。透過上述配置,當位準移位器140無法運作時,位準轉換裝置100由輸出浮動電壓,轉為持續輸出邏輯值為1的輸出訊號VO4。
第10圖為依據本案揭示的另一實施例所繪製的一種如第1圖所示之位準轉換裝置100的電路圖。
為了易於理解本案後續揭示之內容,第10圖中的元件符號將沿用第8、9圖中的位準轉換裝置100的元件符號。於第10圖所示範的一實施例中,控制電路184耦接於選擇器160與暫存器182的輸出端。由於控制電路184於第10圖中的配置相同於第9圖中所示範,故相關配置的實施方法於此不重複贅述。
舉例而言,如第10圖所示,當致能訊號EN的邏輯值為1時,致能訊號ENB的邏輯值為0。因此,開關單元M10依據致能訊號ENB被開啟,開關單元M11依據致能訊號EN被開啟。其結果為開關單元M1~M6被致能,且輸出訊號VO4的邏輯值係相關於輸入訊號VIN(如第3、4圖所示範)。另一方面,當致能訊號EN的邏輯值為0時,致能訊號ENB的邏輯值為1。因此,開關單元M10依據致能訊號ENB被關閉,藉以去能開關單元M1~M6,開關單元M11依據致能訊號EN被關閉,藉以將電壓VDDO傳送至暫存器182。其結果為暫存器186輸出邏輯值為1的輸出訊號VO4。
於上述實施例中,本案揭示的位準轉換裝置100可以將次臨界電壓轉換為標準供給電壓,並應用於極低電壓電路與系統之中。更甚者,本案揭示的位準轉換裝置100依據具 體應用需求,亦可以將標準供給電壓轉換為次臨界電壓。換句話說,本案揭示的位準轉換裝置100具有廣域的電壓運作範圍。
在一實施例中,本案揭示一種位準轉換裝置包含位準移位器與選擇器。位準移位器包含第一電流限制器。位準移位器用以依據第一輸入訊號於第一電流限制器的第一端點產生第一輸出訊號,並於第一電流限制器的第二端點產生第二輸出訊號。選擇器用以依據第一輸入訊號而選擇性傳送第一輸出訊號與第二輸出訊號其中之一。
本案亦揭示一種位準轉換裝置包含第一上拉單元、第一下拉單元以及第一電流限制器。第一上拉單元用以依據控制訊號而將第一節點的電壓位準上拉至第一電壓,藉以產生第一輸出訊號。第一下拉單元用以依據第一輸入訊號而將第二節點的電壓位準下拉至第二電壓,藉以產生第二輸出訊號。第一電流限制器耦接於第一節點與第二節點之間,用以降低由第一上拉單元流向第一下拉單元的電流。
本案亦揭示一種一種位準轉換方法包含步驟如下:藉由第一開關單元依據控制訊號以將第一電流限制器的第一端點的電壓位準上拉至第一電壓,藉以產生第一輸出訊號;藉由第二開關單元依據第一輸入訊號以將第一電流限制器的第二端點的電壓位準下拉至第二電壓,藉以產生第二輸出訊號,其中第一電壓大於第二電壓;以及藉由選擇器依據第一輸入訊號以傳送第一輸出訊號與第二輸出訊號其中之一。
技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後,技術 領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本案之保護範圍當視申請專利範圍所界定者與其均等範圍為主。
100‧‧‧位準轉換裝置
120‧‧‧輸入訊號產生器
120A‧‧‧反相器
140‧‧‧位準移位器
160‧‧‧選擇器
180‧‧‧輸出級
VO1、VO2、VO4‧‧‧輸出訊號
VIN、VINB‧‧‧輸入訊號

Claims (10)

  1. 一種位準轉換裝置,包含:一位準移位器,包含一第一輸出端點、一第二輸出端點以及一第一電流限制器,該第一電流限制器的一第一端點耦接至該第一輸出端點,且該第一電流限制器的一第二端點耦接至該第二輸出端點,其中該位準移位器用以依據一第一輸入訊號於該第一電流限制器的該第一端點產生一第一輸出訊號,並於該第一電流限制器的該第二端點產生一第二輸出訊號;以及一選擇器,用以依據該第一輸入訊號而選擇性傳送該第一輸出訊號與該第二輸出訊號其中之一。
  2. 如請求項1所述之位準轉換裝置,其中該位準移位器更包含:一第一上拉單元,用以依據一控制訊號而將該第一電流限制器的該第一端點的一電壓位準上拉至一第一電壓,藉以產生該第一輸出訊號;以及一第一下拉單元,用以依據該第一輸入訊號而將該第一電流限制器的該第二端點的一電壓位準下拉至一第二電壓,藉以產生該第二輸出訊號,其中該第二電壓小於該第一電壓,且該第一電流限制器用以降低由該第一上拉單元流向該第一下拉單元的一電流,其中該第一電流限制器包含:一二極體,耦接於該第一上拉單元與該第一下拉單元之間, 其中該位準移位器更包含:一第二電流限制器;一第二上拉單元,用以依據該第二輸出訊號而將該第二電流限制器的一第一端點的一電壓位準上拉至該第一電壓,藉以產生該控制訊號;以及一第二下拉單元,用以依據一第二輸入訊號而將該第二電流限制器的一第二端點的一電壓位準下拉至該第二電壓,其中該第二輸入訊號為該第一輸入訊號的一反相訊號,其中該第二電流限制器用以降低由該第二上拉單元流向該第二下拉單元的一電流,其中該位準轉換器更包含:一輸出級,用以調整由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓擺幅,其中該位準轉換器更包含:一反相器,用以依據該第一輸入訊號而產生該第二輸入訊號。
  3. 如請求項1所述之位準轉換裝置,其中該位準移位器更包含:一第一上拉單元,用以依據一控制訊號而將該第一電流限制器的該第一端點的一電壓位準上拉至一第一電壓,藉以產生該第一輸出訊號;以及一第一下拉單元,用以依據該第一輸入訊號而將該第一電流限制器的該第二端點的一電壓位準下拉至一第二電壓,藉以產生該第二輸出訊號, 其中該第二電壓小於該第一電壓,且該第一電流限制器用以降低由該第一上拉單元流向該第一下拉單元的一電流,其中該第一電流限制器包含:一二極體,耦接於該第一上拉單元與該第一下拉單元之間,其中該位準移位器更包含:一第二電流限制器;一第二上拉單元,用以依據該第二輸出訊號而將該第二電流限制器的一第一端點的一電壓位準上拉至該第一電壓,藉以產生該控制訊號;以及一第二下拉單元,用以依據一第二輸入訊號而將該第二電流限制器的一第二端點的一電壓位準下拉至該第二電壓,其中該第二輸入訊號為該第一輸入訊號的一反相訊號,其中該第二電流限制器用以降低由該第二上拉單元流向該第二下拉單元的一電流,其中該位準轉換器更包含:一輸出級,用以調整由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓擺幅,其中該位準轉換器更包含:一致能單元,用以依據一初始輸入訊號與一致能訊號而產生該第二輸入訊號;以及一反相器,用以依據該第二輸入訊號而產生該第一輸入訊號。
  4. 如請求項2或3所述之位準轉換裝置,其中 該位準移位器更包含:一致能單元,用以依據一第一致能訊號與一第二致能訊號其中之一而致能該第一上拉單元與該第一下拉單元,其中該第一致能訊號為該第二致能訊號的一反相訊號,其中當該致能單元用以依據該第一致能訊號而致能該位準移位器時,該致能單元的一第一端點耦接於該第一下拉單元與該第二下拉單元之間,該致能單元的一第二端點用以接收該第二電壓,其中當該致能單元用以依據該第二致能訊號而致能該位準移位器時,該致能單元的該第一端點耦接於該第一上拉單元與該第二上拉單元之間,該致能單元的該第二端點用以接收該第一電壓,其中該輸出級包含:一第一暫存器,用以依據由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一而產生一第三輸出訊號;一控制電路,用以依據該第一致能訊號與該第三輸出訊號而輸出一暫存訊號;以及一第二暫存器,用以依據該暫存訊號而產生一第四輸出訊號,其中該選擇器包含:一第一開關單元,用以依據該第一輸入訊號而被開啟,藉以傳送該第一輸出訊號;以及一第二開關單元,用以依據該第一輸入訊號而被開啟,藉以傳送該第二輸出訊號。
  5. 如請求項2或3所述之位準轉換裝置,其中該位準移位器更包含:一致能單元,用以依據一第一致能訊號與一第二致能訊號其中之一而致能該第一上拉單元與該第一下拉單元,其中該第一致能訊號為該第二致能訊號的一反相訊號,其中當該致能單元用以依據該第一致能訊號而致能該位準移位器時,該致能單元的一第一端點耦接於該第一下拉單元與該第二下拉單元之間,該致能單元的一第二端點用以接收該第二電壓,其中當該致能單元用以依據該第二致能訊號而致能該位準移位器時,該致能單元的該第一端點耦接於該第一上拉單元與該第二上拉單元之間,該致能單元的該第二端點用以接收該第一電壓,其中該輸出級包含:一控制電路,用以依據該第一致能訊號,將由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓位準上拉至該第一電壓;一第一暫存器,用以依據由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一而產生一第三輸出訊號;以及一第二暫存器,用以依據該第三輸出訊號而產生一第四輸出訊號,其中該選擇器包含;一第一開關單元,用以依據該第一輸入訊號而被開啟,藉以傳送該第一輸出訊號;以及 一第二開關單元,用以依據該第一輸入訊號而被開啟,藉以傳送該第二輸出訊號。
  6. 一種位準轉換裝置,包含:一第一上拉單元,用以依據一控制訊號而將一第一節點的一電壓位準上拉至一第一電壓,藉以產生一第一輸出訊號;一第一下拉單元,用以依據一第一輸入訊號而將一第二節點的一電壓位準下拉至一第二電壓,藉以產生一第二輸出訊號;一第一電流限制器,耦接於該第一節點與該第二節點之間,用以降低由該第一上拉單元流向該第一下拉單元的一電流;以及一選擇器,耦接該第一上拉單元以及該第一下拉單元,該選擇器用以依據該第一輸入訊號而傳送該第一輸出訊號與該第二輸出訊號其中之一。
  7. 如請求項6所述之位準轉換裝置,更包含:一第二電流限制器;一第二上拉單元,用以依據該第二輸出訊號而將該第二電流限制器的一第一端點的一電壓位準上拉至該第一電壓;以及一第二下拉單元,用以依據一第二輸入訊號而將該第二電流限制器的一第二端點的一電壓位準下拉至該第二電壓,藉以產生該控制訊號,其中該第二電流限制器用以降低由該第二上拉單元流向 該第二下拉單元的一電流,且該第二輸入訊號為該第一輸入訊號的一反相訊號,其中該位準轉換裝置更包含:一致能單元,用以依據一初始輸入訊號與一致能訊號而產生該第二輸入訊號;以及一反相器,用以依據該第二輸入訊號而產生該第一輸入訊號,其中該位準轉換裝置更包含:一輸出級,用以調整由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓擺幅,其中該輸出級包含:一第一暫存器,用以依據由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一而產生一第三輸出訊號;一控制電路,用以依據該第一致能訊號與該第三輸出訊號而輸出一暫存訊號;以及一第二暫存器,用以依據該暫存訊號而產生一第四輸出訊號。
  8. 如請求項6所述之位準轉換裝置,更包含:一第二電流限制器;一第二上拉單元,用以依據該第二輸出訊號而將該第二電流限制器的一第一端點的一電壓位準上拉至該第一電壓;以及一第二下拉單元,用以依據一第二輸入訊號而將該第二電流限制器的一第二端點的一電壓位準下拉至該第二電壓, 藉以產生該控制訊號,其中該第二電流限制器用以降低由該第二上拉單元流向該第二下拉單元的一電流,且該第二輸入訊號為該第一輸入訊號的一反相訊號,其中該位準轉換裝置更包含:一輸出級,用以調整由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓擺幅,其中該位準轉換裝置更包含:一致能單元,用以依據一第一致能訊號與一第二致能訊號其中之一而致能該第一上拉單元與該第一下拉單元,其中該第一致能訊號為該第二致能訊號的一反相訊號,其中當該致能單元依據該第一致能訊號而致能該第一上拉單元與該第一下拉單元時,該致能單元的一第一端點耦接於該第一下拉單元與該第二下拉單元,該致能單元的一第二端點用以接收該第二電壓,其中當該致能單元依據該第二致能訊號而致能該第一上拉單元與該第一下拉單元時,該致能單元的該第一端點耦接於該第一上拉單元與該第二上拉單元,該致能單元的該第二節點用以接收該第一電壓,其中該輸出級包含:一控制電路,用以依據該第一致能訊號而將由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一的一電壓位準上拉至該第一電壓;一第一暫存器,用以依據由該選擇器傳送的該第一輸出訊號與該第二輸出訊號其中之一而產生一第三輸出訊號;以 及一第二暫存器,用以依據該第三輸出訊號而產生一第四輸出訊號。
  9. 一種位準轉換方法,包含:藉由一第一開關單元依據一控制訊號以將一第一電流限制器的一第一端點的一電壓位準上拉至一第一電壓,藉以產生一第一輸出訊號;藉由一第二開關單元依據一第一輸入訊號以將該第一電流限制器的一第二端點的一電壓位準下拉至一第二電壓,藉以產生一第二輸出訊號,其中該第一電壓大於該第二電壓;以及藉由一選擇器依據該第一輸入訊號以傳送該第一輸出訊號與該第二輸出訊號其中之一。
  10. 如請求項9所述之位準轉換方法,更包含:藉由一第三開關單元依據該第二輸出訊號以將一第二電流限制器的一第一端點的一電壓位準上拉至該第一電壓;以及藉由一第四開關單元依據一第二輸入訊號以將該第二電流限制器的一第二端點的一電壓位準下拉至該第二電壓,藉以產生該控制訊號,其中該第二輸入訊號為該第一輸入訊號的一反相訊號。
TW105121126A 2015-11-16 2016-07-04 位準轉換裝置及其方法 TWI599176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/942,909 US9866205B2 (en) 2015-11-16 2015-11-16 Level conversion device and method

Publications (2)

Publication Number Publication Date
TW201720057A TW201720057A (zh) 2017-06-01
TWI599176B true TWI599176B (zh) 2017-09-11

Family

ID=58640109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121126A TWI599176B (zh) 2015-11-16 2016-07-04 位準轉換裝置及其方法

Country Status (5)

Country Link
US (7) US9866205B2 (zh)
KR (1) KR101809352B1 (zh)
CN (1) CN107070446B (zh)
DE (1) DE102016100044A1 (zh)
TW (1) TWI599176B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659302A (zh) * 2017-08-28 2018-02-02 天津大学 具有预放大的电平转换电路
US11374494B2 (en) * 2019-03-21 2022-06-28 Infineon Technologies LLC General-purpose analog switch with a controlled differential equalization voltage-slope limit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05300001A (ja) 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd レベルシフト回路
US6369613B1 (en) * 1999-05-10 2002-04-09 Altera Corporation Input/output drivers
GB9920172D0 (en) 1999-08-25 1999-10-27 Sgs Thomson Microelectronics Cmos switching cicuitry
JP3603769B2 (ja) 2000-09-06 2004-12-22 セイコーエプソン株式会社 レベルシフト回路及びそれを用いた半導体装置
JP4421365B2 (ja) 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
US7675345B2 (en) 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
KR20100000140A (ko) * 2008-06-24 2010-01-06 삼성전자주식회사 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치
KR100980605B1 (ko) * 2008-10-27 2010-09-07 주식회사 하이닉스반도체 클럭패스 제어회로 및 이를 이용한 반도체 메모리 장치
JP5483424B2 (ja) 2010-02-19 2014-05-07 Necエンジニアリング株式会社 レベル変換回路
JP2013131964A (ja) * 2011-12-22 2013-07-04 Renesas Electronics Corp レベルシフト回路及び表示装置の駆動回路
CN104052454B (zh) * 2013-03-13 2017-04-26 台湾积体电路制造股份有限公司 用于高密度集成电路的电平转换器
US9197199B2 (en) * 2013-03-13 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter for high density integrated circuits
DE102014214820B4 (de) 2013-07-30 2020-07-23 Avago Technologies International Sales Pte. Ltd. Hochgeschwindigkeitspegelumsetzer mit amplitudenregelschleife
US9197214B2 (en) 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop

Also Published As

Publication number Publication date
US20170141765A1 (en) 2017-05-18
US11387818B2 (en) 2022-07-12
US20190280678A1 (en) 2019-09-12
US20190115905A1 (en) 2019-04-18
US10164615B2 (en) 2018-12-25
US11063578B2 (en) 2021-07-13
US20200395924A1 (en) 2020-12-17
US9866205B2 (en) 2018-01-09
US20180115307A1 (en) 2018-04-26
US10291210B2 (en) 2019-05-14
US20200083871A1 (en) 2020-03-12
TW201720057A (zh) 2017-06-01
US10483950B2 (en) 2019-11-19
DE102016100044A1 (de) 2017-05-18
US10778197B2 (en) 2020-09-15
KR101809352B1 (ko) 2017-12-14
CN107070446B (zh) 2021-06-08
US20210344330A1 (en) 2021-11-04
CN107070446A (zh) 2017-08-18
KR20170057101A (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
TWI531163B (zh) 電壓轉換器
US11012073B2 (en) Level shifter circuit and method of operating the same
US7830175B1 (en) Low power single-rail-input voltage level shifter
WO2014200429A1 (en) Circuit arrangement and method of operating the same
US11387818B2 (en) Level conversion device and method
US7777548B2 (en) Level shifter
CN101546999B (zh) 电平转换电路
WO2012165599A1 (ja) レベルシフト回路
TWI681628B (zh) 電壓位準移位電路
CN107528580B (zh) 电平转换电路
US8502559B2 (en) Level translator
JP2013012835A (ja) バススイッチ回路
US8502560B2 (en) Output circuit and output control system
JP2017103736A (ja) 半導体集積回路
JP2011114817A (ja) 半導体装置
JP2018125626A (ja) 半導体回路、半導体装置、及び制御方法
TWM528035U (zh) 電位轉換器
TWM455893U (zh) 具低漏電流之電壓位準移位器