KR101206099B1 - 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 - Google Patents

전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR101206099B1
KR101206099B1 KR1020100137643A KR20100137643A KR101206099B1 KR 101206099 B1 KR101206099 B1 KR 101206099B1 KR 1020100137643 A KR1020100137643 A KR 1020100137643A KR 20100137643 A KR20100137643 A KR 20100137643A KR 101206099 B1 KR101206099 B1 KR 101206099B1
Authority
KR
South Korea
Prior art keywords
signal
impedance
unit circuits
mode driver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100137643A
Other languages
English (en)
Other versions
KR20120076400A (ko
Inventor
유창식
배창현
김욱
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100137643A priority Critical patent/KR101206099B1/ko
Publication of KR20120076400A publication Critical patent/KR20120076400A/ko
Application granted granted Critical
Publication of KR101206099B1 publication Critical patent/KR101206099B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 일 실시예에 따른 전압 모드 드라이버는 전압의 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여 임피던스를 조절하고, 상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절한다.

Description

전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법{VOLTAGE MODE DRIVER, COMPARATING CIRCUIT USING THE VOLTAGE MODE DRIVER AND OPERATING METHOD THEREOF}
아래의 실시예들은 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법에 관한 것이다.
일반적으로 출력 회로에서 고속으로 데이터를 전송할 때 수신단에 나타나는 신호의 감쇄를 보상하기 위한 방법으로 출력 회로에 디-엠퍼시스(de-emphasis) 회로와 임피던스를 조절할 수 있는 회로를 둘 수 있다. 디-엠퍼시스(de-emphasis) 회로와 임피던스를 조절할 수 있는 회로는 보통 스위치 트랜지스터와 저항으로 이루어진 동일한 형태의 단위 회로를 여러 개 두고, 그 단위 회로들을 on/off하여 출력 전압의 크기와 임피던스를 조절할 수 있다.
하지만, 다수 개의 단위 회로들로 디-엠퍼시스(de-emphasis) 회로와 임피던스를 조절할 경우, 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하면 임피던스가 변하게 되고, 반대로 임피던스를 조절하면 출력 전압의 크기가 변하게 된다. 따라서, 디-엠퍼시스 회로와 임피던스를 서로 독립적으로 조절할 수 없다는 문제점이 있다. 또한, 임피던스 조절을 위한 비교 회로를 구성할 때 기준이 되는 기준 저항(reference resistor)을 패드(pad)를 통해 칩 외부에 연결해야 하므로, 추가적인 패드와 배선들이 필요하다는 문제점 또한 있다.
본 발명의 일 실시예는 고속 데이터 전송에 있어서 칩(chip) 사이에 안정적인 신호 전송을 목적으로 사용되는 디-엠퍼시스(de-emphasis) 회로의 크기와 임피던스(impedence)의 조절을 서로 독립적으로 수행할 수 있는 전압 모드 드라이버 및 그 동작 방법을 제공한다.
또한, 본 발명의 일 실시예는 수신단의 종단 저항을 이용하여 송신단의 임피던스를 조절하기 위한 비교 회로를 구성할 수 있는 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 전압 모드 드라이버는 전압의 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여 임피던스를 조절하고, 상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절한다.
상기 병렬로 배치하는 복수의 단위 회로들의 개수에 기초하여 상기 임피던스의 정밀도 또는 상기 임피던스의 범위를 조절할 수 있다.
상기 복수의 단위 회로들 각각은 서로 바이너리 웨이트(binary weight)를 포함하는 가중치를 가질수 있다.
상기 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하여 상기 임피던스를 조절할 수 있다.
상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호- 상기 제2 신호는 상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호임-를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로는 임피던스를 제어하기 위한 신호에 따라 제3 신호를 수신하고, 상기 제3 신호에 기초하여 전압의 크기를 변화시키는 제1 전압 모드 드라이버; 상기 임피던스를 제어하기 위한 신호에 따라 제4 신호를 수신하고, 상기 제4 신호에 기초하여 전압의 크기를 변화시키는 제2 전압 모드 드라이버; 상기 제1 전압 모드 드라이버의 출력과 기준 저항(reference resistor) 값을 비교하는 비교기; 및 상기 비교기의 출력을 이용하여 상기 임피던스를 조절하기 위한 신호를 생성하는 제어부를 포함하고, 상기 제4 신호는 상기 제3 신호와 위상이 반전된 신호이다.
상기 기준 저항 값은 수신단의 종단 저항의 값에 기초할 수 있다.
상기 제1 전압 모드 드라이버 및 상기 제2 전압 모드 드라이버는 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬 배치하여 임피던스를 조절하고, 상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
상기 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하여 상기 임피던스를 조절할 수 있다.
상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호- 상기 제2 신호는 상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호임-를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
본 발명의 일 실시예에 따른 전압 모드 드라이버의 동작 방법은 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여 임피던스를 조절하는 단계; 및 상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 단계를 포함한다.
상기 병렬로 배치하는 복수의 단위 회로들의 개수에 기초하여 상기 임피던스의 정밀도 또는 상기 임피던스의 범위를 조절하는 단계를 포함할 수 있다.
상기 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하는 단계를 포함할 수 있다.
상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 단계를 포함하고, 상기 제2 신호는 상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수 있다.
본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로의 동작 방법은 임피던스를 제어하기 위한 신호에 따라 수신한 제3 신호 및 제4 신호에 기초하여 전압의 크기를 변화시키는 단계; 상기 제3 신호 및 상기 제4 신호에 기초하여 변환된 전압의 크기에 따른 저항의 값과 기준 저항(reference resistor) 값을 비교하는 단계; 및 상기 비교 결과를 이용하여 임피던스를 조절하기 위한 신호를 생성하는 단계를 포함하고, 상기 제4 신호는 상기 제3 신호와 위상이 반전된 신호이다.
상기 기준 저항 값은 수신단의 종단 저항의 값에 기초할 수 있다.
상기 제3 신호 및 상기 제4 신호에 기초하여 전압의 크기를 변화시키는 단계는 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬 배치하여 임피던스를 조절하는 단계를 포함할 수 있다.
상기 복수의 단위 회로들 중 선택되지 않은 단위 회로를 하이-임피던스(High-Z) 상태로 유지하는 단계; 및 상기 복수의 단위 회로들 중 선택된 단위 회로는 동일한 신호를 수신하는 단계를 포함할 수 있다.
상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 단계를 포함하고, 상기 제2 신호는 상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수 있다.
본 발명의 일 실시예에 따르면, 임피던스를 우선적으로 조절하여 임피던스 매칭이 이루어진 후 전압 크기를 조절함으로써 임피던스의 변화 없이 전압 크기를 조절 할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 수신단의 종단 저항을 이용함으로써 칩 외부에 별도의 기준 저항을 두지 않고도 임피던스 조절을 위한 비교 회로를 구성할 수 있으며, 외부로 통하는 패드와 불필요한 배선을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있는 단위 회로를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 전압 모드 드라이버의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로를 구성한 것을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로의 전체 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 전압 모드 드라이버의 동작 방법을 나타낸 플로우 차트이다.
도 6은 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로의 동작 방법을 나타낸 플로우 차트이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 일실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있는 단위 회로를 나타낸 도면이다.
도 1과 같이 단위 회로는 스위치 트랜지스터와 저항으로 이루어지고 저항 배치에 따라 도 1(a) 또는 도 1(b)로 구성할 수 있다. 단위 회로에서 P-type, N-type 트랜지스터와 저항으로 이루어진 각 레그(leg)들은 선택에 따라 DQ_N 또는 DQ_N_1B (DQ_N의 0.5CLK 지연된 신호의 반전) 둘 중 하나를 입력으로 받게 되고 외부에서 바라보는 전체 DC 저항 값에 변화를 주어 전압의 크기를 변화시킨다.
도 2는 본 발명의 일 실시예에 따른 전압 모드 드라이버의 구조를 나타낸 도면이다.
도 2를 참조하면, 전압 모드 드라이버(200)에 포함된 복수의 단위 회로들(210,220,..,250)이 병렬로 배치된 것을 볼 수 있다. 도 2에서 입력 신호들의 구성은 differential signaling에 있어서 plus 신호를 출력하는 드라이버인 경우를 나타낸다.
전압 모드 드라이버(200)는 전압의 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들(210,220, ... ,250)을 병렬로 배치하여 임피던스를 조절한다. 또한, 전압 모드 드라이버(200)는 복수의 단위 회로들(210,220,..,250) 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절한다.
또한, 복수의 단위 회로들(210,220,..,250) 각각은 서로 바이너리 웨이트(binary weight)를 가질 수 있으며, 복수의 단위 회로들(210,220,..,250) 각각에 포함된 레그(leg)들 또한 서로 바이너리 웨이트를 포함하는 다양한 가중치를 가질 수 있다.
즉, 예를 들어, 도 2에서와 같이, 전압 모드 드라이버(200)에 포함된 제1 단위 회로(210), 제2 단위 회로(220), 및 제5 단위 회로(250)은 각각 제1 단위 회로(210)에 비하여 제2 단위 회로(220)가 21의 값을, 제1 단위 회로(210)에 비하여 제5 단위 회로(250)가 25의 값(즉, 바이너리 웨이트(binary weight))을 가질 수 있다.
또한, 복수의 단위 회로들(210,220,..,250) 각각에 포함된 레그들 또한 각각 20, 21, 22, 23. 24와 같은 바이너리 웨이트를 가질 수 있다.
이 밖에도 각각의 단위 회로 및 단위 회로들 각각에 포함된 레그들은 다양한가중치를 가짐으로써 설계 상의 편의를 도모할 수 있다. 전압 모드 드라이버(200)를 구성하는 복수의 단위 회로들(210, 220, ... ,250) 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 두어 외부에서 바라보는 전체 임피던스를 변화시킬 수 있도록 한다. 또한, 복수의 단위 회로들(210,220, ... ,250) 중 선택된 단위 회로는 동일한 신호를 수신하여 임피던스를 조절할 수 있도록 한다.
즉, 임피던스를 조절한 후 병렬로 배치된 단위 회로의 개수가 선택되면, 선택된 단위 회로 내의 각 레그(leg)들의 스위치 트랜지스터는 동일한 입력(DQ_N 또는 DQ_N_1B)를 받아 동작할 수 있다.
이때, 병렬로 배치하는 복수의 단위 회로들(210,220,..,250)의 개수에 기초하여 임피던스의 정밀도 또는 임피던스의 범위를 조절할 수 있다.
복수의 단위 회로들(210,220,.. ,250) 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
제2 신호는 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수있다.
도 3은 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로를 구성한 것을 나타낸 도면이다.
도 3을 참조하면, 수신단의 종단 저항을 이용하여 임피던스 조절을 위한 비교 회로(300)를 구성한 것을 볼 수 있다.
전압 모드 드라이버를 이용한 비교 회로(300)는 제1 전압 모드 드라이버(310), 제2 전압 모드 드라이버(320), 비교기(330), 제어부(340)를 포함한다.
제1 전압 모드 드라이버(310)는 임피던스를 제어하기 위한 신호에 따라 제3 신호를 수신하고, 제3 신호에 기초하여 전압의 크기를 변화시킨다.
제2 전압 모드 드라이버(320)는 임피던스를 제어하기 위한 신호에 따라 제4 신호를 수신하고, 제4 신호에 기초하여 전압의 크기를 변화시킨다. 이때, 제4 신호는 제3 신호와 위상이 반전된 신호(differential signal)일 수 있다.
제1 전압 모드 드라이버(310) 및 제2 전압 모드 드라이버(320)는 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬 배치하여 임피던스를 조절하고, 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
여기서, 디-엠퍼시스 회로의 전압 크기는 외부에서 가해진 코드에 의해 각 단위 회로 내의 레그(leg)들의 수를 조절할 수 있다.
또한, 제3 신호 및 제4 신호는 임피던스를 제어하기 위한 신호에 의해 각 단위 회로 내의 레그들에게 동일하게 수신되어 전압의 크기를 변화시킬 수 있다. 임피던스 조절 단계에서는 이미 조절한 레그의 수는 무시될 수 있다.
이때, 제3 신호는 제1 전압 모드 드라이버(310)에 연결되고, 제4 신호는 제2 전압 모드 드라이버(320)에 연결될 수 있다.
이 때, 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
제2 신호는 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수있다.
여기서, 제1 전압 모드 드라이버(310) 및 제2 전압 모드 드라이버(320)를 구성하는 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하여 임피던스를 조절할 수 있다.
비교기(330)는 제1 전압 모드 드라이버(310)의 출력과 기준 저항(reference resistor) 값을 비교한다. 이때, 제1 전압 모드 드라이버(310)의 출력과 기준 저항(reference resistor) 값은 전압의 형태로 비교될 수 있다. 기준 저항 값은 수신단의 종단 저항(350)의 값에 기초할 수 있다.
제어부(340)는 비교기의 출력을 이용하여 임피던스를 조절하기 위한 신호를 생성한다.
도 3은 임피던스 조절을 위해 수신단의 종단 저항을 이용하는 비교 회로의 구성을 나타내며 제1 전압 모드 드라이버(310)의 조작으로 DQ_N이 입력되던 곳에 High의 값을 가지게 하고, DQ_NB가 입력되던 곳에 Low의 값을 가지게 하면 등가적으로 기준 저항(Reference resistor)의 형태와 동일하게 된다.
임피던스에 대한 제어(조절)가 끝나면 제3 신호 및 제4 신호는 꺼지고 DQ_N/DQ_N_1B(제1모드 드라이버일 경우)를 받는다. 이 후, 정상 동작일 경우 미리 조절한 레그의 수에 의해 디-엠퍼시스 회로의 전압 크기가 조절될 수 있다.
기준 저항은 구성된 저항들의 비율로 기준 전압을 만들 수 있으므로 온-칩(on-chip)구성이 가능하여 칩 외부에 별도의 저항이 필요 없게 된다.
도 4는 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로의 전체 구조를 나타낸 도면이다.
도 4를 참조하면, 비교 회로(400)에 포함된 전압 모드 드라이버(410,420)는 스위치 트랜지스터와 저항으로 단위 회로를 구성하고, 단위 회로 내의 각 레그(leg)들은 de-emphasis의 전압 크기를 조절하며, 병렬 배치된 단위 회로들을 이용하여 임피던스를 조절하는 방식이다.
전압 모드 드라이버(410,420)에서 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 있고, 선택된 단위 회로의 각 레그(leg)들은 동일한 신호를 입력을 받는다. 여기서 단위 회로내의 각 레그(leg)들 중 DQ_N을 받는 레그(leg)의 수와 DQ_N_1B를 입력으로 받는 레그(leg)의 수를 조절하면 임피던스의 변화 없이 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
또한, 임피던스 조절을 위한 비교 회로의 구성은 도 4와 같이 수신단의 저항(450)을 이용하므로 별도의 저항이 필요하지 않기 때문에 불필요한 패드나 배선이 감소하게 된다.
비교 회로(400)를 구성하는 비교기(430), 제어부(440) 및 이 밖의 각 구성 요소들에 대한 설명은 도 3의 구성 요소와 일치하므로 해당 부분의 설명을 참조하기로 한다.
도 5는 본 발명의 일 실시예에 따른 전압 모드 드라이버의 동작 방법을 나타낸 플로우 차트이다.
전압 모드 드라이버는 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여 임피던스를 조절한다(510).
전압 모드 드라이버는 병렬로 배치하는 복수의 단위 회로들의 개수에 기초하여 임피던스의 정밀도 또는 임피던스의 범위를 조절할 수 있다.
이때, 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신할 수 있다.
전압 모드 드라이버는 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절한다(530).
전압 모드 드라이버는 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절할 수 있다.
여기서, 제2 신호는 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수 있다.
상술한 전압 모드 드라이버의 동작 방법에서 510 및 530의 수행 순서는 반드시 기재한 바와 같이 한정되는 것은 아니며, 530이 먼저 수행된 후, 510이 수행될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 전압 모드 드라이버를 이용한 비교 회로의 동작 방법을 나타낸 플로우 차트이다.
전압 모드 드라이버를 이용한 비교 회로(이하, '비교 회로'는 임피던스를 제어하기 위한 신호에 따라 수신한 제3 신호 및 제4 신호에 기초하여 전압의 크기를 변화시킨다(610).
여기서, 제3 신호 및 제4 신호는 비교 회로에 동시에 인가될 수 있으며, 제4 신호는 제3 신호와 위상이 반전된 신호일 수 있다. 610에서 비교 회로는 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬 배치하여 임피던스를 조절할 수 있다. 이 때, 비교 회로는 복수의 단위 회로들 중 선택되지 않은 단위 회로를 하이-임피던스(High-Z) 상태로 유지하고, 복수의 단위 회로들 중 선택된 단위 회로는 동일한 신호를 수신할 수 있다.
비교 회로는 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 결정할 수 있다.
단, 임피던스를 조절하는 동작 구간에서는 각 단위 회로내의 레그 조절은 리셋되고 제 1 전압 모드 드라이버인 경우 제 3신호, 제2 전압 모드 드라이버인 경우 제4신호를 수신할 수 있다. 제2 신호는 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호일 수 있다.
비교 회로는 제3 신호 및 제4 신호에 기초하여 변환된 전압의 크기에 따른 저항의 값과 기준 저항(reference resistor) 값을 비교한다(630). 기준 저항 값은 수신단의 종단 저항의 값에 기초할 수 있다.
비교 회로는 비교 결과를 이용하여 임피던스를 조절하기 위한 신호를 생성한다(650).
본 발명의 일 실시예에 따른 전압 모드 드라이버는 고속 메모리 인터페이스, 디스플레이를 위한 직렬 인터페이스 등을 포함하는 데이터 송수신 시스템의 출력 회로에 사용될 수 있다.
전압 모드 드라이버는 고속 메모리 인터페이스의 경우, 메모리에서 컨트롤러로 안정적인 데이터를 전송하기 위해 사용될 수 있고, 디스플레이용 직렬 인터페이스의 경우, DVI, HDMI, Display port의 데이터 전송 규격에 맞는 출력 회로에 사용될 수 있다.
또한, 전압 모드 드라이버는 대용량 저장 장치와 컨트롤러 사이의 인터페이스 회로에서 SATA 규격을 만족하는 데이터 전송 회로에 사용될 수 있고, Local I/O 인터페이스 회로에서는 PCIe, HyperTransport 규격을 만족하는 데이터 전송 회로에 사용될 수 있으며, 네트워크 인터페이스 회로는 Ethernet, SONET/SDH 규격을 만족하는 데이터 전송 회로에 사용될 수 있다.
또한, 전압 모드 드라이버는 기타의 안정적이고 저전력을 요구하는 데이터 전송 시스템의 출력 회로로 사용될 수 있으며, 임피던스 및 출력 신호의 전압 크기를 조절할 수 있는 기능 등을 보유하므로 고속의 안정적인 데이터 전송을 필요로 하는 각종 시스템의 출력 회로로 사용될 수 있다.
상술한 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
300: 비교 회로
310: 제1 전압 모드 드라이버
320: 제2 전압 모드 드라이버
330: 비교기
340: 제어부

Claims (19)

  1. 전압의 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여 임피던스를 조절하고, 상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하며,
    상기 병렬로 배치하는 복수의 단위 회로들의 개수에 기초하여 상기 임피던스의 정밀도 또는 상기 임피던스의 범위를 조절하는 전압 모드 드라이버.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 단위 회로들 각각은 서로 바이너리 웨이트(binary weight)를 포함하는 가중치를 가지는 전압 모드 드라이버.
  4. 제1항에 있어서,
    상기 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하여 상기 임피던스를 조절하는 전압 모드 드라이버.
  5. 제1항에 있어서,
    상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호- 상기 제2 신호는 상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호임-를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 전압 모드 드라이버.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 전압 크기를 조절할 수 있는 복수의 저항들 및 복수의 스위치 트랜지스터들을 포함하는 복수의 단위 회로들을 병렬로 배치하여, 상기 복수의 단위 회로들의 개수에 기초하여 임피던스의 정밀도 또는 상기 임피던스의 범위를 조절하는 단계; 및
    상기 복수의 단위 회로들 각각에 포함된 레그(leg)들을 이용하여 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 단계
    를 포함하는 전압 모드 드라이버의 동작 방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 복수의 단위 회로들 중 선택되지 않은 단위 회로는 하이-임피던스(High-Z) 상태로 유지하고, 선택된 단위 회로는 동일한 신호를 수신하는 단계
    를 더 포함하는 전압 모드 드라이버의 동작 방법.
  14. 제11항에 있어서,
    상기 복수의 단위 회로들 각각에 포함된 레그들 중 제1 신호를 수신하는 레그의 수와 제2 신호를 수신하는 레그의 수를 조절하여 상기 디-엠퍼시스(de-emphasis) 회로의 전압 크기를 조절하는 단계
    를 더 포함하고,
    상기 제2 신호는
    상기 제1 신호로부터 미리 설정된 시간만큼 지연되고 반전된 신호인 전압 모드 드라이버의 동작 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020100137643A 2010-12-29 2010-12-29 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 Expired - Fee Related KR101206099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100137643A KR101206099B1 (ko) 2010-12-29 2010-12-29 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100137643A KR101206099B1 (ko) 2010-12-29 2010-12-29 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120076400A KR20120076400A (ko) 2012-07-09
KR101206099B1 true KR101206099B1 (ko) 2012-11-28

Family

ID=46710045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100137643A Expired - Fee Related KR101206099B1 (ko) 2010-12-29 2010-12-29 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR101206099B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959825B1 (ko) 2017-10-17 2019-03-19 금오공과대학교 산학협력단 3레벨 전압모드 송신기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451031B2 (en) * 2010-11-11 2013-05-28 Advanced Micro Devices, Inc. Adjustable finite impulse response transmitter
US10554450B2 (en) * 2018-03-14 2020-02-04 Samsung Display Co., Ltd. High resolution voltage-mode driver
KR102568428B1 (ko) * 2022-04-01 2023-08-18 한양대학교 산학협력단 피드 포워드 등화기를 포함하는 송신기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213786A (ja) 2006-02-07 2007-08-23 Hynix Semiconductor Inc 半導体メモリ装置のドライバ制御回路及び方法
US20090072859A1 (en) * 2006-09-29 2009-03-19 Mediatek Inc. High speed io buffer
US20090168854A1 (en) 2007-12-28 2009-07-02 Advanced Micro Devices De-Emphasis Circuit for a Voltage Mode Driver Used to Communicate Via a Differential Communication Link

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213786A (ja) 2006-02-07 2007-08-23 Hynix Semiconductor Inc 半導体メモリ装置のドライバ制御回路及び方法
US20090072859A1 (en) * 2006-09-29 2009-03-19 Mediatek Inc. High speed io buffer
US20090168854A1 (en) 2007-12-28 2009-07-02 Advanced Micro Devices De-Emphasis Circuit for a Voltage Mode Driver Used to Communicate Via a Differential Communication Link

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959825B1 (ko) 2017-10-17 2019-03-19 금오공과대학교 산학협력단 3레벨 전압모드 송신기

Also Published As

Publication number Publication date
KR20120076400A (ko) 2012-07-09

Similar Documents

Publication Publication Date Title
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
JP6295486B2 (ja) Ｉ／ｏドライバ送信振幅制御
US6321282B1 (en) Apparatus and method for topography dependent signaling
US20140266320A1 (en) Transmitter with voltage and current mode drivers
US20140286388A1 (en) Configurable Multi-Dimensional Driver and Receiver
US10587256B2 (en) Operation method of signal receiver, pulse width controller, and electronic device including the same
KR101206099B1 (ko) 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법
US20130257491A1 (en) Driver with resistance calibration capability
JP2011142382A (ja) プリエンファシス機能を含む出力回路と半導体装置
KR20170025883A (ko) 버퍼 회로, 이를 이용하는 리시버 및 시스템
US8144726B2 (en) Structure for out of band signaling enhancement for high speed serial driver
US8890613B2 (en) Signal amplification circuit
KR102522006B1 (ko) 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치
JP7204383B2 (ja) インタフェース回路及びインタフェース装置
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US9356581B2 (en) Data output circuit of a semiconductor apparatus
US9009366B2 (en) Method and apparatus for minimizing within-die variations in performance parameters of a processor
US20230396243A1 (en) High performance pulse-amplitude modulation (pam)/non-return-to-zero (nrz) transmitter driver for high-speed wireline links
KR102126384B1 (ko) 반도체 장치의 데이터 출력 회로
US10128844B2 (en) Semiconductor apparatus and reduced current and power consumption
KR20160105085A (ko) 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20150086701A (ko) 캘리브레이션 회로 및 이를 포함한 반도체 장치
US9471518B2 (en) Multi-modal memory interface
US8248103B2 (en) Output circuit of semiconductor device
KR102636148B1 (ko) 신호 수신기의 동작 방법, 펄스 폭 제어기, 및 그것들을 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101229

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120503

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151012

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161004

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180903