CN101154502A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN101154502A
CN101154502A CNA2007101616519A CN200710161651A CN101154502A CN 101154502 A CN101154502 A CN 101154502A CN A2007101616519 A CNA2007101616519 A CN A2007101616519A CN 200710161651 A CN200710161651 A CN 200710161651A CN 101154502 A CN101154502 A CN 101154502A
Authority
CN
China
Prior art keywords
capacitor
lead division
electrode
internal electrode
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101616519A
Other languages
English (en)
Other versions
CN101154502B (zh
Inventor
富樫正明
松下庆友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101154502A publication Critical patent/CN101154502A/zh
Application granted granted Critical
Publication of CN101154502B publication Critical patent/CN101154502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明涉及一种叠层电容器，其具有：电容器素体、配置在电容器素体的第1侧面的第1连接导体、第1及第2端子电极、以及配置在第1连接导体与第1端子电极之间的第1绝缘体。电容器素体配置有层叠的多层绝缘体层和多个第1及第2内部电极。第2端子电极与第2内部电极连接。各第1内部电极具有在第1侧面露出端部的第1引出部。一部分第1内部电极还具有在第1侧面露出端部的第2引出部。第1连接导体连续覆盖所有在第1侧面露出的第1内部电极的第1引出部的端部，且与第1引出部的端部机械连接。第1端子电极被配置为：连续覆盖第1绝缘体的全部区域以及在第1侧面露出的第1内部电极的第2引出部的端部，且与第1内部电极的第2引出部电连接。

Description

叠层电容器
技术领域
本发明涉及叠层电容器。
背景技术
作为这种叠层电容器，已知一种叠层电容器，其具有：长方体状的电容器素体，该电容器素体具有相互对置的长方形状的一对主面、以连接一对主面间的方式在一对主面的长边方向上延伸且相互对置的一对侧面、和以连接一对主面间的方式在一对主面的短边方向上延伸且相互对置的一对侧面；以及分别配置在在主面的长边方向上延伸的一对侧面上的多个端子电极；上述电容器素体具有：在一对主面的相对方向上层叠的多个绝缘体层；和夹住多个绝缘体层中的至少一层绝缘体层而相对地交替配置、且与对应的端子电极相连接的多个内部电极(参照例如专利文献1)。在专利文献1所记载的叠层电容器中，由于分别配置在一对侧面上的端子电极的间隔小，因此该叠层电容器中电流的流经路线非常短，因此可以使等效串联电感(ESL)变小。
[专利文献1]日本特开平9-148174号公报。
发明内容
但是，对于叠层电容器而言，根据其用途提出了提高其等效串联电阻(ESR)的进一步的要求。例如，将叠层电容器作为去耦电容器使用的情况下，提出了如下要求。在向搭载于数字电子仪器的中央处理装置(CPU)供给用的电源中，低电压化取得进展的同时，却使负载电流增大。因此，由于相对于负载电流的急剧变化将电源电压的变化限制在允许值之内变得非常困难，使得将称作去耦电容器的叠层电容器连接于电源。这样，在负载电流急剧变化时由该叠层电容器向CPU供给电流，用以抑制电源电压的变动。近年来，伴随着CPU的工作频率进一步高频率化，负荷电流高速地变得更大，从而对用于去耦电容器的叠层电容器提出了大容量化且大等效串联电阻的要求。
但是，在专利文献1所记载的叠层电容器中，没有进行为了增大等效串联电阻的研究。
本发明的目的在于提供一种在抑制等效串联电感增加的同时，可以提高等效串联电阻的叠层电容器。
本发明所涉及的叠层电容器，其特征在于，具有：电容器素体，该电容器素体为长方体状，该电容器素体具有：相互对置的长方形状的第1及第2主面、以连接第1及第2主面的方式在第1及第2主面的长边方向上延伸并相互对置的第1及第2侧面、以及以连接第1及第2主面的方式在第1及第2主面的短边方向上延伸并相互对置的第3及第4侧面，多个绝缘体层在第1及第2主面的相对方向上层叠；多个第1内部电极，配置在电容器素体内；多个第2内部电极，以在其间夹住多层绝缘体层中的至少一层且相对的方式，与多个第1内部电极交替配置在电容器素体内；第1端子电极，与多个第1内部电极电连接；第2端子电极，与多个第2内部电极电连接；连接导体，与多个第1内部电极电连接；以及绝缘体，以覆盖连接导体的全部区域的方式配置在第1端子电极与连接导体之间。第2端子电极配置在电容器素体的第2侧面上；各第1内部电极包含主电极部和以从该主电极部在第1侧面露出端部的方式延伸的第1引出部；多个第1内部电极中的至少一个第1内部电极还包含有，以从主电极部在第1侧面露出端部的方式延伸的第2引出部；连接导体不覆盖在电容器素体的第1侧面露出的至少一个第1内部电极的第2引出部的端部，连续覆盖在第1侧面露出的多个第1内部电极的第1引出部的端部的全部，且以与第1引出部的端部机械连接的方式配置在第1端子电极与第1侧面之间；绝缘体不覆盖在电容器素体的第1侧面露出的至少一个第1内部电极的第2引出部的端部；第1端子电极连续覆盖绝缘体的全部区域以及在第1侧面露出的至少一个第1内部电极的第2引出部的端部，且以与第1内部电极的第2引出部电连接的方式配置在第1侧面上。
在上述叠层电容器中，第1内部电极通过连接导体相互电连接。连接导体被绝缘体覆盖与第1端子电极电绝缘。因此，多个第1内部电极中的只有还包含第2引出部的至少一层第1内部电极不通过其它内部电极而与第1端子电极直接电连接。其结果，在上述叠层电容器中可以使等效串联电阻变大。此外，第1及第2端子电极均在第1及第2主面的长边方向上延伸且配置在相互对置的第1及第2侧面上。这样，在上述的叠层电容器中，由于第1及第2端子电极的间隔变小，该叠层电容器中电流的流经路径也变得很短，因此可以使等效串联电感变小。此外，在上述叠层电容器中，相对于连接第1内部电极的连接导体具有覆盖该连接导体的绝缘体。因此，在上述叠层电容器中，不用顾及连接导体与连接盘图形的连接关系而可以安装在基板上，并能具有通用性。
此外，优选还具有与在第1侧面露出的至少一个第1内部电极的第2引出部的端部机械连接的基底导体，基底导体在第1侧面上不与连接导体重合，而以覆盖在第1侧面露出的第1内部电极的第2引出部的端部的方式，配置在第1侧面与第1端子电极之间。例如：在通过在第1侧面上烧结金属材料而形成连接导体的情况中，在烧结时，可以有效抑制在第1侧面露出的第1内部电极的第2引出部的端部的氧化。
根据本发明可以提供能够抑制等效串联电感的增加，且使等效串联电阻提高的叠层电容器。
从以下的详细说明及附图可以更全面地理解本发明，但这些描述和附图仅以示例方式给出，其不能被认为是对本发明的限制。
本发明进一步的应用范围从以下的详细说明将变得更清楚。但应理解的是，这些详细的说明和具体的实施例虽然表示本发明的优选方式，但只是以示例方式给出的，根据这些详细说明，在本发明的精神和范围内的各种变化和修改对本领域专业技术人员是显而易见的。
附图说明
图1为实施方式所涉及的叠层电容器的立体图；
图2为包含于实施方式所涉及的叠层电容器中的电容器素体的分解立体图；
图3为用于说明实施方式所涉及的叠层电容器的第1侧面上配置的导体、绝缘体以及端子电极的结构的图；
图4为用于说明实施方式所涉及的叠层电容器的第1侧面上配置的导体、绝缘体以及端子电极的结构的图；
图5为用于说明图1所示叠层电容器的V-V箭头截面的结构的图；
图6为用于说明图1所示的叠层电容器的VI-VI箭头截面的结构的图；
图7为用于说明相对于电容器素体，制造实施方式所涉及的叠层电容器的第1端子电极部件的方法的图；
图8为用于说明相对于电容器素体，制造实施方式所涉及的叠层电容器的第1端子电极部件的方法的图。
具体实施方式
以下，参照附图对最佳实施方式进行详细说明。其中，在说明中，对同一要素或具有同一功能的要素使用同一符号，并省略重复的说明。
参照图1～图6说明实施方式所涉及的叠层电容器C1的结构。图1为实施方式所涉及的叠层电容器的立体图。图2为包含于实施方式所涉及的叠层电容器中的电容器素体的分解立体图；图3为用于说明实施方式所涉及的叠层电容器的第1侧面上配置的连接导体、绝缘体、基底导体以及第1端子电极的结构的图。图4为用于说明实施方式所涉及的叠层电容器的连接导体、绝缘体、基底导体以及第2端子电极的结构的图。图5为用于说明图1所示的叠层电容器的V-V箭头截面的结构的图。图6为用于说明图1所示的叠层电容器的VI-VI箭头截面的结构的图。其中，为了易于观看，在图3、图4中省略了阴影线。
如图1所示，实施方式所涉及的叠层电容器C1具有电容器素体L1以及配置在电容器素体L1的外表面的第1及第2连接导体11、21、第1及第2基底导体12A、12B、22A、22B、第1及第2绝缘体13、23以及第1及第2端子电极10、20。
如图1所示，电容器素体L1为长方体状，具有：相互对置的长方形状的第1及第2主面L1a、L1b；以连接第1及第2主面L1a、L1b的方式在第1及第2主面L1a、L1b的长边方向上延伸且相互对置的第1及第2侧面L1c、L1d；以及以连接第1及第2主面L1a、L1b的方式在第1及第2主面L1a、L1b的短边方向上延伸且相互对置的第3及第4侧面L1e、L1f。
如图2所示，电容器素体L1为多个(本实施方式中为7层)绝缘体层30～36在第1及第2主面L1a、L1b的相对的方向上层叠而成的层叠体。各绝缘体层30～36是由例如包含绝缘体陶瓷的陶瓷坯片的烧结体构成的。此外，在实际的叠层电容器C1中，绝缘体层30～36间的边界被一体化为不能目视分辨的程度。
在电容器素体L1内，配置有多个(本实施方式中为各3层)第1及第2内部电极40～42、50～52。第1及第2内部电极40～42、50～52以在其间夹住多个绝缘体层30～36之中的至少一层且相对的方式交替配置在电容器素体L1内。各内部电极40～42、50～52由例如导电膏(例如以Ni、Ag/Pd为主成分的导体膏)的烧结体构成。
各第1内部电极40～42包含，以电容器素体L1的第1及第2主面L1a、L1b的长边方向作为长边方向的矩形状的主电极部40a～42a，和以从主电极部40a～42a在第1侧面L1c露出端部的方式延伸的第1引出部40b～42b。第1引出部40b～42b从对应的主电极部40a～42a的第1侧面L1c侧的长边的中心附近向第1侧面L1c延伸。
各第1内部电极40～42中，一个第1内部电极40还包含以从主电极部40a在第1侧面L1c露出端部的方式延伸的第2引出部40c、40d。第2引出部40c从主电极部40a的第1侧面L1c侧的长边的第3侧面L1e侧，向第1侧面L1c延伸。第2引出部40d从主电极部40a的第1侧面L1c侧的长边的第4侧面L1f侧，向第1侧面L1c延伸。
在第1内部电极40中，在从电容器素体L1的第3侧面L1e侧至第4侧面L1f侧的方向上，依次配置有第2引出部40c、第1引出部40b、第2引出部40d。
各第2内部电极50～52包含，以电容器素体L1的第1以及第2主面L1a、L1b的长边方向作为长边方向的矩形状的主电极部50a～52a，和以从主电极部50a～52a在第2侧面L1d露出端部的方式延伸的第3引出部50b～52b。第3引出部50b～52b从对应的主电极部50a～52a的第2侧面L1d侧的长边的中心附近，向第2侧面L1d延伸。
各第2内部电极50～52中，一个第2内部电极52还包含以从主电极部52a在第2侧面L1d露出端部的方式延伸的第4引出部52c、52d。第2引出部52c从主电极部52a的第2侧面L1d侧的长边的第3侧面L1e侧，向第2侧面L1d延伸。第4引出部52d从主电极部52a的第2侧面L1d侧的长边的第4侧面L1f侧，向第2侧面L1d延伸。
在第2内部电极52中，在从电容器素体L1的第3侧面L1e侧至第4侧面L1f侧的方向上，依次配置有第2引出部52c、第1引出部52b、第2引出部52d。
第1内部电极40的主电极部40a与第2内部电极50的主电极部50a夹住绝缘体层31相对。第1内部电极41的主电极部41a与第2内部电极50的主电极部50a夹住绝缘体层32相对。第1内部电极41的主电极部41a与第2内部电极51的主电极部51a夹住绝缘体层33相对。第1内部电极42的主电极部42a与第2内部电极51的主电极部51a夹住绝缘体层34相对。第1内部电极42的主电极部42a与第2内部电极52的主电极部52a夹住绝缘体层35相对。
如图3所示，第1侧面L1c上配置有第1连接导体11、第1基底导体12A、12B、第1绝缘体13以及第1端子电极10。第1连接导体11以连续覆盖全部在第1侧面L1c露出的第1内部电极40～42的第1引出部40b～42b的端部的方式，配置在第1侧面L1c上。第1连接导体11配置在第1侧面L1c与第1端子电极10之间。第1连接导体11不覆盖在第1侧面L1c露出的第1内部电极40的第2引出部40c、40d的端部的任一个。
第1基底导体12A以覆盖在第1侧面L1c露出的第2引出部40c的端部的方式，配置在第1侧面L1c之上且第1端子电极10之下。第1基底导体12B以覆盖在第1侧面L1c露出的第2引出部40d的端部的方式，配置在第1侧面L1c之上且第1端子电极10之下。即、第1基底导体12A、12B配置在第1侧面L1c与第1端子电极10之间。第1基底导体12A、12B的任一个都被配置在第1侧面L1c之上，相互不重合且与第1连接导体11不重合。
第1绝缘体13以不覆盖在第1侧面L1c露出的第1内部电极40的第2引出部40c、40d的端部、而覆盖第1连接导体11的全部区域的方式，配置在第1连接导体11之上，即配置在第1连接导体11与第1端子电极10之间。第1端子电极10以连续覆盖第1绝缘体13的全部区域以及第1基底导体12A、12B的全部区域的方式配置。因此，第1端子电极10覆盖在第1侧面L1c露出的第1内部电极40的第2引出部40c、40d的端部。
如图4所示，第2侧面L1d上配置有第2连接导体21、第2基底导体22A、22B、第2绝缘体23以及第2端子电极20。第2连接导体21以连续覆盖全部在第2侧面L1d露出的第2内部电极50～52的第3引出部50b～52b的端部的方式，配置在第2侧面L1d上。第2连接导体21配置在第2侧面L1d与第2端子电极20之间。第2连接导体21不覆盖在第2侧面L1d露出的第2内部电极52的第4引出部52c、52d的端部的任一个。
第2基底导体22A以覆盖在第2侧面L1d露出的第2引出部52c的端部的方式，配置在第2侧面L1d之上且第2端子电极20之下。第2基底导体22B以覆盖在第2侧面L1d露出的第2引出部52d的端部的方式，配置在第2侧面L1d之上且第2端子电极20之下。即、第2基底导体22A、22B配置在第2侧面L1d与第2端子电极20之间。第2基底导体22A、22B的任一个均配置在第2侧面L1d之上，相互不重合且与第2连接导体21不重合。
第2绝缘体23以不覆盖在第2侧面L1d露出的第2内部电极52的第2引出部52c、52d的端部而覆盖第2连接导体21的全部区域的方式，配置在第2连接导体21之上，即配置在第2连接导体21与第2端子电极20之间。第2端子电极20以连续覆盖第2绝缘体23的全部区域以及第2基底导体22A、22B的全部区域的方式配置。因此，第2端子电极20覆盖在第2侧面L1d露出的第2内部电极52的第2引出部52c、52d的端部。
图5是用于说明图1所示的叠层电容器的V-V箭头截面的结构的图。由图5可知，第1内部电极40～42的第1引出部40b～42b的端部与第1连接导体11机械连接。第2内部电极50～52的第3引出部50b～52b的端部与第2连接导体21机械连接。此外，由图5可以看出，第1连接导体11配置在第1侧面L1c与第1绝缘体13之间，第1绝缘体13配置在第1连接导体11与第1端子电极10之间。此外还可以看出，第2连接导体21配置在第2侧面L1d与第2绝缘体23之间，第2绝缘体23配置在第2连接导体21与第2端子电极20之间。
图6是用于说明图1所示的叠层电容器的VI-VI箭头截面的结构的图。由图6可知，第1内部电极40的第2引出部40c的端部与第1基底导体12A机械连接。第2内部电极52的第4引出部52c的端部与第2基底导体22A机械连接。虽然省略其图示，但第1内部电极40的第2引出部40d的端部与第1基底导体12B机械连接。第2内部电极52的第4引出部52d的端部与第2基底导体22B机械连接。
此外，由图6可以看出，第1基底导体12A配置在第1侧面L1c与第1端子电极10之间。此外，第2基底导体22A配置在第2侧面L1d与第2端子电极20之间。此外，虽然省略了其图示，但第1基底导体12B配置在第1侧面L1c与第1端子电极10之间，第2基底导体22B配置在第2侧面L1d与第1端子电极10之间。
因此，第1端子电极10与第1内部电极40的第2引出部40c、40d电连接，但不经由其它的内部电极以及第1连接导体11。第2端子电极20与第2内部电极52的第4引出部52c、52d电连接，但不经由其它的内部电极以及第2连接导体21。
此外，第1端子电极10通过第1连接导体11与多个第1内部电极40～42电连接。第2端子电极20通过第2连接导体21与多个第2内部电极50～52电连接。
接着，参照图7及图8说明相对于叠层电容器C1的电容器素体L1形成第1连接导体、第1绝缘体、第1基底导体以及第1端子电极，制造叠层电容器C1的方法的一个例子。其中，在图7、8中，为了易于观看，省略阴影线。
如图7所示，首先，在电容器素体L1的第1侧面L1c上形成第1连接导体11及第1基底导体12A、12B。通过在第1侧面L1c上涂敷导电膏，以使其连续覆盖第1内部电极40～42的第1引出部40b～42b露出的端部的全部，其后对该膏体进行加热(烧结)处理，从而形成第1连接导体11。通过在第1侧面L1c上涂敷导电膏，以使其覆盖第1内部电极40的第2引出部40c露出的端部，其后对该膏体进行烧结处理，从而形成第1基底导体12A。通过在第1侧面L1c上涂敷导电膏，以使其覆盖第1内部电极40的第2引出部40d露出的端部，其后对该膏体进行烧结处理，从而形成第1基底导体12B。作为导体膏，使用例如以Cu，或Ni，或Ag为主成分的导体膏。这样，由于通过进行烧结处理，第1内部电极40～42的第1引出部40b～42b与第1连接导体11进行合金化，并且，第1内部电极40的第2引出部40c、40d与第1基底导体12A、12B进行合金化，因此，这些引出部与连接导体之间的电连接变得更为可靠。
接着，在第1连接导体11上形成第1绝缘体13。通过在第1连接导体11上涂敷绝缘体膏(以例如玻璃、或陶瓷、或树脂为主成分)，使其覆盖第1连接导体11的全部区域，之后对涂敷的膏体进行烧结(绝缘体膏是以例如玻璃或陶瓷为主成分的情况)或干燥(绝缘膏是以例如树脂为主成分的情况)，从而形成第1绝缘体13。或者，也可以通过使用于形成第1连接导体11而涂敷的导体膏的表面氧化而形成第1绝缘体13。
接着，在第1绝缘体13以及第1基底导体12A、12B上形成第1端子电极10。通过在第1侧面L1c上涂敷导体膏(以例如Cu、或Ni、或Ag、或导电性树脂为主成分)，使其连续覆盖第1绝缘体13以及第1基底导体12A、12B的两者，之后进行烧结(导体膏是以例Cu、或Ni、或Ag为主成分的情况)或干燥(绝缘膏是以例如树脂为主成分的情况)，从而形成第1端子电极10。必要时，也可以在烧结或干燥了的第1端子电极10上形成电镀层。通过上述过程，在电容器素体上形成了第1端子电极10。
在叠层电容器C1中，第1内部电极40～42的第1引出部40b～42b与第1连接导体11机械连接。因此，第1内部电极40～42通过第1连接导体11而相互电连接。
第1连接导体11被第1绝缘体13覆盖。因此，第1连接导体11和连接于形成在基板等上的连接盘图案的第1端子电极10电绝缘。此外，只有第1内部电极40具有第2引出部40c、40d，电连接于第1端子电极10，但并不经由其它的内部电极以及第1连接导体11。即，第1内部电极41、42通过第1内部电极40以及第1连接导体11而与第1端子电极10电连接。
其结果是：在叠层电容器C1中可以使等效串联电阻变大。
此外，第1及第2端子电极10、20都在第1及第2主面L1a、L1b的长边方向上延伸，并配置在相互对置的第1及第2侧面L1c、L1d上。这样，在叠层电容器C1中，第1及第2端子电极10、20的间隔变短、电流在该叠层电容器C1中的流经路径变得非常短。为此，可以使叠层电容器C1的等效串联电感变小。
因此，在叠层电容器C1中，可以抑制等效串联电感的增加并使等效串联电阻增大。
此外，在叠层电容器C1中，在第1连接导体11与第1端子电极10之间配置有第1绝缘体13。因此，即使与一般的两端子电容器同样，在安装时将第1及第2端子电极10、20直接与形成在基板等上的连接盘图案连接，也可以得到上述效果(抑制等效串联电感的增加并使等效串联电阻增大)。因此，叠层电容器C1可以连接于一般的基板电路(用于安装一般的两端子电容器)等，在与基板等的关系上具有通用性。
此外，在叠层电容器C1中，第2侧面L1d与第2端子电极20之间，配置有第2连接导体21、第2基底导体22A、22B以及第2绝缘体23。由这样的配置，叠层电容器C1也可以抑制等效串联电感的增加并使等效串联电阻变大。其结果是，在叠层电容器C1中，可以进一步抑制等效串联电感的增加并使等效串联电阻变大。
以上，就本发明的最佳实施方式进行了说明，但本发明不一定限于上述的实施方式，在不超出其要旨的范围内可以有各种变更的可能。
例如，绝缘体层30～36以及各内部电极40～42、50～52的叠层数，不限于上述实施方式中所述的数目。此外，具有第2引出部、不通过其它内部电极以及连接导体而与第1端子电极10电连接的第1内部电极的数目以及在叠层方向上的位置，不限于上述实施方式中所述的数目及位置。此外，具有第4引出部、不通过其它内部电极以及连接导体而与第2端子电极20电连接的第2内部电极的数目以及在叠层方向上的位置，不限于上述实施方式中所述的数目及位置。
此外，第1内部电极40所具有的第1及第2引出部的数目及位置，不限于上述实施方式中所述的数目及位置。第2内部电极52所具有的第1及第2引出部的数目及位置，不限于上述实施方式中所述的数目及位置。
第1及第2连接导体11、21的任一个都不限于上述实施方式中所述的数目，例如可以分别为一个，也可以分别为两个以上。第1及第2连接导体11、21的数目也可以不相同。第1及第2绝缘体13、23的任一个都不限于上述实施方式中所述的数目。
第1及第2基底导体12A、12B、22A、22B的任一个都可以不是两个，例如可以是一个，也可以是三个以上。第1及第2基底导体12A、12B、22A、22B的数目也可以不相同。此外，也可以不具有第1及第2基底导体12A、12B、22A、22B的双方或一方。此外，也可以不具有第2连接导体21、第2绝缘体23以及第2基底导体22A、22B。
从上面已经描述的发明可知，很显然本发明可以进行各种方式的改变。这些改变并不能被看作脱离了本发明的精神和范围，并且所有这种对本领域技术人员来说显而易见的修改都应认为包括在本发明的权利要求的范围之内。

Claims (2)

1.叠层电容器，其特征在于：
具有：
电容器素体，所述电容器素体为长方体状，具有：相互对置的长方形状的第1及第2主面、以连接所述第1及第2主面的方式在第1及第2主面的长边方向上延伸并相互对置的第1及第2侧面、以及以连接所述第1及第2主面的方式在所述第1及第2主面的短边方向上延伸并相互对置的第3及第4侧面，多个绝缘体层在所述第1及第2主面的相对的方向上层叠；
多个第1内部电极，配置在所述电容器素体内；
多个第2内部电极，以在其间夹住所述多层绝缘体层中的至少一层且相对的方式，与所述多个第1内部电极交替配置在所述电容器素体内；
第1端子电极，与所述多个第1内部电极电连接；
第2端子电极，与所述多个第2内部电极电连接；
连接导体，与所述多个第1内部电极电连接；以及
绝缘体，以覆盖所述连接导体的全部区域的方式配置在所述第1端子电极与所述连接导体之间，
所述第2端子电极配置在所述电容器素体的所述第2侧面上；
所述各第1内部电极包含主电极部和以从该主电极部在所述第1侧面露出端部的方式延伸的第1引出部；
所述多个第1内部电极中的至少一个第1内部电极还包括，以从所述主电极部在所述第1侧面露出端部的方式延伸的第2引出部；
所述连接导体，不覆盖在所述电容器素体的所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部，连续覆盖在所述第1侧面露出的多个所述第1内部电极的所述第1引出部的所述端部的全部，且以与所述第1引出部的所述端部机械连接的方式配置在所述第1端子电极与所述第1侧面之间；
所述绝缘体不覆盖在所述电容器素体的所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部；
所述第1端子电极连续覆盖所述绝缘体的全部区域以及在所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部，且以与所述第1内部电极的所述第2引出部电连接的方式配置在所述第1侧面上。
2.如权利要求1所述的叠层电容器，其特征在于：
还具有：基底导体，机械连接于在所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部；
所述基底导体在所述第1侧面上不与所述连接导体重合，且以覆盖在所述第1侧面露出的所述第1内部电极的所述第2引出部的所述端部的方式，配置在所述第1侧面和所述第1端子电极之间。
CN2007101616519A 2006-09-28 2007-09-27 叠层电容器 Active CN101154502B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006265306A JP4354475B2 (ja) 2006-09-28 2006-09-28 積層コンデンサ
JP2006-265306 2006-09-28
JP2006265306 2006-09-28

Publications (2)

Publication Number Publication Date
CN101154502A true CN101154502A (zh) 2008-04-02
CN101154502B CN101154502B (zh) 2011-02-09

Family

ID=39256073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101616519A Active CN101154502B (zh) 2006-09-28 2007-09-27 叠层电容器

Country Status (4)

Country Link
US (1) US7420795B2 (zh)
JP (1) JP4354475B2 (zh)
KR (1) KR101386949B1 (zh)
CN (1) CN101154502B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616887A (zh) * 2013-11-05 2015-05-13 三星电机株式会社 多层陶瓷电容器
CN108141190A (zh) * 2015-12-24 2018-06-08 株式会社村田制作所 电路基板、滤波器电路以及电容元件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4475338B2 (ja) * 2008-02-14 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
JP4450084B2 (ja) * 2008-03-14 2010-04-14 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
CN102655079B (zh) * 2012-04-16 2014-12-24 上海华力微电子有限公司 多层金属-多层绝缘体-金属电容器的制作方法
KR101422926B1 (ko) 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101412900B1 (ko) 2012-11-06 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101489815B1 (ko) * 2013-07-11 2015-02-04 삼성전기주식회사 적층 세라믹 커패시터
KR102004780B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6020502B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
JP6020503B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
KR20160013703A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
JP6892992B2 (ja) * 2017-07-31 2021-06-23 株式会社村田製作所 薄膜コンデンサ及びその製造方法
KR102561932B1 (ko) * 2018-08-29 2023-08-01 삼성전기주식회사 커패시터 부품
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148174A (ja) 1995-11-24 1997-06-06 Rohm Co Ltd 積層セラミックコンデンサの構造
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
EP1179826A1 (en) * 2000-07-12 2002-02-13 Littelfuse Ireland Development Company Limited An integrated passive device and a method for producing such a device
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
CN100474465C (zh) * 2002-04-15 2009-04-01 阿维科斯公司 通过镀覆技术形成的元件以及制造该元件的方法
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2004247386A (ja) * 2003-02-12 2004-09-02 Tdk Corp 複合電子部品
KR100568310B1 (ko) * 2004-09-08 2006-04-05 삼성전기주식회사 적층형 칩 캐패시터
JP4150394B2 (ja) * 2005-09-29 2008-09-17 Ｔｄｋ株式会社 積層型フィルタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616887A (zh) * 2013-11-05 2015-05-13 三星电机株式会社 多层陶瓷电容器
CN104616887B (zh) * 2013-11-05 2018-04-10 三星电机株式会社 多层陶瓷电容器
CN108141190A (zh) * 2015-12-24 2018-06-08 株式会社村田制作所 电路基板、滤波器电路以及电容元件

Also Published As

Publication number Publication date
US20080080122A1 (en) 2008-04-03
US7420795B2 (en) 2008-09-02
CN101154502B (zh) 2011-02-09
JP2008085177A (ja) 2008-04-10
KR20080029895A (ko) 2008-04-03
KR101386949B1 (ko) 2014-04-21
JP4354475B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101154502B (zh) 叠层电容器
KR100801777B1 (ko) 고체 전해 콘덴서
CN1649043B (zh) 电子元件
US9006585B2 (en) Device for surface mounting and capacitor element
US20070084032A1 (en) Method of making an orientation-insensitive ultra-wideband coupling capacitor
JP6489202B2 (ja) キャパシタ
CN1123513A (zh) 具有电容器的可层叠的电路板结构
CN101523530B (zh) 复合电气元件
KR101010875B1 (ko) 적층 콘덴서
CN101110295B (zh) 贯通型叠层电容器
US7558049B1 (en) Multilayer capacitor array
WO2004084270B1 (en) Multi-layer polymeric electronic device and method of manufacturing same
WO2007063704A1 (ja) 積層コンデンサおよびその実装構造
JP5223148B2 (ja) 電気コンポーネント、ならびに電気コンポーネントの外側接触部
CN101458993A (zh) 层叠电容器阵列
CN111161955B (zh) 多层陶瓷电子组件
CN100481288C (zh) 电容装置
CN111095452A (zh) 固体电解电容器及其制造方法
KR20160107573A (ko) 탄탈 커패시터
JP6075606B2 (ja) 配線基板および電子装置
JP2003272957A (ja) 固体電解コンデンサ
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JP2005019824A (ja) デカップリングコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant