CN101147244B - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN101147244B
CN101147244B CN2006800090196A CN200680009019A CN101147244B CN 101147244 B CN101147244 B CN 101147244B CN 2006800090196 A CN2006800090196 A CN 2006800090196A CN 200680009019 A CN200680009019 A CN 200680009019A CN 101147244 B CN101147244 B CN 101147244B
Authority
CN
China
Prior art keywords
substrate
processed substrate
wafer
temperature
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800090196A
Other languages
English (en)
Other versions
CN101147244A (zh
Inventor
高槻浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101147244A publication Critical patent/CN101147244A/zh
Application granted granted Critical
Publication of CN101147244B publication Critical patent/CN101147244B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种基板处理方法，在基板处理装置的处理室内，将被处理基板载置在载置台上，一边利用加热单元通过载置台将被处理基板加热至700℃以上的处理温度，一边对被处理基板进行处理，在该基板处理方法中，将被处理基板搬入到处理室中，在将其载置在载置台上的状态下进行第一预加热，直至被处理基板到达规定温度，接着，使载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下进行第二预加热，此后，使基板支撑销下降，将被处理基板载置在载置台上，进行等离子体氧化处理等处理。

Description

基板处理方法和基板处理装置
技术领域
本发明涉及基板处理方法，详细地说，涉及对半导体晶片等被处理基板进行成膜等处理的基板处理方法。
背景技术
在利用CVD等方法对作为被处理基板的半导体晶片(以下，有时仅称为“晶片”)进行成膜的成膜装置中，在作为载置晶片的基板载置台的基座中设置有加热单元，通过对该基座进行加热，间接地对晶片进行加热，并进行各种成膜反应。基座由导热性优异的AlN等陶瓷系材料构成，能够将被处理基板加热至例如700℃以上的处理温度。
近年来，晶片的尺寸大型化至200mm～300mm，与此相伴，由于成膜时的加热时(升温工序)的温度变化，晶片容易产生弯曲。当这样晶片产生弯曲时，在搬送时会引起晶片的位置偏移等，在载置在基座上时，晶片的周边部等与基座接触，成为产生破损或微粒污染的原因。因此，在对晶片进行加热处理的过程中，使晶片不产生弯曲是非常重要的。
因此，已提出了在将晶片搬入到处理室中后，在保持在基板支撑销上的状态下进行第一预加热，然后，使基板支撑销下降，将晶片载置在载置台上，进行第二预加热的CVD成膜方法(例如，特开2003-77863号公报)。
发明内容
上述特开2003-77863号公报中所记载的进行2阶段的预加热的方法，在避免基板的弯曲方面，是优异的方法。但是，为了避免晶片的急剧的温度上升，在利用晶片支撑销使晶片离开载置台的状态下进行第一预加热，因此，预加热需要时间，特别是在处理温度为700℃以上的高温的情况下，不得不牺牲生产率，希望对其进行改善。
因此，本发明的目的在于提供一种当在700℃以上的高温下对基板进行处理的情况下，在升温过程中能够可靠地防止晶片的弯曲，并且能够以高的生产率进行处理的基板处理方法。
本发明的第一方面提供一种基板处理方法，其特征在于，包括：在基板处理装置的处理室内，在将被处理基板载置在载置台上的状态下，进行第一预加热的工序；使上述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和使上述基板支撑销下降，将被处理基板载置在上述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序。
此外，本发明的第二方面提供一种基板处理方法，其特征在于，包括：在基板处理装置的处理室内，在将被处理基板载置在载置台上的状态下，在被处理基板不产生弯曲的温度范围内进行规定时间的第一预加热的工序；使上述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，在被处理基板容易产生弯曲的温度范围内进行第二预加热的工序；和使上述基板支撑销下降，将被处理基板载置在上述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序。
此外，本发明的第三方面提供一种基板处理方法，其特征在于，包括：将被处理基板搬入到基板处理装置的处理室内，使被处理基板位于第一位置的第一工序；从上述第一位置改变到第二位置，对被处理基板进行加热的第二工序；从上述第二位置改变到第三位置，对被处理基板进行加热的第三工序；和从上述第三位置改变到第四位置，一边对被处理基板进行加热一边在700℃以上的处理温度下进行处理的第四工序。
在上述第三方面中，上述第二位置和上述第四位置可以是将被处理基板载置在上述载置台上的位置，上述第三位置可以是将被处理基板支撑在上述载置台上方的位置。
在上述第一和第二方面中，优选：被处理基板是硅基板，上述第一预加热中的加热温度小于600℃。
在上述第三方面中，优选：被处理基板是硅基板，上述第二工序中的加热温度小于600℃。
在上述第一方面～第三方面中，优选上述处理温度为700℃～1100℃。此外，优选上述基板处理装置是使处理气体的等离子体作用于被处理基板以对该被处理基板进行处理的等离子体处理装置。在该情况下，优选上述等离子体通过利用具有多个缝隙的平面天线将微波导入上述处理室内而形成。
此外，在第一方面～第三方面中，优选处理压力大于53.3Pa小于等于101325Pa。
此外，在上述第一和第二方面中，优选：在上述进行第一预加热的工序中，将被处理基板升温至第一温度，在上述进行第二预加热的工序中，将被处理基板升温至第二温度，上述第一温度为比上述第二温度低的温度。在该情况下，更优选上述第一温度为小于600℃的温度，更优选上述第二温度为超过600℃的温度。
此外，优选：在上述进行第一预加热的工序中，使被处理基板在第一压力条件下进行升温，在上述进行第二预加热的工序中，使被处理基板在第二压力条件下进行升温，并且上述第一压力条件的压力比上述第二压力条件的压力低。
此外，优选：上述进行第一预加热的工序和上述进行第二预加热的工序，在相同的压力条件下使被处理基板升温。
此外，优选上述进行第二预加热的工序包括：将被处理基板加热规定时间，在该被处理基板上形成弯曲的阶段；和再将被处理基板加热规定时间，使该被处理基板的弯曲恢复的工序。
本发明的第四方面提供一种控制程序，其特征在于，该控制程序在计算机上运行，在执行时，控制基板处理装置，使其进行包括以下工序的基板处理方法：在上述基板处理装置的处理室内，在将被处理基板载置在载置台上的状态下，进行第一预加热的工序；使上述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和使上述基板支撑销下降，将被处理基板载置在上述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序。
本发明的第五方面提供一种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，其特征在于，上述控制程序在执行时，控制基板处理装置，使其进行包括以下工序的基板处理方法：在上述基板处理装置的处理室内，在将被处理基板载置在载置台上的状态下，进行第一预加热的工序；使上述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和使上述基板支撑销下降，将被处理基板载置在上述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序。
本发明的第六方面提供一种基板处理装置，其特征在于，包括：
处理室，该处理室具有载置被处理基板的载置台并能够进行真空排气；
基板支撑销，该基板支撑销相对于上述载置台的基板载置面能够突出没入地设置，在从基板载置面突出的状态下支撑被处理基板；和
控制部，该控制部进行控制，使得进行包括以下工序的基板处理方法：在上述处理室内，在将被处理基板载置在载置台上的状态下，进行第一预加热的工序；使上述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和使上述基板支撑销下降，将被处理基板载置在上述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序。
根据本发明的基板处理方法，将被处理基板暂且载置在载置台上，进行第一预加热直至规定温度后，使载置台的基板支撑销上升，在将被处理基板保持在基板支撑销上的状态下，进行第二预加热。在第二预加热中，被处理基板未被载置在载置台上，而是被支撑在基板支撑销上，因此，通过在第二预加热中通过在升温过程中在基板上容易形成弯曲(变形)的温度范围，即使在被处理基板上产生弯曲，也能够避免破损或微粒污染。
此外，在将被处理基板支撑在基板支撑销上的状态下缓慢地进行升温的第二预加热的过程中，能够使在被处理基板上形成的弯曲消除。因此，即使被处理基板是大型基板，也能够可靠地防止弯曲的产生。
此外，通过在将被处理基板载置在载置台上的状态下进行第一预加热，在该温度范围的升温时间变短，能够使处理的生产率提高。
附图说明
图1是表示在本发明中能够利用的等离子体处理装置的一个例子的概略截面图。
图2是用于说明平面天线部件的图。
图3是表示本发明方法的顺序的一个例子的流程图。
图4A是表示将晶片搬入腔室内、在第一位置交接至晶片支撑销上的状态的示意图。
图4B是表示使晶片支撑销下降、在第二位置对晶片进行预加热的状态的示意图。
图4C是表示使晶片支撑销上升、在第三位置对晶片进行预加热的状态的示意图。
图4D是表示使晶片支撑销下降、在第四位置对晶片进行等离子体处理的状态的示意图。
图5是与图3的流程图对应的时间图。
图6是将本发明方法与比较方法中的晶片支撑销60的位置并列地表示的时间图。
图7是表示在对晶片进行连续处理的情况下，微粒数量的测定结果的图。
图8是表示在本发明中能够利用的热处理装置的一个例子的概略截而图。
图9是表示在本发明中能够利用的CVD装置的一个例子的概略截面图。
具体实施方式
以下，适当参照附图，具体地对本发明的实施方式进行说明。图1是示意性地表示能够适合在本发明中利用的等离子体处理装置的一个例子的截面图。该等离子体处理装置100被构成为，通过利用具有多个缝隙(slot)的平面天线、特别是RLSA(Radial Line Slot Antenna：径向线缝隙天线)将微波导入处理室内以产生等离子体，从而能够产生高密度并且低电子温度的微波激发等离子体的RLSA微波等离子体处理装置，能够进行利用具有1×1010～5×1012/cm3的等离子体密度、0.7～2eV的电子温度的等离子体进行的处理。
在本实施方式中，等离子体处理装置100被构成为利用含氧气体的等离子体进行氧化处理的等离子体氧化处理装置，能够适合用于在例如MOS晶体管、MOSFET(场效应型晶体管)等各种半导体装置的制造过程中形成栅绝缘膜等目的。
上述等离子体处理装置100具有被气密地构成、并被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部，形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通、并向下方突出的排气室11。
在腔室1内设置有用于水平地支撑作为被处理基板的晶片W的由AlN等陶瓷构成的基座2。该基座2被从排气室11的底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支撑部件3支撑。在基座2的外边缘部设置有用于引导晶片W的导向环4。
在基座2中埋入有电阻加热型的加热器5，该加热器5通过从加热器电源5a供电，对基座2进行加热，利用该热量对作为被处理基板的晶片W进行加热。此外，在基座2中配备有热电偶6，其能够在例如从室温到1100℃的范围对晶片W的加热温度进行温度控制。
在基座2中，作为用于支撑晶片W并使其升降的基板支撑部件，相对于基座2的表面能够突出没入地设置有3根(仅图示2根)晶片支撑销60，这些晶片支撑销60被固定在支撑板61上。晶片支撑销60利用气缸等驱动机构62通过支撑板61进行升降。
在腔室1的内周，设置有由石英构成的圆筒状的衬垫(liner)7，防止由腔室构成材料引起的金属污染。此外，为了对腔室1内均匀地进行排气，在基座2的外周侧，呈环状设置有形成有多个贯通孔(未图示)的挡板(baffle plate)8。该挡板8由多个支柱9支撑。
在腔室1的侧壁上设置有形成为环状的气体导入部件15，气体供给系统16与该气体导入部件15连接。此外，气体导入部件15也可以配置成喷嘴状或喷水器(shower)状。气体供给系统16例如包括稀有气体供给源17、含氧气体供给源18，稀有气体和含氧气体分别通过气体管路20到达气体导入部件15，从气体导入部件15被导入腔室1内。在各气体管路20中设置有质量流量控制器21和其前后的开关阀22。
作为上述含氧气体，例如可以使用O2气等。此外，除了O2气以外，还可以使用H2气等，在这种情况下，O2和H2从各自的气体供给源分别导入。此外，作为上述稀有气体，可以使用例如Ar气、Kr气、Xe气、He气等。
排气管23与上述排气室11的侧面连接，包括高速真空泵的排气装置24与该排气管23连接。通过使该排气装置24运转，腔室1内的气体通过挡板8向排气室11的空间11a内均匀地排出，通过排气管23进行排气。由此能够高速地将腔室1内减压至规定的真空度、例如0.133Pa。
在腔室1的侧壁上设置有：用于在与和等离子体处理装置100相邻的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25；和对该搬入搬出口25进行开关的闸阀26。
腔室1的上部成为开口部，环状的顶板27与该开口部接合。顶板27的内周下部，向内侧的腔室内空间突出，形成环状的支撑部27a。在该支撑部27a上，通过密封部件29气密地设置有由电介质、例如石英或Al2O3、AlN等陶瓷构成的、透过微波的微波透过板28。因此，腔室1内保持气密。
在透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线部件31。该平面天线部件31与腔室1的侧壁上端卡止。平面天线部件31例如是由表面被镀金或镀银的铜板或铝板构成的、按照规定的图案贯通形成有放射微波的多个缝隙状的微波放射孔32的结构。
微波放射孔32，例如如图2所示形成为长槽状，典型地，相邻的微波放射孔32彼此配置成“T”字状，这些多个微波放射孔32呈同心圆状配置。微波放射孔32的长度和排列间隔根据微波的波长(λg)决定，例如配置成使得微波放射孔32的间隔为λg/4、λg/2或λg。此外，在图2中，形成为同心圆状的相邻的微波放射孔32之间的间隔用Δr表示。此外，微波放射孔32也可以是圆形状、圆弧状等其它形状。另外，微波放射孔32的配置方式没有特别的限定，除了同心圆状以外，也可以配置成例如螺旋状、放射状。
在该平面天线部件31的上面上设置有介电常数比真空大的滞波材料33。因为在真空中微波的波长变长，该滞波材料33具有使微波的波长缩短从而调整等离子体的功能。此外，平面天线部件31与透过板28之间、以及滞波材料33与平面天线部件31之间，分别既可以紧密接触又可以分离。
在腔室1的上面上，以覆盖这些平面天线部件31和滞波材料33的方式，设置有例如由铝、不锈钢等金属材料构成的屏蔽盖体34。腔室1的上面和屏蔽盖体34由密封部件35密封。在屏蔽盖体34中形成有冷却水流路34a，通过向其中流通冷却水，对屏蔽盖体34、滞波材料33、平面天线部件31和透过板28进行冷却，由此防止平面天线部件31的变形、或屏蔽盖体34、滞波材料33和透过板28的破损，能够形成稳定的等离子体。此外，屏蔽盖体34被接地。
在屏蔽盖体34的上壁的中央，形成有开口部36，波导管37与该开口部36连接。产生微波的微波发生装置39通过匹配电路38与该波导管37的端部连接。由此，由微波发生装置39产生的例如频率为2.45GHz的微波，通过波导管37向上述平面天线部件31传播。作为微波的频率，也可以使用8.35GHz、1.98GHz等。
波导管37包括：从上述屏蔽盖体34的开口部36向上方延伸的截面为圆形状的同轴波导管37a；和通过模式转换器40与该同轴波导管37a的上端部连接的、在水平方向上延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式转换器40，具有将在矩形波导管37b内以TE模式传播的微波转换成TEM模式的功能。内导体41在同轴波导管37a的中心延伸，内导体41在其下端部与平面天线部件31的中心连接并固定。由此，微波通过同轴波导管37a的内导体41，呈放射状高效并均匀地向平面天线部件31传播。
等离子体处理装置100的各构成部，与包括CPU的过程控制器50连接并受其控制。用户接口51与过程控制器50连接，该用户接口51由工序管理者为了对等离子体处理装置100进行管理而进行命令的输入操作等的键盘、和将等离子体处理装置100的运转状况可视化并进行显示的显示器等构成。
另外，存储部52与过程控制器50连接，该存储部52存储有记录有用于在过程控制器50的控制下实现在等离子体处理装置100中进行的各种处理的控制程序(软件)和处理条件数据等的方案。
根据需要，按照来自用户接口51的指示等，从存储部52调出任意的方案，并由过程控制器50执行，由此，在过程控制器50的控制下，在等离子体处理装置100中进行期望的处理。此外，上述控制程序和处理条件等的方案，也能够利用存储在例如CD-ROM、硬盘、软盘、闪速存储器等计算机可读取的存储介质中的状态的方案，或者，也能够从其它装置通过例如专用线路随时传送并联机利用。
在这样构成的RLSA方式的等离子体处理装置100中，能够进行将晶片W的硅(多晶硅或单晶硅)氧化以形成硅氧化膜的处理。以下，参照图3～图5对其顺序进行说明。图3是表示等离子体氧化处理的工序的概要的流程图，图4是对主要工序中的腔室1内的状态进行说明的示意图，图5是表示各工序中的气体流量、压力、微波功率和晶片支撑销60的位置的时间图。
首先，如图4A所示，将闸阀26打开，利用搬送装置71将晶片W从被保持为减压状态的搬送室70通过搬入搬出口25搬入到腔室1内(步骤S11)。然后，使晶片支撑销60上升，在第一位置接受晶片W(步骤S12)。
接着，将闸阀26关闭，从稀有气体供给源17以规定流量、例如1000mL/min(sccm)将Ar气导入腔室1内，并且对腔室1内进行排气，使其保持为规定压力、例如126.6Pa(950mTorr)(步骤S13)。接着，如图4B所示，使晶片支撑销60下降，将晶片W载置在基座2上，使其位于第二位置(步骤S14)。该第二位置是用于对晶片W进行处理的处理位置。
在该第二位置(即，在将晶片W载置在基座2上的状态下)进行第一预加热(步骤S15)。第一预加热在晶片W产生弯曲的温度之前进行，即在晶片W不产生弯曲的温度范围内进行。例如，在硅晶片的情况下，在约600℃放射率(热吸收率)最大，在该温度附近最容易产生弯曲，因此，加热至晶片W达到该温度之前的温度、例如小于600℃、更具体地说400℃以上、优选400℃～550℃。当在晶片W上已经有膜的情况下、或对硅晶片以外的基板进行处理的情况下，以因为放射率不同，所以可以通过预先测定放射率，决定第一预加热工序中的最合适的加热温度。第一预加热的时间因基座2的温度和基板的种类、膜的种类等而改变，例如可以为5秒以上30秒以下，优选为15秒以上25秒以下。
这样，第一预加热在将晶片W载置在基座2上的状态下进行，因此，利用来自基座2的直接的热传递，升温速度快，能够在短时间内加热。因此能够提高生产率。另外，在放射率最大的温度范围容易产生晶片W的弯曲，但第一预加热是在其之前的升温过程，因此，在该阶段晶片W几乎不产生弯曲。因此，也难以产生因弯曲导致晶片W的周边部与基座2接触、从而发生晶片W破损或微粒污染的问题。
此后，如图4C所示，使晶片支撑销60上升(步骤S16)，将晶片W保持在与基座2分离的状态(第三位置)，进行第二预加热(步骤S17)。该第三位置可以不同于在与搬送装置71之间进行晶片W的交接的第一位置，但优选为与第一位置相同的位置。在该步骤S17中，在直到晶片W到达处理温度为止的期间，将晶片W放置在交接位置，由此，抑制晶片W的中心与边缘的温度差由于晶片W的急剧升温而变大。也就是说，在交接位置通过作为晶片W最容易产生弯曲的条件的晶片W放射率最大的温度范围。即，由此，即使晶片W产生弯曲，也不会就那样进行下去，在第二预加热期间能够使弯曲消除。此外，即使在第二预加热期间产生弯曲，因为晶片W处于被支撑在晶片支撑销60上的状态，所以也不会因晶片W的周边部与基座2接触而产生破损或微粒污染的问题、或产生晶片W的位置偏移等问题。第二预加热的时间因基座2的温度和基板的种类、膜的种类等而改变，例如可以为10秒以上120秒以下，优选为30秒以上70秒以下。
接着，使晶片支撑销60下降，如图4D所示，将晶片W载置在基座2上，使其位于第四位置(步骤S18)。在该状态下，将压力减压到106.6Pa，从气体供给系统16的含氧气体供给源18，以规定的流量将例如O2气通过气体导入部件15导入到腔室1内，等待至气体流量稳定化(步骤S19)。该气体稳定化工序的时间例如可以为5秒以上50秒以下，优选为10秒以上30秒以下。
然后，将微波功率接通(ON)，将等离子体点火，开始晶片处理(步骤S20)。
即，将来自微波发生装置39的微波经过匹配电路38导入波导管37，使其依次通过矩形波导管37b、模式转换器40、和同轴波导管37a，并通过内导体41而供给至平面天线部件31，从平面天线部件31的微波放射孔32通过透过板28向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内以TE模式传播，该TE模式的微波由模式转换器40转换成TEM模式，在同轴波导管37a内向平面天线部件31传播。此时的微波功率可以采用例如500～5000W。于是，利用从平面天线部件31经过透过板28向腔室1放射的微波，在腔室1内形成电磁场，将Ar气和O2气等离子体化。由于微波从平面天线部件31的多个微波放射孔32放射，该微波等离子体成为大致1×1010～5×1012/cm3的高密度、并且在晶片W附近为大致1.5eV以下的低电子温度的等离子体。这样形成的微波激发等离子体，因离子等造成的等离子体损伤少。然后，利用等离子体中的活性种、主要是O自由基的作用，将氧导入硅中，在硅表面均匀地形成SiO2膜。
此外，在进行等离子体氮化处理的情况下，能够通过使用例如Ar和N2作为处理气体而形成SiN膜，能够通过使用例如Ar、N2和O2作为处理气体进行等离子体氧氮化处理而形成SiON膜。
在等离子体氧化处理中，例如将Ar、Xe等稀有气体流量设定为250～2000mL/min(sccm)、将O2等含氧气体流量设定为1～100mL/min(sccm)，将腔室内调整至大于53.3Pa且小于等于101325Pa(大于400mTorr且小于等于760Torr)、优选为80Pa～1333Pa(600mTorr～10Torr)、更优选为106.7Pa～400Pa(800mTorr～3Torr)的处理压力。此外，就处理温度而言，作为晶片W的温度，加热到700～1100℃、优选800～900℃。等离子体氧化处理的工序时间没有限制，例如可以为10秒以上60秒以下、优选为20秒以上40秒以下。
实施规定时间的等离子体氧化处理后，将微波功率断开(OFF)，并且停止导入气体，使处理结束(步骤S21)。此后，以与步骤S11和S12相反的顺序，使晶片支撑销60上升，使其位于第五位置，利用搬送装置71将晶片W搬出(步骤S22)。
在本实施方式中，在第二预加热工序中，几乎升温至处理温度范围，因此，在使晶片支撑销60下降并载置在基座2上以后，不需要再进行预加热。但是，在处理温度为例如超过1000℃的高温的情况下，也可以设置第三预加热工序。
接着，对确认本发明效果的试验结果进行说明。使用等离子体处理装置100，在表1至表3所示的处理条件下进行晶片W的处理，对晶片W有无产生弯曲和有无产生微粒进行了调查。此外，在任何条件下，处理温度(处理时的晶片W的温度)均设为800℃。
表1(比较方法1)是完全不实施对于晶片W弯曲的对策的例子。即，如表1所示，在使晶片支撑销60下降并位于处理位置的状态下实施60秒的预加热工序后，用20秒使气体稳定化，此后，实施30秒的等离子体氧化处理。此外，等离子体结束处理(工序分类4)进行3秒。基座2的加热器5的设定温度在全部工序中为800℃。
表2(比较方法2)是作为对于晶片W弯曲的对策，设置有在将晶片W搬入腔室1后、照原样使晶片支撑销60上升并将晶片W在交接位置保持120秒的第一预加热工序，此后，将晶片W载置在基座2上并在处理位置再次进行60秒的第二预加热的例子。在第二预加热工序后，在处理位置用20秒使气体稳定化，此后，在处理位置实施30秒的等离子体氧化处理。此外，等离子体结束处理(工序分类5)进行3秒。基座2的加热器5的设定温度在全部工序中为800℃。
表3(本发明方法)是作为对于晶片W弯曲的对策，在使晶片支撑销60下降而位于处理位置的状态下实施20秒的第一预加热工序后，在使晶片支撑销60上升而使晶片W位于交接位置的状态下实施70秒的第二预加热工序的例子。在第二预加热工序后，在处理位置用20秒使气体稳定化，此后，在处理位置实施30秒的等离子体氧化处理。此外，等离子体结束处理(工序分类5)进行3秒。基座2的加热器5的设定温度仅在第一预加热工序中为小于600℃，在其它工序中为800℃。
此外，将与表1至表3的处理对应的晶片支撑销60的位置示于图6。
表1
  工序分类   1   2   3   4
内容 预加热 气体稳定化   等离子体接通(氧化处理) 等离子体断开
  时间(秒)   60   2   30   3
  晶片支撑销位置   处理位置   处理位置   处理位置   处理位置
  压力(Pa)   126.6   106.6   106.6   106.6
  Ar气流量(mL/min) 1000 1000 1000 1000
  O<sub>2</sub>气流量(mL/min) 0 5 5 5
  工序分类   1   2   3   4
  微波功率(W)   0   0   900   0
  温度(℃)   800   800   800   800
表2
  工序分类   1   2   3   4   5
内容 预加热 预加热 气体稳定化   等离子体接通(氧化处理) 等离子体断开
  时间(秒)   120   60   20   30   3
  晶片支撑销位置   交接位置   处理位置   处理位置   处理位置   处理位置
  压力(Pa)   126.6   126.6   106.6   106.6   106.6
  Ar气流量(mL/min) 1000 1000 1000 1000 1000
  O<sub>2</sub>气流量(mL/min) 0 0 5 5 5
  微波功率(W)   0   0   0   900   0
  温度(℃)   800   800   800   800   800
表3
  工序分类   1   2   3   4   5
内容 第一预加热 第二预加热 气体稳定化   等离子体接通(氧化处理) 等离子体断开
  时间(秒)   20   70   20   30   3
  晶片支撑销位置   处理位置   交接位置   处理位置   处理位置   处理位置
  压力(Pa)   1266   126.6   106.6   106.6   106.6
  Ar气流量(mL/min) 1000 1000 1000 1000 1000
  O<sub>2</sub>气流量(mL/min) 0 0 5 5 5
  微波功率(W)   0   0   0   900   0
  温度(℃)   小于600   800   800   800   800
在表1所示的比较方法1的情况下，从预加热开始后30秒左右，晶片W产生剧烈的弯曲。此外，用异物检查装置(Surfscan)进行的测定的结果表明，在晶片W上产生了微粒的密集部。
在表2所示的比较方法2的情况下，在搬入晶片W后，将晶片W放置在交接位置进行第一预加热，在经过晶片W产生弯曲的升温范围后，将其载置在基座2上进行第二预加热。在该情况下，晶片W的弯曲在预加热开始后80～120秒产生，因此，预加热时间需要确保120秒以上。在该比较方法2中，没有发现晶片W弯曲，也没有发现产生微粒。但是，因为在将晶片W放置在交接位置的状态下的第一预加热的时间长达120秒，所以从第一预加热到晶片处理结束的合计时间长达230秒，生产率降低(参照图6)。
在表3所示的本发明方法的情况下，将晶片W搬入腔室1后，首先，在将晶片W载置在基座2上的状态下进行20秒的第一预加热，迅速升温至晶片W产生弯曲之前，然后，切换到在使晶片W上升至交接位置的状态下进行的第二预加热，由此能够可靠地防止弯曲的产生，也没有发现产生微粒。而且，如图6所示，从第一预加热到晶片处理结束的合计时间为140秒，与比较方法2相比，生产率大幅改善。
晶片W(硅基板)的放射率已知在大约600℃前后达到最大。因此认为，在使晶片W升温的过程中，晶片温度600℃前后是晶片W最容易产生弯曲(变形)的温度范围。因此，像比较方法1那样，在将晶片W载置在基座2上的状态下，进行迅速的加热，所以，在该升温速率下，在晶片温度为600℃前后的温度范围，晶片W产生弯曲而变形，与基座2接触，成为产生微粒的原因。这是因为加热器侧(基座2侧)的晶片面的温度与真空侧(晶片W的表面侧)的晶片面的温度产生差异。
另一方面，在交接位置对晶片W进行第一预加热的比较方法2的情况下，因为晶片W不接受来自基座2的直接的热传递，所以温度上升缓慢，不会产生急剧的温度变化，因此难以产生弯曲。此外，如果是将晶片W保持在晶片支撑销60上、并与基座2之间具有足够的距离的状态，则隔着热传递空间通过600℃前后的温度范围，所以，即使在晶片W产生弯曲(变形)的情况下，也能够避免与基座2接触。此外，通过在交接位置继续升温至600℃以上的温度范围(处理温度)，可将产生的弯曲消除。此后，在弯曲已消除的阶段将晶片W载置在基座2上，将晶片W升温到例如超过700℃的处理温度，即使保持在该温度下进行等离子体处理，晶片W也不会产生弯曲，能够避免微粒污染。但是，在该比较方法2的情况下，需要在将晶片W载置在晶片支撑销60上的状态下加热至600℃以上的温度范围，因此升温需要120秒，生产率大幅降低。
在本发明方法中，在预加热的初期将晶片W载置在处理位置，在硅晶片的情况下，直接利用来自基座2的热传递，迅速加热至放射率达到最大的600℃之前，此后，使晶片支撑销60上升，在交接位置通过600℃前后的温度范围，由此，即使产生弯曲，也能够避免与基座2接触，并且，通过在该状态下升温到处理温度并保持，也能够将暂且产生的弯曲消除。而且，通过在将晶片W载置在基座2上的状态下进行第一预加热，能够在短时间内升温至600℃附近。因此，本发明的方法能够使晶片W的弯曲的消除和生产率两者兼得。
图7是表示按照上述表1所示的比较方法1和表3所示的本发明方法，利用等离子体处理装置100对晶片W进行处理后的情况下的微粒数的图。在此，在第1块、第5块、第10块、第15块、第20块和第25块对晶片W进行处理，并且在第2～4块、第6～9块、第11～14块、第16～19块、第21～24块对模拟晶片(dummy wafer)进行处理。此外，图7的纵轴表示晶片W面内的微粒数。
从图7可以看出，在比较方法1中，检测出微粒数多达16个以上，而在本发明方法中，微粒数少到10个以下，结果良好。认为这是因为：在比较方法1中，由于迅速的加热，晶片W产生弯曲，晶片W的周边部与基座2接触，造成产生微粒。
接着，对在利用本发明方法使用等离子体处理装置100对晶片W进行等离子体氧化处理的情况下，压力对预加热时的弯曲的产生和此后的恢复(弯曲的消除)的影响进行了研究。
在表4所示的处理条件下，使压力在40Pa～126.6Pa的范围变化，进行基板的处理。在各处理阶段(工序分类1～5)中，通过目视对基板有无产生弯曲、到产生弯曲为止的时间和到产生的弯曲恢复(即，弯曲消除)为止的时间进行观察，将其结果示于表5。在表5中，○表示没有产生弯曲的状态(也包括弯曲已消除的状态)，×表示产生了弯曲的状态。此外，基座2的加热器5的设定温度仅在第一预加热工序中为小于600℃，在其它工序中为800℃。
表4
Figure G2006800090196D00161
表5
从表5可以看出，在工序分类2(在交接位置的第二预加热阶段)中，全部样品晶片W都产生了弯曲。但是，高压侧、例如处理压力为80Pa以上的样品7、8、11～13，到产生弯曲为止的时间缩短为开始后40秒以内的时间、例如30～40秒，其结果，在70秒的工序分类2内的剩余时间(即，工序分类2的后半段的30～20秒)中，暂且产生的弯曲消除。此外，在此后的阶段(工序分类3～5)中没有再产生弯曲。
通过这样将处理压力设定为80Pa以上，在交接位置进行的第二预加热工序中，能够在短时间内产生弯曲、并且能够使该弯曲迅速地恢复。即，如果将该压力设定得较高，则能够使晶片W在第二预加热工序内的早期产生弯曲，并且也能够使弯曲的恢复提前，因此，能够在使晶片W保持在相同的交接位置的状态下(第二预加热工序内)使弯曲的恢复完成。
与此相对，在腔室内压力为53.3Pa以下的低压侧的条件下，在工序分类2的预加热阶段，从开始到产生弯曲以前，需要40秒以上的时间，并且在70秒的工序分类2中弯曲不恢复，在此后的工序分类3～5中，即使将出现弯曲的晶片W载置在基座2上，也看不到产生的弯曲消除。此外，在转移到工序分类3的处理时，因为在有弯曲的状态下被载置在基座2上，所以存在晶片W在基座2上弹起的危险。
以上的结果表明，在第一预加热工序(工序分类1)中，将基板载置在基座2上并迅速升温到小于600℃、例如550℃，接着在进行升温至600℃以上～处理温度的第二预加热工序(工序分类2a和2b)中，使晶片支撑销60上升，不直接向晶片W进行热传递，通过气体/真空区域进行加热，由此能够防止晶片W的弯曲。
此外，判明：实施第二预加热工序时的压力越高，越能够可靠地防止在晶片W上残留弯曲的现象。通过气体向晶片支撑销60上的晶片W进行热传递，压力高时，气体分压变高，在晶片W的周围存在大量的气体分子。其结果，压力高时，在第二预加热工序中向处于被支撑在晶片支撑销60上的状态的晶片W的热传导效率提高，弯曲从产生到恢复的时间缩短，结果，在晶片W上不残留弯曲。因此，第二预加热工序的压力优选设定为高于第一预加热工序的压力。
另外，通过积极地利用该压力的影响，例如在无法避免弯曲的产生的情况下等，在80Pa以上的压力下实施第二预加热工序，在该第二预加热工序内，能够产生弯曲，也能够进行弯曲恢复以使晶片W不残留弯曲。
根据以上情况，认为：至少实施第二预加热工序时的腔室1内的压力优选为大于53.3Pa小于等于1333Pa(400mTorr～10Torr)，更优选为80Pa(600mTorr)以上，希望调整为106.6～400Pa(800mTorr～3Torr)。此外，第二预加热工序的压力与等离子体处理时(工序分类4)的压力可以相同也可以不同。
此外，不活泼气体的流量，在提高气体分压方面，优选为500mL/min以上，更优选为1000mL/min以上。
以上，对本发明的实施方式进行了说明，但本发明不受上述实施方式制约，能够进行各种变形。即，上述实施方式只是试图使本发明的技术内容清楚，本发明不应仅限定并解释为这样的具体例子，在本发明的精神和权利要求所说明的范围内，能够进行各种变更而实施。
例如，在上述实施方式中，举出了RLSA方式的等离子体处理装置100作为例子，但在使用例如远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等的等离子体处理装置的情况下，也能够应用本发明的方法。
此外，在上述实施方式中列举了对作为被处理基板的半导体晶片进行氧化处理的例子，但处理方法没有特别的限制。例如在氮化处理方法、在700℃以上的温度下对基板进行成膜等处理的方法、使用RTP(Rapid Thermal Processor：快速热处理器)等仅对基板进行热处理的方法、以及利用CVD堆积硅氧化膜或金属膜等的方法等中，也能够应用本发明。
例如图8是表示能够实施本发明方法的热处理装置的结构例的概略截面图。该热处理装置200在例如由铝构成的腔室101内具有圆板状的基座102，用于载置作为被处理基板的晶片W。在腔室101的侧壁上设置有用于将晶片W搬入搬出的搬入搬出口103，该搬入搬出口103由闸阀104进行开闭。此外，在腔室101的侧壁上设置有气体喷嘴105，用于向处理空间供给在热处理时需要的处理气体、例如N2等，构成为能够从气体供给源112以规定的流量向腔室101内供给处理气体。此外，在腔室101的下部连接有排气管106，能够通过该排气管106利用未图示的排气装置对处理空间内进行真空排气。
在基座102中设置有电阻加热器107，通过从加热器电源108供电，能够将载置在基座102上的晶片W加热到例如700℃以上的温度。此外，在基座102中，相对于晶片载置面能够突出没入地设置有用于支撑晶片的3根(仅图示2根)晶片支撑销109。这些晶片支撑销109通过支撑板110由气缸等驱动机构111能够升降地支撑。在这样结构的热处理装置200中，通过使晶片支撑销109升降，能够使晶片W的高度位置在交接位置与载置在基座102上的处理位置之间进行切换。因此，在未图示的控制部的控制下，能够在不同位置对晶片W进行第一预加热和第二预加热。
图9是表示能够实施本发明方法的等离子体CVD装置的结构例的截面图。该等离子体CVD装置300具有腔室201，在其中，用于将作为被处理基板的晶片W水平地支撑的基座202以由设置在其中央下部的圆筒状的支撑部件203支撑的状态配置。该基座202由AlN等陶瓷构成，在其中埋入有电阻加热器204。该电阻加热器204通过从加热器电源205供电，将作为被处理基板的晶片W加热到规定的温度。此外，在基座202中，在电阻加热器204之上埋设有作为下部电极起作用的电极206。
在腔室201的侧壁上设置有：用于进行晶片W的搬入搬出的搬入搬出口207；和对该搬入搬出口207进行开关的闸阀208。在腔室201的顶壁上设置有喷头210。该喷头210由上段块体211、中段块体212和下段块体213构成。在下段块体213中交替地形成有喷出气体的喷出孔214和215。这些气体喷出孔214、215通过设置在喷头上部的第一气体导入口216和第二气体导入口217，分别与第一气体供给部218、第二气体供给部219连接。第一气体供给部218具有例如作为含Ti气体的TiCl4气体、作为等离子体气体的Ar气等的气体供给源(图示省略)，第二气体供给部219具有例如作为还原气体的H2气、作为氮化气体的NH3气、N2气、作为氧化气体的O2气等的气体供给源(图示省略)。
高频电源220与喷头210连接，在成膜时从高频电源220向喷头210供给高频电力。通过从高频电源220供给高频电力，在喷头210和电极206之间产生高频电场，将供给到腔室201内的气体等离子体化，能够形成Ti膜。在腔室201的下方设置有排气室221，排气管222与该排气室221的侧面连接，排气装置223与该排气管222连接。通过使该排气装置223运转，能够将腔室201内减压到规定的真空度。在基座202中，相对于基座202的表面能够突出没入地设置有用于支撑晶片W并使其升降的3根(仅图示2根)晶片支撑销224，这些晶片支撑销224被支撑在支撑板225上。晶片支撑销224利用气缸等驱动机构226通过支撑板225进行升降，使支撑在其上的晶片W的位置上下移动。
在这样构成的CVD装置300中，通过使晶片支撑销224升降，能够使晶片W的高度位置在交接位置与载置在基座202上的处理位置之间进行切换。因此，在未图示的控制部的控制下，能够在不同位置对晶片W进行第一预加热和第二预加热。
此外，在被处理基板为例如以液晶显示器(LED)为代表的平板显示器(FPD)用的玻璃基板的情况下、以及为化合物半导体基板等的情况下，也能够应用本发明的技术思想。
产业上的可利用性
本发明能够适合利用于在各种半导体装置等的制造过程中，伴随着加热的处理中。

Claims (15)

1.一种基板处理方法，其特征在于，包括：
在基板处理装置的处理室内，在将被处理基板载置在载置台上的状态下，在被处理基板不产生弯曲的温度范围内进行规定时间的第一预加热的工序；
使所述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和
使所述基板支撑销下降，将被处理基板载置在所述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序，
所述进行第二预加热的工序包括：将被处理基板加热规定时间，在该被处理基板上形成弯曲的阶段；和再将被处理基板加热规定时间，使该被处理基板的弯曲恢复的阶段。
2.根据权利要求1所述的基板处理方法，其特征在于：
被处理基板是硅基板，所述第一预加热中的加热温度小于600℃。
3.根据权利要求1所述的基板处理方法，其特征在于：
所述处理温度为700℃～1100℃。
4.根据权利要求1所述的基板处理方法，其特征在于：
所述基板处理装置是使处理气体的等离子体作用于被处理基板以对该被处理基板进行处理的等离子体处理装置，
所述等离子体通过利用具有多个缝隙的平面天线将微波导入所述处理室内而形成。
5.根据权利要求1所述的基板处理方法，其特征在于：
处理压力大于53.3Pa小于等于101325Pa。
6.根据权利要求1所述的基板处理方法，其特征在于：
在所述进行第一预加热的工序中，将被处理基板升温至第一温度，在所述进行第二预加热的工序中，将被处理基板升温至第二温度，所述第一温度为比所述第二温度低的温度。
7.根据权利要求6所述的基板处理方法，其特征在于：
所述第一温度为小于600℃的温度。
8.根据权利要求6所述的基板处理方法，其特征在于：
所述第二温度为600℃以上的温度。
9.根据权利要求1所述的基板处理方法，其特征在于：
所述进行第一预加热的工序和所述进行第二预加热的工序，在相同的压力条件下使被处理基板升温。
10.根据权利要求1～9中任一项所述的基板处理方法，其特征在于：
在所述进行第一预加热的工序中，使被处理基板在第一压力条件下进行升温，在所述进行第二预加热的工序中，使被处理基板在第二压力条件下进行升温，并且所述第一压力条件的压力比所述第二压力条件的压力低。
11.根据权利要求10所述的基板处理方法，其特征在于：
所述第二压力条件的压力为80Pa以上。
12.根据权利要求1～9中任一项所述的基板处理方法，其特征在于：
所述基板处理装置对被处理基板进行等离子体氧化处理、等离子体氮化处理或等离子体氧氮化处理。
13.根据权利要求10所述的基板处理方法，其特征在于：
所述基板处理装置对被处理基板进行等离子体氧化处理、等离子体氮化处理或等离子体氧氮化处理。
14.一种基板处理装置，其特征在于，包括：
处理室，该处理室具有载置被处理基板的载置台并能够进行真空排气；
基板支撑销，该基板支撑销相对于所述载置台的基板载置面能够突出没入地设置，在从基板载置面突出的状态下支撑被处理基板；和
控制部，该控制部进行控制，使得进行包括以下工序的基板处理方法：在所述处理室内，在将被处理基板载置在载置台上的状态下，在被处理基板不产生弯曲的温度范围内进行规定时间的第一预加热的工序；使所述载置台的基板支撑销上升，在将被处理基板保持在该基板支撑销上的状态下，进行第二预加热的工序；和使所述基板支撑销下降，将被处理基板载置在所述载置台上，一边加热至700℃以上的处理温度一边进行处理的工序，所述进行第二预加热的工序包括：将被处理基板加热规定时间，在该被处理基板上形成弯曲的阶段；和再将被处理基板加热规定时间，使该被处理基板的弯曲恢复的阶段。
15.根据权利要求14所述的基板处理装置，其特征在于：
所述基板处理装置为RLSA方式、远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式或磁控管等离子体方式的等离子体处理装置。
CN2006800090196A 2005-07-28 2006-07-28 基板处理方法和基板处理装置 Expired - Fee Related CN101147244B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005218138 2005-07-28
JP218138/2005 2005-07-28
PCT/JP2006/315014 WO2007013605A1 (ja) 2005-07-28 2006-07-28 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
CN101147244A CN101147244A (zh) 2008-03-19
CN101147244B true CN101147244B (zh) 2010-05-19

Family

ID=37683492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800090196A Expired - Fee Related CN101147244B (zh) 2005-07-28 2006-07-28 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US8076252B2 (zh)
JP (1) JP5008562B2 (zh)
KR (1) KR100978966B1 (zh)
CN (1) CN101147244B (zh)
WO (1) WO2007013605A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4975605B2 (ja) * 2007-12-26 2012-07-11 東京エレクトロン株式会社 処理システム、処理システムの制御方法およびソフトウェアのバージョンアップ方法
WO2010007863A1 (ja) * 2008-07-15 2010-01-21 東京エレクトロン株式会社 マイクロ波プラズマ処理装置、及び冷却ジャケットの製造方法
KR101167998B1 (ko) * 2009-11-27 2012-07-26 주식회사 테라세미콘 다결정 실리콘 형성 장치 및 그 방법
JP5478280B2 (ja) * 2010-01-27 2014-04-23 東京エレクトロン株式会社 基板加熱装置および基板加熱方法、ならびに基板処理システム
CN102859667A (zh) * 2010-04-30 2013-01-02 泰拉半导体株式会社 基板处理装置
KR101167989B1 (ko) * 2010-04-30 2012-07-23 주식회사 테라세미콘 기판 처리 장치
US20120052216A1 (en) * 2010-08-27 2012-03-01 Applied Materials, Inc. Gas distribution showerhead with high emissivity surface
JP5982758B2 (ja) * 2011-02-23 2016-08-31 東京エレクトロン株式会社 マイクロ波照射装置
KR101312592B1 (ko) * 2012-04-10 2013-09-30 주식회사 유진테크 히터 승강형 기판 처리 장치
CN202796877U (zh) 2012-04-16 2013-03-13 京东方科技集团股份有限公司 一种基板支撑梢
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP2014090058A (ja) * 2012-10-30 2014-05-15 Tokyo Electron Ltd マイクロ波加熱処理装置および処理方法
JP6303592B2 (ja) * 2014-02-25 2018-04-04 東京エレクトロン株式会社 基板処理装置
CN105336644B (zh) * 2014-08-06 2018-07-03 沈阳芯源微电子设备有限公司 一种热盘工艺腔气流均布装置
KR102188354B1 (ko) * 2017-12-28 2020-12-09 세메스 주식회사 기판 처리 장치 및 방법
US11108127B2 (en) * 2018-09-25 2021-08-31 Micron Technology, Inc. Rectangular waveguide communication between memory and processor
KR102195920B1 (ko) * 2018-11-30 2020-12-29 세메스 주식회사 기판 처리 장치
CN110211902B (zh) * 2019-06-19 2021-08-13 北京北方华创微电子装备有限公司 承载装置及工艺腔室
US10925146B1 (en) * 2019-12-17 2021-02-16 Applied Materials, Inc. Ion source chamber with embedded heater
JP2022121015A (ja) 2021-02-08 2022-08-19 東京エレクトロン株式会社 基板処理方法、基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891636B2 (ja) * 1997-04-22 2007-03-14 株式会社ルネサステクノロジ 半導体製造装置および半導体ウェハの移載方法
US6313017B1 (en) * 1999-01-26 2001-11-06 University Of Vermont And State Agricultural College Plasma enhanced CVD process for rapidly growing semiconductor films
JP4470274B2 (ja) * 2000-04-26 2010-06-02 東京エレクトロン株式会社 熱処理装置
JP4471487B2 (ja) * 2000-11-24 2010-06-02 株式会社アルバック 真空処理装置、真空処理方法
EP1393361A2 (en) * 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
JP4738671B2 (ja) * 2001-08-31 2011-08-03 東京エレクトロン株式会社 Ｃｖｄ成膜方法
JP3745700B2 (ja) * 2002-03-29 2006-02-15 三井造船株式会社 マイクロ波プラズマ生成用アンテナ
JP4330949B2 (ja) * 2003-07-01 2009-09-16 東京エレクトロン株式会社 プラズマｃｖｄ成膜方法

Also Published As

Publication number Publication date
JPWO2007013605A1 (ja) 2009-02-12
KR20080038311A (ko) 2008-05-06
JP5008562B2 (ja) 2012-08-22
WO2007013605A1 (ja) 2007-02-01
KR100978966B1 (ko) 2010-08-30
CN101147244A (zh) 2008-03-19
US20100144159A1 (en) 2010-06-10
US8076252B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
CN101147244B (zh) 基板处理方法和基板处理装置
CN101937844B (zh) 绝缘膜形成方法
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
CN101454881B (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN100561686C (zh) 等离子体处理装置以及气体通过板
US20020036066A1 (en) Method and apparatus for processing substrates
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
JP4522916B2 (ja) プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
CN101802986B (zh) 等离子体处理方法和等离子体处理装置
TWI659470B (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
CN101681833A (zh) 微波等离子体处理装置和微波等离子体处理方法以及微波透过板
US7857984B2 (en) Plasma surface treatment method, quartz member, plasma processing apparatus and plasma processing method
CN102165568B (zh) 硅氧化膜的形成方法和装置
KR101270875B1 (ko) 절연막의 개질 방법
CN102737987A (zh) 等离子体氮化处理方法和装置、及半导体装置的制造方法
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP2010135812A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20130728