JP4330949B2 - プラズマｃｖｄ成膜方法 - Google Patents

プラズマｃｖｄ成膜方法 Download PDF

Info

Publication number
JP4330949B2
JP4330949B2 JP2003270044A JP2003270044A JP4330949B2 JP 4330949 B2 JP4330949 B2 JP 4330949B2 JP 2003270044 A JP2003270044 A JP 2003270044A JP 2003270044 A JP2003270044 A JP 2003270044A JP 4330949 B2 JP4330949 B2 JP 4330949B2
Authority
JP
Japan
Prior art keywords
susceptor
substrate
gas
processed
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003270044A
Other languages
English (en)
Other versions
JP2005023400A (ja
Inventor
誠志 村上
國弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003270044A priority Critical patent/JP4330949B2/ja
Priority to CNB2004800023421A priority patent/CN100471990C/zh
Priority to CN2009100019789A priority patent/CN101481798B/zh
Priority to KR1020057023043A priority patent/KR100745854B1/ko
Priority to PCT/JP2004/009332 priority patent/WO2005003403A1/ja
Publication of JP2005023400A publication Critical patent/JP2005023400A/ja
Priority to US11/320,535 priority patent/US20060231032A1/en
Application granted granted Critical
Publication of JP4330949B2 publication Critical patent/JP4330949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、例えばＴｉ膜などの薄膜をプラズマＣＶＤで成膜するプラズマＣＶＤ成膜方法に関する。
半導体デバイスの製造においては、最近の高密度化および高集積化の要請に対応して、回路構成を多層配線構造にする傾向にあり、このため、下層の半導体基板と上層の配線層との接続部であるコンタクトホールや、上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み技術が重要になっている。
このようなコンタクトホールやビアホールの埋め込みには、一般的にＡｌ（アルミニウム）やＷ（タングステン）、あるいはこれらを主体とする合金が用いられるが、このような金属や合金と下層のＳｉ基板やｐｏｌｙ−Ｓｉ層とのコンタクトを形成するために、これらの埋め込みに先立ってコンタクトホールやビアホールの内側にＴｉ膜を成膜し、さらにバリア層としてＴｉＮ膜を成膜することが行われている。
近時、これらＴｉ膜およびＴｉＮ膜は、より良質の膜を形成することが期待できることから化学的蒸着（ＣＶＤ）で成膜されている。この中でＴｉ膜の成膜は、成膜ガスとしてＴｉＣｌ４（四塩化チタン）およびＨ２を用い、基板である半導体ウエハをヒーターにより加熱し、かつ成膜ガスのプラズマを生成して、ＴｉＣｌ４とＨ２（水素）とを反応させることにより行っている。
一方、Ｔｉ成膜の際に、半導体ウエハを支持するためのサセプタとしては、セラミックスなどの絶縁体の中に導電体である発熱体を埋め込み、さらに高周波を印加するための電極を組み込んだものが用いられている。
ところで、近時、半導体ウエハ（以下、単にウエハと記す）のサイズが２００ｍｍから３００ｍｍへと大型化しており、このためサセプタ上へウエハを載置した際に搬送時やウエハ裏面に処理チャンバ内の残留ガスが対流することによって、ウエハとサセプタとの間に滑りが生じやすくなっている。また、サセプタに埋設されたヒーターにより加熱面にヒートスポットが生じてウエハ温度が不均一になり膜厚の面内均一性が悪くなるおそれがある。
このような不都合を回避する技術として、サセプタ表面にエンボスを設けるものが提案されている（特許文献１）。
しかしながら、このように表面にエンボスが存在するサセプタを用いて、高周波電界によるプラズマを用いたプラズマＣＶＤによりＴｉ膜を成膜する場合には、周縁部においてウエハとサセプタとの間に放電が生じ、サセプタ周縁部が破壊されることがある。
特開２００２−１２４３６７号公報
本発明はかかる事情に鑑みてなされたものであって、サセプタ周縁部に局部的な放電が生じ難いプラズマＣＶＤ成膜方法を提供することを目的とする。
上記課題を解決するために、本発明の第１の観点では、処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤにより薄膜を形成するプラズマＣＶＤ成膜方法であって、前記サセプタとしてその表面の少なくとも周縁部にエンボスが存在しないものを用い、薄膜形成に先立って、前記処理チャンバー内において、前記被処理基板を支持する基板支持ピンを前記サセプタ上に突出させ、前記被処理基板を前記基板支持ピン上に保持した状態で、前記発熱体により前記サセプタを介して前記被処理基板の予備加熱を行うことを特徴とするプラズマＣＶＤ成膜方法を提供する。
本発明の第２の観点では、処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤにより薄膜を形成するプラズマＣＶＤ成膜方法であって、薄膜形成に先立って、前記処理チャンバー内において、前記被処理基板を支持する基板支持ピンを前記サセプタ上に突出させ、前記被処理基板を前記基板支持ピン上に保持した状態で、前記発熱体により前記サセプタを介して前記被処理基板の予備加熱を行うことを特徴とするプラズマＣＶＤ成膜方法を提供する。
本発明の第３の観点では、処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤによりＴｉ薄膜を形成するプラズマＣＶＤ成膜方法であって、前記サセプタとしてその表面の少なくとも周縁部にエンボスが存在しないものを用い、被処理基板を処理チャンバー内に搬入し、載置台の基板支持ピンを上昇させてその上に被処理基板を受け取る工程と、前記基板支持ピン上に被処理基板を保持した状態で前記発熱体で前記サセプタを加熱しつつ真空排気されている前記処理チャンバー内にガスを導入して、前記発熱体により前記サセプタを介して第１の予備加熱処理を行う工程と、前記処理チャンバー内を真空排気した状態でガスの導入を停止し、前記基板支持ピンを下降させて被処理基板を前記サセプタに載置する工程と、被処理基板を前記サセプタに載置した状態で前記処理チャンバー内にガスを導入して第２の予備加熱を行う工程と、前記処理チャンバー内に高周波電界を形成してプラズマを生成する工程と、前記処理チャンバー内にＴｉを含む成膜ガスおよび還元ガスを供給してＴｉ膜を成膜する工程とを具備することを特徴とするプラズマＣＶＤ成膜方法を提供する。
本発明者らは、表面にエンボスを有するサセプタを用いてプラズマＣＶＤを行った際にサセプタ近傍で放電が発生する現象について調査した結果、ウエハ周縁部に反りが発生することによりウエハ裏面とエンボスとの間に放電が発生していることが判明した。これは、エンボスは突出しているため電界が集中しやすく、ウエハの周縁部がわずかでも反ってウエハとサセプタとの間に隙間が生じるとエンボス部分に放電が集中するためと考えられる。
また、パッシェンの法則によれば、放電開始電圧Ｖｓは、ガス圧ｐと距離ｄとの積ｐｄの関数となり、ｐｄが所定の値でＶｓは極小値をとる。したがって、ｐを一定とするとウエハの反りが所定値に達すると低い電圧でも放電が生じやすくなる。
そのため、本発明の第１、３の観点においては、サセプタ表面の少なくとも周縁部分にエンボスを設けず、かつ成膜処理に先立って、処理チャンバー内において上昇させた状態の基板支持ピン上に被処理基板を保持した状態での予備加熱を行って基板の急激な加熱を生じさせないことにより被処理基板の反りを極力防止するので、高周波電界によるプラズマを生成しても、サセプタ表面の周縁部には、電界が集中しやすく放電の起点となる部分が存在せず、かつ被処理基板の反りによって放電開始電圧Ｖｓが低下して放電が生じやすくなることを防止することができる。したがって、サセプタ表面の周縁部における局部的な放電を確実に防止することができる。
また、本発明の第２の観点においては、成膜処理に先立って、処理チャンバー内において上昇させた状態の基板支持ピン上に被処理基板を保持した状態での予備加熱を行って基板の急激な加熱を生じさせないことにより被処理基板の反りを極力防止するので、被処理基板の反りがごく僅かで高周波電界によるプラズマを生成した際の放電開始電圧を十分に高くすることができれば、エンボスの存在に関わらず、サセプタ表面の周縁部における局部的な放電を防止することができる。
上記第１、２の観点において、前記予備加熱は、前記処理チャンバー内にガスを導入しながら行われることが好ましい。これにより、被処理基板の加熱効率が高まるので予備加熱時間を短時間で終了することができる。また、前記予備加熱の後、前記基板支持ピンを降下させて被処理基板を前記載置台に載置してさらに予備加熱を行って、その後成膜を行うことにより、被処理体の温度を確実に成膜温度にすることができる。この場合に、これら２回の予備加熱は、いずれも前記処理チャンバー内にガスを導入しながら行われることが好ましい。
上記第３の観点において、前記第２の予備加熱を行う工程に先だって、被処理基板を前記サセプタに載置した状態で前記処理チャンバー内のガス圧を徐々に上昇させる工程をさらに具備することが好ましい。このような工程を付加することにより、第２の予備加熱において急激なチャンバー内のガス圧力の上昇が回避され、被処理基板へ及ぼされる応力が緩和され、反りが一層生じにくくなる。また、前記高周波電界を形成してプラズマを生成する工程は、印加する高周波電力を徐々に上昇させること、前記プラズマを生成する工程に先立って、前記処理チャンバー内に成膜ガスを供給する工程を有することが好ましい。これにより、高周波電界によるプラズマを生成する際に、一層放電を生じにくくすることができる。
上記第１、３の観点において、前記サセプタは、その表面の少なくとも周縁から１０ｍｍまでの部分にエンボスが存在しないことが好ましい。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
図１は本発明の方法を実施するＴｉ成膜装置が搭載されたマルチチャンバータイプの成膜システムを示す概略構成図である。
図１に示すように、この成膜システム１００は、プラズマＣＶＤによりＴｉ膜を成膜する２つのＴｉ成膜装置１，２、および熱ＣＶＤによりＴｉＮ膜を成膜する２つのＴｉＮ成膜装置３，４の合計４つの成膜装置を有しており、これら成膜装置１，２，３，４は、六角形をなすウエハ搬送室５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室５の他の２つの辺にはそれぞれロードロック室６，７が設けられている。これらロードロック室６，７のウエハ搬送室５と反対側にはウエハ搬入出室８が設けられており、ウエハ搬入出室８のロードロック室６，７と反対側にはウエハＷを収容可能な３つのフープ（ＦＯＵＰ）Ｆを取り付けるポート９，１０，１１が設けられている。
Ｔｉ成膜装置１，２およびＴｉＮ成膜装置３，４およびロードロック室６，７は、同図に示すように、ウエハ搬送室５の各辺にゲートバルブＧを介して接続され、これらは各ゲートバルブＧを開放することによりウエハ搬送室５と連通され、各ゲートバルブＧを閉じることによりウエハ搬送室５から遮断される。また、ロードロック室６，７のウエハ搬入出室８に接続される部分にもゲートバルブＧが設けられており、ロードロック室６，７は、ゲートバルブＧを開放することによりウエハ搬入出室８に連通され、これらを閉じることによりウエハ搬入出室８から遮断される。
ウエハ搬送室５内には、Ｔｉ成膜装置１，２、ＴｉＮ成膜装置３，４、およびロードロック室６，７に対して、被処理体であるウエハＷの搬入出を行うウエハ搬送装置１２が設けられている。このウエハ搬送装置１２は、ウエハ搬送室５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１３の先端にウエハＷを保持する２つのブレード１４ａ，１４ｂを有しており、これら２つのブレード１４ａ，１４ｂは互いに反対方向を向くように回転・伸縮部１３に取り付けられている。また、２つのブレード１４ａ，１４ｂは個別にまたは同時に伸縮可能である。なお、このウエハ搬送室５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室８の天井部にはＨＥＰＡフィルタ（図示せず）が設けられており、このＨＥＰＡフィルタを通過した清浄な空気がウエハ搬入出室８内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われるようになっている。ウエハ搬入出室８のフープＦ取り付け用の３つのポート９，１０，１１にはそれぞれシャッター（図示せず）が設けられており、これらポート９，１０，１１にウエハＷを収容したまたは空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬出入室８と連通するようになっている。また、ウエハ搬入出室８の側面にはアライメントチャンバー１５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室８内には、フープＦに対するウエハＷの搬入出およびロードロック室６，７に対するウエハＷの搬入出を行うウエハ搬送装置１６が設けられている。このウエハ搬送装置１６は、多関節アーム構造を有しており、フープＦの配列方向に沿ってレール１８上を走行可能となっており、その先端のハンド１７上にウエハＷを載せてその搬送を行う。
ウエハ搬送装置１２，１６の動作等、システム全体の制御は、制御部１９によって行われる。
このような成膜システム１００においては、まず、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室８内のウエハ搬送装置１６により、いずれかのフープＦからウエハＷを一枚取り出してアライメントチャンバー１５に搬入し、ウエハＷの位置合わせを行う。次いで、ウエハＷをロードロック室６，７のいずれかに搬入し、そのロードロック内を真空引きした後、ウエハ搬送室５内のウエハ搬送装置１２によりそのロードロック内のウエハを取り出し、ウエハＷをＴｉ成膜装置１または２に装入してＴｉ膜の成膜を行い、Ｔｉ成膜後のウエハＷを引き続きＴｉＮ成膜装置３または４に装入してＴｉＮ膜の成膜を行う。その後成膜後のウエハＷをウエハ搬送装置１２によりロードロック室６，７のいずれかに搬入し、その中を大気圧に戻した後、ウエハ搬入出室８内のウエハ搬送装置１６によりロードロック室内のウエハＷを取り出し、フープＦのいずれかに収容される。このような動作を１ロットのウエハＷに対して行い、１セットの処理が終了する。
このような成膜処理により、図２に示すように、例えば層間絶縁膜２１に形成された、不純物拡散領域２０ａに達するコンタクトホール２２内にコンタクト層としてのＴｉ膜２３およびバリア層としてのＴｉＮ膜２４が形成される。その後、他の装置により、ＡｌやＷ等の成膜を行い、コンタクトホール２２の埋め込みと配線層の形成を行う。
次に、本発明を実施するＴｉ成膜装置１について説明する。なお、上述したようにＴｉ成膜装置２も全く同一の構成を有する。図３は、本発明に係るプラズマＣＶＤ成膜方法を実施するＴｉ成膜装置を示す断面図である。このＴｉ膜成膜装置１は、気密に構成された略円筒状のチャンバー３１を有しており、その中には被処理体であるウエハＷを水平に支持するためのサセプタ３２がその中央下部に設けられた円筒状の支持部材３３により支持された状態で配置されている。
このサセプタ３２はＡｌＮ等のセラミックスからなり、その表面にはウエハＷを収容するための座繰り部３２ａが設けられており、その周縁部に形成されたテーパ部にガイドされてウエハＷがサセプタ３２に対して位置決めされるようになっている。また、サセプタ３２にはヒーター３５が埋め込まれており、このヒーター３５はヒーター電源３６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。サセプタ３２には、下部電極として機能する電極３８がヒーター３５の上に埋設されている。サセプタ３２の表面には、チャンバー３１内にプラズマ生成のための高周波電界が形成された際の放電の基点となりやすいエンボスは存在していない。
ただし、放電が生じるのはサセプタ３２の周縁部であるから、サセプタ３２表面のエンボスは少なくともその周縁部、好ましくは周縁から１０ｍｍまでの部分に存在しなければ、他の部分には存在していてもよい。例えば、図４に示すように表面の周縁部以外の部分全体にエンボス３２ｂを設けたサセプタが例示される。これにより、滑り防止機能やヒートスポット防止機能をある程度持たせることができる。
また、ウエハＷの中で温度が高くなりやすい中央部に図５のような底面が曲面状の凹部３２ｃや図６のような底面が平面状の凹部３２ｄを設けてウエハＷの熱応力を緩和するようにしたサセプタを用いてもよい。
チャンバー３１の天壁３１ａには、絶縁部材３９を介してシャワーヘッド４０が設けられている。このシャワーヘッド４０は、上段ブロック体４０ａ、中段ブロック体４０ｂ、下段ブロック体４０ｃで構成されている。下段ブロック体４０ｃの外周近傍には、リング状をなすヒーター７６が埋設されており、このヒーター７６はヒーター電源７７から給電されることにより、シャワーヘッド４０を所定温度に加熱することが可能となっている。
下段ブロック体４０ｃにはガスを吐出する吐出孔４７と４８とが交互に形成されている。上段ブロック体４０ａの上面には、第１のガス導入口４１と、第２のガス導入口４２とが形成されている。上段ブロック体４０ａの中では、第１のガス導入口４１から多数のガス通路４３が分岐している。中段ブロック体４０ｂにはガス通路４５が形成されており、ガスが導入されて拡散する複数の溝４３ａを介して上記ガス通路４３がこれらガス通路４５に連通している。さらにこのガス通路４５が下段ブロック体４０ｃの吐出孔４７に連通している。また、上段ブロック体４０ａの中では、第２のガス導入口４２から多数のガス通路４４が分岐している。中段ブロック体４０ｂにはガス通路４６が形成されており、上記ガス通路４４がこれらガス通路４６に連通している。中段ブロック体４０ｂの下面には、ガス通路４６に接続され、ガス通路４６から導入されたガスを拡散する複数の溝４６ａが形成されており、この溝４６ａと下段ブロック体４０ｃの多数の吐出孔４８とが連通している。そして、上記第１および第２のガス導入口４１，４２は、それぞれ後述するガス供給機構５０のガスライン５８，６０に接続されている。
ガス供給機構５０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源５１、Ｔｉ含有ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源５２、プラズマガスであるＡｒガスを供給するＡｒガス供給源５３、還元ガスであるＨ２ガスを供給するＨ２ガス供給源５４、窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源５５、Ｎ２ガスを供給するＮ２ガス供給源５６を有している。そして、ＣｌＦ３ガス供給源５１にはＣｌＦ３ガス供給ライン５７が、ＴｉＣｌ４ガス供給源５２にはＴｉＣｌ４ガス供給ライン５８が、Ａｒガス供給源５３にはＡｒガス供給ライン５９が、Ｈ２ガス供給源５４にはＨ２ガスライン６０が、ＮＨ３ガス供給源５５にはＮＨ３ガス供給ライン６０ａが、Ｎ２ガス供給源５６にはＮ２ガス供給ライン６０ｂが、それぞれ接続されている。そして、各ガス供給ラインにはマスフローコントローラ６２およびマスフローコントローラ６２を挟んで２つの開閉バルブ６１が設けられている。
前記第１のガス導入口４１にはＴｉＣｌ４ガス供給源５２から延びるＴｉＣｌ４ガス供給ライン５８が接続されており、このＴｉＣｌ４ガス供給ライン５８にはＣｌＦ３ガス供給源５１から延びるＣｌＦ３ガス供給ライン５７およびＡｒガス供給源５３から延びるＡｒガス供給ライン５９が接続されている。また、前記第２のガス導入口４２にはＨ２ガス供給源５４から延びるＨ２ガス供給ライン６０が接続されており、このＨ２ガス供給ライン６０には、ＮＨ３ガス供給源５５から延びるＮＨ３ガス供給ライン６０ａおよびＮ２ガス供給源５６から延びるＮ２ガス供給ライン６０ｂが接続されている。したがって、成膜時には、ＴｉＣｌ４ガスはＴｉＣｌ４ガス供給源５２から、ＡｒガスはＡｒガス供給源５３から、ＴｉＣｌ４ガス供給ライン５８に供給され、第１のガス導入口４１からシャワーヘッド４０内に導入される。そして、ガス通路４３，４５を経て吐出孔４７からチャンバー３１内へ吐出される。一方、還元ガスであるＨ２ガスは、Ｈ２ガス供給源５４からＨ２ガス供給ガスライン６０に供給され、ガス導入口４２を介してシャワーヘッド４０内に導入されて、ガス通路４４，４６を経て吐出孔４８からチャンバー３１内へ吐出される。すなわち、シャワーヘッド４０は、ＴｉＣｌ４ガスとＨ２ガスとが全く独立してチャンバー３１内に供給されるポストミックスタイプとなっており、これらは吐出後にチャンバー３１内で混合され反応が生じる。なお、Ｔｉを成膜後、窒化処理を行う場合には、ＮＨ３ガス供給源５５からのＮＨ３ガスと還元ガスであるＨ２ガスとプラズマガスであるＡｒガスをシャワーヘッド４０を介して吐出口４８からチャンバー３１内に吐出させ、プラズマを精製してＴｉ膜を窒化させる。また、バルブ６１およびマスフローコントローラ６２はコントローラ７８によって制御される。
シャワーヘッド４０には、伝送路６３が接続されており、この伝送路６３には、整合器８０を介して高周波電源６４が接続されており、成膜の際に高周波電源６４から伝送路６３を介してシャワーヘッド４０に高周波電力が供給されるようになっている。高周波電源６４から高周波電力を供給することにより、シャワーヘッド４０および電極３８の間に高周波電界が生じ、チャンバー３１内に供給されたガスをプラズマ化し、Ｔｉ膜を成膜するようになっている。高周波電源６４としては周波数が４００ｋＨｚ〜６０ＭＨｚ、好ましくは４５０ｋＨｚのものが用いられる。
チャンバー３１の底壁３１ｂの中央部には円形の穴６５が形成されており、底壁３１ｂにはこの穴６５を覆うように下方に向けて突出する排気室６６が設けられている。排気室６６の側面には排気管６７が接続されており、この排気管６７には排気装置６８が接続されている。そしてこの排気装置６８を作動させることによりチャンバー３１内を所定の真空度まで減圧することが可能となっている。
サセプタ３２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン６９がサセプタ３２の表面に対して突没可能に設けられ、これらウエハ支持ピン６９は支持板７０に固定されている。そして、ウエハ支持ピン６９は、エアシリンダ等の駆動機構７１により支持板７０を介して昇降される。
チャンバー３１の側壁には、ウエハ搬送室５との間でウエハＷの搬入出を行うための搬入出口７２と、この搬入出口７２を開閉するゲートバルブＧとが設けられている。
次に、このようなＴｉ成膜装置によりＴｉ膜を成膜する際の成膜方法について図７、図８を参照しながら説明する。図７はＴｉ膜を成膜する際の工程を説明するためのフローチャート、図８は主要な工程におけるチャンバー３１内の状態を示す模式図である。
まず、ヒーター３５によりサセプタ３２を４５０〜７００℃程度に加熱し、排気装置６８によりチャンバー３１内を引き切り状態としておき（ＳＴＥＰ１）、ゲートバルブ７３を開にして（ＳＴＥＰ２）、図８の（ａ）に示すように、真空状態のウエハ搬送室５から搬送装置１２のブレード１４ａまたは１４ｂにより搬入出口７２を介してウエハＷをチャンバー３１内へ搬入する（ＳＴＥＰ３）。このときシャワーヘッド４０はヒーター７６によりシャワーヘッド４０に付着した膜の膜剥がれを防止するために４５０℃以上に加熱する。
次に、図８の（ｂ）に示すように、ウエハ支持ピン６９をサセプタ３２の表面から突出させた状態でウエハＷをウエハ支持ピン６９上に載せる（ＳＴＥＰ４）。このウエハＷをウエハ支持ピン６９上に載せた状態でゲートバルブＧを閉じ（ＳＴＥＰ５）、引き続き、ＴｉＣｌ４ガス供給ライン５８を通流してきたＡｒガスを、図８の（ｃ）に示すようにシャワーヘッド４０を介してチャンバー３１内に導入し、ウエハＷに対して第１の予備加熱を行う（ＳＴＥＰ６）。この際に、Ｎ２ガス供給源５６よりＮ２ガスを供給し、Ａｒガスと同量程度チャンバー３１内に導入される。この場合にガスの導入は所定時間、例えば１５秒間かけて徐々に流量を増加させて、チャンバー内のガス圧が徐々に上昇するようにする。このＡｒガスおよびＮ２ガスの最終的な好ましい流量範囲は、１〜１０Ｌ／ｍｉｎである。また、この第１の予備加熱工程は、５〜３０秒間の範囲が好ましく、例えば１０秒間実施される。
この第１の予備加熱工程が終了後、Ａｒガス、Ｎ２ガスの供給を停止し、再びチャンバー３１内を引き切り状態とし（ＳＴＥＰ７）、ウエハ支持ピン６９を降下させて、図８の（ｄ）に示すように、ウエハＷをサセプタ３２上に載置する（ＳＴＥＰ８）。その後、ＴｉＣｌ４ガス供給ライン５８を介してＡｒガスを、Ｈ２ガスライン６０を介してＨ２ガスを、チャンバー３１内が所定の圧力になるまで徐々に流量を増加させて導入し（ランプアップ）、チャンバー３１内のガス圧が徐々に上昇するようにする（ＳＴＥＰ９）。この状態で所定時間保持して第２の予備加熱工程を行う（ＳＴＥＰ１０）。このときの好ましいガス流量範囲は、Ａｒガスは１〜１０Ｌ／ｍｉｎであり、Ｈ２ガスは１〜１０Ｌ／ｍｉｎである。好ましくは、ＡｒガスとＨ２ガスの全流量が１〜１０Ｌ／ｍｉｎである。また、第２の予備加熱工程における圧力の好ましい範囲は１００〜１０００Ｐａであり、例えば６６７Ｐａに設定される。また、この第２の予備加熱工程は、稼働率、スループットを考えると、好ましくは５〜３０秒間、例えば１０秒間実施される。なお、上記ＳＴＥＰ７〜９の３工程の時間は、いずれも１０秒間以下が好ましく設定され、例えば５秒間ずつに設定される。
第２の予備加熱工程が終了後、ＡｒガスおよびＨ２ガスの流量を同じ流量に維持したまま、ＴｉＣｌ４ガスを好ましくは０．０１〜０．１Ｌ／ｍｉｎの流量で図示しないプリフロー配管を介してプリフローを行う（ＳＴＥＰ１１）。この際の圧力は、好ましくは１００〜１０００Ｐａ、例えば６６７Ｐａであり、好ましくは５〜３０秒間、例えば１０秒間実施される。
次に、成膜に先立って高周波電源６４に給電してチャンバー３１内にプラズマを形成する（プリプラズマ；ＳＴＥＰ１２）。この際の高周波電源６４の周波数は４５０ｋＨｚ〜６０ＭＨｚ、好ましくは４５０ｋＨｚの周波数で、５０〜３０００Ｗ、好ましくは５００〜２０００Ｗ、例えば８００Ｗの高周波電力を供給する。
そして、ＴｉＣｌ４ガスをチャンバー側に切り換えてガス流量および圧力、さらに高周波電力を同じに保ったまま、プラズマＣＶＤによるＴｉ薄膜の成膜工程を実施する（ＳＴＥＰ１３）。この成膜工程においては５〜１００ｎｍの範囲のＴｉ膜が成膜される。膜厚は成膜時間に比例するから、成膜時間は所望の膜厚に応じて適宜設定される。つまり成膜の際の膜厚は、上記５〜１００ｎｍの範囲において成膜時間で調整することができる。例えば、膜厚を１０ｎｍにする場合には３０秒間実施される。この際の基板の加熱温度は４００〜８００℃、好ましくは５５０〜６５０℃である。
成膜工程終了後、ＴｉＣｌ４ガスの供給および高周波電源６４への給電を停止し、他のガスを流したまま成膜後処理を行う（ＳＴＥＰ１４）。この成膜後処理工程は、０．５〜３０秒間、好ましくは１〜５秒間、例えば２秒間実施される。
その後、Ｈ２ガスの流量を低下させ、Ａｒガス流量を維持して、チャンバー３１内のパージを行う（ＳＴＥＰ１５）。このパージ工程は、１〜３０秒間、好ましくは１〜１０秒間、例えば４秒間実施される。
その後、成膜したＴｉ薄膜の表面のナイトライド処理を行う（ＳＴＥＰ１６）。ナイトライド処理は、ＡｒガスとＨ２ガスの流量を維持したまま、ＮＨ３ガスを好ましくは０．５〜５Ｌ／ｍｉｎの範囲の流量で１０秒間程度流し、その後、ガスの供給を維持したまま高周波電源６４の周波数は４５０ｋＨｚ〜６０ＭＨｚ、好ましくは４５０ｋＨｚの周波数で、５０〜３０００Ｗ、好ましくは５００〜１２００Ｗ、例えば８００Ｗの高周波電力を供給して、プラズマを形成することにより実施される。
所定時間経過後、高周波電源６４への給電を停止し、ガス流量を徐々に減じて成膜プロセスを終了する（ＳＴＥＰ１７）。
その後、ウエハ支持ピン６９を上昇させてウエハＷを持ち上げ、ゲートバルブＧを開いて搬送装置１２のブレード１４ａまたは１４ｂをチャンバー３１内に挿入し、ウエハ支持ピン６９を下降させることによりウエハＷをブレード１４ａまたは１４ｂ上に載せ、搬送室１へ搬出する（ＳＴＥＰ１８）。
このようにして所定枚数成膜後、チャンバー３１内は、ＣｌＦ３ガス供給源５１からＣｌＦ３ガスを供給することによりクリーニングされる。
このように、最初にサセプタ３２上に突出したウエハ支持ピン６９上にウエハＷを載置した状態でチャンバー３１内にガスを導入して第１の予備加熱処理（ＳＴＥＰ６）を行うので、ウエハは急激には加熱されず、ある程度加熱されてからサセプタ３２上での第２の加熱処理が行われるので、ウエハＷに及ぼされる熱応力が緩和され、ウエハＷが３００ｍｍと大型のものであっても反りの発生を大幅に低減することができ、場合によっては全く反りが生じないようにすることができる。
また、第１の予備加熱工程が終了後、ＳＴＥＰ８のウエハＷをサセプタ３２上に載置する工程に先だって、ＳＴＥＰ７でＮ２ガスの供給を停止しチャンバー３１内を引き切り状態とするので、ウエハＷを降下させる際にガスの抵抗によりウエハＷがウエハ支持ピン６９上で滑ることが防止される。さらに、ＳＴＥＰ９において、第２の予備加熱（ＳＴＥＰ１０）のガス圧力になるまで、Ａｒガス、Ｈ２ガスの流量を徐々に増大（ランプアップ）してチャンバー３１内に導入するので、急激なガス圧の上昇の影響がウエハＷに及ぼされることが回避され、ウエハＷの反りを一層効果的に防止することができる。
従来は、サセプタ表面の周縁部にエンボスが存在していたため、図９に示すように、ウエハＷが反り、ウエハ裏面とサセプタとの間に隙間ができると、エンボスに電界が集中し、その部分が放電の起点となって局部的に激しい放電が生じていたが、本実施形態では、以上のように、サセプタ３２の表面の少なくとも周縁部には、電界が集中しやすく放電の起点となるエンボスが存在せず、しかもウエハの反りが極めて小さいので、サセプタ３２の周縁部における局部的な放電を生じにくくすることができる。
サセプタ３２の周縁部にエンボスが存在しなければ、たとえウエハＷに反りが生じたとしてもエンボスが存在する場合のような局部的な激しい放電は生じないので、上記のようなウエハＷの反りを減少させる対策を講じなくとも、ある程度の効果を得ることができる。しかし、ウエハＷの反りがパッシェンの法則により放電が生じやすい距離になるとやはり放電は生じるので、上記ウエハＷの反りが生じ難い工程を採用することが好ましい。なお、ウエハＷの反りを考慮すると、局部的な放電を確実に防止するためには、サセプタ３２表面のエンボスが存在しない部分はサセプタ３２の周縁から１０ｍｍまでの部分であることが好ましい。
また、上記工程によりウエハＷの反りがほとんど生じない状態とすることができれば、サセプタ周縁部のエンボスの存在の有無にかかわらず、放電が生じにくい状態とすることができるが、管理上、放電の起点となるエンボスがサセプタ周縁部に存在しないことが好ましい。
より放電を生じ難くする観点から、上記ＳＴＥＰ１２のプリプラズマ工程においては、高周波電源６４を所定の電力を瞬時に供給するのではなく、所定の電力まで徐々に上昇させること（ランプアップ）が好ましい。これにより電界の大きさが徐々に上昇するのでより放電が生じ難くなる。この場合、所定の電力に達するまでの時間は、０．１〜１５秒が好ましく、例えば１秒で８００Ｗまで上昇させる。
また、同様に放電を生じ難くする観点から、図１０に示すように、ＳＴＥＰ１２のプリプラズマ工程に先立って、ＴｉＣｌ４ガスをチャンバー３１内に導入する工程（プリＴｉＣｌ４；ＳＴＥＰ１９）を設けることが好ましい。このように先にＴｉＣｌ４ガスをチャンバー３１に導入することにより、プラズマが生成した後のガス変動が生じず、より放電が生じ難くなる。この工程は、上述のようなプリプラズマ工程における高周波電力のランプアップと併用することにより、より一層効果的に放電を生じ難くすることができる。
次に、実際に本発明の方法の効果を確認した結果について説明する。ここでは、エンボスを設けない本発明の範囲内のサセプタを用い、上記第１の予備加熱工程（ＳＴＥＰ６）から第２の予備加熱工程（ＳＴＥＰ１０）までのガス流量、ガス圧力、時間を図１１に示すように設定してウエハの反りを低減させた。すなわち、第１の予備加熱工程（ＳＴＥＰ６）においては、Ａｒガスを１．８Ｌ／ｍｉｎ、Ｎ２ガスを１．８Ｌ／ｍｉｎの流量になるまで増加させて１５秒間行い、次いで ＳＴＥＰ７からＳＴＥＰ９までを５秒間ずつ行い、第２の予備加熱工程（ＳＴＥＰ１０）におけるＨ２ガス流量を４Ｌ／ｍｉｎ、Ａｒガス流量を１．８Ｌ／ｍｉｎとし、圧力を６６７Ｐａとして１９秒間行った。その後、ＴｉＣｌ４ガスを０．０１２Ｌ／ｍｉｎの流量で追加して１５秒間プリフロー（ＳＴＥＰ１１）を行った後、周波数１３．５６ＭＨｚで８００Ｗの高周波電力を印加してプリプラズマ工程（ＳＴＥＰ１２）を実施し、ＴｉＣｌ４ガスをチャンバー側に切り換えてプラズマＣＶＤによるＴｉ成膜を３０秒間行った（ＳＴＥＰ１３）。成膜の際の圧力は６６７Ｐａとした。このようにして大口径ウエハである３００ｍｍウエハに１０ｎｍのＴｉ膜を成膜した結果、サセプタ周縁部においてウエハとの間の放電は僅かであった。また、プリプラズマの際に高周波電力のランプアップ（１秒間で８００Ｗまで上昇）を付加した場合には、さらに放電が低減された。さらに、この高周波電力のランプアップに加え、ＳＴＥＰ１９のプリＴｉＣｌ４を実施した場合には放電が皆無であった。
これに対して、全面にエンボスが存在するサセプタを用い、かつ第１の予備加熱処理を行わなかった場合には、サセプタの周縁部においてウエハとの間に局部的に激しい放電が生じていた。また、エンボスが存在するサセプタを用いた場合には、第１の予備加熱処理を行ってウエハ反り対策を実施したにもかかわらず、ウエハが僅かに反っていたため、かなりの放電が生じた。
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、上記実施の形態ではＴｉ膜を成膜する場合について示したが、本発明はこれに限らず、プラズマＣＶＤにより成膜する膜の場合には全て適用可能である。その場合には、その膜に応じた成膜ガスおよびその他のガスが選択される。さらに、上記実施形態では第１の予備加熱および第２の予備加熱の際にガスを導入したが、ガスを供給しなくても一定の効果を得ることができる。ただし、ガスを導入した場合のほうが効果が大きい。さらにまた、上記第１の予備加熱だけで十分な加熱が行えれば、第２の予備加熱は必ずしも必要ではない。被処理基板としては、半導体ウエハに限らず例えば液晶表示装置（ＬＣＤ）用基板等の他のものであってもよく、また、基板上に他の層を形成したものであってもよい。
本発明の方法を実施するＴｉ成膜装置が搭載されたマルチチャンバータイプの成膜システムを示す概略構成図。 Ｔｉ膜をコンタクト層に用いた半導体装置のコンタクトホール部分を示す断面図。 本発明に係るプラズマＣＶＤ成膜方法を実施するＴｉ成膜装置を示す断面図。 サセプタの他の例を示す断面図。 サセプタのさらに他の例を示す断面図。 サセプタの別の例を示す断面図。 Ｔｉ膜を成膜する際の処理の一例を説明するためのフローチャート。 主要な工程におけるチャンバー内の状態を示す模式図。 従来のＴｉ成膜装置における放電発生のメカニズムを説明するための模式図。 Ｔｉ膜を成膜する際の処理の他の例を説明するための工程の一部を示すフローチャート。 本発明の方法の効果を確認した実験における第１の予備加熱工程から第２の予備加熱工程までのガス流量、ガス圧力、時間を示すグラフ。
符号の説明
１，２……Ｔｉ成膜装置
３１……チャンバー
３２……サセプタ
３５……ヒーター
４０……シャワーヘッド
５０……ガス供給機構
６４……高周波電源
６９……ウエハ支持ピン
Ｗ……半導体ウエハ

Claims (10)

  1. 処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤにより薄膜を形成するプラズマＣＶＤ成膜方法であって、
    前記サセプタとしてその表面の少なくとも周縁部にエンボスが存在しないものを用い、
    薄膜形成に先立って、前記処理チャンバー内において、前記被処理基板を支持する基板支持ピンを前記サセプタ上に突出させ、前記被処理基板を前記基板支持ピン上に保持した状態で、前記発熱体により前記サセプタを介して前記被処理基板の予備加熱を行うことを特徴とするプラズマＣＶＤ成膜方法。
  2. 処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤにより薄膜を形成するプラズマＣＶＤ成膜方法であって、
    薄膜形成に先立って、前記処理チャンバー内において、前記被処理基板を支持する基板支持ピンを前記サセプタ上に突出させ、前記被処理基板を前記基板支持ピン上に保持した状態で、前記発熱体により前記サセプタを介して前記被処理基板の予備加熱を行うことを特徴とするプラズマＣＶＤ成膜方法。
  3. 前記予備加熱は、前記処理チャンバー内にガスを導入しながら行われることを特徴とする請求項１または請求項２に記載のプラズマＣＶＤ成膜方法。
  4. 前記予備加熱の後、前記基板支持ピンを降下させて被処理基板を前記サセプタに載置してさらに予備加熱を行って、その後成膜を行うことを特徴とする請求項１または請求項２に記載のプラズマＣＶＤ成膜方法。
  5. 前記２回の予備加熱は、いずれも前記処理チャンバー内にガスを導入しながら行われることを特徴とする請求項４に記載のプラズマＣＶＤ成膜方法。
  6. 処理チャンバー内で被処理基板をサセプタに載置し、前記サセプタに設けられた発熱体により前記サセプタを介して被処理基板を加熱し、前記処理チャンバー内に高周波電界によりプラズマを生成して被処理基板にプラズマＣＶＤによりＴｉ薄膜を形成するプラズマＣＶＤ成膜方法であって、
    前記サセプタとしてその表面の少なくとも周縁部にエンボスが存在しないものを用い、
    被処理基板を処理チャンバー内に搬入し、載置台の基板支持ピンを上昇させてその上に被処理基板を受け取る工程と、
    前記基板支持ピン上に被処理基板を保持した状態で前記発熱体で前記サセプタを加熱しつつ真空排気されている前記処理チャンバー内にガスを導入して、前記発熱体により前記サセプタを介して第１の予備加熱処理を行う工程と、
    前記処理チャンバー内を真空排気した状態でガスの導入を停止し、前記基板支持ピンを下降させて被処理基板を前記サセプタに載置する工程と、
    被処理基板を前記サセプタに載置した状態で前記処理チャンバー内にガスを導入して第２の予備加熱を行う工程と、
    前記処理チャンバー内に高周波電界を形成してプラズマを生成する工程と、
    前記処理チャンバー内にＴｉを含む成膜ガスおよび還元ガスを供給してＴｉ膜を成膜する工程と
    を具備することを特徴とするプラズマＣＶＤ成膜方法。
  7. 前記第２の予備加熱を行う工程に先だって、被処理基板を前記サセプタに載置した状態で前記処理チャンバー内のガス圧を徐々に上昇させる工程をさらに具備することを特徴とする請求項６に記載のプラズマＣＶＤ成膜方法。
  8. 前記高周波電界を形成してプラズマを生成する工程は、印加する高周波電力を徐々に上昇させることを特徴とする請求項６または請求項７に記載のプラズマＣＶＤ成膜方法。
  9. 前記プラズマを生成する工程に先立って、前記処理チャンバー内に成膜ガスを供給する工程を有することを特徴とする請求項６から請求項８のいずれか１項に記載のプラズマＣＶＤ成膜方法。
  10. 前記サセプタは、その表面の少なくとも周縁から１０ｍｍまでの部分にエンボスが存在しないことを特徴とする請求項１または請求項６に記載のプラズマＣＶＤ成膜方法。
JP2003270044A 2003-07-01 2003-07-01 プラズマｃｖｄ成膜方法 Expired - Fee Related JP4330949B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003270044A JP4330949B2 (ja) 2003-07-01 2003-07-01 プラズマｃｖｄ成膜方法
CNB2004800023421A CN100471990C (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置
CN2009100019789A CN101481798B (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置
KR1020057023043A KR100745854B1 (ko) 2003-07-01 2004-07-01 화학 증착 방법
PCT/JP2004/009332 WO2005003403A1 (ja) 2003-07-01 2004-07-01 プラズマcvdを用いた成膜方法および成膜装置
US11/320,535 US20060231032A1 (en) 2003-07-01 2005-12-29 Film-forming method and apparatus using plasma CVD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003270044A JP4330949B2 (ja) 2003-07-01 2003-07-01 プラズマｃｖｄ成膜方法

Publications (2)

Publication Number Publication Date
JP2005023400A JP2005023400A (ja) 2005-01-27
JP4330949B2 true JP4330949B2 (ja) 2009-09-16

Family

ID=33562600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270044A Expired - Fee Related JP4330949B2 (ja) 2003-07-01 2003-07-01 プラズマｃｖｄ成膜方法

Country Status (5)

Country Link
US (1) US20060231032A1 (ja)
JP (1) JP4330949B2 (ja)
KR (1) KR100745854B1 (ja)
CN (2) CN101481798B (ja)
WO (1) WO2005003403A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171253B2 (ja) * 2005-06-24 2013-03-27 東京エレクトロン株式会社 ガス処理方法およびコンピュータ読取可能な記憶媒体
JP5008562B2 (ja) * 2005-07-28 2012-08-22 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP4724487B2 (ja) * 2005-08-02 2011-07-13 横浜ゴム株式会社 タイヤ加硫成形用金型の洗浄方法及びその装置
US8043471B2 (en) 2006-03-31 2011-10-25 Tokyo Electron Limited Plasma processing apparatus
JP4810281B2 (ja) * 2006-03-31 2011-11-09 東京エレクトロン株式会社 プラズマ処理装置
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
US7763522B2 (en) * 2007-08-01 2010-07-27 United Microelectronic Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation
NL1034780C2 (nl) * 2007-11-30 2009-06-03 Xycarb Ceramics B V Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
WO2010008021A1 (ja) * 2008-07-15 2010-01-21 キヤノンアネルバ株式会社 プラズマ処理方法及びプラズマ処理装置
CN101556926B (zh) * 2009-05-19 2012-08-08 上海宏力半导体制造有限公司 在半导体基底上形成氮化钛层的方法
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
KR101390809B1 (ko) 2012-06-28 2014-04-30 세메스 주식회사 기판 반전 장치 및 방법
KR101387518B1 (ko) * 2012-08-28 2014-05-07 주식회사 유진테크 기판처리장치
CN104979237B (zh) * 2014-04-11 2018-03-09 北京北方华创微电子装备有限公司 半导体加工设备
US10325789B2 (en) * 2016-01-21 2019-06-18 Applied Materials, Inc. High productivity soak anneal system
JP7018825B2 (ja) * 2018-06-05 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102563925B1 (ko) * 2018-08-31 2023-08-04 삼성전자 주식회사 반도체 제조 장치
JP2022532775A (ja) * 2019-05-16 2022-07-19 アプライド マテリアルズ インコーポレイテッド 基板裏側の損傷を最小限に抑える方法及び装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115840A (ja) * 1995-10-17 1997-05-02 Hitachi Electron Eng Co Ltd Ｃｖｄ処理用ウエハ収容トレー
JP2000260855A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp ウェハ処理装置
JP4480056B2 (ja) * 1999-12-06 2010-06-16 コバレントマテリアル株式会社 半導体基板の昇降温制御方法とその装置
US6461428B2 (en) * 1999-12-06 2002-10-08 Toshiba Ceramics Co., Ltd. Method and apparatus for controlling rise and fall of temperature in semiconductor substrates
JP4328003B2 (ja) * 2000-10-19 2009-09-09 日本碍子株式会社 セラミックヒーター
US6514870B2 (en) * 2001-01-26 2003-02-04 Applied Materials, Inc. In situ wafer heat for reduced backside contamination
JP4686867B2 (ja) * 2001-02-20 2011-05-25 東京エレクトロン株式会社 プラズマ処理装置
JP2003332309A (ja) * 2002-05-08 2003-11-21 Hitachi High-Technologies Corp 真空処理装置

Also Published As

Publication number Publication date
KR20060017834A (ko) 2006-02-27
JP2005023400A (ja) 2005-01-27
CN1738922A (zh) 2006-02-22
CN101481798B (zh) 2011-10-26
US20060231032A1 (en) 2006-10-19
CN101481798A (zh) 2009-07-15
KR100745854B1 (ko) 2007-08-02
WO2005003403A1 (ja) 2005-01-13
CN100471990C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
JP4330949B2 (ja) プラズマｃｖｄ成膜方法
JP3574651B2 (ja) 成膜方法および成膜装置
JP4889683B2 (ja) 成膜装置
TWI731130B (zh) 成膜裝置及其所用之氣體吐出構件
KR20020033441A (ko) 반도체 기판 지지 장치
JP4317608B2 (ja) 成膜装置
TW200823617A (en) Substrate processing apparatus, program, recording medium and conditioning necessity determining method
KR100885834B1 (ko) 질화티타늄막의 성막
KR20090067187A (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
JP4260404B2 (ja) 成膜装置
JP3667038B2 (ja) Ｃｖｄ成膜方法
JPWO2005069358A1 (ja) 成膜方法
JP4738671B2 (ja) Ｃｖｄ成膜方法
JP4429695B2 (ja) 成膜方法および成膜システム
WO2004042112A1 (ja) 金属カルボニルガスを使用するｃｖｄ方法
JP3636864B2 (ja) 処理装置およびステージ装置
JP2003221671A (ja) ガス処理方法
KR100749375B1 (ko) 플라즈마 화학 증착 장치
JPH03148829A (ja) 熱処理装置
WO2004070079A1 (ja) 被処理基板を処理する半導体処理方法及び装置
JP4105120B2 (ja) 成膜方法
JPH09143691A (ja) 成膜・熱処理装置
JP4114746B2 (ja) 成膜方法
JP2010080737A (ja) 半導体装置の製造方法及び基板処理装置
CN114342046A (zh) 半导体装置的制造方法、记录介质和基板处理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent or registration of utility model

Ref document number: 4330949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees