CN101481798B - 利用等离子体cvd的成膜方法和成膜装置 - Google Patents

利用等离子体cvd的成膜方法和成膜装置 Download PDF

Info

Publication number
CN101481798B
CN101481798B CN2009100019789A CN200910001978A CN101481798B CN 101481798 B CN101481798 B CN 101481798B CN 2009100019789 A CN2009100019789 A CN 2009100019789A CN 200910001978 A CN200910001978 A CN 200910001978A CN 101481798 B CN101481798 B CN 101481798B
Authority
CN
China
Prior art keywords
gas
wafer
chamber
substrate
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2009100019789A
Other languages
English (en)
Other versions
CN101481798A (zh
Inventor
村上诚志
多田国弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101481798A publication Critical patent/CN101481798A/zh
Application granted granted Critical
Publication of CN101481798B publication Critical patent/CN101481798B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的是提供一种在基座周边部分难以产生局部放电的等离子体化学蒸镀方法和实施该方法的装置。在成膜开始前，将气体导入真空排气的腔室内，将基板支撑在位于基座上同时处在上升位置的基板支撑销上，对基板进行预热。接着，在停止导入气体的同时，对该腔室进行真空排气，使基板支撑销下降，将基板放置在基座上。接着，在此状态下，将气体导入该腔室内，再预热基板。然后，在腔室内生成等离子体的同时，导入成膜气体，进行成膜。

Description

利用等离子体CVD的成膜方法和成膜装置
本申请是申请日为2004年7月1日、申请号为200480002342.1、发明名称为利用等离子体CVD的成膜方法和成膜装置的专利申请的分案申请。
技术领域
本发明涉及利用等离子体CVD形成Ti膜等薄膜的成膜方法和装置。
背景技术
与最近的提高密度和提高集成度的要求对应，半导体设备采用多层配线结构。为了进行各层之间的电连接，在连接下层的半导体基板和上层的配线层的接触孔和连接上下的配线层的通孔内埋入金属的技术很重要。
一般在接触孔和通孔的埋入中，使用Al(铝)或W(钨)或它们的合金。为了形成这种金属或合金与下层的Si基板或多晶硅层的接触，在这种埋入以前，要在接触孔或通孔的内侧形成Ti膜，而且，形成TiN膜作为壁垒层。
近年，由于期望形成质量更好的膜，利用化学蒸镀(CVD)法形成这些Ti膜和TiN膜。Ti膜的成膜是通过使用TiCl4(四氯化钛)和H2作为成膜气体，利用加热器加热作为基板的半导体晶片，并且生成成膜气体的等离子体，是由TiCl4和H2反应来进行的。
另一方面，当形成Ti膜时，将作为导电体的发热体埋入陶瓷等绝缘体中，再组合用于施加高频的电极形成的物质作为支撑半导体晶片用的基座。
然而，近来，半导体晶片(以下，简单地称为晶片)的尺寸从200mm增大至300mm。由此，当将晶片放置在基座上时，在基座表面和晶片背面之间存在的气体，会使晶片和基座之间容易产生滑动。此外，利用埋入基座中的加热器在加热面上产生加热点，会造成晶片温度不均匀，使膜厚在面内的均匀性变差。
为了避免这个缺点，JP2002-124367A中揭示了在表面上设置多个压花的基座。
然而，使用这种在表面上存在压花的基座，通过利用高频电场产生的等离子体的等离子体CVD形成Ti膜时，在周边部分，晶片和基座之间产生放电，会破坏基座周边部分。
发明内容
本发明是鉴于上述问题提出的，其目的是要提供一种难以在基座的周边部分产生局部放电的等离子体CVD成膜方法和成膜装置。
本发明者们研究了使用表面上有压花的基座进行等离子体CVD时，在基座周边部分产生的放电现象。结果发现，由于在晶片周边部分产生弯曲，在晶片背面和压花之间会产生放电。本发明者认为是由于电场容易集中在突出的压花上，即使晶片的周边部分很少弯曲，当在晶片和基座之间产生间隙时，放电也会集中在压花部分。
此外，根据Paschen定律，放电开始电压Vs为气体压力p和距离d的积pd的函数。当pd为规定的值时，Vs取得极小值。因此，当p一定，晶片的弯曲达到规定值时，即使在低电压下也容易产生放电。
考虑到以上的认识，本发明通过提供防止基板弯曲的装置，以及/或者即使基板产生弯曲，也可以防止放电的装置，来解决上述问题。
即：本发明提供了一种化学蒸镀方法，它通过在处理腔室内形成的高频电场生成等离子体，并在放置在基座上通过所述基座上设置的发热体隔着所述基座被加热的基板上，使用所述等离子体形成薄膜；其特征在于，在开始形成薄膜前，在将被处理基板保持在设置在上述基座上并上升的基板支撑销上的状态下，对基板进行预热。
此外，本发明还提供了一种化学蒸镀方法，它通过在处理腔室内形成的高频电场生成等离子体，并在放置在基座上通过所述基座上设置的发热体隔着所述基座被加热的基板上，使用所述等离子体形成薄膜；其特征在于，具有：
将基板搬入上述处理腔室内，使设置在上述基座上的基板支撑销上升，并将基板支撑在其上的工序；
在将基板支撑在上述基板支撑销上的状态下，利用上述发热体加热上述基座，同时将气体导入真空排气的上述处理腔室内，进行基板的第一预热的工序；
在对上述处理腔室内进行真空排气的状态下，停止气体的导入使上述基板支撑销下降而将基板放置在上述放置台上的工序；
在将基板放置在上述基座上的状态下，将气体导入上述处理腔室内，进行基板的第二预热的工序；
在上述处理腔室内生成等离子体的工序；和
将成膜气体供给上述处理腔室内，在基板上进行成膜的工序。
采用本发明，由于在将基板保持在上升状态的基板支撑销上状态下进行预热，不会产生基板的急剧加热，因此可以使基板没有弯曲或弯曲量非常小。由此，即使放置在高频电场内，也可防止基座表面周边部分的局部放电。
如果在将气体导入处理腔室内的同时进行预热，基板的加热效率高，可以缩短预热时间。
在基板放置在基座上的状态下进行预热时，优选使处理腔室内的气体压力缓缓上升。由此，可以避免腔室内的气体压力急剧上升，缓和作用在基板上的应力，基板更难以产生弯曲。
当形成高频电场生成等离子体时，优选使高频电场强度缓缓增大。由此，更难产生放电。
优选至少是在基座表面的周边部分上，电场容易集中的放电起点上，不设置如上目前技术所述的压花。优选至少是上述基座的基板放置区域的周边部分的表面作成平坦状，在将基板放置在上述基座上时，与上述基座的上述周边部分相对的基板表面和上述周边部分的表面以面接触的方式构成。这样，即使由基板弯曲引起的放电开始，电压Vs降低，也可以抑制放电的发生。
另外，本发明提供了一种等离子体化学蒸镀装置，其特征在于，具有：
收容被处理基板的处理腔室；
在上述处理腔室内放置基板并且其内部含有发热体的基座；
将至少是成膜用的气体供给上述处理腔室内的气体供给机构；和
在上述腔室内形成高频电场，生成等离子体的等离子体生成装置，
至少是上述基座的基板放置区域的周边部分的表面作成平坦状，在将基板放置在上述基座上时，与上述基座的上述周边部分相对的基板表面和上述周边部分的表面以面接触的方式构成。
附图说明
图1是表示安装实施本发明方法的Ti成膜装置的多腔式成膜系统的大致结构图。
图2是表示在接触层上使用Ti膜的半导体装置的接触孔部分的截面图。
图3是表示实施本发明的等离子体CVD成膜方法的Ti成膜装置的截面图。
图4是表示基座的另一个例子的截面图。
图5是表示基座的又一个例子的截面图。
图6是表示基座的再一个例子的截面图。
图7是说明形成Ti膜时的处理的一个例子的流程图。
图8是表示主要工序的腔室内状态的示意图。
图9是说明目前的Ti成膜装置的放电发生机理的示意图。
图10是表示说明形成Ti膜时的处理的另一个例子的工序的一部分的流程图。
图11是表示确认本发明方法的效果的实验中的第一预热工序至第二预热工序的气体流量，气体压力和时间的图形。
具体实施方式
下面，参照附图，具体地说明本发明的实施方式。
图1是表示安装实施本发明方法的Ti成膜装置的多腔式成膜系统的大致结构图。
如图1所示，成膜系统100具有利用等离子体CVD方法形成Ti膜的两个Ti成膜装置1、2和利用热CVD方法形成TiN膜的两个TiN成膜装置3、4，合计有四个成膜装置。这些成膜装置1、2、3、4分别设在六边形截面的晶片搬运室5的四个侧面上。另外，在晶片搬运室5的另外二个侧面上分别设有负载锁定室6、7。在与这些负载锁定室6、7的晶片搬运室5的相反一侧，设有晶片搬入搬出室8。在与晶片搬入搬出室8的负载锁定室6、7相反的一侧上，设有三个安装可以容纳晶片W的晶片收容器(FOUP)F的接触口9、10、11。
如同该图中所示，Ti成膜装置1、2和TiN成膜装置3、4以及负载锁定室6、7，通过门阀G与晶片搬运室5的各个侧面连接；通过打开各个门阀G，它们与晶片搬运室5连通；通过关闭各个门阀G，与晶片搬运室5断开。另外，在与负载锁定室6、7的晶片搬入搬出室8连接的部分上也设置有门阀G，通过打开门阀G，负载锁定室6、7与晶片搬入搬出室8连通；通过关闭门阀G，与晶片搬入搬出室8断开。
在晶片搬运室5内，针对Ti成膜装置1、2，TiN成膜装置3、4和负载锁定室6、7，设置进行被处理体晶片W的搬入搬出的晶片搬运装置12。该晶片搬运装置12配置在晶片搬运室5的大致中心位置，配有将晶片W保持在可以旋转和伸缩的旋转·伸缩部13的前端上的两个叶片14a、14b。该两个叶片14a、14b以互相向着相反方向的方式安装在该旋转·伸缩部13上。此外，这两个叶片14a、14b可以分别或同时伸缩。再者，该晶片搬运室5内保持在规定的真空度。
在晶片搬入搬出室8的顶部设有高效微粒空气(HEPA)过滤器(未图示)，通过此HEPA过滤器的清净空气在垂直层流状态下供给到晶片搬入搬出室8内，在大气压下的清洁的空气气体环境下，进行晶片W的搬入搬出。在晶片搬入搬出室8的晶片收容器F安装用的三个接触口9、10、11上分别设有挡板(未图示)。容纳晶片W的晶片收容器或空的晶片收容器直接安装在这些接触口9、10、11上；安装时使挡板偏移，防止外界气体侵入，并与晶片搬入搬出室8连通。另外，在晶片搬入搬出室8的侧面上设有对准腔室15，利用该腔室进行晶片的对准。
在晶片搬入搬出室8内设有进行晶片收容器F内晶片W的搬入搬出，和负载锁定室6、7内晶片W的搬入搬出的晶片搬运装置16。该晶片搬运装置16具有多关节臂结构，可以沿着晶片收容器F的配置方向，在轨道18上移动，在其前端拾取器17上放置晶片W，进行搬运。
晶片搬运装置12，16的动作等、系统的整体控制，由控制部19进行。
在该成膜系统100中，首先，利用保持在大气压下的清洁空气气体环境中的晶片搬入搬出室8内的晶片搬运装置16，从任一个晶片收容器F中取出一块晶片W，搬入对准腔室15中，使晶片W的位置一致。接着，将晶片W搬入负载锁定室6、7中的任一个中；在将该负载锁定室内抽真空后，利用晶片搬运室5内的晶片搬运装置12，将该负载锁定室内的晶片取出，将晶片W装入Ti成膜装置1或2中，进行Ti膜的成膜，继续将形成Ti膜后的晶片W装入TiN成膜装置3或4中，进行TiN膜的成膜。然后，利用晶片搬运装置12，将成膜后的晶片W搬入负载锁定室6，7中的任一个中，在负载锁定室中回到大气压后，利用晶片搬入搬出室8内的晶片搬运装置16，取出负载锁定室内的晶片W，收容在任何一个晶片收容器F中。对一组晶片W进行上述操作，结束一组处理。
如图2所示，由这种成膜处理，例如可以形成作为接触层的Ti膜23和作为壁垒层的TiN膜24，这些膜是在层间绝缘膜21上，在达到杂质扩散区域20a的接触孔22内形成的。然后，利用另一个装置，进行Al或W等的成膜，进行接触孔22的埋入和配线层的形成。
其次，说明实施本发明的Ti成膜装置1。如上所述，Ti成膜装置2也具有完全相同的结构。图3为表示实施本发明的等离子体CVD成膜方法的Ti成膜装置的截面图。该Ti膜成膜装置1具有气密地构成的大致为圆筒形的腔室31、在该腔室中水平地支撑作为被处理体的晶片W的基座32，该基座32配置成由设在其中心下部的圆筒状的支撑构件33支撑的状态。
该基座32由AlN等陶瓷制成，在其表面设置有容纳晶片W用的凹下部32a，晶片W由在该凹下部的周围边缘上形成的锥状部分导向，在基座32上定位。另外加热器35埋入基座32中，通过从加热器电源36供给电力，该加热器35将作为被处理基板的晶片W加热至规定的温度。在基座32中作为下部电极起作用的电极38埋入加热器35的上面。在基座32的表面上，不存在当在腔室31内形成生成等离子体用的高频电场时，容易成为放电的基点的压花。
但是，放电是在基座32的周边部分上产生，因此，基座32的表面上周边部分以外的其他部分也可以有压花。详细地说，在从基座32表面的晶片放置区域(在示例的实施方式中，为凹下部32a)的周边边缘到半径方向内侧离开规定距离(优选至少为10mm)的位置的圆环状区域内，没有压花较好。优选上述圆环状区域作成平坦的，由此与上述圆环状区域对向的晶片W的表面(背面)和上述圆环形区域的表面实质上面接触。这种基座32的一个例子如图4所示。在图4所示的基座中，在基板放置区域表面的周边部分以外部分，全体空开一定间隔设置多个压花32b。各个压花32b由从基座32突出的微小的圆柱体构成。这样，在基座32上可以具有一定程度的防止晶片W滑动的功能和防止形成加热点的功能。在使用图4所示的基座时，晶片W的中心由压花32b的顶面支撑；另一方面，晶片W的周边由上述圆环的区域的表面支撑。此外，在图4所示的基座中，压花32b的高度优选在10μm以上。压花32b的直径例如可以为3μm。再者，在上述圆环状的区域表面，由于制造技术上的原因，不可避免地会产生凹凸，优选上述圆环状区域的表面粗糙度的Ra值小于压花32b的高度，优选Ra≤6.3。
此外，在晶片W中温度容易升高的中央部，也可以使用设有如图5那样的底面为曲面状的凹部32c或图6那样的底面为平面状的凹部32d的缓和晶片W的热应力的基座。
在腔室31的顶壁31a上，通过绝缘构件39设置浇淋头40。该浇淋头40由上段的块体40a，中段的块体40b和下段的块体40c构成。在下段的块体40c的外部周边附近，埋入圆环状的加热器76，该加热器76利用从加热器电源77供给的电力，可以将浇淋头40加热至规定温度。
在下段块体40c上，交互的形成输出气体的输出孔47和输出孔48。在上段块体40a的上面，形成第一气体导入口41和第二气体导入口42。在上段块体40a中，从第一气体导入口41分支出多气体通路43。在中段块体40b上形成气体通路45，上述气体通路43通过扩散导入气体的多个槽43a与该气体通路45连通。另外该气体通路45与下段块体40c的输出孔47连通。在上段块体40a中，从第二气体导入口42分支出多气体通路44。在中段块体40b中形成气体通路46，上述气体通路44与这些气体通路46连通。在中段块体40b的下面形成与气体通路46连接，使从气体通路46导入的气体扩散的多个槽46a。该槽46a和下段块体40c的多个输出孔48连通。这样，上述第一和第二气体导入口41、42分别与后述的气体供给机构50的气体管路58、60连接。
气体供给机构50具有供给作为清洁气体ClF3的ClF3气体供给源51，供给含有Ti的气体TiCl4气体的TiCl4气体供给源52，供给作为等离子体气体的Ar气体的Ar气体供给源53，供给作为还原气体的H2气体的H2气体供给源54，供给作为氮化气体的NH3气体的NH3气体供给源55和供给N2气的N2气供给源56。ClF3气体供给管路57与ClF3气体供给源51连接，TiCl4气体供给管路58与TiCl4供给源52连接，Ar气体供给管路59与Ar气体供给源53连接，H2气体管路60与H2气体源54连接，NH3气体供给管路60a与NH3气体源55连接，N2气体供给管路60b与N2气体供给源56连接。另外，在各个气体供给管路上，夹在质量流量控制器62和质量流量控制器62之间设置两个开闭阀61。
从TiCl4气体供给源52延伸的TiCl4气体供给管路58与上述第一气体导入口41连接；从ClF3气体供给源51延伸的ClF3气体供给管路57和从Ar气体供给源53延伸的Ar气体供给管路59与该TiCl4气体供给管路58连接。另外，从H2气体供给源54延伸的H2气体供给管路60与上述第二气体导入口42连接；从NH3气体供给源55延伸的NH3气体供给管路60a和从N2气体供给源56延伸的N2气体供给管路60b与该H2气体供给管路60连接。因此，成膜时，TiCl4气体从TiCl4气体供给源52，Ar气体从Ar气体供给源53供给TiCl4气体供给管路58，再从第一气体导入口41导入浇淋头40内。再经过气体通路43、45，从输出孔47输出至腔室31内。另一方面，作为还原气体的H2气体，从H2气体供给源54供给H2气体供给管路60，通过气体导入口42，导入浇淋头40内，再经过气体通路44，46，从输出孔48输出至腔室31内。即：浇淋头40为完全独立地将TiCl4气体和H2气供给腔室31内的后混合形式，这些气体在输出后，在腔室31内混合产生反应。此外，在形成Ti膜后，进行氮化处理时，从NH3气体供给源55送出的NH3气体和作为还原气体的H2气体，与作为等离子体气体的Ar气体，通过浇淋头40，从输出口48输出至腔室31内，生成等离子体，使Ti膜氮化。此外，利用控制器78控制阀61和质量流量控制器62。
传送通路63与浇淋头40连接，高频电源64通过匹配器80与该传送通路63连接，当成膜时，通过传送通路63从高频电源64向浇淋头40供给高频电力。通过从高频电源64供给高频电力，在浇淋头40和电极38之间产生高频电场，使供给腔室31内的气体等离子体化，形成Ti膜。作为高频电源64使用频率为400kHz～60MHz，优选为450kHz的电源。
在腔室31的底壁31b的中央部形成圆形孔65，在底壁31b上设有向下方突出的排气室66，以覆盖该孔65。排气管67与排气室66的侧面连接，排气装置68与该排气管67连接。通过使该排气装置68工作，可将腔室31内减压至规定的真空度。
在基座32上为支撑晶片W升降的三根(图中只表示二根)晶片支撑销69可相对于基座32的表面突出设置，这些晶片支撑销69固定在支撑板70上。该晶片支撑销69可利用压气缸等驱动机构71，通过支撑板70升降。
在腔室31的侧壁上设置用于在与晶片搬运室5之间搬入搬出晶片W的搬入搬出口72和开闭该搬入搬出口72的门阀G。
下面，参照图7，图8，说明利用上述Ti成膜装置的Ti膜成膜方法。图7为说明形成Ti膜时的工序的流程图，图8为主要工序中的腔室31内的状态的示意图。
首先，利用加热器35将基座32加热至350～700℃左右，利用排气装置68，使腔室31内成为断开状态(表示在腔室31内实质上不存在气体的真空状态)(步骤1)；打开门阀73(步骤2)；再如图8的(a)所示，利用搬运装置12的叶片14a或14b，从真空状态的晶片搬运室5，通过搬入搬出口72，将晶片W输入腔室31内(步骤3)。这时，为了防止附着在浇淋头40上的膜剥离，利用加热器76，将浇淋头40加至400℃以上。
其次，如图8的(b)所示，在使晶片支撑销69从基座32的表面突出的状态下，将晶片W放置在晶片支撑销69上(步骤4)。在将该晶片W放置在晶片支撑销69上的状态下，关闭门阀G(步骤5)，接着，如图8的(c)所示，将在TiCl4气体供给管路58中流动的Ar气，通过浇淋头40，导入腔室31内，对晶片W进行第一预热(步骤6)。当导入Ar气体时，以和Ar气体大致相同的流量，由N2气供给源56，将N2气导入腔室31内。Ar气和N2气的流量，在规定时间，例如15秒内缓缓增加，这时，腔室31内的压力缓缓上升。流量增加后的Ar气和N2气的流量优选分别为1～10L/min。此外，该第一预热工序在5～30秒，优选在5秒内进行。
在该第一个预热工序结束后，停止Ar气和N2气的供给，再次使腔室31内成为断开状态(步骤7)，如图8的(d)所示，使晶片支撑销69下降，将晶片W放置在基座32上(步骤8)。然后，通过TiCl4气体供给管路58导入Ar气，通过H2气体管道60导入H2气，缓缓增加流量，直至腔室31内到达所定的压力(斜坡上升)，腔室31内的气体压力缓缓升高(步骤9)。在增加Ar气和H2气流量结束后，再规定时间维持该状态，进行第二预热工序(步骤10)。在第二预热工序中的优选气体流量为：Ar气体1～10L/min，H2气体1～10L/min，Ar气体和H2气体的全流量优选为1～10L/min。此外，第二预热工序的压力优选为100～1000Pa，例如667Pa。再者，考虑装置的开工率和生产量，优选第二预热工序在5～30秒，例如10秒内进行。上述步骤7～9的三个工序的时间优选都在10秒以下，例如，每个都为5秒。
在第二预热工序结束后，维持Ar气和H2气的流量为相同的流量，通过未图示的预送气管路，以0.01～0.1L/min的流量，进行TiCl4气体的预送气(步骤11)。预送气时的腔室31内压力优选为100～1000Pa，例如667Pa，预送气优选在5～30秒，例如10秒内进行。预送气管路在TiCl4气体供给管路58和Ar气体供给管路59的合流点的上游侧或质量流量控制器62的下游处，从TiCl4气体供给管路58分支出来。在预送气管路上中设有未图示的开闭阀，通过有选择地打开该未图示的开闭阀和设在TiCl4气体供给管路58的质量流量控制器62的下游的开闭阀62，TiCl4气体可以有选择地实现流向腔室31的状态和从预送气管路废弃的状态(这个状态为预送气)。通过进行预送气，可以在TiCl4气体向腔室31内供应开始前，使从质量流量控制器62流出的TiCl4气体流量稳定在规定流量下，这样，从开始将TiCl4气体供给腔室31内后，能够以稳定的流量将TiCl4气体供给到腔室31内。
其次，在成膜前，由高频电源64供给电力，在腔室31内形成等离子体(预置等离子体，步骤12)。这时，在频率450kHz～60MHz，优选为450kHz下由高频电源64将50～3000w，优选500～2000W，例如800W高频电力供给浇淋头40。
维持Ar气体及H2气体的流量、腔室31内的压力及高频电力相同，通过切换开闭阀，使流入预送气管路的TiCl4气体在维持预送气的流量的状态下，流入到腔室31中，由此，由等离子体CVD实施Ti薄膜的成膜工序(步骤13)。在该成膜工序中，形成5～100nm的Ti膜。因为膜厚与成膜时间成比例，所以可根据所期望的膜厚设定适宜的成膜时间。即：可以通过设定成膜时间将成膜时的膜厚调整到上述5～100nm的范围内。例如，要使膜厚为10nm时，可在30秒内进行。这时，晶片W的加热温度为350～800℃，优选为550～650℃。
在成膜工序结束后，停止TiCl4气体的供给和由高频电源64供给电力，使另一种气体流动进行成膜后处理(步骤14)。该成膜后处理工序可在0.5～30秒，优选在1～5秒内，例如2秒内进行。
然后，减小H2气体的流量，维持Ar气体流量进行腔室31内的清洗(步骤15)。该清洗工序可在1～30秒，优选1～10秒，例如4秒内进行。
然后，进行成膜的Ti薄膜的表面的氮化处理(氮化)(步骤16)。氮化处理可通过在维持Ar气体和H2气体的流量不变，优选使NH3气体以0.5～5L/min范围的流量流动10秒，其后，维持气体的供给条件不变，在高频电源64的频率为450kHz～60MHz，优选450kHz频率下，供给50～3000W，优选为500～1200W，例如800W的高频电力，生成等离子体来进行。
在经过规定时间后，停止从高频电源64供给电力，缓缓减少气体流量，结束成膜过程(步骤17)。
然后，使晶片支撑销69上升，举起晶片W，打开门阀G，将搬运装置12的叶片14a或14b插入腔室31内，通过使晶片支撑销69下降，将晶片W放置在叶片14a或14b上，搬出至搬运室1中(步骤18)。
这样，在进行规定块数的晶片W的成膜处理后，通过从ClF3气体供给源51，供给ClF3气体，清洗腔室31内。
这样，最初在将晶片W放置在从基座32上突出的晶片支撑销69上的状态下，将气体导入腔室31内进行的第一预热工序(步骤6)，因此，晶片不会急剧地加热，在加热一定程度后，可在基座32上进行第二预热工序。由此，可以缓和在晶片W上产生的热应力，即使晶片W为300mm的大型晶片，也可以阻止或大幅度减少晶片W产生弯曲。
此外，在第一预热工序结束后，由于在步骤8中将晶片W放置在基座32上的工序之前，在步骤7中，停止N2气的供给，使腔室31内成为断开状态，因此晶片下降时，利用晶片W从气体接受的阻力，可以防止晶片W在晶片支撑销69上滑动。另外，在步骤9中，由于缓缓增大Ar气和H2气的流量导入腔室31内，达到第二预热(步骤10)的气体压力(斜坡上升)，因此可避免气体压力的急剧升高对晶片W的影响，可以更有效地防止晶片W的弯曲。
如图9所示，目前由于在基座表面的周边部分上有压花，当晶片W弯曲，在晶片背面和基座之间有间隙时，电场集中在压花处，该部分成为放电的起点，局部产生激烈的放电。但是在本实施方式中，由于至少在基座32的表面的周边部分上，不存在成为电场容易集中的放电起点的压花，还可以使晶片的弯曲极小，因此，很难在基座32的周边部分产生局部放电。
如果在基座32的周边部分上不存在压花，即使晶片W产生弯曲，也不会产生有压花存在的情况下那样的局部激烈放电，因此，即使没有上述的减少晶片W弯曲的措施，也可得到一定的效果。但是，根据Paschen定律，当晶片W的弯曲为容易产生放电的距离时，仍产生放电，因此优选采用上述晶片W难以产生弯曲的工序。此外，当考虑晶片W产生的弯曲时，为了可靠地防止局部放电，优选在从基座32表面的晶片放置区域(即凹下部32a)的周边边缘至半径方向内侧离开10mm的位置的圆环状区域内不存在压花。
此外，通过上述工序，可以使晶片W没有弯曲或者弯曲极小，则不论在基座周边部分是否有压花存在，都难以产生放电。但从可靠地避免产生放电的观点出发，优选在基座周边部分不存在成为放电起点的压花。
从更难产生放电的观点出发，在上述步骤12的预置等离子体工序中，优选不瞬时达到从高频电源64供给的电力，而是缓缓地上升至规定的电力(斜坡上升)。由此，由于电场的大小缓缓上升，更难产生放电。在这种情况下，达到规定电力的时间优选0.1～15秒，例如在1秒内上升至800W。
此外，同样从难以产生放电的观点出发，如图10所示，优选在步骤12的预置等离子体工序之前，设置将TiCl4气体导入腔室31内的工序(预置TiCl4，步骤19)。在生成等离子体后，将TiCl4气体导入腔室31中时，从TiCl4气体导入开始后，至TiCl4气体分布稳定期间，会产生等离子体和晶片W之间的电位差局部变高的区域，也可能产生放电。但是如果在生成等离子体前，将TiCl4气体导入腔室31中，在TiCl4气体在腔室31内分布均匀后，生成等离子体，则在晶片表面内的等离子体的电位差分布减小，可以进一步降低产生放电的可能性。通过使该工序与上述的预置等离子体工序的高频电力的斜坡上升并用，可以更有效地抑制放电产生。
其次，说明实际确认本发明方法的效果的结果。这里，使用晶片放置面上的全部都没有设置压花的基座。从第一预热工序(步骤6)至第二预热工序(步骤10)的工序中，气体流量，腔室内压力和时间如图11所示变化。即：第一预热工序(步骤6)，Ar气体流量和N2气体流量在15秒内分别增加到1.8L/min和1.8L/min；其次，间隔5秒，进行步骤7至步骤9，第二预热工序(步骤10)的H2气体流量为4L/min，Ar气体流量为1.8L/min，压力为667Pa，在19秒内进行。然后，在0.012L/min的流量下，在15秒内提前送入TiCl4气体(步骤11)后，施加频率为13.56MHz的800W的高频电力，进行预置等离子体工序(步骤12)，将TiCl4气体供给腔室中，利用等离子体CVD法，在30秒内进行Ti成膜(步骤13)。成膜时的腔室内压力为667Pa。这样，在大口径晶片的300mm晶片上形成10mm的Ti膜时，在基座周边部分上，与晶片之间的放电很小。另外，当预置等离子体时，进行高频电力的斜坡上升(1秒内上升至800W)的情况下，还可减少放电。除了高频电力的斜坡上升外，在进行步骤19的预置TiCl4时也没有放电。
与此相对，使用全面地存在压花的基座，而且不进行第一预热处理时，在基座周边部分上，与晶片之间，局部的产生激烈的放电。此外，在使用存在压花的基座时，进行第一预热处理，不管是否实施晶片弯曲对策，由于晶片稍微弯曲，也可产生放电。
再者，本发明不是仅限于上述实施方式，可有各种变形。例如，在上述实施方式中表示了形成Ti膜的情况，但本发明不是仅限于此，在利用等离子体CVD法形成膜时可完全适用。在这种情况下，可选择与该膜相应的成膜气体和其他气体。另外，在上述实施方式中，第一预热和第二预热时导入气体，但不供给气体，也可以得到一定的效果。但导入气体的情况下的效果大。另外，如果只利用上述第一预热，进行充分的加热，则不一定需要第二预热。作为被处理基板，不是仅限于半导体晶片，例如也可以是液晶显示装置(LCD)用的基板等其他基板。也可以在基板上形成其他层。

Claims (3)

1.一种等离子体化学蒸镀装置，其特征在于，具有：
收容被处理的基板的处理腔室；
在所述处理腔室内，放置基板并在其内部具有发热体的基座；
将至少是成膜用的气体供给所述处理腔室内的气体供给机构；以及
在所述腔室内形成高频电场，生成等离子体的等离子体生成装置，
所述基座的基板放置区域的至少周边部分的表面平坦地形成，所述基座，以将基板放置于所述基座时，与所述周边部分相对的基板表面和所述周边部分的表面进行面接触的方式构成，
在所述基板放置区域的所述周边部分以外的部分，形成有多个突起形状。
2.如权利要求1所述的等离子体化学蒸镀装置，其特征在于，
所述突起形状是圆柱体形状。
3.如权利要求1所述的等离子体化学蒸镀装置，其特征在于，
在所述基板放置区域的所述周边部分以外的部分，形成有所述基板表面和所述基座表面不接触的非接触部，所述不接触部为曲面状的凹部。
CN2009100019789A 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置 Expired - Lifetime CN101481798B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-270044 2003-07-01
JP2003270044A JP4330949B2 (ja) 2003-07-01 2003-07-01 プラズマｃｖｄ成膜方法
JP2003270044 2003-07-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800023421A Division CN100471990C (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置

Publications (2)

Publication Number Publication Date
CN101481798A CN101481798A (zh) 2009-07-15
CN101481798B true CN101481798B (zh) 2011-10-26

Family

ID=33562600

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800023421A Expired - Lifetime CN100471990C (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置
CN2009100019789A Expired - Lifetime CN101481798B (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004800023421A Expired - Lifetime CN100471990C (zh) 2003-07-01 2004-07-01 利用等离子体cvd的成膜方法和成膜装置

Country Status (5)

Country Link
US (1) US20060231032A1 (zh)
JP (1) JP4330949B2 (zh)
KR (1) KR100745854B1 (zh)
CN (2) CN100471990C (zh)
WO (1) WO2005003403A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887446B1 (ko) * 2005-06-24 2009-03-10 도쿄엘렉트론가부시키가이샤 가스 처리 방법 및 컴퓨터 판독 가능한 기억 매체
CN101147244B (zh) * 2005-07-28 2010-05-19 东京毅力科创株式会社 基板处理方法和基板处理装置
JP4724487B2 (ja) * 2005-08-02 2011-07-13 横浜ゴム株式会社 タイヤ加硫成形用金型の洗浄方法及びその装置
JP4810281B2 (ja) * 2006-03-31 2011-11-09 東京エレクトロン株式会社 プラズマ処理装置
US8043471B2 (en) 2006-03-31 2011-10-25 Tokyo Electron Limited Plasma processing apparatus
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
US7763522B2 (en) * 2007-08-01 2010-07-27 United Microelectronic Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation
NL1034780C2 (nl) * 2007-11-30 2009-06-03 Xycarb Ceramics B V Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
JP4473344B2 (ja) * 2008-07-15 2010-06-02 キヤノンアネルバ株式会社 プラズマ処理方法及びプラズマ処理装置
CN101556926B (zh) * 2009-05-19 2012-08-08 上海宏力半导体制造有限公司 在半导体基底上形成氮化钛层的方法
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
KR101390809B1 (ko) 2012-06-28 2014-04-30 세메스 주식회사 기판 반전 장치 및 방법
KR101387518B1 (ko) * 2012-08-28 2014-05-07 주식회사 유진테크 기판처리장치
CN104979237B (zh) * 2014-04-11 2018-03-09 北京北方华创微电子装备有限公司 半导体加工设备
US10325789B2 (en) * 2016-01-21 2019-06-18 Applied Materials, Inc. High productivity soak anneal system
JP7018825B2 (ja) * 2018-06-05 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102563925B1 (ko) * 2018-08-31 2023-08-04 삼성전자 주식회사 반도체 제조 장치
KR20220024045A (ko) * 2019-05-16 2022-03-03 어플라이드 머티어리얼스, 인코포레이티드 기판 후면 손상을 최소화하기 위한 방법들 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241946A (ja) * 2001-02-20 2002-08-28 Tokyo Electron Ltd プラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115840A (ja) * 1995-10-17 1997-05-02 Hitachi Electron Eng Co Ltd Ｃｖｄ処理用ウエハ収容トレー
JP2000260855A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp ウェハ処理装置
JP4480056B2 (ja) * 1999-12-06 2010-06-16 コバレントマテリアル株式会社 半導体基板の昇降温制御方法とその装置
US6461428B2 (en) * 1999-12-06 2002-10-08 Toshiba Ceramics Co., Ltd. Method and apparatus for controlling rise and fall of temperature in semiconductor substrates
JP4328003B2 (ja) * 2000-10-19 2009-09-09 日本碍子株式会社 セラミックヒーター
US6514870B2 (en) * 2001-01-26 2003-02-04 Applied Materials, Inc. In situ wafer heat for reduced backside contamination
JP2003332309A (ja) * 2002-05-08 2003-11-21 Hitachi High-Technologies Corp 真空処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241946A (ja) * 2001-02-20 2002-08-28 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
CN101481798A (zh) 2009-07-15
US20060231032A1 (en) 2006-10-19
CN1738922A (zh) 2006-02-22
KR100745854B1 (ko) 2007-08-02
CN100471990C (zh) 2009-03-25
JP2005023400A (ja) 2005-01-27
JP4330949B2 (ja) 2009-09-16
WO2005003403A1 (ja) 2005-01-13
KR20060017834A (ko) 2006-02-27

Similar Documents

Publication Publication Date Title
CN101481798B (zh) 利用等离子体cvd的成膜方法和成膜装置
JP7503610B2 (ja) 領域選択堆積用の統合クラスタツール
TWI680496B (zh) 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
US7265048B2 (en) Reduction of copper dewetting by transition metal deposition
US9982340B2 (en) Shower head apparatus and method for controlling plasma or gas distribution
TWI449121B (zh) 調節基板溫度之基板支撐件及其應用
US10544508B2 (en) Controlling temperature in substrate processing systems
KR20080083242A (ko) 가스 처리 장치
KR100705170B1 (ko) 막 형성 장치
JP3258885B2 (ja) 成膜処理装置
KR101440307B1 (ko) 기판처리장치
TWI455192B (zh) 避免在ｐｅｃｖｄ製程腔壁上沉積薄膜的設備及方法
JP6002837B2 (ja) 基板処理装置
JP3636864B2 (ja) 処理装置およびステージ装置
KR101028362B1 (ko) 성막 장치
JP2003273020A (ja) 基板処理方法
WO2021247590A1 (en) Self-assembled monolayer deposition from low vapor pressure organic molecules
KR100749375B1 (ko) 플라즈마 화학 증착 장치
JP4218360B2 (ja) 熱処理装置及び熱処理方法
US20100203243A1 (en) Method for forming a polysilicon film
TW201602397A (zh) 基板處理裝置及方法
WO2024155794A1 (en) Gas flow control to improve thickness uniformity
WO2023107091A1 (en) Cooling frame for diffuser
JPH01307443A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20111026