NL1034780C2 - Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting. - Google Patents

Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting. Download PDF

Info

Publication number
NL1034780C2
NL1034780C2 NL1034780A NL1034780A NL1034780C2 NL 1034780 C2 NL1034780 C2 NL 1034780C2 NL 1034780 A NL1034780 A NL 1034780A NL 1034780 A NL1034780 A NL 1034780A NL 1034780 C2 NL1034780 C2 NL 1034780C2
Authority
NL
Netherlands
Prior art keywords
substrate
lifting pin
semiconductor substrate
different materials
lifting
Prior art date
Application number
NL1034780A
Other languages
English (en)
Inventor
Marcus Gerardus Van Munster
Charles Petronella Marie Buijs
Age Leijenaar
Original Assignee
Xycarb Ceramics B V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xycarb Ceramics B V filed Critical Xycarb Ceramics B V
Priority to NL1034780A priority Critical patent/NL1034780C2/nl
Priority to PCT/NL2008/000208 priority patent/WO2009070006A1/en
Priority to EP08854751A priority patent/EP2217741A1/en
Priority to US12/744,870 priority patent/US8858715B2/en
Priority to KR1020107014456A priority patent/KR101511025B1/ko
Priority to CN2008801182531A priority patent/CN101878323A/zh
Priority to JP2010535899A priority patent/JP5405481B2/ja
Priority to TW097136279A priority patent/TWI487058B/zh
Application granted granted Critical
Publication of NL1034780C2 publication Critical patent/NL1034780C2/nl

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

Korte aanduiding: Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
5
BESCHRIJVING
De uitvinding heeft betrekking op een inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat, omvattende een bewerkingsruimte met daarin opgenomen een 10 substraatsteun waarop het halfgeleidersubstraat plaatsbaar is, middelen voor het in gasvorm tot in de bewerkingsruimte toevoeren van de verschillende materialen, alsook meerdere hefpinnen, welke in en uit het vlak van de substraatsteun breng baar zijn ten behoeve van het in en uit de bewerkingsruimte voeren van het halfgeleidersubstraat.
15 De uitvinding heeft tevens betrekking op een hefpin voor toepassing in een dergelijke inrichting.
Een dergelijke inrichting wordt bijvoorbeeld getoond in het Amerikaanse octrooischrift nr. 6596086. In dit Amerikaanse octrooischrift wordt een inrichting volgens bovengenoemde aanhef getoond waarin een susceptor is 20 opgenomen dat fungeert als ondersteuning voor een substraat. Het betreffende substraat wordt daarbij onderworpen aan een aantal bewerkingsstappen voor het aanbrengen van halfgeleidercomponenten op het substraat. De susceptor en het erop geplaatste substraat of de wafer zijn daarbij opgenomen in een zogenoemde reactorkamer waardoor procesgassen kunnen worden geleid.
25 Op het moment dat de processtappen ter vervaardiging van de halfgeleidercomponenten op het substraat zijn uitgevoerd, dient het substraat uit de reactorkamer te worden weggenomen. Hiertoe zijn vanuit de susceptor een aantal ondersteuningspinnen omhoog brengbaar, die aldus het erop geplaatste substraat omhoog nemen, zodat deze vrij komt te liggen van de susceptorconstructie.
30 Aldus kan het omhoog gebrachte substraat eenvoudig uit de reactorkamer worden weggenomen, enerzijds ten behoeve van andere bewerkingen en anderzijds om de reactorkamer gereed te maken voor de opname van een nieuw substraat. Dergelijke substraathefpinnen zijn daarbij van een dusdanig hard materiaal vervaardigd dat deze krassen veroorzaken op het substraat. Dergelijke 1034780.j 2 krassen maar ook de eventueel daarbij vrijkomende deeltjes beïnvloeden de kwaliteit van de halfgeleidervervaardigingsstappen nadelig.
Hiertoe wordt overeenkomstig de uitvinding de inrichting dusdanig gekenmerkt doordat het met het halfgeleidersubstraat en/of de substraatsteun in 5 contact brengbare contactvlak van de hefpin is voorzien van een materiaallaag dat een lagere hardheid bezit dan het halfgeleidersubstraat en/of de substraatsteun. Op deze wijze wordt voorkomen dat tijdens het omhoog en omlaag brengen van het substraat naar de substraatsteun (susceptor) en/of de substraatsteun beschadigingen op kunnen treden aan het substraat als gevolg van een onverhoopt 10 verschuiven. Krassen en eventuele loskomende deeltjes kunnen zodoende niet ontstaan en het halfgeleider-fabricageproces niet nadelig beïnvloeden.
Volgens een bijzondering van de uitvinding wordt de inrichting hiertoe gekenmerkt doordat de materiaallaag uit een koolstoflaag bestaat. En meer in het bijzonder uit een glassy koolstoflaag bestaat. Deze materiaalsoort bezit een 15 dusdanige geringe hardheid dat deze het substraatoppervlak c.q. -materiaal (of de substraatsteun) niet beschadigt terwijl ook het eventueel vrijkomen van materiaaldeeltjes van de hefpin niet of nauwelijks optreedt.
Volgens een bijzondering van de uitvinding bezit daarbij de materiaallaag een dikte van 1-300 pm en in het bijzonder een dikte van 20-30 pm.
20 Volgens de verdere bijzondering wordt de inrichting overeenkomstig de uitvinding gekenmerkt doordat de hefpin van siliciumcarbide is vervaardigd, waarbij meer in het bijzonder de hefpin als een langgerekt hol element is uitgevoerd. Verder is functioneel gebleken dat het de voorkeur geniet dat de wanddikte van de holle hefpin 50-1000 pm, in het bijzonder 100-500 pm en meer in het bijzonder 200-25 300 pm bedraagt. Het gebruik van een holle hefpin heeft een gunstig effect op de thermische huishouding binnen de reactorkamer, zodat hiermee de thermische massa en de warmtestroom van en naar de susceptor en het substraat tijdens de halfgeleiderprocesstappen wordt verlaagd.
Een verminderde warmtestroom tussen het substraat en de hefpin 30 leidt tot een meer uniforme substraattemperatuur, waardoor er geen of minder kwaliteitsverschillen in het substraat(oppervlak) worden veroorzaakt ten gevolge van lokale temperatuurverschillen ter hoogte van de hefpinnen. In depositie-processen kunnen als gevolg van temperatuurgradiënten laagdikteverschillen over het substraatoppervlak worden veroorzaakt, hetgeen met de bovenvermelde 3 uitvoeringsvorm overeenkomstig de uitvinding wordt voorkomen.
Volgens een verdere bijzondering van de uitvinding wordt deze gekenmerkt doordat het met het halfgeleidersubstraat in contact brengbare contactvlak van de hefpin is voorzien één of meer verdiepte gedeeltes. Ook hierdoor 5 wordt het contactoppervlak tussen de hefpin en het erop geplaatste substraat aanzienlijk verminderd waardoor ook de kans op beschadigingen en krassen en eventuele loskomende deeltjes aanzienlijk wordt vermeden.
De uitvinding heeft ook betrekking op een hefpin zoals in deze aanvrage beschreven.
10 De uitvinding zal aan de hand van de tekening worden toegelicht en welke tekening achtereenvolgens toont in:
Figuur 1a en 1b een uitvoeringsvorm van een inrichting volgens de stand van de techniek;
Figuren 2a-2c versies van een eerste uitvoeringsvorm van een 15 hefpin overeenkomstig de uitvinding; en
Figuren 3a-3c versies van een tweede uitvoeringsvorm van een hefpin overeenkomstig de uitvinding.
De in figuur 1 getoonde uitvoeringsvorm van een inrichting 10 overeenkomstig de uitvinding is geschikt voor het behandelen van één substraat per 20 keer. Door middel van de depositie van verschillende halfgeleiderlagen op het substraat W wordt een wafer gerealiseerd, waaruit zogenoemde halfgeleidercomponenten kunnen worden verkregen.
De inrichting 10 is opgebouwd uit een bewerkingsruimte of reactorkamer 1 welke vervaardigd is van doorzichtig kwarts en die van onder en 25 boven wordt belicht door middel van infraroodlichtelementen 9. De reactorkamer 1 is door middel van een susceptor of substraatsteun 5 onderverdeeld in een bovenruimte 1a en een onderruimte 1b. Op de susceptor of substraatsteun 5 dient het substraat of wafer W te worden geplaatst. Hiertoe is de substraatsteun 5 voorzien van een uitsparing 5a waarin het halfgeleidersubstraat/wafer W 30 opneembaar is.
Via de inlaten 2 en 3 kunnen verschillende procesgassen de reactorkamer 1 worden ingevoerd ten behoeve van het door middel van depositie neerslaan van verschillende halfgeleiderlagen op het oppervlak van het halfgeleidersubstraat W. De procesgassen kunnen de reactorkamer 1 via de uitlaat 4 4 verlaten. Een nadere toelichting van deze bewerkingsstappen wordt in het kader van de beschrijving van de uitvinding hier achterwege gelaten, daar deze tot de algemene stand van de techniek worden beschouwd.
Tijdens de halfgeleiderfabricagestappen kan de substraatsteun 5 5 met behulp van de ondersteuning 7 en de steunas 6 in de reactorkamer 1 worden geroteerd, zodat het volledige oppervlak van het substraat W door de procesgassen wordt omspoeld. Daarbij kunnen de steunas en de ondersteuning 7 tezamen met de substraatsteun 5 ook in hoogte in de reactorkamer 1 worden bewogen.
In de substraatsteun 5 zijn een aantal openingen 5b aangebracht 10 waarin hefpinnen 8 zijn opgenomen. Door aan het eind van de halfgeleiderfabricage-processtappen de steunas 6, de steun 7 en de substraatsteun 5 naar beneden te verplaatsen, komt het halfgeleidersubstraat W vrij op de hefpinnen 8 te steunen, waardoor het substraat W eenvoudig uit de reactorkamer 1 kan worden weggenomen.
15 Nadeel aan de thans gebruikte hefpinnen is dat zij vervaardigd zijn van een materiaal met een dusdanige hardheid dat deze krassen in het oppervlak van het substraat W kunnen aanbrengen. Daarbij kunnen eventueel materiaaldeeltjes loskomen. Dergelijke beschadigingen en losse deeltjes kunnen de kwaliteit van het halfgeleiderfabricageproces nadelig beïnvloeden.
20 In de figuren 2a-2c worden versies getoond van een eerste uitvoeringsvorm van een hefpin overeenkomstig de uitvinding.
De hefpin overeenkomstig de uitvinding wordt hier met het referentiecijfer 50 aangeduid en bezit een langgerekte schacht 51 die via een verbrede overgang 53 overgaat in een steunvlak 52. Het contactoppervlak 52' 25 waarop het halfgeleidersubstraat afsteunt, is overeenkomstig de uitvinding voorzien van een materiaallaag 54 die een lage hardheid bezit dan het halfgeleidersubstraat. Meer in het bijzonder bestaat deze materiaallaag 54 uit koolstof en meer in het bijzonder uit glassy koolstof. Echter ook andere materialen met een lagere hardheid dan het halfgeleidersubstraat kunnen worden gebruikt. De dikte D van de 30 materiaallaag 54 bedraagt 1-300 pm en in het bijzonder een dikte van 20-30 pm bezit.
In Figuur 2a is het contactoppervlak 52' van de hefpin voorzien van de materiaallaag 54. In Figuur 2b is ook de overgang 53 voorzien van een materiaallaag 54' overeenkomstig de uitvinding. De overgang 53 vormt het 5 contactvlak tussen de hefpin 50 en de substraatsteun, daar de hefpin en de substraatsteun tijdens het omhoog en omlaag verplaatsen (zoals hierboven toegelicht in combinatie met de Figuren 1a en 1b) langs dit contactvlak met elkaar in aanraking komen. Door ook dit contactvlak 53 te voorzien van een materiaallaag 54' 5 die een lagere hardheid bezit dan het halfgeleidersubstraat, wordt een betere afdichting verkregen tussen de genoemde kontaktoppervlaktes. Dit verbeterd de gasafdichting, waardoor uitwisseling van gassen wordt verminderd of voorkomen en het halfgeleiderfabricageproces niet nadelig wordt beïnvloed.
De hefpin 50 is daarbij vervaardigd van siliciumcarbide of meer in 10 het bijzonder is de hefpin vervaardigd van een materiaal dat een hardheid bezit vergelijkbaar met de hardheid van het materiaal waarvan de substraatsteun is vervaardigd.
In Figuur 2c wordt tenslotte een hefpin 50 getoond, waarbij enkel de overgang 53 van een materiaallaag 54' overeenkomstig de uitvinding is voorzien.
15 Terwijl in de Figuren 2a-2c een massieve hefpin 50 wordt getoond, is de hefpin 50 zoals in overeenkomende uitvoeringen getoond in de Figuren 3a-3c hol uitgevoerd, daar deze een holle ruimte 55 bezit. De dikte D van de schacht van de hefpin 50 bedraagt 50-1000 pm, in het bijzonder 100-500 pm en meer in het bijzonder 200-300 pm. Hiermee kan een verbeterde warmtehuishouding worden 20 gerealiseerd, omdat met de holle hefpin de thermische massa en de warmtestroom van en naar de op de hefpin gelegen halfgeleidersubstraat kan worden verlaagd
Door de aldus beter beheersbare en bij voorkeur verminderde warmtestroom tussen de hefpin en het substraat ontstaan er minder lokale temperatuurverschillen in het oppervlakte-materiaal van het substraat. Een 25 verminderde warmtestroom tussen het substraat en de hefpin leidt tot een meer uniforme substraattemperatuur, waardoor er geen of minder kwaliteitsverschillen in het substraat(oppervlak) worden veroorzaakt ten gevolge van lokale temperatuurverschillen ter hoogte van de hefpinnen. In depositie-processen kunnen als gevolg van temperatuurgradiënten laagdikteverschillen over het substraatoppervlak worden 30 veroorzaakt, hetgeen met de bovenvermelde uitvoeringsvorm overeenkomstig de uitvinding wordt voorkomen.
Als verder aspect van de uitvinding wordt nog opgemerkt dat de overgangshoek α tussen de schacht 51 en de overgang 53 bij voorkeur 30°-80e bedraagt.
1034780

Claims (9)

1. Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleidersubstraat, omvattende 5 een bewerkingsruimte met daarin opgenomen een substraatsteun waarop het halfgeleidersubstraat plaatsbaar is, middelen voor het in gasvorm tot in de bewerkingsruimte toevoeren van de verschillende materialen, alsook meerdere hefpinnen, welke in en uit het vlak van de substraatsteun 10 brengbaar zijn ten behoeve van het in en uit de bewerkingsruimte voeren van het halfgeleidersubstraat, met het kenmerk, dat het met het halfgeleidersubstraat en/of de substraatsteun in contact brengbare contactvlak van de hefpin is voorzien van een materiaallaag dat een lagere hardheid bezit dan het halfgeleidersubstraat en/of de substraatsteun.
2. Inrichting volgens conclusie 1, met het kenmerk, dat de materiaallaag uit een koolstoflaag bestaat.
3. Inrichting volgens conclusie 2, met het kenmerk, dat de koolstoflaag uit een glassy koolstoflaag bestaat.
4. Inrichting volgens één of meer van de voorgaande conclusies, met 20 het kenmerk, dat de materiaallaag een dikte van 1-300 μm en in het bijzonder een dikte van 20-30 pm bezit.
5. Inrichting volgens één of meer van de voorgaande conclusies, met het kenmerk, dat de hefpin van siliciumcarbide is vervaardigd.
6. Inrichting volgens één of meer van de voorgaande conclusies, met 25 het kenmerk, dat de hefpin als een langgerekt hol element is uitgevoerd.
7. Inrichting volgens conclusie 6, met het kenmerk, dat de wanddikte van de holle hefpin 50-1000 pm, in het bijzonder 100-500 pm en meer in het bijzonder 200-300 pm bedraagt.
8. Inrichting volgens één of meer van de voorgaande conclusies, met 30 het kenmerk, dat het met het halfgeleidersubstraat in contact brengbare contactvlak van de hefpin is voorzien één of meer verdiepte gedeeltes.
9. Hefpin zoals omschreven in één of meer van de voorgaande conclusies. 1034780
NL1034780A 2007-11-30 2007-11-30 Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting. NL1034780C2 (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL1034780A NL1034780C2 (nl) 2007-11-30 2007-11-30 Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
PCT/NL2008/000208 WO2009070006A1 (en) 2007-11-30 2008-09-19 A device for layered deposition of various materials on a semiconductor substrate, as well as a lift pin for use in such a device
EP08854751A EP2217741A1 (en) 2007-11-30 2008-09-19 A device for layered deposition of various materials on a semiconductor substrate, as well as a lift pin for use in such a device
US12/744,870 US8858715B2 (en) 2007-11-30 2008-09-19 Device for layered deposition of various materials on a semiconductor substrate, as well as a lift pin for use in such a device
KR1020107014456A KR101511025B1 (ko) 2007-11-30 2008-09-19 반도체 기판 상에 다양한 물질의 층상화된 증착을 위한 장치 및 이러한 장치용 리프트 핀
CN2008801182531A CN101878323A (zh) 2007-11-30 2008-09-19 用于在半导体基板上分层淀积各种材料的装置,和在这种装置中使用的起模针
JP2010535899A JP5405481B2 (ja) 2007-11-30 2008-09-19 半導体基板上の種々の材料の積層付着のための装置およびこのような装置で使用するためのリフトピン
TW097136279A TWI487058B (zh) 2007-11-30 2008-09-22 用於半導體基體上各種材質之分層沉積的裝置以及用於該裝置之升降銷

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1034780A NL1034780C2 (nl) 2007-11-30 2007-11-30 Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
NL1034780 2007-11-30

Publications (1)

Publication Number Publication Date
NL1034780C2 true NL1034780C2 (nl) 2009-06-03

Family

ID=39556262

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1034780A NL1034780C2 (nl) 2007-11-30 2007-11-30 Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.

Country Status (8)

Country Link
US (1) US8858715B2 (nl)
EP (1) EP2217741A1 (nl)
JP (1) JP5405481B2 (nl)
KR (1) KR101511025B1 (nl)
CN (1) CN101878323A (nl)
NL (1) NL1034780C2 (nl)
TW (1) TWI487058B (nl)
WO (1) WO2009070006A1 (nl)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130269877A1 (en) * 2012-04-16 2013-10-17 Yao Hua SUN Semiconductor processing apparatus
US10431489B2 (en) * 2013-12-17 2019-10-01 Applied Materials, Inc. Substrate support apparatus having reduced substrate particle generation
JP6520050B2 (ja) * 2014-10-31 2019-05-29 株式会社Sumco リフトピン、該リフトピンを用いたエピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP6507573B2 (ja) * 2014-10-31 2019-05-08 株式会社Sumco リフトピン、該リフトピンを用いたエピタキシャル成長装置およびエピタキシャルウェーハの製造方法
KR101548903B1 (ko) * 2015-03-19 2015-09-04 (주)코미코 리프트 핀 및 이의 제조 방법
KR200493645Y1 (ko) * 2015-03-31 2021-05-07 어플라이드 머티어리얼스, 인코포레이티드 비-스크래칭의 내구성 기판 지지 핀
JP6451508B2 (ja) * 2015-05-29 2019-01-16 株式会社Sumco エピタキシャル成長装置、エピタキシャルウェーハの製造方法およびエピタキシャル成長装置用リフトピン
JP6435992B2 (ja) * 2015-05-29 2018-12-12 株式会社Sumco エピタキシャル成長装置、エピタキシャルウェーハの製造方法およびエピタキシャル成長装置用リフトピン
US10490436B2 (en) * 2015-11-04 2019-11-26 Applied Materials, Inc. Enhanced lift pin design to eliminate local thickness non-uniformity in teos oxide films
WO2018142788A1 (ja) * 2017-02-02 2018-08-09 株式会社Sumco リフトピン、該リフトピンを用いたエピタキシャル成長装置およびシリコンエピタキシャルウェーハの製造方法
JP6832739B2 (ja) * 2017-02-21 2021-02-24 東京エレクトロン株式会社 基板処理装置
KR102257661B1 (ko) * 2019-05-13 2021-05-28 주식회사 원익큐엔씨 유리 기판 지지용 지지핀
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
JP2021089933A (ja) * 2019-12-03 2021-06-10 信越半導体株式会社 気相成長装置
WO2023049013A1 (en) * 2021-09-22 2023-03-30 Lam Research Corporation In-situ back side plasma treatment for residue removal from substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763504A1 (en) * 1995-09-14 1997-03-19 Heraeus Quarzglas GmbH Silica glass member and method for producing the same
US20030162462A1 (en) * 2002-02-22 2003-08-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for manufacturing liquid crystal display devices, method for using the apparatus, and device produced by the method
US20030178145A1 (en) * 2002-03-25 2003-09-25 Applied Materials, Inc. Closed hole edge lift pin and susceptor for wafer process chambers
KR20050077171A (ko) * 2004-01-27 2005-08-01 삼성전자주식회사 반도체 식각 설비의 리프트 핀 조립체
US20050183669A1 (en) * 2004-02-24 2005-08-25 Applied Materials, Inc. Coating for reducing contamination of substrates during processing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374960A (ja) * 1986-09-17 1988-04-05 電気化学工業株式会社 ガラス状炭素被覆炭素材
US5900062A (en) * 1995-12-28 1999-05-04 Applied Materials, Inc. Lift pin for dechucking substrates
JP3092801B2 (ja) * 1998-04-28 2000-09-25 信越半導体株式会社 薄膜成長装置
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
US5916370A (en) * 1998-06-12 1999-06-29 Applied Materials, Inc. Semiconductor processing chamber having diamond coated components
JP4681763B2 (ja) * 2001-06-27 2011-05-11 住友化学株式会社 基板固定用チャックおよびこのチャックからの基板剥離方法
JP3672300B2 (ja) * 2001-10-30 2005-07-20 アプライド マテリアルズ インコーポレイテッド 薄膜成長装置用のリフトピン、その形成方法およびリフトピン頭部
JP2003197721A (ja) * 2001-12-26 2003-07-11 Ulvac Japan Ltd 基板支持用昇降ピン及びこれを用いた多室型成膜装置
JP2003218003A (ja) * 2002-01-21 2003-07-31 Toray Ind Inc 基板加熱装置
JP4330949B2 (ja) * 2003-07-01 2009-09-16 東京エレクトロン株式会社 プラズマcvd成膜方法
US20060113806A1 (en) * 2004-11-29 2006-06-01 Asm Japan K.K. Wafer transfer mechanism

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763504A1 (en) * 1995-09-14 1997-03-19 Heraeus Quarzglas GmbH Silica glass member and method for producing the same
US20030162462A1 (en) * 2002-02-22 2003-08-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for manufacturing liquid crystal display devices, method for using the apparatus, and device produced by the method
US20030178145A1 (en) * 2002-03-25 2003-09-25 Applied Materials, Inc. Closed hole edge lift pin and susceptor for wafer process chambers
KR20050077171A (ko) * 2004-01-27 2005-08-01 삼성전자주식회사 반도체 식각 설비의 리프트 핀 조립체
US20050183669A1 (en) * 2004-02-24 2005-08-25 Applied Materials, Inc. Coating for reducing contamination of substrates during processing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Week 200668, Derwent World Patents Index; AN 2006-653536, XP002486846 *

Also Published As

Publication number Publication date
TW200924105A (en) 2009-06-01
TWI487058B (zh) 2015-06-01
KR20100113069A (ko) 2010-10-20
JP5405481B2 (ja) 2014-02-05
US20110056436A1 (en) 2011-03-10
WO2009070006A1 (en) 2009-06-04
EP2217741A1 (en) 2010-08-18
KR101511025B1 (ko) 2015-04-10
US8858715B2 (en) 2014-10-14
CN101878323A (zh) 2010-11-03
JP2011505691A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
NL1034780C2 (nl) Inrichting voor het laagsgewijs laten neerslaan van verschillende materialen op een halfgeleider-substraat alsmede een hefpin voor toepassing in een dergelijke inrichting.
JP7448311B2 (ja) ハイブリッドリフトピン
CN106206363B (zh) 烘烤装置和方法
JP6495283B2 (ja) ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
EP2165358B1 (en) Susceptor for improving throughput and reducing wafer damage
CN1722373B (zh) 衬底弯月面界面及用于操作的方法
JP4937772B2 (ja) 基板の処理方法
US20080138504A1 (en) Coatings for components of semiconductor wafer fabrication equipment
KR101014916B1 (ko) 단일 웨이퍼 챔버 내의 방사율 불변 펌핑 플레이트 키트
KR20180053258A (ko) 캐리어 링 및 이를 포함하는 화학 기상 증착 장치
US7311779B2 (en) Heating apparatus to heat wafers using water and plate with turbolators
JP6883581B2 (ja) 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ
EP2135277B1 (en) Apparatus for semiconductor wafer bumping via injection molded solder
KR20000062849A (ko) 기판 지지 척위로 웨이퍼 스페이싱 마스크를 제조하는장치 및 방법
KR20210055362A (ko) 반송 유닛, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
TWI596228B (zh) 用於嵌入在橫向流腔室中的氣體分配模組
JP4905131B2 (ja) 光学素子形成用成形型並びにその製造方法及び再生方法
NL1031985C2 (nl) Werkwijze voor het vervaardigen van een inrichting voor het ondersteunen van een substraat tijdens de vervaardiging van halfgeleider-componenten alsmede een dergelijke inrichting.
Tencer et al. Confinement and deposition of solution droplets on solvophilic surfaces using a flat high surface energy guide
JP5603055B2 (ja) ホットプレートおよびそれを用いたホットプレートユニット
JP2023045818A (ja) 基板処理装置
KR102231022B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20230101714A (ko) 물품을 제조하는 평탄화 프로세스, 장치 및 방법
Sehgal et al. Techniques for Combinatorial~ nd High-Throughput Microscopy Part 1: GradientSpecimenFabricationfor Polymer Thin Film Research

Legal Events

Date Code Title Description
PD2B A search report has been drawn up