CN101128088A - 嵌入式波导印刷电路板结构 - Google Patents

嵌入式波导印刷电路板结构 Download PDF

Info

Publication number
CN101128088A
CN101128088A CN200610064494.5A CN200610064494A CN101128088A CN 101128088 A CN101128088 A CN 101128088A CN 200610064494 A CN200610064494 A CN 200610064494A CN 101128088 A CN101128088 A CN 101128088A
Authority
CN
China
Prior art keywords
raceway groove
waveguide
embedded waveguide
plating
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610064494.5A
Other languages
English (en)
Other versions
CN101128088B (zh
Inventor
G·A·布里斯特
B·D·霍赖恩
S·哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101128088A publication Critical patent/CN101128088A/zh
Application granted granted Critical
Publication of CN101128088B publication Critical patent/CN101128088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/002—Manufacturing hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

在一些实施例中，在印刷电路板材料中形成沟道，镀覆该形成的沟道以形成嵌入式波导的至少两个侧壁，并且将印刷电路板材料层压到该镀覆沟道上。描述和要求了其他的实施例。

Description

嵌入式波导印刷电路板结构
相关申请
此申请涉及与在同一天申请并与本申请具有相同发明人的申请序列号“待定”、发明名称为“印刷电路板波导(Printed Circuit Board Waveguide)”、代理案号042390.P23385的美国专利。
此申请涉及与在同一天申请并与本申请具有相同发明人的申请序列号“待定”、发明名称为“压印波导的印刷电路板结构(Imprinted Waveguide PrintedCircuit Board Structure)”、代理案号042390.P21427的美国专利。
此申请还涉及与在同一天申请并与本申请具有相同发明人的申请序列号“待定”、发明名称为“准波导印刷电路板结构(Quasi-Waveguide Printed CircuitBoard Structure)”、代理案号042390.P21431的美国专利。
技术领域
本发明通常涉及一种嵌入式波导印刷电路板(PCB)结构。
背景技术
随着摩尔定律推动着数据总线的带宽的日益增加，与传统的微带和带状线传输线结构相关的基本障碍将沟道速度限制到频率低于每秒15-20吉(十亿)比特。信号传输限制本质上与由介质和铜导致的传输线损失和由微带和带状线结构支持的传输模式相关。而且，使用具有标准传输线结构的高性能介质可以让带宽增加很小，但是会显著增加成本。
随着用于调制信号的信号频率和载波频率升到超过每秒15-20吉比特并且朝着20-50GHz增加并且超过20-50GHz，作为传输结构的标准微带和带状线传输线结构变得越发无效。因此，需要一种可替换的信号传播方法。为了确保最小的损失和引导这种高频率的能量，一种方案是使用波导结构。波导通常是控制电磁波传播以便使波沿着由波导的物理结构所限定的路径的器件。标准的波导不容易集成在基于当前印刷电路板(PCB)工艺技术的数字系统中。因此，提出了对改善的PCB波导的需要。
发明内容
本发明的一些实施例涉及嵌入式波导印刷电路板(PCB)结构。一些实施例涉及形成嵌入式波导的工艺。
一些实施例涉及压印波导PCB结构。一些实施例涉及形成压印波导的工艺。
一些实施例涉及准波导PCB结构。一些实施例涉及形成准波导的工艺。
在一些实施例中，使用印刷电路板材料制造印刷电路板，以及形成包含在印刷电路板材料中的波导。
在一些实施例中，印刷电路板包括印刷电路板材料，以及包含在印刷电路板材料中的波导。
在一些实施例中，沟道形成在印刷电路板材料中，该形成的沟道被镀覆以形成嵌入式波导的至少两个侧壁，并且将印刷电路板材料层压在该镀覆的沟道上。
在一些实施例中，嵌入式波导包括形成在印刷电路板材料中的沟道、该沟道的至少两个镀覆的侧壁和层压到该沟道上的印刷电路板材料。
在一些实施例中，沟道由两个压印子部件组合而成，每个子部件由印刷电路板材料制成并且层压该压印子部件以形成波导。
在一些实施例中，波导包括两个各由印刷电路板材料制成的压印子部件和位于压印子部件之间以形成波导的沟道。
在一些实施例中，沟道形成在印刷电路板材料中，该形成的沟道被镀覆以形成准波导的至少两个侧壁，并且使用热固粘结剂将印刷电路板材料层压在该镀覆沟道上。
在一些实施例中，准波导包括在印刷电路板材料中形成的沟道、两个镀覆的沟道侧壁、和层压在该沟道上的印刷电路板材料。
一些实施例涉及一种充气的波导。充气的波导使用于任何类型的波导的损耗尽可能的低。在波导中能量的大多数集中在介质中而不是在导体中。因此，通过在波导中使用空气而不是填充其他的材料，使沟道的损耗最小化。
根据一些实施例，尽管从损耗的角度来说，充气的波导是最有益的，但是波导可以填充除空气以外的材料(例如，用于制造和/或可靠性考虑)。尽管此处讨论、描述和/或说明波导为填充空气，但是根据一些实施例，所有此处讨论、描述和/或说明的波导可以填充除了空气以外的其它材料。
根据一些实施例，波导传播能量比在高频率的标准传输线结构效率更高，由此可以用来扩展标准的、低成本PCB沟道技术的宽带(例如，达到100-200GHz的频率)。
根据一些实施例，使用已有的PCB材料和工艺制造充气的波导。
根据一些实施例，空气介质波导用在PCB中。
根据一些实施例，标准的低成本FR4环氧树脂印刷电路材料可以用来形成PCB中的波导。
根据一些实施例，非常高速的总线可以在数字系统的PCB和/或射频(RF)集成PCB中实现(例如，用于电信器件中)。
根据一些实施例，PCB波导用来使用FR4材料和已有的PCB制造工艺扩展信号(例如，超过20-30GHz)。
根据一些实施例，使用FR4材料的波导互连结构有助于减少介质损耗和串扰的变化。
根据一些实施例，提供一种PCB互连波导的结构、工艺、材料选择和制造。
根据一些实施例，通过在介质或多层PCB组合内形成沟道(例如，通过布线、穿通、使用激光器或蚀刻)来建构波导。然后，镀覆沟道以形成该波导的两侧壁。在一些依据该方法和所用的工艺的实施例中，还形成顶壁和/或底壁。沟道的其余壁可以用同样的方式制造。
根据一些实施例，通过层压包括波导的顶部、底部和侧壁的PCB子部件来制造波导。当使用热固粘结剂和/或预浸料时，在层压前去除沟道区域的粘结剂。在一些实施例中，粘结剂从沟道的边缘去除(例如，20+MILS)以提供对在层压过程中中材料移动和粘结剂流动的缓冲。
根据一些实施例，热塑盖层用来提供顶部和/或底部波导表面。热塑材料作为粘结剂，并且限定波导表面的蚀刻金属做得比波导沟道稍微大一些以解决层压过程中的材料移动。
附图说明
根据下面给出的详细说明和本发明的一些实施例的附图，将更加充分地理解本发明，然而，不能将本发明局限于说明的具体实施例，其仅用于解释和理解。
图1说明了根据本发明的一些实施例形成嵌入式波导的工艺。
图2说明了根据本发明的一些实施例的嵌入式波导。
图3说明了根据本发明的一些实施例形成嵌入式波导的工艺。
图4说明了根据本发明的一些实施例的嵌入式波导。
图5说明了根据本发明的一些实施例形成压印波导的工艺。
图6说明了根据本发明的一些实施例形成压印波导的工艺。
图7说明了根据本发明的一些实施例压印用来形成波导的芯(和或子部件)的工艺。
图8说明了根据本发明的一些实施例形成准波导的工艺。
图9说明了根据本发明的一些实施例的准波导。
具体实施方式
图1说明了根据一些实施例形成波导的工艺100。根据一些实施例，工艺100在层压的过程中使用热塑特性的热塑盖材料去贴附该波导的顶部盖和/或底部盖。
图1的工艺100的顶部分在102示出了铜包的热塑介质芯或多层结构。根据一些实施例，在102所示的铜包热塑介质芯或多层结构具有由热塑料构成的底部介质。在104底部铜层被图像化。由104所示的底部铜层包括用于形成空气介质波导的导体。
与图1的工艺100的顶部分相类似，工艺100的底部分在106包括铜包的热塑介质芯或顶部介质为热塑料的多层结构。该在102的结构的顶部铜层在步骤108被图像化。在108的图像的顶部铜层包括用于波导的底部导电区域(例如，如果中央芯被镀覆则用于沟道和/或用于沟槽，或者，如果中央芯被图像化，则例如用于空腔)。
图1的工艺100的中间部分说明了用来形成中央芯的两种可选工艺。铜包两侧的或多层的芯在112示出。在图1中示出两种可选方案。第一可选方案包括114和116，并且第二可选方案包括118和120。在第一可选方案中，沟道、沟槽和/或空腔在114形成在112所示的铜包两侧的或多层的芯中。在步骤114中通过激光和/或等离子体，使用铜作为烧蚀(ablation)/蚀刻停止层来形成沟道、沟槽和/或空腔。在步骤116镀覆和蚀刻芯，使铜支撑在该沟道/沟槽/空腔的一侧上(例如，图1中所示的底侧)。在第二可选方案中，在步骤118穿过该芯对沟道/沟槽/空腔进行布线、穿通、蚀刻和/或激光照射。在步骤120镀覆和蚀刻该芯，使沟道/沟槽/空腔的顶部和底部开通。
在步骤122结合了工艺100的顶部、中部和底部的组成。在步骤122热塑介质层压到包含该沟道/沟槽/空腔的镀覆芯。此外，如需要，外层部件被钻孔、镀覆、图像化和/或蚀刻等等。根据一些实施例，步骤122的最终结果是具有根据一些实施例的嵌入式波导的PCB。根据一些实施例，图1的工艺100的关键是在层压的过程中，使用热塑特征的盖材料去粘贴波导的顶部和/或底部盖。
图2说明了根据一些实施例的嵌入式波导200。根据一些实施例，波导200可以使用例如图1中所示的工艺100形成。嵌入式波导200包括热塑盖介质202和由镀覆芯206限定的空气沟道204。
根据一些实施例，工艺100和波导200涉及充气的波导。充气的波导使波导的损耗尽可能的低。在波导中能量的大多数集中在介质中而不是导体中。因此，通过在波导中使用空气而不是填充其他的材料使沟道的损耗最小化。
图3说明了根据一些实施例形成波导的工艺300。根据一些实施例，工艺300使用热固FR4材料。
图3的工艺300的顶部分示出了铜箔302和预浸料层304，预浸料层304形成支撑常规导体的波导PCB的顶部分。类似地，图3的工艺300的底部分示出了铜箔306和预浸料层308，预浸料层308形成支撑常规导体的波导PCB的底部分。
在步骤312提供铜包芯和/或多层，并且在步骤314在铜包芯和/或多层的一部分形成(例如，布线、穿通、蚀刻和/或激光照射，等等)沟道、沟槽和/或空腔。然后，在步骤316，该芯被镀覆和蚀刻使沟道/沟槽/空腔的顶部和/或底部开通以形成波导的顶部分。
在步骤322提供低流动性或无流粘结剂。在步骤324，该粘结剂被布线、穿通、蚀刻和/或激光照射等等，以形成通过粘结剂的沟道、沟槽和/或空腔。
在步骤332提供铜包芯和/或多层，并且在步骤334在铜包芯和/或多层的一部分形成(例如，布线、穿通、蚀刻和/或激光照射，等等)沟道、沟槽和/或空腔。然后，在步骤336，该芯被镀覆和蚀刻使沟道/沟槽/空腔的顶部和/或底部开通以形成波导的顶部分。
在步骤342，将铜箔302、预浸料304、在步骤316的镀覆和蚀刻的芯、在324的具有空腔的粘结剂、在336的镀覆和蚀刻的芯、预浸料308和/或铜箔306的结果结合。在步骤342，使用该激光照射的/穿通的低流动性或无流粘结剂在沟道/沟槽/空腔的上面层压导体。根据需要，外层部件被钻孔、镀覆、图像化等。
根据一些实施例，工艺300的关键是在比由沟道/沟槽/空腔形成的波导稍微大一些的预浸料/粘结剂层中产生开口，以防止在层压过程中粘结剂流入波导。
图4说明了根据一些实施例的嵌入式波导400。根据一些实施例，波导400可以使用例如图3中所示的工艺300形成。嵌入式波导400包括热固盖介质402(例如，一种标准的热固盖介质)和例如由上文以及工艺300所述的由受控深度镀覆的空腔所限定的波导沟道404。
根据一些实施例，波导400是一种充气的波导，并且工艺300是一种形成具有上面所列优点(例如，最低的介质损耗)的充气波导的工艺。由于大多数的能量在介质中而不是在导体中，因此具有低介质损耗是一种对于波导来说很重要的优点。另一方面，当一些能量在铜导体中，而一些在介质中，会从低损耗介质中得到较小的益处。
根据一些实施例，PCB内的空气介质波导可以用来缩放(scale)标准低成本FR4环氧树脂印刷电路板材料(例如到诸如频率100-200GHz或更大)。
根据一些实施例，为了大量制造使用压印方法在印刷电路板(PCB)内制造波导。
根据一些实施例，信号可以在PCB上传播，将去除与多吉比特总线设计关联的重大的障碍，而不会显著的增加成本。
根据一些实施例，通过依靠包括镀覆的沟道、沟槽和/或空腔的接合子部件在PCB中制造波导结构。根据一些实施例，压印允许在单独的步骤中形成波导的沟道、沟槽和/或空腔，从而去除了通过非压印方法所需的许多制造工艺。
根据一些实施例，提出了一种有效的低成本的制造方法，以使用标准FR4材料来实现波导。通过压印波导的顶部和/或底部而成为具有母模(master die)图案的介质，来使波导形成具有图像化或非图像化的铜包介质。然后，该顶部和底部层压在一起以形成波导。
根据一些实施例，由常规传输线结构导致的信号传输障碍被去除而不会显著增加板成本。
根据一些实施例，使用FR4材料和已有的PCB制造工艺提出了一种扩展信号传输超过每秒15-10吉比特的一种低成本的方法。
根据一些实施例，低成本的压印方法被用来(例如，类似于CD的制造)制造高性能的PCB。
图5说明了根据一些实施例形成波导的工艺500。根据一些实施例，工艺500使用压印热塑介质来制造波导。
在图5中所示的顶部，工艺500包括使用铜箔502和预浸料504以形成支撑常规导体的波导PCB的顶部分。类似地，在图5中所示的底部，工艺500包括使用铜箔506和预浸料508，以形成支撑常规导体的波导PCB的底部分。
在工艺500的步骤522，使铜箔502、预浸料508、铜箔506、预浸料508、压印子部件510和/或压印子部件512结合。根据一些实施例，压印子部件510和512是压印热塑介质。使用工艺500而不需使用粘结剂，通过层压形成波导的两个压印的相邻子部件510和512，来制造波导。这种层压工艺允许子部件510和512的相邻的金属表面相接触，由此沿着波导的长度而提供良好的EM(电磁)接触。根据需要，结合器件的外层部件可以被钻孔、镀覆、图像化等等。
图6说明了根据一些实施例形成波导的工艺600。根据一些实施例，工艺600使用热固FR4材料来制造波导。
在图6中所示的顶部，工艺600包括使用铜箔602和预浸料604来形成支撑常规导体的波导PCB的顶部分。类似地，在图6中所示的底部，工艺600包括使用铜箔606和预浸料608来形成支撑常规导体的波导PCB的底部分。压印子部件610和压印子部件612也被使用在工艺600中。
在步骤616，低流动性或无流粘结剂614被剪切、激光照射和/或穿通等等，以便在波导区域内部没有粘结剂存在。在步骤616被剪切、激光照射和/或穿通等等的粘结剂的产物被用来通过接合两个压印子部件610和612来制造波导。
在工艺600的步骤622，使铜箔602、预浸料604、铜箔606、预浸料608、图案化粘结剂结构616、压印子部件610和/或压印子部件612结合。在步骤622使用来自616的图案化粘结剂结构来层压压印子部件610和612。由金属表面的厚度和粘结剂的厚度而定，金属表面和相邻的部件可以开始接触或被小的间隙分隔开。根据需要，结合器件的外层部件可以被钻孔、镀覆、图像化等等。
图7说明了根据一些实施例用于压印用来形成波导的芯(和/或子部件)的工艺700。根据一些实施例，由工艺700形成的压印芯(和/或子部件)被用于形成波导的其他工艺。例如，由工艺700形成的压印芯(和/或子部件)可以被用来提供图5中的子部件510、图5中的子部件512、图6中的子部件610和/或图6中的子部件612。
根据一些实施例由图7所示的工艺700包括使用铜包热塑材料(和/或芯)702的第一示例工艺。铜包层702作为压印工艺的释放层，并且是该芯的最外面的金属。在步骤704，该芯702在两个图案化压板之间被热压。在步骤704使用的压板之一(例如，在步骤704的图7中所示的底压板)包括与将要形成的波导的反图像。在步骤704，当材料被加热，其变软并且构成了该图像压板的形状。根据一些实施例，依据使用的热塑材料和释放剂，在该芯702上面的铜包层可以在步骤704的挤压前被图像化。根据一些实施例，在该芯702上面的铜包层可以在步骤704的挤压后被图像化(例如，在图7中的706步骤)。该压印芯在步骤706被蚀刻(和/或图像化)以形成压印部件(或子部件)708。
根据一些实施例，由图7所示的工艺700包括使用热固材料的第二示例工艺。除了利用热固材料之外，如图7中所示的根据一些实施例的第二示例工艺类似于图7中的第一示例工艺。根据图7中所示的第二实施例，使用铜箔712、铜箔714和热固材料716(例如，热固B阶材料)。根据一些实施例，铜箔712和714(铜包层)用作释放层。在使用图案化压板的压印挤压步骤704的过程中使用的热量和压力中，热固材料716变软，被模制成型，然后被固化成图像化压板的形状。一旦在步骤704形成，压印芯在步骤706被图像化和/或蚀刻并且被处理成为压印部件(或子部件)708。
根据一些实施例由图7所示的工艺700包括使用非覆盖的热塑芯722的第三示例工艺。这种方法的成功在于，一旦压印了就在步骤724利用释放剂来释放压板。在步骤724的图像化和/或726之后，该部件在步骤726被镀覆和/或蚀刻以形成无电的铜，并且被处理以形成压印部件(或子部件)728。
根据一些实施例，由工艺700中的一个或多个工艺形成的压印芯(和/或子部件)708和/或728被用于形成波导的其他工艺。例如，由工艺700形成的压印芯(和/或子部件)708和/或728可以被用来提供图5中的子部件510、图5中的子部件512、图6中的子部件610和/或图6中的子部件612。
目前，当使用标准的波导时，其不容易集成到应用PCB技术的数字系统中。根据一些实施例，准波导结构可使用展示出真正波导的大多数优点的类波导结构，且可以结合到PCB中并需要很少的额外的制造工艺步骤。
根据一些实施例，提供了用于在PCB内设计、建立和/或制造准波导的方法。准波导是一种非真正波导的结构，但是展示了许多为有效的低成本高频率信号传播而提供的特性。
根据一些实施例，提供了一种结构、工艺、材料选择和/或制造流程以在PCB中建立准波导互连。
根据一些实施例，使用现有的PCB材料和工艺制造一个或多个空充气准波导。
根据一些实施例，在数字系统和/或射频(RF)集成PCB(例如，用于远程通信应用)中实施非常高速的总线。根据一些实施例，可以在PCB内使用空气介质准波导，和/或允许缩放标准低成本FR4环氧树脂印刷电路材料。
根据一些实施例，通过在介质或多层PCB复合物内形成(例如，通过布线、穿通和/或蚀刻，等等)沟道来制造准波导。然后，镀覆该沟道以形成该准波导的两个侧壁。准波导的顶侧和底侧由常规处理过的层所构造。
根据一些实施例，通过层压包括准波导的顶部、底部和侧壁的PCB子部件(例如使用热固粘结剂和/或预浸料)来制造准波导。沟道区域的粘结剂在层压之前去除。根据一些实施例，粘结剂从沟道的边缘往回去除(例如，20+mils密耳)，以在层压的过程中为材料的移动和粘结剂流动提供缓冲。
根据一些实施例，热塑盖层用来提供顶部和/或底部准波导表面。热塑材料作为该粘结剂，并且限定准波导表面的蚀刻金属做的比该沟道稍微大一些以解决在层压的过程中材料的移动。
根据一些实施例，通过扩展信号传输能力超过每秒15-20吉比特，使用准波导去除由常规传输线路导致的障碍。
根据一些实施例，使用FR4材料和已有的PCB制造工艺来形成准波导。
根据一些实施例，准波导提供了位于FR4材料内的可选互连结构，FR4材料有助于减少介质损耗和串扰的变化。
图8说明了根据一些实施例形成准波导的工艺800。根据一些实施例，工艺800使用热固FR4材料来形成该准波导。
铜包芯或多层802在图8的工艺800的顶部分示出。在步骤804，内铜包层802被图象化(如果需要的话)。类似地，图8的工艺800的底部分示出铜包芯或多层806。在步骤808，内铜包层806被图象化(如果需要的话)。
在步骤812，提供低流动性或非流动粘结剂。在步骤814，在粘结剂812中，沟道、沟槽和/或空腔被布线、穿通、蚀刻和/或激光照射，等等。类似地，在步骤816，提供低流动性或非流动粘结剂。在步骤818，在粘结剂816中，沟道、沟槽和/或空腔被布线、穿通、蚀刻和/或激光照射，等等。在步骤822，提供铜包芯和/或多层，并且在步骤824在铜包芯和/或多层的一部分中形成(例如，布线、穿通、蚀刻和/或激光照射，等等)沟道、沟槽和/或空腔。然后，在步骤826，该芯被镀覆并且被蚀刻使该沟道/沟槽/空腔的顶部和/或底部开通。
在步骤832，在从步骤826的镀覆的沟道/沟槽/空腔和粘结剂子部件814和818上实现层压。在步骤832，步骤804和808的结果也与其他部件结合。根据一些实施例，使用芯层压工艺构造波导。根据一些实施例，层的数量增加2层将容许标准的箔层压工艺。如果必要，该结合体的外部部件可以被钻孔、镀覆和/或图象化。此外，根据一些实施例，在该结构中形成通孔(例如，为了电性确保该波导顶部、底部和侧壁电连接)。
根据一些实施例，工艺800的关键是在比准波导稍微大一些的预浸料/粘结剂层中产生开口，以防止层压过程中粘结剂流向波导。
图9示出了根据一些实施例的准波导900。根据一些实施例，准波导900可以使用例如图8中所示的工艺800形成。嵌入式波导900包括热固盖介质902(例如，一种标准的热固盖介质)和由布线和/或穿孔裂缝所限定的波导沟道904。
根据一些实施例，工艺800和波导900涉及一种充气波导。充气波导为任何类型的波导提供了尽可能最低的损耗。在波导中，大量的能量集中在介质中而不是导体中。因此，通过在波导中使用空气而不是填充另外的材料让沟道的损耗最小化。
尽管已经参考特别的实现方案描述了一些实施例，但是根据一些实施例的其他实现方案也是可能的。此外，在附图所示的和/或在此描述的电路元件或其他部件的设置和/或排列不必按照示出和描述的特别方式设置。根据一些实施例，许多其他的设置也可以。
在附图中所示的每个系统中，元件在一些情况中各具有相同的附图标记或不同的附图标记以表明代表的元件可以是不同的和/或类似的。然而，元件可以足够灵活以具有不同的实现方案并且在此处所示或描述的一些或所有系统上使用。附图中所示的各种元件可以是相同的或不同的。哪个称为第一元件，哪个称为第二元件是随意的。
在说明书和权利要求书中，可以使用术语“耦合”和“连接”以及它们的派生词。应当理解，这些术语并不意味着彼此作为同义词。更确切地说，在特别的实施例中，“连接”可以用来表明两个或更多的元件彼此之间直接地物理性或电接触。“耦合”可以意味着两个或更多的元件直接地物理性或电接触。然而，“耦合”还可以意味着两个或更多的元件彼此之间不是直接地物理性或电接触，但是彼此之间仍然合作或相互作用。
在此，一种算法通常被认为是一种导致需要结果的动作或操作的独立(self-consistent)的序列。这些包括物理量的物理操作。通常来说，尽管不必要，但是物理量表现为能够被存储、转移、组合、比较和其他操作的电或磁的信号的形式。已经证明，主要是为了一般用途的缘故，参考这些作为位、数值、元件、符号、特征、术语、数字等的信号有时是很方便的。然而，应当理解，所有这些和类似的术语将与适当的物理量相联系，并且仅是应用于这些物理量的方便标记。
一些实施例可以实现在硬件、固件和软件的一种或其组合中。一些实施例还可以通过存储在机器可读介质上的指令实现，该指令可以被计算平台读取和执行以执行此处描述的操作。机器可读介质可以包括用于存储或传输以一种机器(例如，计算机)可读形式的信息的任何机制。例如，一种机器可读介质可以包括：只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储媒介；光存储媒介；快闪存储器件；电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号、传送和/或接收信号的接口，等等)和其它介质。
一实施例是本发明的一个方案或一个例子。说明书中涉及的“一实施例”、“一个实施例”、“一些实施例”或“其它实施例”意味着结合实施例描述的部件、结构或特点包括在至少一些实施例中，但不一定在本发明的所有实施例中。各种形式的“一个实施例”、“一实施例”、“一些实施例”不需要都涉及相同的实施例。
并不是此处描述和示出的所有的组件、部件、结构、特性等等需包括在特别的实施例中。例如，如果说明书说明可以或能包括一种组件、部件、结构或特性，那么不要求必须包括那个特别的组件、特征、结构或特性。如果说明书或权利要求涉及不定冠词“一”元件，那并不意味着只有一个元件。如果说明书或权利要求涉及“一额外”元件，那不排除有更多额外的元件。
尽管此处可以使用流程图和/或状态图来描述实施例，但是本发明并不局限于这些图或此处相应的说明。例如，流程不一定经过此处示出和描述的每个示出的框或状态或完全按和此处示出和描述相同的顺序进行。
本发明不限于此处所列的特别细节。实际上，受到该公开的益处的本领域的技术人员应当理解，在本发明范围内，上述的说明书和附图可以做出多种其他的变化。因此，下面的权利要求书和它的任何修改限定了本发明的范围。

Claims (33)

1.一种方法，包括：
在印刷电路板材料中形成沟道；
镀覆该形成的沟道以形成嵌入式波导的至少两个侧壁；并且
将印刷电路板材料层压在该镀覆沟道上。
2.如权利要求1所述的方法，其中该沟道形成在铜包芯中。
3.如权利要求1所述的方法，其中该形成的沟道被镀覆和蚀刻，使铜支撑在该沟道的一侧上。
4.如权利要求1所述的方法，其中该形成的沟道被镀覆和蚀刻，使该沟道的顶部和底部开通。
5.如权利要求1所述的方法，其中热塑介质层压到该镀覆的沟道。
6.如权利要求1所述的方法，其中在层压过程中热塑盖材料附着到该沟道的顶部。
7.如权利要求1所述的方法，其中在层压过程中热塑盖材料附着到该沟道的顶部和该沟道的底部。
8.如权利要求1所述的方法，其中使用粘结剂将导体层压到该沟道上方。
9.如权利要求8所述的方法，其中在层压之前去除沟道区域中的该粘结剂。
10.如权利要求1所述的方法，其中该沟道形成在两个铜包芯中。
11.如权利要求10所述的方法，其中该两个铜包芯每一个中的沟道被镀覆和蚀刻。
12.如权利要求1所述的方法，其中该嵌入式波导是充气波导。
13.如权利要求1所述的方法，其中该嵌入式波导是一种高速互连。
14.如权利要求1所述的方法，其中该层压工艺层压包括两个侧壁的印刷电路板材料并且层压包括该波导的顶部和底部的印刷电路板材料。
15.如权利要求1所述的方法，其中该印刷电路板材料包括低成本FR4材料。
16.如权利要求1所述的方法，其中该沟道形成在介质材料中。
17.如权利要求1所述的方法，其中该沟道形成在多层印刷电路板组合物中。
18.一种嵌入式波导，包括：
形成在印刷电路板材料中的沟道；
该沟道的至少两个镀覆侧壁；和
层压到该沟道的印刷电路板材料。
19.如权利要求18的嵌入式波导，其中该沟道形成在铜包芯中。
20.如权利要求18的嵌入式波导，其中该形成的沟道被镀覆和蚀刻，使铜支撑在该沟道的一侧上。
21.如权利要求18的嵌入式波导，其中：该形成的沟道被镀覆和蚀刻，使沟道的顶部和底部开通。
22.如权利要求18的嵌入式波导，其中热塑介质层压到该镀覆的沟道。
23.如权利要求18的嵌入式波导，其中热塑盖材料附着到该沟道的顶部。
24.如权利要求18的嵌入式波导，其中热塑盖材料附着到该沟道的顶部和该沟道的底部。
25.如权利要求18的嵌入式波导，其中使用粘结剂将导体叠到该沟道上方。
26.如权利要求25的嵌入式波导，其中该粘结剂不包括在沟道区域中。
27.如权利要求18的嵌入式波导，其中该沟道形成在两个铜包芯中。
28.如权利要求27的嵌入式波导，其中该两个铜包芯每一个中的沟道被镀覆和蚀刻。
29.如权利要求18的嵌入式波导，其中该嵌入式波导是充气波导。
30.如权利要求18的嵌入式波导，其中该嵌入式波导是一种高速互连。
31.如权利要求18的嵌入式波导，其中该印刷电路板材料包括低成本FR4材料。
32.如权利要求18的嵌入式波导，其中该沟道形成在介质材料中。
33.如权利要求18的嵌入式波导，其中该沟道形成在多层印刷电路板组合物中。
CN200610064494.5A 2005-12-30 2006-12-30 嵌入式波导印刷电路板结构 Expired - Fee Related CN101128088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/322,601 2005-12-30
US11/322,601 US7480435B2 (en) 2005-12-30 2005-12-30 Embedded waveguide printed circuit board structure
US11/322601 2005-12-30

Publications (2)

Publication Number Publication Date
CN101128088A true CN101128088A (zh) 2008-02-20
CN101128088B CN101128088B (zh) 2014-08-13

Family

ID=38110734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610064494.5A Expired - Fee Related CN101128088B (zh) 2005-12-30 2006-12-30 嵌入式波导印刷电路板结构

Country Status (5)

Country Link
US (1) US7480435B2 (zh)
CN (1) CN101128088B (zh)
DE (1) DE112006003543T5 (zh)
TW (1) TWI348563B (zh)
WO (1) WO2007078893A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109477936A (zh) * 2016-07-13 2019-03-15 洛克利光子有限公司 集成结构以及其制造方法
CN111372395A (zh) * 2020-04-22 2020-07-03 上海航天电子通讯设备研究所 基于多层lcp电路板的微波导制备方法及微波导
WO2022067569A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 信号传输装置及电子设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145595A1 (en) * 2005-12-27 2007-06-28 Hall Stephen H High speed interconnect
US20070154157A1 (en) * 2005-12-30 2007-07-05 Horine Bryce D Quasi-waveguide printed circuit board structure
WO2009066121A1 (en) * 2007-11-21 2009-05-28 Nokia Corporation Printed wiring board having acoustic channel
US20110068423A1 (en) * 2009-09-18 2011-03-24 International Business Machines Corporation Photodetector with wavelength discrimination, and method for forming the same and design structure
US9544678B2 (en) 2011-01-12 2017-01-10 Blackberry Limited Printed circuit board with an acoustic channel for a microphone
US9142497B2 (en) 2011-10-05 2015-09-22 Harris Corporation Method for making electrical structure with air dielectric and related electrical structures
WO2015052059A1 (en) * 2013-10-07 2015-04-16 Koninklijke Philips N.V. Precision batch production method for manufacturing ferrite rods
WO2016120254A1 (en) 2015-01-27 2016-08-04 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna structure
US10114067B2 (en) 2016-02-04 2018-10-30 Advantest Corporation Integrated waveguide structure and socket structure for millimeter waveband testing
US10944148B2 (en) * 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US10381707B2 (en) 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US9674597B1 (en) * 2016-02-10 2017-06-06 Bose Corporation Electrical circuit board with embedded acoustic channel
EP3449532B1 (en) 2016-04-28 2024-02-28 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna arrangement, electronic apparatus, radio communication method
US10371716B2 (en) 2016-06-29 2019-08-06 Advantest Corporation Method and apparatus for socket power calibration with flexible printed circuit board
EP3293814B1 (de) * 2016-09-13 2020-04-29 Dyconex AG Schaltungssubstrat und elektronisches höchstfrequenz-bauteil
TWI629920B (zh) * 2016-10-03 2018-07-11 中華精測科技股份有限公司 具有空心波導結構的晶片測試架構及其電路板
TWI752296B (zh) * 2018-10-17 2022-01-11 先豐通訊股份有限公司 電波傳輸板
EP3881391A4 (en) * 2018-11-14 2022-07-27 Optisys, LLC HOLLOW METALLIC WAVEGUIDES HAVING IRREGULAR HEXAGONAL CROSS-SECTIONS AND METHODS OF MAKING THEM
US11233304B2 (en) 2018-11-19 2022-01-25 Optisys, LLC Irregular hexagon cross-sectioned hollow metal waveguide filters
US11553265B2 (en) * 2019-07-24 2023-01-10 Google Llc Compact home assistant having a controlled sound path
US11482767B2 (en) * 2020-04-17 2022-10-25 Honeywell Federal Manufacturing & Technologies, Llc Method of manufacturing a waveguide comprising stacking dielectric layers having aligned metallized channels formed therein to form the waveguide
US11664567B2 (en) * 2020-11-30 2023-05-30 Nxp B.V. Hollow waveguide assembly formed by affixing first and second substrates to form a cavity therein and having a conductive layer covering the cavity
CN115226325A (zh) * 2021-04-14 2022-10-21 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
TWI796738B (zh) * 2021-07-23 2023-03-21 先豐通訊股份有限公司 具有波導管的線路板結構及其製作方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3157847A (en) 1961-07-11 1964-11-17 Robert M Williams Multilayered waveguide circuitry formed by stacking plates having surface grooves
US6346842B1 (en) 1997-12-12 2002-02-12 Intel Corporation Variable delay path circuit
US6353539B1 (en) 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6072699A (en) 1998-07-21 2000-06-06 Intel Corporation Method and apparatus for matching trace lengths of signal lines making 90°/180° turns
US6144576A (en) 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6587912B2 (en) 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6175239B1 (en) 1998-12-29 2001-01-16 Intel Corporation Process and apparatus for determining transmission line characteristic impedance
US6429383B1 (en) 1999-04-14 2002-08-06 Intel Corporation Apparatus and method for improving circuit board solder
US6249142B1 (en) 1999-12-20 2001-06-19 Intel Corporation Dynamically terminated bus
US6366466B1 (en) 2000-03-14 2002-04-02 Intel Corporation Multi-layer printed circuit board with signal traces of varying width
US6362973B1 (en) 2000-03-14 2002-03-26 Intel Corporation Multilayer printed circuit board with placebo vias for controlling interconnect skew
US6788222B2 (en) 2001-01-16 2004-09-07 Intel Corporation Low weight data encoding for minimal power delivery impact
US6891899B2 (en) 2001-03-19 2005-05-10 Intel Corporation System and method for bit encoding to increase data transfer rate
US6674648B2 (en) 2001-07-23 2004-01-06 Intel Corporation Termination cards and systems therefore
US6882762B2 (en) 2001-09-27 2005-04-19 Intel Corporation Waveguide in a printed circuit board and method of forming the same
US6737883B2 (en) 2001-12-17 2004-05-18 Intel Corporation Transmission mode signaling with a slot
US6747216B2 (en) 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
JP2003264405A (ja) 2002-03-08 2003-09-19 Opnext Japan Inc 高周波伝送線路およびそれを用いた電子部品並びに電子装置
US6803527B2 (en) 2002-03-26 2004-10-12 Intel Corporation Circuit board with via through surface mount device contact
US7020792B2 (en) 2002-04-30 2006-03-28 Intel Corporation Method and apparatus for time domain equalization
US6642158B1 (en) 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion
US6916183B2 (en) 2003-03-04 2005-07-12 Intel Corporation Array socket with a dedicated power/ground conductor bus
US7043706B2 (en) 2003-03-11 2006-05-09 Intel Corporation Conductor trace design to reduce common mode cross-talk and timing skew
US6992899B2 (en) 2003-03-21 2006-01-31 Intel Corporation Power delivery apparatus, systems, and methods
US7022919B2 (en) 2003-06-30 2006-04-04 Intel Corporation Printed circuit board trace routing method
TW592003B (en) 2003-07-04 2004-06-11 Sentelic Corp Method for using a printed circuit substrate to manufacture a micro structure
US20050063637A1 (en) 2003-09-22 2005-03-24 Mershon Jayne L. Connecting a component with an embedded optical fiber
US20050063638A1 (en) 2003-09-24 2005-03-24 Alger William O. Optical fibers embedded in a printed circuit board
US20050208749A1 (en) 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
US7691458B2 (en) 2004-03-31 2010-04-06 Intel Corporation Carrier substrate with a thermochromatic coating
US7121841B2 (en) 2004-11-10 2006-10-17 Intel Corporation Electrical socket with compressible domed contacts
US7249955B2 (en) 2004-12-30 2007-07-31 Intel Corporation Connection of package, board, and flex cable
US7301424B2 (en) 2005-06-29 2007-11-27 Intel Corporation Flexible waveguide cable with a dielectric core
US7271680B2 (en) 2005-06-29 2007-09-18 Intel Corporation Method, apparatus, and system for parallel plate mode radial pattern signaling
US7361842B2 (en) 2005-06-30 2008-04-22 Intel Corporation Apparatus and method for an embedded air dielectric for a package and a printed circuit board
US20070037432A1 (en) 2005-08-11 2007-02-15 Mershon Jayne L Built up printed circuit boards

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109477936A (zh) * 2016-07-13 2019-03-15 洛克利光子有限公司 集成结构以及其制造方法
US11037839B2 (en) 2016-07-13 2021-06-15 Rockley Photonics Limited Integrated structure and manufacturing method thereof
US11600532B2 (en) 2016-07-13 2023-03-07 Rockley Photonics Limited Integrated structure and manufacturing method thereof
CN111372395A (zh) * 2020-04-22 2020-07-03 上海航天电子通讯设备研究所 基于多层lcp电路板的微波导制备方法及微波导
CN111372395B (zh) * 2020-04-22 2022-07-05 上海航天电子通讯设备研究所 基于多层lcp电路板的微波导制备方法及微波导
WO2022067569A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 信号传输装置及电子设备

Also Published As

Publication number Publication date
TWI348563B (en) 2011-09-11
WO2007078893A3 (en) 2008-07-31
TW200739153A (en) 2007-10-16
DE112006003543T5 (de) 2008-11-13
US7480435B2 (en) 2009-01-20
CN101128088B (zh) 2014-08-13
WO2007078893A2 (en) 2007-07-12
US20070154155A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
CN101128088B (zh) 嵌入式波导印刷电路板结构
CN101026933B (zh) 印刷电路板波导
US20090080832A1 (en) Quasi-waveguide printed circuit board structure
KR100939426B1 (ko) 플렉스 리지드 배선판
KR100952478B1 (ko) 인쇄회로기판 및 그 제조방법
US7347950B2 (en) Rigid flexible printed circuit board and method of fabricating same
JP5658399B1 (ja) プリント配線板
KR100688845B1 (ko) 광도파로 제조방법, 상기 광도파로를 포함하는 광전기인쇄회로기판 및 그 제조방법
TWI354128B (en) Waveguide and method of forming an embedded wavegu
CN114554712A (zh) 线路板及其制造方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
JP5160346B2 (ja) 光電複合フレキシブル配線板およびその製造方法
KR102105403B1 (ko) 전자소자 내장 기판 및 그 제조 방법
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
CN220021574U (zh) 电路基板以及电子设备
JPH09326536A (ja) 金属基板及びその製造方法
KR100942626B1 (ko) 플렉스 리지드 배선판 및 그 제조 방법
CN112689383A (zh) 一种高频低损耗多层fpc及其生产工艺
KR101953850B1 (ko) 더블 사이드 임베디드 제조방법
CN213880404U (zh) 一种高频低损耗多层fpc
CN217591182U (zh) 一种分尾阶梯电厚金手指软硬结合板
KR20180025345A (ko) 리지드 플렉시블 회로기판 제조방법
JP2005005505A (ja) 多層配線基板及びその製造方法
CN117425264A (zh) 内嵌散热结构的线路板及其制作方法
CN115460772A (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140813

Termination date: 20191230