CN101026933B - 印刷电路板波导 - Google Patents
印刷电路板波导 Download PDFInfo
- Publication number
- CN101026933B CN101026933B CN200610064137.9A CN200610064137A CN101026933B CN 101026933 B CN101026933 B CN 101026933B CN 200610064137 A CN200610064137 A CN 200610064137A CN 101026933 B CN101026933 B CN 101026933B
- Authority
- CN
- China
- Prior art keywords
- waveguide
- printed circuit
- circuit board
- pcb
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/12—Hollow waveguides
- H01P3/121—Hollow waveguides integrated in a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/002—Manufacturing hollow waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
在一些实施例中,利用印刷电路板材料制造印刷电路板,并且形成包含在印刷电路板材料中的波导。描述和要求了其他实施例。
Description
技术领域
相关申请
本申请涉及公开号为US 2007-0154155A1、题目为“Embedded WaveguidePrinted Circuit Board(嵌入式波导)印刷电路板)”、律师备案号为042390.P21426、与本申请的发明人相同并与本申请于同一日提交的美国专利申请。
本申请涉及公开号为US 2007-0154156A1、题目为“Imprinted WaveguidePrinted Circuit Board(压印式波导印刷电路板结构)”、律师备案号为042390.P21427、与本申请的发明人相同并与本申请于同一日提交的美国专利申请。
本申请还涉及公开号为US 2007-0154157A1、题目为“Quasi-WaveguidePrinted Circuit Board(准波导印刷电路板结构)”、律师备案号为042390.P21431、与本申请的发明人相同并与本申请于同一日提交的美国专利申请。
本发明通常涉及印刷电路板(PCB)波导。
背景技术
由于“摩尔定律”促使数据总线的带宽越来越高,与传统的微波传输带和带状传输线结构相关的基本障碍将沟道速度限制到低于15-20千兆比特每秒的频率。信号传输限制基本上与由电介质和铜以及由微波传输带和带状线结构支持的传播模式导致的传输线损耗有关。此外,具有标准传输线结构的高性能电介质的使用可以使带宽稍微增加,但使成本大大增加。
由于用于已调信号的信号频率和载波频率升高到超过15-20千兆比特每秒并向着20-50GHz增加且超过它,所以标准微波传输带和带状线结构作为传输结构并不怎么有效。因此,需要信号传播的替换方法。为了确保最小的损耗和引导这种高频的能量,一种解决方案可以是使用波导结构。波导典型地是控制电磁波的传播从而迫使该波沿着由波导的物理结构限定的路径传播的器件。基于当前的印刷电路板(PCB)工艺技术,标准波导不易集成在数字系统中。因此,出现了对改进的PCB波导的需求。
附图说明
根据下面给出的详细说明以及本发明的一些实施例的附图,本发明将被更充分地理解,但是这些实施例不是用来将本发明限制为描述的具体实施例,而是仅用于解释和理解。
图1示出了根据本发明一些实施例形成嵌入式波导的工序。
图2示出了根据本发明一些实施例的嵌入式波导。
图3示出了根据本发明一些实施例形成嵌入式波导的工序。
图4示出了根据本发明一些实施例的嵌入式波导。
图5示出了根据本发明一些实施例形成压印式(imprint)波导的工序。
图6示出了根据本发明一些实施例形成压印式波导的工序。
图7示出了根据本发明一些实施例用于压印形成波导的芯(和/或子部件)的工序。
图8示出了根据本发明一些实施例形成准波导的工序。
图9示出了根据本发明一些实施例的准波导。
具体实施方式
本发明的一些实施例涉及嵌入式波导印刷电路板(PCB)结构。一些实施例涉及形成嵌入式波导的工序。
一些实施例涉及压印式波导PCB结构。一些实施例涉及形成压印式波导的工序。
一些实施例涉及准波导PCB结构。一些实施例涉及形成准波导的工序。
在一些实施例中,利用印刷电路板材料制造印刷电路板,以及形成包含在印刷电路板材料中的波导。
在一些实施例中,印刷电路板包括印刷电路板材料和包含在印刷电路板材料中的波导。
在一些实施例中,沟道形成在印刷电路板材料中,该形成的沟道被电镀以形成嵌入式波导的至少两个侧壁,并且印刷电路板材料被层叠到电镀的沟道。
在一些实施例中,嵌入式波导包括形成在印刷电路板材料中的沟道、沟道的至少两个电镀侧壁和层叠到沟道的印刷电路板材料。
在一些实施例中,沟道通过组合两个压印子部件而形成,每个子部件由印刷电路板材料形成,并且压印子部件被层叠以形成波导。
在一些实施例中,波导包括均由印刷电路板材科形成的两个压印子部件和在压印子部件之间形成波导的沟道。
在一些实施例中,沟道形成在印刷电路板材料中,形成的沟道被电镀以形成准波导的至少两个侧壁,并且利用热固性粘合剂将印刷电路板材料层叠到电镀的沟道。
在一些实施例中,准波导包括形成在印刷电路板材料中的沟道、沟道的两个电镀侧壁和层叠到沟道的印刷电路板材料。
一些实施例涉及充气波导。充气波导使任何类型的波导的可能损耗最小。在波导中,主要能量集中在电介质中而不是导体中。因此,通过在波导中利用空气来代替用其他材料填充波导,将使沟道损耗最小。
根据一些实施例,即使从损耗的观点来看充气波导是最有利的,波导也可以由空气之外的其他材料填充(例如,出于制造和/或可靠性考虑因素而这样做)。根据一些实施例,所有在此计论、描述和/或说明的波导都可以由空气之外的其他材料填充,即使在此讨论、描述和/或说明的波导是由空气填充的内容中也是如此。
根据一些实施例,在高频方面,波导比标准传输线结构传播能量更有效,并且可以被用于扩展标准、低成本PCB沟道技术的带宽(例如,扩展到100-200GHz频率)。
根据一些实施例,充气波导利用现有的PCB材料和工艺制造。
根据一些实施例,空气电介质波导被用于PCB内。
根据一些实施例,标准低成本FR4环氧树脂印刷电路材料可以用于在PCB中形成波导。
根据一些实施例,特高速总线可以在数字系统的PCB中和/或射频(RF)集成PCB中(例如用于电信设备)实现。
根据一些实施例,PCB波导被用于利用FR4材料和现有的PCB制造工艺扩展信号传输(例如,超过20-30GHz)。
根据一些实施例,利用FR4材料的波导互连结构帮助消除电介质损耗的变化和串音。
根据一些实施例,提供了PCB互连波导的结构、工艺、材料选择和制造。
根据一些实施例,通过将沟道形成到电介质或多层PCB组合中(例如通过布线、冲压、利用激光或蚀刻)来制作波导。然后,沟道被电镀以形成波导的两侧壁。在一些实施例中,还根据使用的方法和工艺,形成顶壁和/或底壁。沟道剩下的壁可以以相类似的方式构造。
根据一些实施例,通过层叠包括波导的顶、底和侧壁的PCB子部件来制作波导。当利用热固性粘合剂和/或半固化片(preprege)时,在沟道区域中的粘合剂在层叠前被去除。在一些实施例中,粘合剂去除从沟道的边缘逐渐往回延伸(例如20+毫英寸)以提供在层叠期间材料移动和粘合剂流动的缓冲区。
根据一些实施例,热塑性盖层被用于提供顶和/或底波导表面。热塑性材料用作粘合剂,并且限定波导表面的蚀刻金属做得比波导沟道稍大以考虑层叠期间材料的移动。
图1示出了根据一些实施例形成波导的工序100。根据一些实施例,工序100使用热塑性盖材料的热塑性以在层叠期间粘合波导的顶盖和/或底盖。
图1的工序100的顶部在102示出了铜敷层热塑性电介质芯或多层结构。根据一些实施例,在102所示的铜敷层热塑性电介质芯或多层结构具有底部电介质,底部电介质是热塑性塑料。在104,底部铜层被成像(image)。在104所示的底部铜层包括用于被形成的空气电介质波导的导体。
与图1的工序100的顶部类似,工序100的底部在106包括铜敷层热塑性电介质芯或多层结构,其顶部电介质是热塑性塑料。在108,在102的结构的顶部铜层被成像。在108成像的顶部铜层包括用于波导的底部导电区域(例如如果中芯被电镀,则用于沟道和/或用于沟槽,或者,例如如果中芯被成像,则用于空腔)。
图1的工序100的中部示出了用于形成中芯的两种可选工序。铜敷层两侧或多层芯在112示出。两种选择如图1所示。第一种选择包括114和116,第二种选择包括118和120。在第一种选择中,在114,沟道、沟槽和/或空腔形成在如112所示的铜敷层两侧或多层芯中。在114,沟道、沟槽和成空腔通过激光和/或等离子体利用铜作为烧蚀/蚀刻止停件而形成。在116,芯被电镀且蚀刻,其中铜支撑在沟道/沟槽/空腔的一侧上(例如,如在图1中所示的底侧上)。在第二种选择中,在118,沟道/沟槽/空腔被布线、冲孔、蚀刻和/或光激射以穿过芯。在120,该芯被电镀和蚀刻,沟道/沟槽/空腔的顶部和底部保持开着。
在122,将来自工序100顶部、中部和底部的各段组合.在122,热塑性电介质被层叠到包含沟道/沟槽/空腔的电镀芯.此外,外层部分根据需要被钻孔、电镀、成像和/或蚀刻等.根据一些实施例,步骤122的最终结果是根据一些实施例具有嵌入式波导的PCB.根据一些实施例,图1的工序100的关键是利用盖材料的热塑性特性以在层叠期间粘合波导的顶盖和/或底盖.
图2示出了根据一些实施例的嵌入式波导200。根据一些实施例,例如波导200可用图1中示出的工序100形成。嵌入式波导200包括热塑性盖电介质202和由电镀芯206限定的空气沟道204。
根据一些实施例,工序100和波导200涉及充气波导。充气波导使波导的可能损耗最小。在波导中,主要能量集中在电介质中而不是导体中。因此,通过在波导中利用空气来代替用其他材料填充波导,将使沟道损耗最小。
图3示出了根据一些实施例的形成波导的工序300。根据一些实施例,工序300使用热固性FR4材料。
图3的工序300的顶部示出了铜箔302和半固化片层304,铜箔302和半固化片层304形成支撑传统导体的波导PCB的顶部。类似地,在图3的工序300的底部示出了铜箔306和半固化片层308,铜箔306和半固化片层308形成支撑传统导体的波导PCB的底部。
在312提供铜敷层芯和/或多层,并且在314,沟道、沟槽和/或空腔(例如通过布线、冲压、蚀刻和/或激光照射等)形成在该铜敷层芯和/或多层的一部分中。然后,在316,该芯被电镀和蚀刻,沟道/沟槽/空腔的顶部和/或底部开着,以形成波导的顶部。
在322提供低流动或不流动粘合剂。在324该粘合剂被布线、冲孔、蚀刻和/或光激射等以形成通过粘合剂的沟道、沟槽和/或空腔。
在332提供铜敷层芯和/或多层,并且在334,沟道、沟槽和/或空腔(例如通过布线、冲孔、蚀刻和/或光激照射等)形成在该铜敷层芯和/或多层的一部分中。然后,在336,该芯被电镀和蚀刻,沟道/沟槽/空腔的顶部和/或底部开着,以形成波导的底部。
在342,将铜箔302、半固化片304、在316电镀和蚀刻的芯、在324具有空腔的粘合剂、在336电镀和蚀刻的芯、半固化片308和/或铜箔306组合。在342,利用光激射/冲孔的低流动或不流动粘合剂,将导体层叠在沟道/沟槽/空腔之上。外层特征根据需要被钻孔、电镀、成像等。
根据一些实施例,工序300的关键是在半固化片/粘合剂层中产生稍大于由沟道/沟槽/空腔形成的波导的开口间隙(opening clearance),用以防止层叠期间粘合剂流入波导。
图4示出了根据一些实施例的嵌入式波导400。例如根据一些实施例,波导400可用图3中所示的工序300形成。例如,嵌入式波导400包括热固性盖电介质402(例如,标准的热固性盖电介质)和由在工序300中和如上所述的控制深度的电镀空腔限定的波导沟道404。
根据一些实施例,波导400是充气波导,工序300是形成具有以上列出的优点(例如最低的电介质损耗)的充气波导的工序。具有低电介质损耗对于波导而言是显著的优点,因为大部分能量在电介质中而不是在导体中。另一方面,当一些能量在铜导体中而一些能量在电介质中时,较低损耗的电介质导致较小的优点。
根据一些实施例,PCB中的空气电介质波导可以被用于标定标准低成本FR4环氧树脂印刷电路材料(例如,至诸如100-200GHz或更大的频率)。
根据一些实施例,利用用于大量生产的压印方法在印刷电路板(PCB)中制造波导。
根据一些实施例,信号可以在PCB上传播,该PCB会去除与几千兆比特总线设计相关的基本障碍而没有大的成本增加。
根据一些实施例,通过依赖粘合包括电镀沟道、空腔和/或沟槽的子部件,在PCB中制造波导结构。根据一些实施例,压印使得波导的沟道、沟槽和/或空腔能够在一个步骤中形成,消除了非压印方法所需的多步制造工序。
根据一些实施例,提供有效的低成本制造方法,以利用标准FR4材料实现波导。通过将波导的顶部和/或底部压印入具有主管芯图案的电介质内而用成像或未成像的铜敷层电介质来形成波导。然后,顶部和底部被层叠在一起以形成波导。
根据一些实施例,由传统的传输线结构导致的信号传输障碍被去除而没有大的成本增加。
根据一些实施例,利用FR4材料和现有的PCB制造工艺,提供将信号传输扩展到超过15-10千兆比特每秒的低成本方法。
根据一些实施例,低成本压印方法用于制造高性能的PCB(例如,与制造CD类似)。
图5示出了根据一些实施例形成波导的工序500。根据一些实施例,工序500利用压印的热塑性电介质制造波导。
在图5中所示的顶部,工序500包括利用铜箔502和半固化片504形成支撑传统导体的波导PCB的顶部。类似地,在图5中所示的底部,工序500包括利用铜箔506和半固化片508形成支撑传统导体的波导PCB的底部。
在工序500的522中,将铜箔502、半固化片504、铜箔506、半固化片508、压印子部件510和/或压印子部件512组合。根据一些实施例,子部件510和512是压印的热塑性电介质。通过将形成波导的两个压印的邻接子部件510和512层叠,不使用粘合剂,利用工序500来制造波导。该层叠工序使得邻接子部件510和512的金属面接触,从而沿着波导的长度提供良好的EM(电磁)接触。所组合的器件的外层特征可根据需更被钻孔、电镀、成像等。
图6示出了根据一些实施例形成波导的工序600。根据一些实施例,工序600利用热固性FR4材料制造波导。
在图6中所示的顶部,工序600包括利用铜箔602和半固化片604形成支撑传统导体的波导PCB的顶部。类似地,在图6中所示的底部,工序600包括利用铜箔606和半固化片608形成支撑传统导体的波导PCB的底部。压印的子部件610和压印的子部件612也用于工序600中。
在616,低流动或不流动的粘合剂614被切割、光激射和/或冲孔等,从而使得没有粘合剂位于波导区域内。通过接合两个压印子部件610和612,在616被切割、光激射和/或冲孔等的粘合剂的结果被用于制造波导。
在工序600的622中,将铜箔602、半固化片604、铜箔606、半固化片608、来自616的图案化粘合剂、压印子部件610和/或压印子部件612组合。在622,利用来自616的图案化粘合剂层叠压印子部件610和612。取决于金属表面的厚度和粘合剂的厚度,金属表面和邻接部分可以进行接触或通过小间隙分隔开。所组合的器件的外层特征可以根据需更被钻孔、电镀、成像等。
图7示出了根据一些实施例用于压印用来形成波导的芯(和/或子部件)的工序700.根据一些实施例,由工序700形成的压印芯(和/或子部件)被用于形成波导的进一步的工序中.例如,由工序700形成的压印芯(和/或子部件)可以被用于提供图5的子部件510、图5的子部件512、图6的子部件610和/或图6的子部件612.
根据一些实施例,在图7中示出的工序700包括利用铜敷层热塑性材料(和/或芯)702的第一示例性工序。铜敷层702用作压印工序的释放层,并且是用于芯的最终金属。在704,芯702在两个图案化压板之间被热压。在704中使用的压板中的一个(例如在图7的704中所示的底压板)包括要形成的波导的相反成像。当在704材料被加热时,材料软化且成为成像的压板的形态。根据一些实施例,取决于使用的热塑性材料和脱模剂(release agent),敷在芯702上的铜可在704的加压之前被成像。根据一些实施例,敷在芯702上的铜可以在704的加压之后被成像(例如在图7的706中)。在706,压印的芯被蚀刻(和/或成像)以形成压印部件(或子部件)708。
根据一些实施例,图7中示出的工序700包括利用热固性材料的第二示例性工序。根据一些实施例,图7中示出的第二示例性工序除了利用热固性材料外与图7的第一示例性工序类似。根据图7中示出的第二示例实施例,使用铜箔712、铜箔714和热固性材料716(例如热固性B级材料)。根据一些实施例,铜箔712和714(铜敷层)被用于释放层。在利用图案化压板的压印加压704过程中使用的加热和加压期间,热固化材料716软化,被模制成形,然后以成像的压板的形状固化。一旦在704中形成,则压印的芯在706中被成像和/或蚀刻并且被加工成压印部件(或子部件)708。
根据一些实施例,图7中示出的工序700包括利用未敷层的热塑性芯722的第三示例性工序。该方法的成功取决于用于一旦被压印就在724释放压板的脱模剂。在724和/或在726中成像之后,在726该部件被电镀和/或蚀刻以形成无电镀的铜,并且被处理以形成压印部件(或子部件)728。
根据一些实施例,通过工序700的一个或多个步骤形成的压印芯(和/或子部件)708和/或728被用于形成波导的进一步的工序。例如,由工序700形成的压印芯(和/或子部件)708和/或728可以被用于提供图5的子部件510、图5的子部件512、图6的子部件610和/或图6的子部件612。
目前,当使用标准波导时,它们不易集成在利用PCB技术的数字系统中。根据一些实施例,准波导结构使得类波导结构表现出真波导的大部分优点,但是却可以用较少的附加制造工艺步骤并入到PCB中。
根据一些实施例,提供用于在PCB内设计、建立和/或制作准波导的方法。准波导是非真波导的结构,但表现出以较低成本提供有效高频信号传播的大部分特性。
根据一些实施例,提供结构、工艺、材料选择和/或制造流程以把准波导互连构建到PCB中。
根据一些实施例,一个或多个充气准波导利用现有的PCB材料和工艺制造。
根据一些实施例,特高速总线可以在数字系统和/或射频(RF)集成PCB(例如用于电信应用)中实现。根据一些实施例,空气电介质准波导可以用于PCB内和/或允许定标标准低成本FR4环氧树脂印刷电路材料。
根据一些实施例,通过在电介质或多层PCB组合中形成沟道(例如通过布线、冲孔和/或蚀刻等)来制造准波导.然后,沟道被电镀以形成准波导的两侧壁.准波导的顶侧和底侧从传统地处理的层构造.
根据一些实施例,通过层叠包括准波导的顶、底和侧壁的PCB子部件(例如利用热固性粘合剂和/或半固化片)来制造准波导。沟道区域中的粘合剂在层叠前被去除。根据一些实施例,粘合剂去除从沟道的边缘往回延伸(例如20+毫英寸)以提供用于在层叠期间材料移动和粘合剂流动的缓冲区。
根据一些实施例,热塑性盖层被用于提供准波导顶面和/或底面。热塑性材料用作粘合剂,并且限定波导表面的蚀刻金属做得比沟道稍大些以考虑在层叠期间材料的移动。
根据一些实施例,使用准波导,通过将信号传送能力扩展到超过15-20千兆比特每秒,从而去除由传统的传输线导致的障碍。
根据一些实施例,利用FR4材料和现有的PCB制造工艺形成准波导。
根据一些实施例,准波导在FR4材料内提供交替的互连结构,互连结构将帮助消除电介质损耗的变化和串音。
图8示出了根据一些实施例形成准波导的工序800。根据一些实施例,工序800利用热固性FR4材料来形成准波导。
铜敷层或多层802在图8的工序800的顶部示出。在804,内部铜敷层802被成像(如果需要的话)。类似地,图8的工序800的底部示出铜敷层芯或多层806。在808,内部铜敷层806被成像(如果需要的话)。
在812,提供低流动或不流动粘合剂。在814,在粘合剂812中沟道、沟槽和/或空腔被布线、冲孔、蚀刻和/或光激射等。类似地,在816,提供低流动或不流动粘合剂。在818,在粘合剂816中沟道、沟槽和/或空腔被布线、冲孔、蚀刻和/或光激射等。在822提供铜敷层芯和/或多层,并且在824,沟道、沟槽和/或空腔(例如布线、冲孔、蚀刻和/或光激射等)形成在该铜敷层芯和/或多层的一部分中。然后,在826,该芯被电镀和蚀刻,沟道/沟槽/空腔的顶部和/或底部开着。
在832,在来自826的电镀的沟道/沟槽/空腔和粘合剂子部件814和818上执行层叠。804和808的结果还在832与其他部分组合。根据一些实施例,波导利用芯层叠工序构成。根据一些实施例,增加两层层数将允许标准的箔层叠工序。所述组合的外部特征可以根据需更被钻孔、电镀和/或成像。此外,根据一些实施例,通路形成在该结构中(例如,为了在电上确保波导顶、底和侧被电连接)。
根据一些实施例,工序800的关键是在半固化片/粘合剂层中产生稍大于准波导(quasi-waveguide)的开口间隙,以防止在层叠期间粘合剂流入准波导。
图9示出了根据一些实施例的准波导900。例如根据一些实施例,准波导900可用图8中所示的工序800形成。嵌入式准波导900包括热固性盖电介质902(例如标准的热固性盖电介质)和由布线和/或冲孔的狭缝(slot)限定的波导沟道904。
根据一些实施例,工序800和波导900涉及充气波导。充气波导使任何类型的波导的可能损耗最低。在波导中,主要能量集中在电介质中而不是在导体中。因此,通过在波导中利用空气来代替用其他材料填充波导,将使沟道损耗最小。
虽然一些实施例已经参考具体实施方式进行了描述,但是根据一些实施例其他的实施方式也是可以的.此外,在附图中示出和/或在此描述的电路元件或其他特征的配置和/或顺序未必以示出和描述的具体方式设置.根据一些实施例,许多其他的配置是可以的.
在图中所示的每个系统中,在一些情况中所述元件每个可以采用相同的附图标记或者不同的附图标记以提示所指的元件可能是不同的和/或相同的。然而,对于在此示出或描述的一些或所有的系统,元件可以是足够灵活的以具有不同的实施方式和功能。在图中所示的各种元件可以是相同的或不同的。哪个是所谓的第一元件以及哪个是所谓的第二元件是随意的。
在说明书和权利要求中,可以使用术语“耦合”和“连接”以及它们的派生词。应该理解,这些术语彼此不是意味着同义词。更确切地讲,在具体实施例中,“连接”可以被用于指示两个或多个元件彼此直接物理或电接触。“耦合”可以意味着两个或多个元件直接物理或电接触。然而,“耦合”还可以意味着两个或多个元件被此非直接接触,但仍然彼此协作或相互作用。
算法在此通常被认为是导致所需结果的动作和操作的自相容序列。这些包括物理量的物理操作。通常,虽然不是必要的,这些物理量采用能够被存储、传输、组合、比较和其他操作的电或磁信号的形式。主要是因为公共用途的原因,已证明有时将这些信号称为比特、值、元素、符号、字符、术语、数量等是方便的。然而应该理解,所有这些和类似的术语与适当的物理量相关,并且仅是应用于这些物理量的方便标签。
一些实施例可以在硬件、固件和软件中的一个或其组合中实现。一些实施例也可以实现为存储在机器可读介质上的指令,该指令可以由计算平台读取和执行以完成在此描述的操作。机器可读介质可以包括用于以机器(例如计算机)可读的形式存储或传输信息的任何机构。例如,机器可读介质可以包括只读存储器(ROM);随机存取存储器(RAM);磁盘存储介质;光学存储介质;闪存设备;电、光、声或其他形式的传播信号(例如载波、红外线信号、数字信号、传输和/或接收信号的接口等)及其它。
实施例是本发明的实施方式或例子。在说明书中提到的“实施例”、“一个实施例”、“一些实施例”或“其他实施例”意味着结合该实施例描述的具体特征、结构或特性包括在本发明的至少一些实施例中而不必是所有的实施例中。各种表示的“实施例”、“一个实施例”或“一些实施例”不必都是指相同的实施例。
不是所有的在此描述和示出的部件、特征、结构、特性等需要被包括在一个具体实施例或多个实施例中。例如如果说明书记载部件、特征、结构或特性“可”、“可以”、“可能”、“能够”被包括,则具体的部件、特征、结构或特性不要求被包括。如果说明书或权利要求指示“一个”元件,这并不意味着仅一个元件。如果说明书或权利要求指示“一个附加的”元件,这并不排除有多个附加的元件。
虽然在此流程图和/或状态图被用于描述实施例,但是本发明不限制于这些图或在此相应的描述。例如,流程不必通过每个所示的框或状态或以与在此示出和描述的完全相同的顺序移动。
本发明不限于在此列出的具体细节。实际上,掌握此公开的优点的本领域技术人员应该理解,在本发明的范围内根据前面的描述和附图可以作出许多其他变化。因此,正是下列权利要求(包括对这些权利要求的任何修改)限定限定了本发明的范围。
Claims (22)
1.一种形成印刷电路板波导的方法,包括:
利用印刷电路板材料制造印刷电路板;以及
形成包含在所述印刷电路板材料内的波导,其中在所述波导内形成沟道。
2.根据权利要求1所述的方法,其中所述波导嵌入在所述印刷电路板材料中。
3.根据权利要求1所述的方法,其中所述波导通过组合由所述印刷电路板材料形成的两个压印子部件形成。
4.根据权利要求1所述的方法,其中所述波导是准波导。
5.根据权利要求1所述的方法,其中所述沟道形成在铜敷层芯中。
6.根据权利要求1所述的方法,其中所述沟道形成在电介质材料中。
7.根据权利要求1所述的方法,其中所述沟道形成在多层印刷电路板组合中。
8.根据权利要求1所述的方法,其中所述嵌入式波导是充气波导。
9.根据权利要求1所述的方法,其中所述嵌入式波导是高速互连。
10.根据权利要求9所述的方法,其中所述高速互连是高速总线。
11.根据权利要求1所述的方法,其中所述印刷电路板材料包括低成本FR4材料。
12.一种印刷电路板,包括:
印刷电路板材料;以及
包含在所述印刷电路板材料内的波导,其中在所述波导内形成沟道。
13.根据权利要求12所述的印刷电路板,其中所述波导嵌入在所述印刷电路板材料中。
14.根据权利要求12所述的印刷电路板,其中所述波导通过组合由所述印刷电路板材料形成的两个压印子部件形成。
15.根据权利要求12所述的印刷电路板,其中所述波导是准波导。
16.根据权利要求12所述的印刷电路板,其中所述沟道形成在铜敷层芯中。
17.根据权利要求12所述的印刷电路板,其中所述沟道形成在电介质材料中。
18.根据权利要求12所述的印刷电路板,其中所述沟道形成在多层印刷电路板细合中。
19.根据权利要求12所述的印刷电路板,其中所述嵌入式波导是充气波导。
20.根据权利要求12所述的印刷电路板,其中所述嵌入式波导是高速互连。
21.根据权利要求20所述的印刷电路板,其中所述高速互连是高速总线。
22.根据权利要求12所述的印刷电路板,其中所述印刷电路板材料包括低成本FR4材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/322995 | 2005-12-30 | ||
US11/322,995 US20070274656A1 (en) | 2005-12-30 | 2005-12-30 | Printed circuit board waveguide |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101026933A CN101026933A (zh) | 2007-08-29 |
CN101026933B true CN101026933B (zh) | 2010-05-12 |
Family
ID=38057335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610064137.9A Expired - Fee Related CN101026933B (zh) | 2005-12-30 | 2006-12-30 | 印刷电路板波导 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070274656A1 (zh) |
CN (1) | CN101026933B (zh) |
DE (1) | DE112006003395T5 (zh) |
GB (1) | GB2444223A (zh) |
TW (1) | TW200740338A (zh) |
WO (1) | WO2007078924A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070145595A1 (en) * | 2005-12-27 | 2007-06-28 | Hall Stephen H | High speed interconnect |
US20070154157A1 (en) * | 2005-12-30 | 2007-07-05 | Horine Bryce D | Quasi-waveguide printed circuit board structure |
US9372214B2 (en) * | 2011-06-03 | 2016-06-21 | Cascade Microtech, Inc. | High frequency interconnect structures, electronic assemblies that utilize high frequency interconnect structures, and methods of operating the same |
US9142497B2 (en) | 2011-10-05 | 2015-09-22 | Harris Corporation | Method for making electrical structure with air dielectric and related electrical structures |
TWI752296B (zh) | 2018-10-17 | 2022-01-11 | 先豐通訊股份有限公司 | 電波傳輸板 |
US11664567B2 (en) * | 2020-11-30 | 2023-05-30 | Nxp B.V. | Hollow waveguide assembly formed by affixing first and second substrates to form a cavity therein and having a conductive layer covering the cavity |
TWI772096B (zh) * | 2021-07-07 | 2022-07-21 | 先豐通訊股份有限公司 | 具有波導的電路板及其製造方法 |
TWI823434B (zh) * | 2022-06-22 | 2023-11-21 | 先豐通訊股份有限公司 | 波導電路板及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1300453A (zh) * | 1997-12-29 | 2001-06-20 | 钟信贤 | 用于卫星通信的低成本高性能便携式相控阵天线系统 |
CN1493008A (zh) * | 2000-12-28 | 2004-04-28 | ����Τ�����ʹ�˾ | 层状电路板及其生产方法 |
CN1596485A (zh) * | 2001-09-27 | 2005-03-16 | 英特尔公司 | 印刷电路板中的波导 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3150336A (en) * | 1960-12-08 | 1964-09-22 | Ibm | Coupling between and through stacked circuit planes by means of aligned waeguide sections |
US3157847A (en) * | 1961-07-11 | 1964-11-17 | Robert M Williams | Multilayered waveguide circuitry formed by stacking plates having surface grooves |
US5381596A (en) * | 1993-02-23 | 1995-01-17 | E-Systems, Inc. | Apparatus and method of manufacturing a 3-dimensional waveguide |
US5340997A (en) * | 1993-09-20 | 1994-08-23 | Hewlett-Packard Company | Electrostatically shielded field emission microelectronic device |
DE19549395A1 (de) * | 1995-02-07 | 1996-10-31 | Ldt Gmbh & Co | Bilderzeugungssysteme zur Bestimmung von Sehfehlern an Probanden und für deren Therapie |
US6130483A (en) * | 1997-03-05 | 2000-10-10 | Kabushiki Kaisha Toshiba | MMIC module using flip-chip mounting |
US6162997A (en) * | 1997-06-03 | 2000-12-19 | International Business Machines Corporation | Circuit board with primary and secondary through holes |
US6346842B1 (en) * | 1997-12-12 | 2002-02-12 | Intel Corporation | Variable delay path circuit |
US6072699A (en) * | 1998-07-21 | 2000-06-06 | Intel Corporation | Method and apparatus for matching trace lengths of signal lines making 90°/180° turns |
US6353539B1 (en) * | 1998-07-21 | 2002-03-05 | Intel Corporation | Method and apparatus for matched length routing of back-to-back package placement |
US6144576A (en) * | 1998-08-19 | 2000-11-07 | Intel Corporation | Method and apparatus for implementing a serial memory architecture |
US6587912B2 (en) * | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6175239B1 (en) * | 1998-12-29 | 2001-01-16 | Intel Corporation | Process and apparatus for determining transmission line characteristic impedance |
US6429383B1 (en) * | 1999-04-14 | 2002-08-06 | Intel Corporation | Apparatus and method for improving circuit board solder |
US6249142B1 (en) * | 1999-12-20 | 2001-06-19 | Intel Corporation | Dynamically terminated bus |
US6366466B1 (en) * | 2000-03-14 | 2002-04-02 | Intel Corporation | Multi-layer printed circuit board with signal traces of varying width |
US6362973B1 (en) * | 2000-03-14 | 2002-03-26 | Intel Corporation | Multilayer printed circuit board with placebo vias for controlling interconnect skew |
US6622370B1 (en) * | 2000-04-13 | 2003-09-23 | Raytheon Company | Method for fabricating suspended transmission line |
US6788222B2 (en) * | 2001-01-16 | 2004-09-07 | Intel Corporation | Low weight data encoding for minimal power delivery impact |
US6891899B2 (en) * | 2001-03-19 | 2005-05-10 | Intel Corporation | System and method for bit encoding to increase data transfer rate |
US6839478B2 (en) * | 2001-05-01 | 2005-01-04 | Terraop Ltd. | Optical switching system based on hollow waveguides |
US6674648B2 (en) * | 2001-07-23 | 2004-01-06 | Intel Corporation | Termination cards and systems therefore |
US6747216B2 (en) * | 2002-02-04 | 2004-06-08 | Intel Corporation | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
US7005783B2 (en) * | 2002-02-04 | 2006-02-28 | Innosys, Inc. | Solid state vacuum devices and method for making the same |
US6803527B2 (en) * | 2002-03-26 | 2004-10-12 | Intel Corporation | Circuit board with via through surface mount device contact |
US7020792B2 (en) * | 2002-04-30 | 2006-03-28 | Intel Corporation | Method and apparatus for time domain equalization |
US6737833B2 (en) * | 2002-07-31 | 2004-05-18 | Honeywell International Inc. | Voltage control of an HR-PMG without a rotor position sensor |
US6642158B1 (en) * | 2002-09-23 | 2003-11-04 | Intel Corporation | Photo-thermal induced diffusion |
US6916183B2 (en) * | 2003-03-04 | 2005-07-12 | Intel Corporation | Array socket with a dedicated power/ground conductor bus |
US7043706B2 (en) * | 2003-03-11 | 2006-05-09 | Intel Corporation | Conductor trace design to reduce common mode cross-talk and timing skew |
US6992899B2 (en) * | 2003-03-21 | 2006-01-31 | Intel Corporation | Power delivery apparatus, systems, and methods |
US7022919B2 (en) * | 2003-06-30 | 2006-04-04 | Intel Corporation | Printed circuit board trace routing method |
US20050063637A1 (en) * | 2003-09-22 | 2005-03-24 | Mershon Jayne L. | Connecting a component with an embedded optical fiber |
US20050063638A1 (en) * | 2003-09-24 | 2005-03-24 | Alger William O. | Optical fibers embedded in a printed circuit board |
KR20050072881A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 임피던스 정합 비아 홀을 구비하는 다층기판 |
US20050208749A1 (en) * | 2004-03-17 | 2005-09-22 | Beckman Michael W | Methods for forming electrical connections and resulting devices |
US7691458B2 (en) * | 2004-03-31 | 2010-04-06 | Intel Corporation | Carrier substrate with a thermochromatic coating |
US7121841B2 (en) * | 2004-11-10 | 2006-10-17 | Intel Corporation | Electrical socket with compressible domed contacts |
US7249955B2 (en) * | 2004-12-30 | 2007-07-31 | Intel Corporation | Connection of package, board, and flex cable |
US7301424B2 (en) * | 2005-06-29 | 2007-11-27 | Intel Corporation | Flexible waveguide cable with a dielectric core |
US7271680B2 (en) * | 2005-06-29 | 2007-09-18 | Intel Corporation | Method, apparatus, and system for parallel plate mode radial pattern signaling |
US7361842B2 (en) * | 2005-06-30 | 2008-04-22 | Intel Corporation | Apparatus and method for an embedded air dielectric for a package and a printed circuit board |
US20070037432A1 (en) * | 2005-08-11 | 2007-02-15 | Mershon Jayne L | Built up printed circuit boards |
-
2005
- 2005-12-30 US US11/322,995 patent/US20070274656A1/en not_active Abandoned
-
2006
- 2006-12-18 GB GB0806423A patent/GB2444223A/en not_active Withdrawn
- 2006-12-18 DE DE112006003395T patent/DE112006003395T5/de not_active Ceased
- 2006-12-18 WO PCT/US2006/048294 patent/WO2007078924A2/en active Application Filing
- 2006-12-20 TW TW095147945A patent/TW200740338A/zh unknown
- 2006-12-30 CN CN200610064137.9A patent/CN101026933B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1300453A (zh) * | 1997-12-29 | 2001-06-20 | 钟信贤 | 用于卫星通信的低成本高性能便携式相控阵天线系统 |
CN1493008A (zh) * | 2000-12-28 | 2004-04-28 | ����Τ�����ʹ�˾ | 层状电路板及其生产方法 |
CN1596485A (zh) * | 2001-09-27 | 2005-03-16 | 英特尔公司 | 印刷电路板中的波导 |
Also Published As
Publication number | Publication date |
---|---|
CN101026933A (zh) | 2007-08-29 |
GB2444223A (en) | 2008-05-28 |
US20070274656A1 (en) | 2007-11-29 |
WO2007078924A2 (en) | 2007-07-12 |
WO2007078924A3 (en) | 2007-08-30 |
GB0806423D0 (en) | 2008-05-14 |
TW200740338A (en) | 2007-10-16 |
DE112006003395T5 (de) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101128088B (zh) | 嵌入式波导印刷电路板结构 | |
CN101026933B (zh) | 印刷电路板波导 | |
CN101009977A (zh) | 准波导管印刷电路板结构 | |
JP2005109505A (ja) | 回路基板製造方法及びその回路基板を有するスマートラベル | |
KR100688845B1 (ko) | 광도파로 제조방법, 상기 광도파로를 포함하는 광전기인쇄회로기판 및 그 제조방법 | |
TW200922393A (en) | Differential trace profile for printed circuit boards | |
TWI354128B (en) | Waveguide and method of forming an embedded wavegu | |
CN112203416A (zh) | 线路板及其制作方法 | |
CN114554712A (zh) | 线路板及其制造方法 | |
US20110089138A1 (en) | Method of manufacturing printed circuit board | |
JP2001196703A (ja) | プリント配線基板及びその作製方法 | |
CN110268582A (zh) | 包括集成缝隙天线的电子印刷电路板及其制造方法 | |
JP3806294B2 (ja) | 回路基板の製造方法 | |
CN107172800B (zh) | 一种用于天线射频传输的pcb板及其制作方法 | |
CN100490613C (zh) | 线路板的制造方法 | |
US20220248532A1 (en) | Opposing Planar Electrically Conductive Surfaces Connected for Establishing a Two-Dimensional Electric Connection Area Between Component Carrier Stacks | |
US11322482B2 (en) | Component carrier with opposed stacks having respective connection bodies and a method for manufacturing the component carrier | |
CN112689383A (zh) | 一种高频低损耗多层fpc及其生产工艺 | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
CN117241466B (zh) | 一种内埋器件的液冷电路板及其制备方法 | |
US9661760B2 (en) | Printed circuit board and manufacturing method thereof | |
CN109922611A (zh) | 可挠式基板 | |
CN213880404U (zh) | 一种高频低损耗多层fpc | |
JP5477576B2 (ja) | 光基板の製造方法 | |
CN114390806A (zh) | 一种印制电路板的制备方法以及印制电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20131230 |