TWI629920B - 具有空心波導結構的晶片測試架構及其電路板 - Google Patents

Abstract

本發明提供一種具有空心波導結構的晶片測試架構及其電路板，晶片測試架構包括空心波導結構的電路板，利用矩形空心波導結構之訊號傳輸特性，藉由調整空心波導結構沿著測試訊號的傳輸方向之截面積大小，以調制空心波導結構相關於該測試訊號的截止頻率，以用於晶片測試時之更高操作頻率範圍。

Description

具有空心波導結構的晶片測試架構及其電路板

本發明係關於一種測試架構及其電路板，特別是關於一種具有空心波導結構的晶片測試架構及其電路板。

隨著電子產品朝向精密化與多功能化發展，在電子產品內的積體電路之晶片結構趨於複雜，而且該晶片結構的操作頻率也大幅提高，以用於更高頻率波段的電子產品領域。其中用於測試該晶片結構的晶片測試裝置必須具有測試高頻信號的能力，如圖1所示，習知技術中晶片測試架構的示意圖，該測試架構包括印刷電路板(PCB)之負載板(load board)100、連接於該電路板上的腳座(socket)102、以及連接於該腳座的晶片104。該晶片104的訊號傳遞路徑係由該晶片104發送訊號經由該腳座102，接著傳送至印刷電路板之負載板100，以藉由儀器設備106進行各種訊號的分析以及測量，以確認該晶片104的功能是否正常。

習知技術中，印刷電路板之負載板100係藉由微帶線(trace)108傳送訊號至儀器設備106，每條微帶線(trace)108係為一條細小導線。然而當該晶片104的操作頻率在較高頻段時，在負載板100的訊號響應之耗損較大，例如介質(如PCB材質)耗損或是反射(如訊號的反射損失)耗損 對於該訊號響應的影響很大，導致測試訊號的傳輸品質下降，而無法使該負載板100使用於較高的晶片104測試之頻率範圍。因此需要提出一種新式的電路板結構，以解決上述之問題。

本發明之一目的在於提供一種具有空心波導結構晶片測試架構以及電路板，其藉由空心波導結構的電路板，以利用矩形波導結構之較佳訊號傳輸特性取代傳統的微帶線，使印刷電路板(PCB)適用於晶片測試時之更高操作頻率範圍。

為達成上述目的，本發明之一實施例中具有空心波導結構的晶片測試架構，包括：一晶片；一腳座，設有複數腳位，以供該晶片電性插接，該些腳位用以傳遞該晶片的第一測試訊號；一電路板，電性連接該腳座，用以傳送來自該些腳位的該第一測試訊號，該電路板之中設有一空心波導結構，該空心波導結構的一輸入端電性連接該些腳位，以接收來自該些腳位的該第一測試訊號，並且該空心波導結構導引該第一測試訊號沿著一傳輸方向傳送，以於該空心波導結構的一輸出端輸出一第二測試訊號，藉由調整該空心波導結構沿著該傳輸方向的截面積大小，以調制該空心波導結構相關於該第一測試訊號的截止頻率。

在一實施例中，該空心波導結構包括：一凹形導電側壁，設置於該電路板的一凹形槽道上；一導電單元，電性連接該凹形導電側壁並且覆蓋於該凹形槽道上，以形成封閉的該空心波導結構，使連接的該凹形導電側壁與該導電單元的該輸入端接收該第一測試訊號，並且連接的該凹形導電側壁與該導電單元的該輸出端輸出該第二測試訊號。

在一實施例中，該凹形導電側壁包括：一環形導電膜，形成於該凹形槽道的內側周圍；以及一底部導電膜，形成於該凹形槽道的底部並且電性連接於該環形導電膜，使該環形導電膜以及該底部導電膜傳輸該第一測試訊號以及該第二測試訊號。

在一實施例中，該導電單元、該環形導電膜以及該底部導電膜係為相同的導電材質。在一實施例中，該導電材質係為金屬。

在一實施例中，該凹形導電側壁垂直於該傳輸方向的長度等於該電路板的該凹形槽道的深度。

在一實施例中，該凹形導電側壁垂直於該傳輸方向的長度小於該電路板的該凹形槽道的深度。

在一實施例中，該導電單元係為導電平板。

在一實施例中，該導電單元係為導電凹形蓋板。

在一實施例中，該空心波導結構係為立體矩形空心波導結構。

在一實施例中，該空心波導結構相關於該第一測試訊號的截止頻率係介於1GHz至300GHz之間。

在一實施例中，該空心波導結構相關於該第一測試訊號的該截止頻率fc以下列公式表示：

其中μ、ε為該空心波導結構中的介質之導磁率以及介電常數，m、n=1,2,3…，分別為一正整數，T係為該空心波導結構沿著該傳輸 方向的截面積之距離，L係為該空心波導結構沿著該傳輸方向的截面積之長度。

本發明之另一實施例中電路板，電性連接一腳座，該電路板用以傳送來自該腳座的腳位之第一測試訊號，該電路板之中設有一空心波導結構，該空心波導結構的一輸入端電性連接該些腳位，以接收來自該些腳位的該第一測試訊號，並且該空心波導結構導引該第一測試訊號沿著一傳輸方向傳送，以於該空心波導結構的一輸出端輸出一第二測試訊號，藉由調整該空心波導結構沿著該傳輸方向的截面積大小，以調制該空心波導結構相關於該第一測試訊號的截止頻率。

100‧‧‧負載板

102‧‧‧腳座

104‧‧‧晶片

106‧‧‧儀器設備

108‧‧‧微帶線

200‧‧‧晶片

202‧‧‧腳座

204‧‧‧電路板

205‧‧‧儀器設備

206‧‧‧腳位

208‧‧‧空心波導結構

208a‧‧‧輸入端

208b‧‧‧輸出端

300‧‧‧凹形導電側壁

300a‧‧‧環形導電膜

300b‧‧‧底部導電膜

302‧‧‧導電單元

304‧‧‧凹形槽道

A1‧‧‧截面積

DP‧‧‧深度

L‧‧‧長度

S1‧‧‧第一測試訊號

S2‧‧‧第二測試訊號

T‧‧‧距離

TD1‧‧‧傳輸方向

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹：圖1繪示習知技術中晶片測試架構的示意圖。

圖2繪示本發明實施例中具有空心波導結構的電路板之晶片測試架構的示意圖。

圖3繪示本發明第一實施例中沿著圖2的A-A’線段之空心波導結構的剖視圖。

圖4繪示本發明第二實施例中沿著圖2的A-A’線段之空心波導結構的剖視圖。

圖5繪示本發明第三實施例中沿著圖2的A-A’線段之空心波導結構的剖視圖。

請參照圖式，其中相同的元件符號代表相同的元件或是相似的元件，本發明的原理是以實施在適當的運算環境中來舉例說明。以下的說明是基於所例示的本發明具體實施例，其不應被視為限制本發明未在此詳述的其它具體實施例。

參考圖2，其繪示本發明實施例中具有空心波導結構208的電路板204之晶片測試架構的示意圖。該晶片測試架構包括晶片200、腳座202以及電路板204，其藉由儀器設備205進行各種訊號的分析以及測量，以確認該晶片200的功能是否正常。該晶片200例如具有特定功能的積體電路，包括複數針腳(未圖示)，用以產生第一測試訊號S1；該腳座202具有複數腳位206，該些腳位206相對應電性連接該晶片的針腳，以供該晶片200電性插接，使該些腳位206傳遞該晶片200的第一測試訊號S1經過該空心波導結構208，並且輸出第二測試訊號S2；在一實施例中，晶片200依據測試需求，傳送不同的第一測試訊號S1至該腳座202的不同腳位206，並且輸出不同的第二測試訊號S2。在一實施例中，該空心波導結構(hollow wave-guiding structure)208係為立體矩形空心波導結構，其中空心結構例如是利用空氣作為測試訊號的傳輸介質。

如圖2所示，電路板204電性連接該腳座202，用以傳送來自該些腳位206的該第一測試訊號S1，該電路板204之中設有一空心波導結構208，該空心波導結構208的一輸入端208a電性連接該些腳位206，以接收來自該腳座202的第一測試訊號S1，並且該空心波導結構208導引該第一測試訊號S1沿著一傳輸方向TD1傳送，以於該空心波導結構208的一輸出端208b 輸出一第二測試訊號S2，藉由調整該空心波導結構208沿著該傳輸方向TD1的截面積A1(如圖3所示)大小，以調制該空心波導結構208相關於該第一測試訊號S1的截止頻率。

本發明之截止頻率是指相對於第一測試訊號S1時第二測試訊號S2的輸出訊號能量開始大幅下降的邊界頻率。其中第一測試訊號S1以及第二測試訊號S2例如是電磁波的形式。換言之，本發明的空心波導結構208沿著該測試訊號的傳遞方向TD1係為一環形結構，使該第一測試訊號S1的傳遞過程中侷限於環形結構之內，以減少第一測試訊號S1的功率耗損而形成第二測試訊號S2。在一實施例中，第一測試訊號S1在空心波導結構208內部碰到金屬板時即發生反射，反射後的第一測試訊號S1碰到另一片金屬板又發生反射，如此反覆進行，第一測試訊號S1沿著金屬板傳送而輸出第二測試訊號S2。

如圖2所示，該空心波導結構208相關於該第一測試訊號S1的截止頻率fc以下列公式F1表示：

其中μ、ε分別為空心波導結構208中介質(例如是空氣)之導磁率以及介電常數，m、n=1,2,3…，分別為一正整數，T(如圖3所示)係為空心波導結構208的截面積A1之距離，L係為空心波導結構208的截面積A1之長度。依據上述公式F1所示，本發明藉由調整距離T以及長度L以調制截止頻率，有效提高電路板204對於第一測試訊號S1的操作頻率。在一實施例中，該空心波導結構208相關於該第一測試訊號S1的截止頻率fc係介於 1GHz至300GHz之間，但不限於此，例如是較高或是較低的頻率範圍。

參考圖2以及圖3，圖3繪示本發明第一實施例中沿著圖2的A-A’線段之空心波導結構208的剖視圖。該空心波導結構208包括凹形導電側壁300以及導電單元302。凹形導電側壁300設置於該電路板204的一凹形槽道304上。導電單元302電性連接該凹形導電側壁300並且覆蓋於該凹形槽道304上，以形成封閉的該空心波導結構208，使連接的該凹形導電側壁300與該導電單元302的該輸入端208a接收該第一測試訊號S1，並且連接的該凹形導電側壁300與該導電單元302的該輸出端208b輸出該第二測試訊號S2。在一實施例中，該凹形導電側壁300包括環形導電膜300a以及底部導電膜300b。環形導電膜300a形成於該凹形槽道304的內側周圍。底部導電膜300b形成於該凹形槽道304的底部並且電性連接於該環形導電膜300a，使該環形導電膜300a以及該底部導電膜300b傳輸該第一測試訊號S1以及該第二測試訊號S2。在一實施例中，例如是以電鍍或是沉積方法形成該環形導電膜300a以及該底部導電膜300b。如圖3所示，在一實施例中，該凹形導電側壁300垂直於該傳輸方向的長度L等於該電路板204的該凹形槽道304的深度。該導電單元302例如是為導電平板，用以調整長度L，以適用於不同頻率的測試訊號，該導電平板例如在電路板204上電鍍或是貼膜形成一導電材質層，其製造流程相當容易、簡單。

參考圖2以及圖4，圖4繪示本發明第二實施例中沿著圖2的A-A’線段之空心波導結構208的剖視圖。該空心波導結構208包括凹形導電側壁300以及導電單元302。凹形導電側壁300設置於該電路板204的一凹形槽道304上。一導電單元302，電性連接該凹形導電側壁300並且覆蓋於該凹 形槽道304上，以形成封閉的該空心波導結構208，使連接的該凹形導電側壁300與該導電單元302的該輸入端208a接收該第一測試訊號S1，並且連接的該凹形導電側壁300與該導電單元302的該輸出端208b輸出該第二測試訊號S2。在一實施例中，該凹形導電側壁300包括環形導電膜300a以及底部導電膜300b。環形導電膜300a形成於該凹形槽道304的內側周圍。底部導電膜300b形成於該凹形槽道304的底部並且電性連接於該環形導電膜300a，使該環形導電膜300a以及該底部導電膜300b傳輸該第一測試訊號S1以及該第二測試訊號S2。在一實施例中，例如是以電鍍或是沉積方法形成該環形導電膜300a以及該底部導電膜300b。如圖4所示，在一實施例中，該凹形導電側壁300垂直於該傳輸方向的長度L大致等於該電路板204的該凹形槽道304的深度DP。該導電單元302例如是為導電凹形蓋板，該導電凹形蓋板例如倒U形蓋板，用以調整長度L，以適用於不同頻率的測試訊號。

參考圖2以及圖5，圖5繪示本發明第三實施例中沿著圖2的A-A’線段之空心波導結構208的剖視圖。該空心波導結構208包括凹形導電側壁300以及導電單元302。凹形導電側壁300設置於該電路板204的一凹形槽道304上。一導電單元302，電性連接該凹形導電側壁300並且覆蓋於該凹形槽道304上，以形成封閉的該空心波導結構208，使連接的該凹形導電側壁300與該導電單元302的該輸入端208a接收該第一測試訊號S1，並且連接的該凹形導電側壁300與該導電單元302的該輸出端208b輸出該第二測試訊號S2。在一實施例中，該凹形導電側壁300包括環形導電膜300a以及底部導電膜300b。環形導電膜300a形成於該凹形槽道304的內側周圍。底部導電膜300b形成於該凹形槽道304的底部並且電性連接於該環形導電膜300a，使該 環形導電膜300a以及該底部導電膜300b傳輸該第一測試訊號S1以及該第二測試訊號S2。在一實施例中，例如是以電鍍或是沉積方法形成該環形導電膜300a以及該底部導電膜300b。如圖5所示，在一實施例中，該凹形導電側壁300垂直於該傳輸方向的長度L小於該電路板204的該凹形槽道304的深度，該導電單元302例如是導電平板，用以調整長度L，以適用於不同頻率的測試訊號。

如圖2至圖5所示，在一實施例中，該導電單元302、該環形導電膜300a以及該底部導電膜300b係為相同的導電材質，該導電材質係為金屬。在一實施例中，第一測試訊號S1在空心波導結構208內部碰到凹形導電側壁300時即發生反射，接著，反射後的第一測試訊號S1碰到導電單元302之表面又發生反射，如此反覆進行，第一測試訊號S1沿著導電板傳送而輸出第二測試訊號S2。本發明亦適用於不同形狀的空心波導結構208，例如圓形或是不規則形狀，並且藉由不同的截止頻率之計算，以調整第一測試訊號S1的操作頻率範圍。

綜上所述，本發明之具有空心波導結構的晶片測試架構以及電路板，其藉由空心波導結構的電路板，以利用矩形波導結構之較佳訊號傳輸特性取代傳統的微帶線，使印刷電路板(PCB)適用於晶片測試時之更高操作頻率範圍，並且製程簡單。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (23)

1. 一種具有空心波導結構的晶片測試架構，包括：一晶片；一腳座，設有複數腳位，以供該晶片電性插接，該些腳位用以傳遞該晶片的第一測試訊號；一電路板，電性連接該腳座，用以傳送來自該些腳位的該第一測試訊號，該電路板之中設有一空心波導結構，該空心波導結構的一輸入端電性連接該些腳位，以接收來自該些腳位的該第一測試訊號，並且該空心波導結構導引該第一測試訊號沿著一傳輸方向傳送，以於該空心波導結構的一輸出端輸出一第二測試訊號，藉由調整該空心波導結構沿著該傳輸方向的截面積大小，以調制該空心波導結構相關於該第一測試訊號的截止頻率；其中該空心波導結構相關於該第一測試訊號的該截止頻率f_c以下列公式表示： 其中μ、ε為該空心波導結構中的介質之導磁率以及介電常數，m、n=1,2,3...，分別為一正整數，T係為該空心波導結構沿著該傳輸方向的截面積之距離，L係為該空心波導結構沿著該傳輸方向的截面積之長度。。
2. 如申請專利範圍第1項所述之具有空心波導結構的晶片測試架構，其中該空心波導結構包括：一凹形導電側壁，設置於該電路板的一凹形槽道上；一導電單元，電性連接該凹形導電側壁並且覆蓋於該凹形槽道上，以形成封閉的該空心波導結構，使連接的該凹形導電側壁與該導電單元的該 輸入端接收該第一測試訊號，並且連接的該凹形導電側壁與該導電單元的該輸出端輸出該第二測試訊號。
3. 如申請專利範圍第2項所述之具有空心波導結構的晶片測試架構，其中該凹形導電側壁包括：一環形導電膜，形成於該凹形槽道的內側周圍；以及一底部導電膜，形成於該凹形槽道的底部並且電性連接於該環形導電膜，使該環形導電膜以及該底部導電膜傳輸該第一測試訊號以及該第二測試訊號。
4. 如申請專利範圍第3項所述之具有空心波導結構的晶片測試架構，其中該導電單元、該環形導電膜以及該底部導電膜係為相同的導電材質。
5. 如申請專利範圍第4項所述之具有空心波導結構的晶片測試架構，其中該導電材質係為金屬。
6. 如申請專利範圍第2項所述之具有空心波導結構的晶片測試架構，其中該凹形導電側壁垂直於該傳輸方向的長度等於該電路板的該凹形槽道的深度。
7. 如申請專利範圍第2項所述之具有空心波導結構的晶片測試架構，其中該凹形導電側壁垂直於該傳輸方向的長度小於該電路板的該凹形槽道的深度。
8. 如申請專利範圍第2項所述之具有空心波導結構的晶片測試架構，其中該導電單元係為導電平板。
9. 如申請專利範圍第2項所述之具有空心波導結構的晶片測試架構，其中該導電單元係為導電凹形蓋板。
10. 如申請專利範圍第1項所述之具有空心波導結構的晶片測試架構，其中該空心波導結構係為立體矩形空心波導結構。
11. 如申請專利範圍第1項所述之具有空心波導結構的晶片測試架構，其中該空心波導結構相關於該第一測試訊號的截止頻率係介於1GHz至300GHz之間。
12. 一種電路板，電性連接一腳座，該電路板用以傳送來自該腳座的腳位之第一測試訊號，該電路板之中設有一空心波導結構，該空心波導結構的一輸入端電性連接該些腳位，以接收來自該些腳位的該第一測試訊號，並且該空心波導結構導引該第一測試訊號沿著一傳輸方向傳送，以於該空心波導結構的一輸出端輸出一第二測試訊號，藉由調整該空心波導結構沿著該傳輸方向的截面積大小，以調制該空心波導結構相關於該第一測試訊號的截止頻率；其中該空心波導結構相關於該第一測試訊號的該截止頻率f_c以下列公式表示： 其中μ、ε為該空心波導結構中的介質之導磁率以及介電常數，m、n=1,2,3...，分別為一正整數，T係為該空心波導結構沿著該傳輸方向的截面積之距離，L係為該空心波導結構沿著該傳輸方向的截面積之長度。
13. 如申請專利範圍第12項所述之電路板，其中該空心波導結構包括：一凹形導電側壁，設置於該電路板的一凹形槽道上；一導電單元，電性連接該凹形導電側壁並且覆蓋於該凹形槽道上，以 形成封閉的該空心波導結構，使連接的該凹形導電側壁與該導電單元的該輸入端接收該第一測試訊號，並且連接的該凹形導電側壁與該導電單元的該輸出端輸出該第二測試訊號。
14. 如申請專利範圍第13項所述之電路板，其中該凹形導電側壁包括：一環形導電膜，形成於該凹形槽道的內側周圍；以及一底部導電膜，形成於該凹形槽道的底部並且電性連接於該環形導電膜，使該環形導電膜以及該底部導電膜傳輸該第一測試訊號以及該第二測試訊號。
15. 如申請專利範圍第14項所述之電路板，其中該導電單元、該環形導電膜以及該底部導電膜係為相同的導電材質。
16. 如申請專利範圍第15項所述之電路板，其中該導電材質係為金屬。
17. 如申請專利範圍第13項所述之電路板，其中該凹形導電側壁垂直於該傳輸方向的長度等於該電路板的該凹形槽道的深度。
18. 如申請專利範圍第13項所述之電路板，其中該凹形導電側壁垂直於該傳輸方向的長度小於該電路板的該凹形槽道的深度。
19. 如申請專利範圍第13項所述之電路板，其中該導電單元係為導電平板。
20. 如申請專利範圍第13項所述之電路板，其中該導電單元係為導電凹形蓋板。
21. 如申請專利範圍第12項所述之電路板，其中該空心波導結構係為立體矩形空心波導結構。
22. 如申請專利範圍第12項所述之電路板，其中該空心波導結構相關 於該第一測試訊號的截止頻率係介於1GHz至300GHz之間。
23. 如申請專利範圍第12項所述之電路板，其中該電路板係用於一晶片測試架構，以測試一晶片。