CN101127519A - 电路 - Google Patents

电路 Download PDF

Info

Publication number
CN101127519A
CN101127519A CNA2007101533906A CN200710153390A CN101127519A CN 101127519 A CN101127519 A CN 101127519A CN A2007101533906 A CNA2007101533906 A CN A2007101533906A CN 200710153390 A CN200710153390 A CN 200710153390A CN 101127519 A CN101127519 A CN 101127519A
Authority
CN
China
Prior art keywords
transistor
electrode
electrically connected
rectifying device
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101533906A
Other languages
English (en)
Other versions
CN101127519B (zh
Inventor
木村肇
渡边康子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101127519A publication Critical patent/CN101127519A/zh
Application granted granted Critical
Publication of CN101127519B publication Critical patent/CN101127519B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

对于晶体管，由于制造工艺和所使用基片的不同出现栅极绝缘膜的变化以及由此在沟道形成区结晶状态的变化等因素是部分一致的，因此产生晶体管的阈值电压和迁移率的变化。本发明提供一种使用整流型器件的电路，其中当在该器件两端的电极施加电位差时，仅在单一方向产生电流。其次，本发明提供一种电路，它利用了一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位成为只被整流型器件的阈值电压补偿的电位。

Description

电路
本发明申请是本发明申请人于2003年11月17日提交的、申请号为03100794.5、发明名称为“电路”的发明申请的分案申请。
技术领域
本发明涉及一种电路的技术。本发明也涉及一种半导体装置技术。此外，本发明属于一种半导体装置技术领域，该半导体装置具有以源跟随电路、差动放大器、读出放大器、运算放大器等、信号线驱动电路和光电转换器件为代表的电路。
背景技术
这些年广泛用于便携式电话和便携式端子等的集成电路(IC)具有一种在约5平方毫米的硅基片上形成成百上千到几百万晶体管和电阻器的结构，并且在装置小型化、增加装置可靠性和装置的大规模生产中起重要作用。
其次当用于集成电路(IC)等的电路被设计时，在许多情况下，具有放大小振幅信号的电压和电流功能的放大器电路被设计。放大器电路被广泛应用，因为它是阻止产生失真而使电路稳定工作所必不可少的电路。
此处，作为放大器电路的一个实例，将描述一个源跟随电路的结构及其操作。首先，图5A表示一个源跟随电路的结构实例，并且描述了其在稳态的操作。然后，通过图5B和5C，将描述源跟随电路的工作点。最后，一个结构不同于图5A的源跟随电路的实例示于图6中，并且将描述其在瞬态的操作。
首先，将利用图5A的源跟随电路描述稳态下的操作。
在图5A中，参考数字11表示一个n-沟道型放大晶体管，而参考数字12表示n-沟道型偏压晶体管。此外，虽然图5A中所示的放大晶体管11和偏压晶体管12是n-沟道型，但它们也可用p-沟道型晶体管构成。另外，此处为简化起见，假定放大晶体管11和偏压晶体管12的特性和尺寸相同，并且更进一步电流特性也是理想的。总之，假定即使放大晶体管和偏压晶体管12的源极和漏极间的电压变化，饱和区的电流值也不变。
并且，放大晶体管11的漏区被连接到电源线13，而源区被连接到偏压晶体管12的漏区。偏压晶体管12的源区被连接到电源线14。
偏压电位Vb被施加到偏压晶体管12的栅电极。然后电源电位Vdd被施加到电源线13，而接地电位Vss被施加到电源线14。
在图5A所示的源跟随电路中，放大晶体管11的栅电极成为输入端，并且输入电位V输入被施加到放大晶体管11的栅电极。并且，放大晶体管11的源区成为输出端，而放大晶体管11的源区的电位成为输出电位V输出。偏压电位Vb被施加到偏压晶体管12的栅电极，并假定当偏压晶体管12在饱和区工作时，有表示为Ib的电流流动。此时，由于放大晶体管11和偏压晶体管12串联，因此相同大小的电流流过这两个晶体管。即当电流Ib流过偏压晶体管12时，电流Ib也流过放大晶体管11。
此处，将计算在源跟随电路中的输出电位V输出。通过调节放大晶体管11的栅极和源极间的电压Vgs1，使输出电位V输出的值小于输入电位V输入。此时，输入电位V输入、输出电位V输出和栅极及源极间的电压Vgs1的关系满足下式(1)。
V输出＝V输入-Vgs1    …(1)
其次，由于在放大晶体管11在饱和区工作情况下，电流Ib流过放大晶体管11，因此放大晶体管11的栅极和源极间的电压Vgs1需等于偏压电位Vb。然后得到下面的公式(2)。但是公式(2)只是当放大晶体管11和偏压晶体管12在饱和区工作时才能得到。
V输出＝V输入-Vb    …(2)
其次，将利用表示放大晶体管11和偏压晶体管12的电压和电流关系的图5B和5C，描述源跟随电路的工作点。更详细地，将利用图5B描述放大晶体管11的栅极和源极间的电压Vgs1与偏压晶体管12的栅极和源极间的电压Vgs2为相同值的情况。然后，利用图5C描述放大晶体管11的栅极和源极间的电压Vgs1为一个不同于偏压晶体管12的栅极和源极间的电压Vgs2的值的情况，例如偏压晶体管12在线性区工作的情况。
在图5B中，虚线21表示当放大晶体管11的栅极和源极间的电压Vgs1为Vb时电压和电流的关系；而实线22表示偏压晶体管12的栅极和源极间的电压Vgs2为Vb时电压和电流的关系。在图5C中，虚线21也表示放大晶体管11的栅极和源极间的电压Vgs1为Vb’时的电压和电流关系；而实线22表示偏压晶体管12的栅极和源极间的电压Vgs2为Vb时的电压和电流关系。
在图5B中，由于放大晶体管11的栅极和源极间的电压Vgs1与偏压晶体管12的栅极和源极间的电压Vgs2为相同值，而且更进一步，偏压电位Vb和偏压晶体管12的栅极和源极间的电压Vgs2为相同值，因此放大晶体管11的栅极和源极间的电压Vgs1与偏压电位Vb是相同的值。即得到Vgs1＝Vgs2＝Vb，并且如图5B所示，放大晶体管11和偏压晶体管12在饱和区工作。此时，输入电位V输入和输出电位V输出成为线性关系。
另一方面，在图5C中，放大晶体管11的栅极和源极间的电压Vgs1与偏压晶体管12的栅极和源极间的电压Vgs2为不同值，其次，偏压晶体管1 2的栅极和源极间的电压Vgs2和偏压电位Vb为相同值。此外，假定放大晶体管11的栅极和源极间的电压Vgs1为偏压电位Vb’。总之，满足Vgs2＝Vb和Vgs1＝Vb’，并且如图5C所示，放大晶体管11在饱和区工作，而偏压晶体管12在线性区工作。此时，输入电位V输入、输出电位V输出及偏压电位Vb’间的关系满足下式(3)。
V输出＝V输入-Vb’  …(3)
如果假定当偏压晶体管12在线性区操作时流过的电流为Ib’，满足Ib’＜Ib。总之Vb’＜Vb被满足，并且输入电位V输入和电流Ib’的值都被减少。则偏压电位Vb’也减少。此时，输入电位V输入和输出电位V输出的关系为非线性。
综前所述，在稳态源跟随电路中，为了扩大输出电位V输出的振幅，理想的是减少偏压电位Vb。这是由于如下两个原因。
第一个原因是，如公式(2)所示，当偏压电位Vb小时，输出电位V输出可被扩大。第二个原因是，在偏压电位Vb的值大的情况下，当输入电位V输入被减少时，偏压晶体管12在线性区工作。当偏压晶体管12在线性区工作时，输入电位V输入和输出电位V输出的关系易变为非线性。
此外，由于偏压晶体管12处于导通状态是必要的，因此将偏压电位Vb的值设为大于偏压晶体管12的阈值电压的值是必要的。
至此，已描述了源跟随电路在稳态下的工作，随后将利用图6A-B描述源跟随电路在瞬态下的工作。
如图6A-B所示的源跟随电路是通过在图5A的电路中增加一个电容器件15而设计成的结构。电容器件15的一个端子被连接到放大晶体管11的源区，而另一端子被连接到电源线16。接地电位Vss被施加到电源线16。
电容器件15的两个电极之间的电位差变得与源跟随电路的输出电位V输出一致。此处，将利用图6A描述V输出＜V输入-Vb的情况下的工作，然后利用图6B描述V输出＞V输入-Vb的情况下的工作。
首先，利用图6A，将描述在V输出＜V输入-Vb的情况下源跟随电路在稳态下的工作。
在图6A中，在t＝0时间点，放大晶体管11的栅极和源极间的电压Vgs1的值为大于偏压晶体管12的栅极和源极间的电压Vgs2的值。因此，大的电流流过放大晶体管11，且电荷迅速被保持在电容器件15中。然后，输出电位V输出被放大，放大晶体管11的栅极和源极间的电压Vgs1的值被减小。
然后，随着时间推移(t＝t1，t1＞0)，当放大晶体管11的栅极和源极间的电压Vgs1变成等于偏压电位Vb时，它进入稳态。此时，输出电位V输出、输入电位V输入及偏压电位Vb间的关系满足上述公式(2)。
综前所述，在V输出＜V输入-Vb的情况下，由于放大晶体管11的栅极和源极间的电压Vgs1大于偏压电位Vb，因此，大的电流流过放大晶体管11，且电荷迅速被保持在电容器件15中。因此，在电容器件15中保持预定电荷所需时间，换言之用于写信号到电容器件15所需时间可被缩短。
其次，将利用图6B描述V输出＞V输入-Vb的情况下源跟随电路在瞬态的工作。
在图6B中，在t＝0时间点，放大晶体管11的栅极和源极间的电压Vgs1为小于放大晶体管11的阈值电压的值，因此放大晶体管11处于非导通状态。然后存储在电容器件15中的电荷沿接地电位Vss的方向流过偏压晶体管12，并且最终被释放。此时，由于偏压晶体管12的栅极和源极间的电压Vgs2与偏压电位Vb为相同值，因此流过偏压晶体管12的电流成为Ib。
然后，随着时间推移(t＝T1，t1＞0)，输出电位V输出减少，而放大晶体管11的栅极和源极间的电压Vgs1被增大。其次，当放大晶体管11的栅极和源极间的电压Vgs1变得等于偏压电位Vb时，它进入稳态。此时，输出电位V输出、输入电位V输入及偏压电位Vb间的关系满足上述公式(2)。此外，在稳态下，输出电位V输出被保持在一个定值，并且电荷不流过电容器件15。然后电流Ib流过放大晶体管11和偏压晶体管12。
综前所述，在V输出＞V输入-Vb的情况下，用于保持预定电荷在电容器件15中所需时间，换言之，用于写信号到电容器件15的时间取决于流过偏压晶体管12的电流Ib。其次，电流Ib取决于偏压电位Vb。因此，为了通过增大电流Ib来缩短写信号到电容器件15所需时间，有必要增大偏压电位Vb。
此外，作为补偿晶体管阈值电压变化的方法，有一种方法是通过观察一个有信号输入的电路的输出的变化，并随后将变化反馈回输入侧(例如见非专利文件1)[非专利文件1]H.Sekine等，“用于带集成的数据驱动器的多晶Si TFT LCLV的放大器补偿法”，IDRC’97，45～48页。
上述源跟随电路的工作是在假定放大器晶体管11和偏压晶体管12的特性相同的情况下进行的。但是，对于两种晶体管，诸如栅极长度(L)、栅极宽度(W)和栅极绝缘膜的膜厚变化的因素是部分一致的，出现这种情况是由于制造工艺和所用基片不同以及沟道形成区的结晶状态的变化等引起的，因此晶体管的阈值电压和迁移率会出现变化。
例如，在图5A中，假定放大晶体管11的阈值电压为3V，而偏压晶体管12的阈值电压为4V，有1V的变化产生。其次，为了流过电流Ib，将一个比偏压晶体管12的栅极和源极间的电压Vgs2小1V的电压值施加到放大晶体管11的栅极和源极间的电压Vgs1是必要的。总之，满足Vgs1＝Vb-1。其次，V输出＝V输入-Vgs1＝V输入-Vb+1。总之，即使当放大晶体管11和偏压晶体管12的阈值电压发生1V的改变，输出电位V输出也会发生改变。
发明内容
本发明是考虑到上述问题做出的，它的一个任务是提供一种电路，其中晶体管特性变化的影响被抑制。更详细地，本发明的任务提供一种能够抑制晶体管特性变化的影响并且能够在具有放大电流功能的电路中提供所需要的电压。
附图说明
本发明及其进一步的优势可通过参考如下结合附图所做的描述被更好地了解，其中：
图1A和1B是用于解释本发明的源跟随电路的操作的视图；
图2A和2B是用于解释本发明的源跟随电路的操作的视图；
图3A和3B是用于解释本发明的源跟随电路的操作的视图；
图4A～E是用于解释本发明的电路的结构及其操作的视图；
图5A～C是用于解释源跟随电路的操作的视图；
图6A和6B是用于解释源跟随电路的操作的视图；
图7A和7B是用来表示本发明的源跟随电路的视图；
图8是表示本发明的差动放大器的视图；
图9是表示本发明的差动放大器的视图；
图10A～B是表示本发明的运算放大器的视图；
图11A和11B是表示本发明的运算放大器的视图；
图12A～C是表示本发明的半导体装置的视图；
图13是表示本发明的半导体装置的像素和偏压电路的视图；
图14A和14B是用于说明本发明的电路结构的视图；
图15是本发明信号线驱动电路的视图；
图16是本发明上述信号线驱动电路的视图；
图17是用于说明本发明的信号线驱动电路的操作的视图；而
图18A～H是应用本发明的电器的视图。
具体实施方式
为解决上述问题，本发明使用下面所示结构的电路。
首先，将利用图4A和4B描述本发明中所使用的一种电路的结构。在图4A和4B中，参考数字2903和2913代表具有开关功能的器件，并且优选使用半导体器件诸如由晶体管构成的模拟开关。开关2903、2913由信号1控制接通或关断。此外，开关2903、2913是简单开关，它们的极性不做特别限定。
参考数字2902和2912代表整流型器件(整流器件)。整流型器件表示当在器件两端的电极施加电位差时，仅在单一方向产生电流的器件。作为整流型器件，可列举的有二极管，其中的栅极和漏极被连接的TFT等。此外，在本说明书中，其中的栅极和漏极被连接的TFT被作为二极管连接的TFT来描述。其次，在图4A和4B中，整流型器件2902为二极管连接的p-沟道型晶体管，而整流型器件2912为二极管连接的n-沟道型晶体管。其次，在本发明中，使用其中如图4A所示的整流型器件2902和开关2903被连接的电路，或其中如图4B所示整流型器件2912和开关2913被连接的电路。
此处，将通过图4C和4D描述如图4A和4B所示电路的操作。此外，图4C表示信号1的时间图。并且，图4D表示栅极和源极间电压与时间的关系，此时假定TFT2902和2912的栅极电位分别为VG2902和VG2912。
此处，假定从电路的一端输入一定的信号，并在电路的另一端施加一定的恒定电位。在如图4A所示的电路情况下，假定被输入的信号为Vx，恒定电位为Vss(≤Vx-|Vthp|：Vthp表示TFT2902的阈值电压)。在如图4B所示的电路情况下，假定被输入的信号为Vx，恒定电位为Vdd(≤Vx+|VthN|：VthN表示TFT2912的阈值电压)。
首先在用(i)表示的时段内，开关2903和2913为接通。则在如图4A所示的电路中，晶体管2902的漏区和栅电极的电位得以降低。在如图4B所示的电路中，晶体管2912的漏区和栅电极的电位得以增加。对于晶体管2902、2912，由于每个晶体管的两个电极间的电压超过了阈值电压的绝对值，因此它们转为接通。
然后在用(ii)表示的时段内，开关2903和2913为关断。则TFT2902的漏极电位得以增加，TFT2912的漏极电位得以降低。
再然后，在用(iii)表示的时段内，TFT2902、2912的栅极和源极间的电压变得等于它的阈值电压，则TFT2902、2912均为关断。此时，TFT2902、2912的漏极电位分别变为Vx-|Vthp|、Vx+|VthN|。即这意味着通过TFT2902、2912在被输入信号的电位Vx上附加阈值电压的操作被进行。
如上所述，本发明提供一种使用整流型器件的电路，当在该整流型器件的两端的电极上施加电位差时，仅在单一方向产生电流。其次，本发明利用了这样一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位成为只由整流型器件的阈值电压补偿的电位。
总之，即使在整流型器件间出现阈值电压的变化，整流型器件总能提供一个只由整流型器件的阈值电压补偿的电位。其次，本发明可以提供一种电路，其中整流型器件间阈值电压的变化的影响可通过使用整流型器件被抑制。
此外TFT2902、2912的极性不特别限定。并且如图4E所示，可分别使用二极管2922、2932替代TFT2902、2912。对于二极管2922、2932，除了具有普通PN结的二极管，可使用具有公知结构的二极管。
此外，在本发明中，可使用用任何材料的晶体管和经过任何加工及制造方法的晶体管，并且也可使用任何类型的晶体管。例如，可使用薄膜晶体管(TFT)。作为TFT，可使用非晶、多晶或单晶的任何半导体层。作为其它晶体管，可使用在单晶基片上形成的晶体管，和在SOI基片上形成的晶体管。可使用由有机材料和碳纳米管制成的晶体管。进一步，可使用MOS型晶体管和双极型晶体管。
(实施例模式1)
在本实施例模式中，作为本发明的电路的一个实例，表示出一种源跟随电路，并将利用图1A～3B描述其结构和操作。
首先，将利用图1A～3B描述源跟随电路的结构。
在图1A～3B中，411表示放大晶体管，412表示偏压晶体管。413和414代表整流型器件，并且在本实施例模式中，晶体管被用作整流型器件。其次，假定晶体管413的阈值电压为Vth1，而晶体管414的阈值电压为Vth2。415和416代表具有开关功能的器件，并且优选采用由晶体管构成的模拟开关。此外，开关415、416为简单开关，它们的极性不特别限定。
此外，晶体管411～晶体管413的极性不特别限定，但是优选晶体管411和晶体管412、晶体管411和晶体管413、晶体管412和晶体管414具有相同极性。其次，图1A和1B和2A表示一种源跟随电路，其中晶体管411～晶体管414为n-沟道型。其次，图2B和3A～B表示晶体管411～晶体管414为p-沟道型的情况。
放大晶体管411的漏区被连接到电源线419，它的源区通过晶体管412被连接到电源线420。放大晶体管411的栅电极被连接到晶体管413的栅电极和漏区。此外，此后放大晶体管411被标识为是晶体管411。
偏压晶体管412的漏区通过晶体管411被连接到电源线419，它的源区被连接到电源线420。偏压晶体管412的栅电极被连接到晶体管414的栅电极和漏区。此外，此后偏压晶体管412被标识为是晶体管412。
开关415、416由输入信号控制其接通或关断。但是，为简化起见，用于输入信号到开关415、416的信号线等在图中省略不表示出来。
然后，在图1A～3B所示的源跟随电路中，输入电位V输入被输入到晶体管413的源区。并且，偏压电位被输入到晶体管414的源区。然后，晶体管411的源区的电位成为输出电位V输出。
参考数字417～420代表电源线，电源电位Vdd1被施加到电源线417，电源电位Vdd2被施加到电源线418。并且电源电位Vdd3被施加到电源线419，而接地电位Vss被施加到电源线420。此外，电源电位Vdd1和电源电位Vdd2需满足以下条件。
首先，如图1A、1B和2A所示，当晶体管411～晶体管413为n-沟道的情况下，电源电位Vdd1必须是大于输入电位V输入和晶体管413的阈值电压Vth1的加和值的一个电位。此时，满足下式(4)。
Vdd1≥(V输入+Vth1)    …(4)
同样情况，电源电位Vdd2必须是大于偏压电位Vb和晶体管414的阈值电压Vth2的加和值的一个电位。此时，满足下式(5)。
Vdd2≥(Vb+Vth2)    …(5)
进一步，如图2B和3A～B所示，当晶体管411～晶体管413为p-沟道的情况下，电源电位Vdd1必须是比输入电位V输入减去晶体管413的阈值电压Vth1的绝对值所得之值小的一个电位。此时，满足下式(6)。
Vdd1≤(V输入-|Vth1|)  …(6)
同样情况，电源电位Vdd2必须是比偏压电位Vb减去晶体管414的阈值电压Vth2的绝对值所得之值小的一个电位。此时，满足下式(7)。
Vdd2≤(Vb-|Vth2|)    …(7)
此外，电源线417～电源线419可使用一个公共电源线。但是，其时必须施加满足公式(4)和(5)的电位。同样情况，施加满足公式(6)和(7)的电位是必须的。
随后，将描述如图1A～3B所示源跟随电路的操作。首先，将利用图1A、1B和2A描述晶体管411～晶体管413为n-沟道的情形。然后，将利用图2A、3A和3B描述晶体管411～晶体管413为p-沟道的情形。
在图1A中，输入电位V输入被施加到晶体管413的源区，并且偏压电位Vb也被施加到晶体管414的源区。然后，开关415、416被转向接通。然后，在电源线417和晶体管413的源区产生一个电位差，并且电流流动。同样情况，在电源线418通过晶体管414的源区产生一个电位差，并且有电流流动。此时，晶体管413的栅电极的电位成为和电源电位Vdd1相同的值，而晶体管414的栅电极的电位成为和电源电位Vdd2相同的值。
然后，开关415、416转向关断(图1B)。然后，晶体管413、414的漏区的电位降低。再然后，晶体管413、414的栅极和源极间电压变得等于晶体管413、414的阈值电压Vth1、Vth2。结果，晶体管413、414一同转向关断。
此时，晶体管413的漏极电位为V输入+Vth1。并且，晶体管414的漏极电位为Vb+Vth2(图2A)。然后，晶体管411的源区的电位变为V输出。输出电位V输出由下列公式(8)～(15)来计算。
当晶体管在饱和区工作时，满足下列公式(8)。Ids代表流经晶体管的沟道形成区的电流量，而Vgs代表晶体管的栅极和源极间电压。并且Vth代表晶体管的阈值电压。
Ids∝(Vgs-Vth)2    …(8)
在上面公式(8)中，假定Vk＝Vgs-Vth，满足下列公式(9)。
Ids∝Vk 2    …(9)
由公式(9)可知，Ids正比于Vk的二次方，Vk是由Vgs减去Vth所得值。此处，通过将上述公式(8)和(9)应用到晶体管411、412，来计算输出电压V输出。首先，假定施加到晶体管412的栅电极的电压为Va2，满足下列公式(10)。
Va2＝Vb+Vth2    …(10)
其次，假定晶体管412和414的阈值电压相同。然后，假定由施加到晶体管412的栅电极的电压Va2减去阈值电压Vth2得到的值为Vk2，满足下列公式(11)。
Vk2＝Va2-Vth2＝(Vb+Vth2)-Vth2＝Vb    …(11)
并且，假定施加到晶体管411的栅电极的电压为Va1，满足下列公式(12)。
Va1＝V输入+Vth1    …(12)
假定晶体管413和411的阈值电压相同。其次，假定由晶体管411的栅极和源极间电压Vgs1减去阈值电压Vth1得到的值为Vk1，满足下列公式(13)。
Vk1＝Vgs1-Vth1  …(13)
此处认为相同量的电流流过晶体管411、412，满足下式(14)。此外，在本实施例模式中，为简化起见，假定晶体管411和412具有相同尺寸如栅极宽度、栅极长度等。
Vk1＝Vk2＝Vb    …(14)
其次，由于输出电位V输出为晶体管211的源区电位，满足下式(15)。
V输出＝Va1-Vgs1＝(V输入+Vth1)-(Vb+Vth1)＝V输入-Vb    …(15)
正如公式(1 5)所示，输出电位V输出成为一个由输入电位V输入减去偏压电位Vb所得值，而不取决于阈值电压。因此，即使晶体管411、415的阈值电压出现变化，也可抑制对输出电位V输出的影响。
其次，将利用图2B和3描述晶体管411～413为p-沟道型的情况。
在图2B中，输入电位V输入被施加到晶体管413的源区，并且偏压电位Vb被施加到晶体管414的源区。然后，开关415、416转向接通。然后，在晶体管413的源区和电源线417产生电位差，并且有电流流动。同样情况，在晶体管414的源区和电源线418产生电位差，并且有电流流动。然后，晶体管413的栅电极的电位成为与电源电位Vdd1相同的值，而晶体管414的栅电极的电位成为与电源电位Vdd2相同的值。
然后，开关415、416转向关断(图3A)。然后，晶体管413、414的漏区的电位被增加。再后，晶体管413、414的栅极和源极间电压变为等于晶体管413、414的阈值电压Vth1、Vth2。结果，晶体管413、414一同转向关断。
此时，晶体管413的漏极电位为(V输入-|Vth1|)。并且，晶体管414的漏极电位为(Vb-|Vth2|)(图3B)。然后，晶体管411的源区的电位变为输出电位。输出电位由下列公式(16)～(21)来计算。
首先，参考上述公式(8)、(9)，假定施加到晶体管412的栅电极的电压为Va2，满足下式(16)。
Va2＝Vb-|Vth2|    …(16)
进一步，假定由施加到晶体管412的栅电极的电压Va2减去阈值电压Vth2得到的值为Vk2，满足下式(17)。
Vk2＝Va2-Vth2＝(Vb-|Vth2|)-Vth2＝Vb    …(17)
并且，假定施加到晶体管411的栅电极的电压为Va1，满足下列公式(18)。
Va1＝V输入-|Vth1|    …(18)
进一步，假定由晶体管411的栅极和源极间电压Vgs1减去阈值电压Vth1得到的值为Vk1，满足下列公式(19)。
Vk1＝Vgs1-|Vth1|    …(19)
此处，认为相同量的电流流过晶体管411、412，满足下式(20)。
Vk1＝Vk2＝Vb    …(20)
其次，由于输出电位V输出为晶体管211的源区电位，满足下式(21)。
V输出＝Va1-Vgs1＝(V输入+Vth1)-(Vb+Vth1)＝V输入-Vb    …(21)
正如公式(21)所示，输出电位V输出成为一个由输入电位V输入减去偏压电位Vb所得值，而不取决于阈值电压。因此，即使晶体管411、415的阈值出现变化，也可抑制对输出电压V输出的影响。
并且，图7A表示了这样一种情形的源跟随电路，即在图1A～B和2A所示的源跟随电路中，不配置晶体管412、414、开关416以及电源线418。此外，在图7A所示的电路中，在电源线420和晶体管411的源区间另外配置开关423。由于如图7A所示的源跟随电路的操作与上述图1A～B和2A中所示的源跟随电路的操作相同，本实施例中省略对其描述。
进一步，图7B表示了这样一种情形的源跟随电路，即在图2B和3A～B所示的源跟随电路中，不配置晶体管412、414、开关416以及电源线418。此外，由于如图7B所示的源跟随电路的操作与上述图2B和3中所示的源跟随电路的操作相同，本实施例中省略对其描述。
此外，在本说明书中，将预定电荷给整流型器件的操作称为置位操作。在本实施例模式中，如图1A所示的操作和如图2B所示的操作对应于置位操作。输入输入电位V输入并取出输出电位V输出的操作称为输出操作。在本实施例模式中，如图1B和2A所示的操作和如图3A和3B所示的操作对应于输出操作。
如上所述，本发明提供一种使用整流型器件的电路，当在该器件两端的的电极上施加电位差时，通过该器件电流仅在单一方向流动。其次，本发明利用了一个事实，即当信号电压被施加到整流型器件的一个端子时，另一端子的电位成为只被整流型器件的阈值电压补偿的电位。
总之，即使在整流型器件间出现阈值电压的变化，整流型器件总能提供一个只被整流型器件的阈值电压补偿的电位。本发明通过使用上述整流型器件，能够提供一种电路，其中整流型器件间阈值电压变化的影响可被抑制。其次，对应于为了抑制整流型器件间阈值电压变化的影响，可能提供一种电路，其中，整流型器件间阈值电压变化的影响被抑制。
(实施例模式2)
在上述实施例模式1中，描述了应用本发明的源跟随电路。但是，本发明可应用于不同电路，如以差动放大器、读出放大器、运算放大器等为代表的运算电路等。在本实施例模式中，将利用图8～11B描述应用本发明的运算电路。
首先，利用图8描述应用本发明的差动放大器。差动放大器进行输入电位V输入1和输入电位V输入2的差的运算并输出输出电位V输出。
在如图8所示的差动放大器中，参考数字272和273代表p-沟道型晶体管，参考数字274～276代表n-沟道型晶体管。参考数字277～279代表整流型器件，并且在本实施例模式中，n-沟道型晶体管被用作整流型器件。同样，参考数字280～282代表具有开关功能的器件，且被表示为开关。对于开关280～282，优选使用半导体器件如晶体管等。此外，开关280～282为简单开关，并且它的极性不作特别限定。
晶体管272的漏区被连接到电源线285，它的源区被连接到晶体管274的漏区。晶体管273的漏区被连接到电源线285，它的源区被连接到晶体管275的漏区。晶体管272的栅电极和晶体管273的栅电极被连接。此外，可配置电阻器来代替晶体管272和273。
晶体管274的漏区通过晶体管272被连接到电源线285，而它的源区通过晶体管276被连接到电源线289。晶体管274的栅电极被连接到晶体管277的栅电极。
晶体管275的漏区通过晶体管273被连接到电源线285，而它的源区通过晶体管276被连接到电源线289。晶体管275的栅电极被连接到晶体管278的栅电极。
晶体管276的漏区被连接到晶体管274的源区和晶体管275的源区，晶体管276的源区被连接到电源线289，而它的栅电极被连接到晶体管279的栅电极。
在如图8所示的差动放大器中，输入电位V输入1被输入到晶体管277的源区，输入电位V输入2被输入到晶体管278的源区。并且偏压电位Vb被输入到晶体管279的源区。然后，晶体管275的漏区电位成为输出电位V输出。
参考数字285～289代表电源线，且电源电位Vdd1被施加到电源线285，而电源电位Vdd2被施加到电源线286。并且电源电位Vdd3被施加到电源线287，而电源电位Vdd4被施加到电源线288。并且接地电位Vss被施加到电源线289。此处，假定晶体管277的阈值电压为Vth277，而晶体管278的阈值电压为Vth278以及晶体管279的阈值电压为Vth279，各个电源电位Vdd2～Vdd4需满足下式(22)～(24)。
Vdd2≥(V输入1+Vth277)    …(22)
Vdd3≥(V输入2+Vth278)    …(23)
Vdd4≥(Vb+Vth279)    …(24)
此外，一个公共电源线可用于电源线285～288。但是，施加满足公式(22)～(24)的电位是必要的。并且，由于如图8所示的差动放大器的操作的描述与上述实施例模式1一致，本实施例模式省略对其的描述。
随后，将利用图9描述构成如图8所示差动放大器的晶体管具有相反导电类型的情况。
在如图9所示的差动放大器中，参考数字272和273代表n-沟道型晶体管，参考数字274～276代表p-沟道型晶体管。参考数277～279代表整流型器件，并且在本实施例模式中，p-沟道型晶体管被用于整流型器件。并且参考数字280～282代表开关。另外，由于晶体管272～279的连接关系与上述图8所示差动放大器相同，此处省略对其描述。
参考数字285～289代表电源线，且电源电位Vdd1被施加到电源线285，而电源电位Vdd2被施加到电源线286。并且电源电位Vdd3被施加到电源线287，而电源电位Vdd4被施加到电源线288。并且接地电位Vss被施加到电源线289。此处，假定晶体管277的阈值电压为Vth277，而晶体管278的阈值电压为Vth278以及晶体管279的阈值电压为Vth279，各个电源电位Vdd2～Vdd4满足下式(25)～(27)成为必要的。
Vdd2≤(V输入1-|Vth277|)    …(25)
Vdd3≤(V输入2-|Vth278|)    …(26)
Vdd4≤(Vb-|Vth279|)    …(27)
此外，电源线285～288可使用公共的电源线。但是，施加满足公式(25)～(27)的电位是必要的。而且由于图9所示的差动放大器的操作的描述与上述实施例模式1一致，因此本实施例省略对其描述。
同样，在本实施例模式中，图8和图9所示的电路被表明是差动放大器，但是本发明不限于此，通过随意改变被作为输入电位V输入1和输入电位V输入2输入的电压，它可被用作另一运算电路如读出放大器等。
其次，将利用图10A-B和11A-B描述应用本发明的运算放大器。图10A表示了运算放大器的电路符号，而图10B表示运算放大器的电路结构。
此外，有运算放大器的各种电路结构。其次，在图12A-C中，将描述作为最简单情况的差动放大器与源跟随电路结合的情况。因而运算放大器的电路结构不限于图12A-C的结构。
在运算放大器中，特性由输入电位V输入1和输入电位V输入2以及输出电位V输出的关系决定。更详细地，运算放大器具有放大输入电位V输入1和输入电位V输入2的差值电压A倍并输出输出电位V输出的功能。
在图10B所示的运算放大器中，输入电位V输入1被输入到晶体管277的源区，而输入电位V输入2被输入到晶体管278的源区。且偏压电位Vb被输入到晶体管279、414的源区。然后晶体管411的源区的电位变成输出电位V输出。
在图10B所示的电路中，被虚线包围的表示为305的部分是与图8所示的差动放大器相同的结构。而且被虚线包围的表示为306的部分是与图1A和B所示的源跟随电路相同的结构。因此图10B所示的运算放大器结构的详述被省略。但是，各个施加到电源线286～288的电源电位满足上述公式(22)～(24)是必要的。各个施加到电源线417、418的电源电位满足上述公式(4)和(5)也是必要的。此外，在本实施例模式中，上述公式(4)中的输入电位V输入对应于晶体管275的漏区的电位。
另外，图11A-B表示了晶体管412为p-沟道型的情况下的一种运算放大器。图11B所示的结构与图10B所示的运算放大器相同，除一点即晶体管414的漏区被连接到晶体管413的漏区。因此图11B所示的放大器结构的详述被省略。但是，各个施加到电源线286～288的电源电位满足上述公式(22)～(24)是必要的。施加到电源线417的电源电位满足上述公式(4)也是必要的。此外，在本实施例模式中，上述公式(4)中的输入电位V输入对应于晶体管275的漏区的电位。另外，施加到电源线418的电源电位满足下面公式(28)也是必要的。
Vdd6≤(V输入-|Vth414|)    …(28)
正如所描述的，本发明提供一种使用整流型器件的电路，当电位差被施加到该器件两端的电极时，通过整流型器件电流在单一方向流动。其次本发明利用这样一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位变成只被该整流型器件的阈值电压所补偿的电位。
总之，即使在整流型器件之间发生阈值电压的变化，整流型器件也能提供一个只被整流型器件的阈值电压所补偿的电位。本发明可以提供一种电路，其中整流型器件之间阈值电压的变化的影响可通过使用整流型器件被抑制。其次，对应于抑制整流型器件之间阈值电压的变化的影响，可提供一种电路，其中晶体管之间阈值电压的变化的影响可被抑制。
此外，可将本实施例模式与实施例模式1任意组合。
(实施例模式3)
在本实施例模式中，具有应用本发明的光电转换器件的半导体装置的结构及其操作将被利用图12A-C和13描述。
图12A所示的半导体装置具有像素部分702，其中多个像素在基片701上按矩阵形状被配置，并在像素部分702的周边具有信号线驱动电路703和第一到第四扫描线驱动电路704～707。在图12A所示的半导体装置具有信号线驱动电路703和四组扫描线驱动电路704～707，但是本发明不限于此，可以依照像素结构配置任意数量的信号线驱动电路和扫描线驱动电路。并且信号从外部通过FPC708被施加到信号线驱动电路703和第一到第四扫描线驱动电路704～707。但是本发明不限于此，除像素部分702，电路可利用IC等从外部供给。
首先，将利用图12B描述第一扫描线驱动电路704和第二扫描线驱动电路705的结构。由于第三扫描线驱动电路706和第四扫描线驱动电路707与图12B的图一致，在图中省略表示。
第一扫描线驱动电路704具有移位寄存器709和缓冲器710。第二扫描线驱动电路705具有移位寄存器711和缓冲器712。简单描述操作，移位寄存器709、711根据时钟信号(G-CLK)、起动脉冲(SP)和时钟反相信号(G-CLKb)顺序输出取样脉冲。之后，被缓冲器710、712放大的取样脉冲被输入到扫描线并使其一条线接一条线的落入选择状态。
此外形成这样一种结构是好的，即在移位寄存器709和缓冲器710之间，或在移位寄存器711和缓冲器712之间配置电平移位电路。通过配置电平移位电路可扩大电压振幅。
然后将利用图12C描述信号线驱动电路703的结构。
信号线驱动电路703具有用于信号输出线的驱动电路715、取样和保持电路716、偏压电路714和放大器电路717。偏压电路714通过与每个像素的放大晶体管配对而形成源跟随电路。取样和保持电路716具有暂时存储信号、执行模拟到数字转换及减小噪音的功能。用于信号输出的驱动电路715具有顺序输出被暂时存储的信号的信号输出功能。其次，放大器电路717具有用于放大从取样和保持电路716和用于信号输出的驱动电路715输出的信号的电路。另外，在不需要放大信号的情况下，可不配置放大器电路717。
其次，在像素部分702，将利用图13描述配置在第i列和第j行的像素713的电路以及在第i列的周边的偏压电路714的操作和结构。
首先，配置在第i列和第j行的像素713的电路以及在第i列的周边的偏压电路714的结构将被描述。
图13所示像素713具有第一到第四扫描线Ga(j)～Gd(j)、信号线S(i)、第一电源线Va(i)和第二电源线Vc(i)。并且它具有n-沟道型晶体管254、255、光电转换器件257和开关250～253。晶体管254为二极管连接，并且相当于整流型器件。
偏压电路714具有n-沟道型晶体管256、257和开关258。晶体管257为二极管连接，并且相当于整流型器件。
在本实施例模式中，晶体管255为n-沟道型，但是本发明不限于此，p-沟道型同样可以使用。然而，由于源跟随电路由晶体管255和260形成，优选两个晶体管具有相同极性。
开关250～254和258是具有开关功能的半导体器件，并优选使用晶体管作为这些器件。开关251由从第一扫描线Ga(j)输入的信号控制接通或关断。开关250由从第二扫描线Gb(j)输入的信号控制接通或关断。开关252由从第三扫描线Gc(j)输入的信号控制接通或关断。开关253由从第四扫描线Gd(j)输入的信号控制接通或关断。并且，开关258由输入信号控制接通或关断。但是，为简化描述起见，图中表示用于输入信号到开关258的信号线被省略。
在像素713中，对于晶体管255的源区和漏区，一个被连接到第一电源线Va(i)，而另一个通过开关250被连接到信号线S(i)。晶体管255的栅电极被连接到晶体管254的漏区和栅电极。光电转换器件257的一个端子通过开关252被连接到晶体管254的源区。光电转换器件257的另一个端子被连接到电源线258。接地电位Vss被施加到电源线258。
并且在偏压电路714中，晶体管256的漏区被连接到信号线S(i)，而它的源区被连接到电源线260。接地电位Vss被施加到电源线260。并且晶体管256的栅电极被连接到晶体管257的漏区和栅电极，并通过开关258被连接到电源线259。接地电位Vdd被施加到电源线259。并且偏压电位Vb被施加到晶体管257的源区。
其次，在图13中，参考数字719表示的虚线包围部分和参考数字714表示的虚线包围部分对应于图1A和1B所示的源跟随电路。此时，第二电源线的电位Vc(i)满足下式(29)是必要的。此外，在公式(29)中，Vpd指从光电转换器件257读出的信号的电位，而Vth254指晶体管254的阈值电压。
Vc≥(Vpd+Vth254)    …(29)
相同情况，电源线259的电位Vdd满足下式(30)是必要的。另外，在公式(30)中，Vth257指晶体管257的阈值电压。
Vdd≥(Vb+Vth257)    …(30)
此外，在晶体管254、255、256和257为n-沟道型的情况下，满足上述公式(29)和(30)。此处，当晶体管254、255、256和257为p-沟道型的情况下，满足下式(31)和(32)。
Vc≤(Vpd-|Vth254|)    …(31)
Vdd≤(Vb-|Vth257|)    …(32)
然后，将简单描述配置在第i列和第j行的像素713的电路和在第i列的周边的偏压电路714的操作。
首先，在像素713，开关251被转向接通。然后，其它不同的开关被转向关断。然后，第二电源线的电位Vc(i)和晶体管254、255的栅电极电位变得相同。结果，晶体管254、255转向接通。
同样情况，在偏压电路714，开关258被转向接通。然后，电源线259的电源电位Vdd和晶体管256、257的栅电极电位变得相同。结果，晶体管256、257转向接通。
然后，开关252被转向接通。此时，开关251、258为接通，并且其它不同的开关保持为关断。此时，从光电器件257读出的信号的电位表示为Vpd。
随后，在像素713，开关251被转向关断。然后，晶体管254的漏极电位被减少。然后，晶体管254的栅极和源极间电压变得等于晶体管254的阈值电压，并且晶体管254转向关断。此时，晶体管254的漏极电位成为Vpd+Vth254。总之，它意味着将晶体管254的阈值电压Vth254加到被输入信号的电位Vpd的操作被执行。此外，晶体管254转向关断后，开关252由接通转向关断为好。
同样地，在偏压电路714，开关258被转向关断。然后，晶体管257的漏极电位被减少。然后，晶体管257的栅极和源极间电压变得等于晶体管257的阈值电压，并且晶体管257转向关断。此时，晶体管257的漏极电位成为Vb+Vth257。总之，它意味着将晶体管257的阈值电压Vth257加到被输入信号的电位Vb的操作被执行。
然后，开关250被转向接通。然后，其它不同的开关转向关断。然后，晶体管255的源区的电位成为输出电位V输出，且输出电位V输出通过开关250被输出到信号线S(i)，作为被光电转换器件257读出的信号。
随后，开关253被转向接通且其它不同的开关均转向关断。然后，光电转换器件257被初始化。更详细地，为了实现这样一种情形，即光电转换器件257的n-沟道一侧端子的电位变得与电源线258的电位相同，如此安排是为了使被光电转换器件257保持的电荷通过开关254在电源线V(i)方向流过。此后，上述操作被重复。
如上所述，本发明提供一种使用整流型器件的电路，其中当在该器件两端的电极施加电位差时，仅在单一方向产生电流。其次，本发明利用了一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位成为只被整流型器件的阈值电压补偿的电位。
总之，即使在整流型器件间出现阈值电压的变化，整流型器件总能提供一个只被整流型器件的阈值电压补偿的电位。本发明能够提供一种电路，其中整流型器件间阈值电压的变化的影响可通过使用整流型器件被抑制。其次，对应于抑制整流型器件间阈值电压变化的影响，能够提供一种电路，其中晶体管间阈值电压变化的影响被抑制。
对于本发明，可将实施例模式1～3任意组合。
(实施例模式4)
在本实施例模式中，将利用图14A～17描述不同于实施例模式2和3的应用本发明的电路的实例。
在图14A中，参考数字310是一种在图1A、1B和2A所示的源跟随电路中添加开关421、422的结构。由于源跟随电路310的电路结构和操作与图1A、1B和2A相同，本实施例模式省略对其的描述。
源跟随电路310的操作可被大致分为置位操作和输出操作被描述。此外，置位操作指用于将预定电荷提供给整流型器件的操作，并对应于图1A所示的操作。并且输出操作指用于输入输入电位V输入和用于取出输出电位V输出的操作，且对应于图1B和2A所示的操作。
在源跟随电路310中，一个端子a对应于输入端，而另一个端子b对应于输出端。然后，开关415、416由从端子c输入的信号控制。开关421、422由从端子d输入的信号控制。
此外，图1A～B和2A所示的电路被应用到本实施例模式，但是也可使用图2B和图7A和7B所示的电路。
其次，当设计具有源跟随电路310的电路时，如图14B所示，配置至少两个源跟随电路315、316为好。其次，源跟随电路315、316中，一个执行置位操作另一个执行输出操作为好。通过这种做法，由于可同时作两件事情，并且操作没有任何浪费，而且不必浪费时间，因此可以执行电路的高速操作。
例如，当利用源跟随电路设计信号线驱动电路时，相对于每个信号线配置至少两个源跟随电路为好。并且，当利用源跟随电路设计扫描线驱动电路时，相对于每个扫描线配置至少两个源跟随电路为好。而且当利用源跟随电路设计像素时，相对于每个像素配置至少两个源跟随电路为好。
并且在图14B中，参考数字311～314代表开关。当开关311、312为接通时，开关313、314转向关断。当开关311、312为关断时，开关313、314转向接通。通过这种做法，两个源跟随电路315、316中，被安排一个执行置位操作，另一个执行输出操作。此外，不配置开关311～314的情况下，两个源跟随电路315、316可通过控制源跟随电路310具有的开关421、422而被控制。
并且在本实施例模式中，虚线包围的部分315、316对应于源跟随电路，但是本发明不限于此，图8～11B等所示的差动放大器和运算放大器也可被应用于部分315、316。
其次，在本实施例模式中，将利用图15～17描述一种信号线驱动电路的结构和操作，其中相对于每个信号线至少两个源跟随电路被配置。
图15表示信号线驱动电路，且信号线驱动电路具有移位寄存器321、第一闩锁电路322、第二闩锁电路323、D/A转换电路324以及信号放大器电路325。
此外，当第一闩锁电路322和第二闩锁电路323为能存储模拟数据的电路的情况下，有许多可以省略D/A转换电路324的情况。并且在被输出到信号线的数据是二进制的情况下，即数字量，有许多可以省略D/A转换电路324的情况。并且有一种在D/A转换电路324中建立伽马补偿电路的情况。正如所描述的，信号线驱动电路不限于图17。
简单描述操作，移位寄存器321利用多个触发器电路(FF)等构成，时钟信号(S-CLK)、起动脉冲(SP)和时钟反相信号(S-CLKb)被施加到这些触发器电路。根据这些信号的计时，取样脉冲被顺序输出。
从移位寄存器321输出的取样脉冲被输入到第一闩锁电路322。视频信号被输入到第一闩锁电路322，根据被输入的取样脉冲计时，视频信号被存储在每一列。
在第一闩锁电路322中，直到最后一列完成视频信号的存储时，在水平回扫期，闩锁脉冲(闩锁脉冲)被输入到第二闩锁电路323，且存储在第一闩锁电路322中的视频信号被同时传输到第二闩锁电路323。此后，存储在第二闩锁电路323中的视频信号，其中的一行，被同时输入到D/A转换电路324。然后，一个从D/A转换电路324输入的信号被输入到信号放大器电路325。
在存储在第二闩锁电路323中的视频信号被输入到D/A转换电路324期间，在移位寄存器321中，取样脉冲被再次输出。此后，重复这一操作。
然后，将利用图16描述在从第i列到第(i+2)列的三条信号线的周边的信号放大器电路325的结构。
信号放大器电路325相对于每一列具有两个源跟随电路315、316。源跟随电路315、316分别具有端子a～d四个端子。端子a对应于源跟随电路315、316的输入端，而端子b对应于源跟随电路315、316的输出端。并且开关415、416由从端子c输入的信号控制，而开关421、422由从端子d输入的信号控制。
并且在图16所示的信号放大器电路325中，在置位用信号线326和源跟随电路315、316间，由327、328表示的逻辑运算器(反相器)被配置。然后，从置位用扫描线327输出的信号，或从上述逻辑运算器的输出端输出的信号被输入到端子c和d。
然后，将利用图1 7描述在源跟随电路315、316中，从置位用信号线326所表示的信号线输出的信号和通过端子c～e被输入到各开关的信号。
此外，当输入高信号时，通过端子c和d输入信号的开关被转向接通，而当输入低信号时，它转向关断。
然后，一个如图17所示的信号被从置位用信号线326输入。然后，从置位用信号线326输出的信号被原样输入到源跟随电路315中的端子c。从反相器327的输出端输出的信号被输入到端子d。通过这种做法，在源跟随电路315中，可能控制使得置位操作和输出操作中的一种操作被执行。
同样，从反相器328的输出端输出的信号被输入到源跟随电路316中的端子c。从置位用信号线326输出的信号被原样输入到端子d。通过这种做法，在源跟随电路316中，可能控制使得置位操作和输出操作中的一种操作被实行。
如上所述，本发明提供一种使用整流型器件的电路，当在该器件两端的电极施加电位差时，通过该器件电流仅在单一方向流动。其次，本发明利用了这样一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位成为只被整流型器件的阈值电压补偿的电位。
总之，即使在整流型器件间出现阈值电压的变化，整流型器件总能提供一个只被整流型器件的阈值电压补偿的电位。本发明能够提供一种电路，其中整流型器件间阈值电压的变化的影响可通过使用整流型器件被抑制。其次，相应于抑制整流型器件间阈值电压变化的影响，能够提供一种电路，其中晶体管间阈值电压变化的影响被抑制。
此外，有许多多个像素被连接到该信号线驱动电路的各个信号线的尖端的情形。有许多像素为能够通过从信号线输入的电压改变状态的像素的情形。作为实例，可列举LCD和有机EL等。除此之外，能够连接各种不同结构的像素。
此外，能够将本实施例模式与实施例模式1～4任意组合。
(实施例模式5)
作为使用本发明的电路的电子装置，摄像机、数字照相机、护目镜型显示器(头置显示器)、导航系统、音频再现装置(汽车音响、音频元件等)、笔记本型个人计算机、游戏装置、便携式信息端子(移动计算机、便携式电话、便携式游戏机或电子图书等)、具有记录媒介的图象再现装置(具体地，再现记录媒介如数字多用途视盘(DVD)等，并具有用于显示图象的显示器的装置)等可被列举。这些电子装置的具体例子将在图18A～18H中描述。
图18A表示光发射装置，它包括外壳3001、支撑台3002、显示部分3003、扬声器部分3004、视频输入端子3005等。本发明可被用于包含显示部分3003的电路。并且通过本发明，图18A所示的光发射装置被完成。由于光发射装置为自发光型，因此不需要背光，并能够形成比液晶显示器薄的显示部分。此外，光发射装置包含所有信息显示用显示装置，如个人计算机用、TV广播接收用、广告显示用等显示装置。
图18B表示数字静态照相机，它包含主体3101、显示部分3102、图象接收部分3103、操作键3104、外部连接端口3105、快门3106等。本发明可用于包含显示部分3102的电路。并且通过本发明，图18B所示的数字静态照相机被完成。
图18C表示笔记本型个人计算机，它包含主体3201、外壳3202、显示部分3203、键盘3204、外部连接端口3205、指针式鼠标3206等。本发明可被用于包含显示部分3203的电路。并且通过本发明，图18C所示的光发射器件被完成。
图18D表示移动计算机，它包含主体3301、显示部分3302、开关3303、操作键3304、红外接口3305等。本发明可被用于包含显示部分3302的电路。并且通过本发明，图18D所示的移动计算机被完成。
图18E表示一个具有记录媒介的便携式图象再现装置(具体地，DVD再现装置)，它包含主体3401、外壳3402、显示部分A3403、显示部分B3404、记录媒介(DVD等)读出部分3405、操作键3406、扬声器部分3407。显示部分A3403主要显示图象信息，而显示部分B3404主要显示字符信息，并且本发明可被用于包含显示部分A、B3403、3404的电路。此外，具有记录媒介地图象再现装置包含家用游戏机等。并且通过本发明，图18E所示的DVD再现装置被完成。
图18F表示护目镜型显示器(头置显示器)，它包括主体3501、显示部分3502和镜臂部分3503。本发明可被用于包含显示部分3502的电路。并且通过本发明，图18F所示的护目镜式显示器被完成。
图18G表示摄像机，它包括主体3601、显示部分3602、外壳3603、外部连接端口3604、遥控接收部分3605、图象接收部分3606、电池3607、声音输入部分3608、操作键3609等。本发明可被用于包含显示部分3602的电路。并且通过本发明，图18G所示的摄像机被完成。
图18H表示便携式电话，它包括主体3701、外壳3702、显示部分3703、声音输入部分3704、声音输出部分3705、操作键3706、外部连接端口3707、天线3708等。本发明可被用于包含显示部分3703的电路。此外，通过在黑色背景上显示白色字符，可能抑制便携式电话的电流消耗。并且，通过本发明，图18H所示的便携式电话被完成。
此外，如果将来光发射材料的发光亮度变高，利用透镜等通过扩大和投影光，将包含输出图象信息的光用于前投式或后投式投影仪成为可能。
并且，有许多情况，即上述电子装置显示通过电子通信线路如因特网和CATV(电缆TV)等公布的信息，而且特别地，显示移动图象信息的机会增加了。由于光发射材料的响应速度非常高，光发射装置用于移动图象显示是所希望的。
并且，由于对于光发射装置，发射光的部分消耗能量，因此尽可能多的减少发光部分来显示图象信息是理想的。因此，在光发射装置被用于主要处理字符信息的显示部分如便携式电话和音频再现装置的情况下，理想的是这样驱动，使得字符信息在光发射部分形成，而背景为非发光部分。
如上所描述的，本发明的可应用范围相当广泛，它可能将其用于各个领域的电子装置中。并且实施例模式1～4所示的任何结构的电路可被用于本实施例模式的电子装置中。
本发明提供一种使用整流型器件的电路，当在该器件两端的电极施加电位差时，该器件仅在单一方向产生电流。其次，本发明利用了这样一个事实，即当信号电压被输入到整流型器件的一个端子时，另一端子的电位成为只被整流型器件的阈值电压补偿的电位。
总之，即使在整流型器件间出现阈值电压的改变，整流型器件总能提供一个只被整流型器件的阈值电压补偿的电位。本发明，通过使用上述整流型器件，能够提供一种电路，其中整流型器件间阈值电压的变化可被抑制。其次，相应于抑制整流型器件间阈值电压变化的影响，能够提供一种电路，其中晶体管间阈值电压变化的影响被抑制。

Claims (58)

1.一种电路，用于在输入到输入端的输入电位基础上通过输出端输出输出电位，其包括：
第一晶体管；
具有第一和第二电极的整流型器件，输入电位被输入到整流型器件的第一电极；
第二晶体管，用于输入电源电位到第二电极并且用于将第二电极的电位与第一电位会聚；以及
第三晶体管，用于当第一电位输入到第一晶体管的栅电极时从第一晶体管的源极输出输出电位，
其中整流器件包括第四晶体管，其中第一电极和第二电极的其中之一是第四晶体管的源极和漏极的其中之一并且是第四晶体管的栅极，而且
其中第一电极和第二电极的另一个是第四晶体管的源极和漏极的另一个。
2.权利要求1的半导体器件，其中第一晶体管、第二晶体管和第三晶体管每一个都是薄膜晶体管。
3.一种电路，用于在输入到输入端的输入电位Vin的基础上从输出端输出输出电位Vout，其包括：
具有第一和第二电极的整流型器件；
具有栅极、第三和第四电极的第一晶体管；以及
用于获取输出电位Vout的第二晶体管；
其中第一电极与输入端电连接；
其中第二电极与第一晶体管的栅电极电连接；
其中第三电极与布线电连接；
其中第四电极与第二晶体管的源极和漏极的其中之一以及输出端电连接；并且
其中整流型器件的电压V、输入电位Vin和阈值电压Vth满足关系：V＞(Vin+Vth)并且该电路包括用于获取电压V的第三晶体管；
其中整流器件包括第三晶体管；
其中第一电极和第二电极的其中之一是第三晶体管的源极和漏极的其中之一并且是第三晶体管的栅极；并且
其中第一电极和第二电极的另一个是第三晶体管的源极和漏极的另一个。
4.权利要求3的电路，其中第一晶体管和第二晶体管每一个都是薄膜晶体管。
5.权利要求3的电路，其中第三晶体管是薄膜晶体管。
6.权利要求3的电路，其中布线是向其上施加电源电位的电源线。
7.一种半导体器件，包括：
整流器件；
第一晶体管；以及
开关；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到开关的第一电极；
其中开关的第二电极电连接到第二电源线；
其中第一电位输入到整流器件的第二电极；
其中第二电位从第一晶体管的源极和漏极的另一个以及开关的第一电极输出；
其中整流器件包括第二晶体管；
其中整流器件的第一电极和第二电极的其中之一是第二晶体管的源极和漏极的其中之一并且是第二晶体管的栅极；并且
其中整流器件的第一电极和第二电极的另一个是第二晶体管的源极和漏极的另一个。
8.权利要求7的半导体器件，其中第一晶体管和第二晶体管的每一个是薄膜晶体管。
9.权利要求7的半导体器件，其中第一晶体管是薄膜晶体管。
10.权利要求7的半导体器件，其中第二晶体管是薄膜晶体管。
11.一种具有权利要求7的半导体器件的电气装置。
12.一种半导体器件，包括：
整流器件；
第一晶体管；以及
第二晶体管；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一；
其中第二晶体管的源极和漏极的另一个电连接到第二电源线；
其中第一电位输入到整流器件的第二电极；
其中第二电位输入到第二晶体管的栅极；
其中第三电位从第一晶体管的源极和漏极的另一个以及第二晶体管的源极和漏极的所述之一输出；
其中整流器件包括第三晶体管；并且
其中整流器件的第一电极和第二电极的其中之一是第三晶体管的源极和漏极的其中之一并且是第三晶体管的栅极，而且
其中整流器件的第一电极和第二电极的另一个是第三晶体管的源极和漏极的另一个。
13.权利要求12的半导体器件，其中第一晶体管、第二晶体管和第三晶体管的每一个都是薄膜晶体管。
14.权利要求12的半导体器件，其中第一晶体管和第二晶体管具有相同的极性。
15.权利要求12的半导体器件，其中第一晶体管和第二晶体管每一个都是薄膜晶体管。
16.权利要求12的半导体器件，其中第三晶体管是薄膜晶体管。
17.一种具有权利要求12的半导体器件的电气装置。
18.一种半导体器件，包括：
整流器件；
晶体管；以及
开关；
其中整流器件的第一电极电连接到晶体管的栅极；
其中晶体管的源极和漏极的其中之一电连接到第一电源线；
其中晶体管的源极和漏极的另一个电连接到开关的第一电极；
其中开关的第二电极电连接到第二电源线；
其中第一电位输入到整流器件的第二电极；
其中第二电位从晶体管的源极和漏极的另一个以及开关的第一电极输出，并且
其中整流器件包括二极管。
19.一种半导体器件，包括：
整流器件；
第一晶体管；以及
第二晶体管；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一；
其中第二晶体管的源极和漏极的另一个电连接到第二电源线；
其中第二电位输入到第二晶体管的栅极；
其中第三电位从第一晶体管的源极和漏极的另一个以及第二晶体管的源极和漏极的所述之一输出，并且
其中整流器件包括二极管。
20.一种半导体器件，包括：
整流器件；
第一晶体管；以及
开关；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到开关的第一电极；
其中开关的第二电极电连接到第二电源线；
其中整流器件的第二电极电连接到输入端；
其中第一晶体管的源极和漏极的另一个以及开关的第一电极电连接到输出端；
其中整流器件包括第二晶体管；
其中整流器件的第一电极和第二电极的其中之一是第二晶体管的源极和漏极的其中之一并且是第二晶体管的栅极，而且
其中整流器件的第一和第二电极的另一个是第二晶体管的源极和漏极的另一个。
21.权利要求20的半导体器件，其中第一晶体管和第二晶体管每一个都是薄膜晶体管。
22.权利要求20的半导体器件，其中第二晶体管是薄膜晶体管。
23.权利要求20的半导体器件，其中晶体管是薄膜晶体管。
24.一种具有权利要求20的半导体器件的电气装置。
25.一种半导体器件，包括：
整流器件；
晶体管；以及
开关；
其中整流器件的第一电极电连接到晶体管的栅极；
其中晶体管的源极和漏极的其中之一电连接到第一电源线；
其中晶体管的源极和漏极的另一个电连接到开关的第一电极；
其中开关的第二电极电连接到第二电源线；
其中整流器件的第二电极电连接到输入端；
其中晶体管的源极和漏极的另一个以及开关的第一电极电连接到输出端，并且
其中整流器件包括二极管。
26.一种半导体器件，包括：
整流器件；
第一晶体管；以及
第二晶体管；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一；
其中第二晶体管的源极和漏极的另一个电连接到第二电源线；
其中整流器件的第二电极电连接到第一输入端；
其中第二晶体管的栅极电连接到第二输入端；
其中第一晶体管的源极和漏极的另一个以及第二晶体管的源极和漏极的所述之一电连接到输出端，
其中整流器件包括第三晶体管，
其中整流器件的第一电极和第三电极的其中之一是第三晶体管的源极和漏极的其中之一并且是第三晶体管的栅极，而且
其中整流器件的第一电极和第二电极的另一个是第三晶体管的源极和漏极的另一个。
27.权利要求26的半导体器件，其中第一晶体管、第二晶体管和第三晶体管每一个都是薄膜晶体管。
28.权利要求26的半导体器件，其中第三晶体管是薄膜晶体管。
29.权利要求26的半导体器件，其中第一晶体管和第二晶体管具有相同的极性。
30.权利要求26的半导体器件，其中第一晶体管和第二晶体管每一个都是薄膜晶体管。
31.一种具有权利要求26的半导体器件的电气装置。
32.一种半导体器件，包括：
整流器件；
第一晶体管；以及
第二晶体管；
其中整流器件的第一电极电连接到第一晶体管的栅极；
其中第一晶体管的源极和漏极的其中之一电连接到第一电源线；
其中第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一；
其中第二晶体管的源极和漏极的另一个电连接到第二电源线；
其中整流器件的第二电极电连接到第一输入端；
其中第二晶体管的栅极电连接到第二输入端；
其中第一晶体管的源极和漏极的另一个以及第二晶体管的源极和漏极的所述之一电连接到输出端，并且
其中整流器件包括二极管。
33.一种半导体器件，包括：
整流器件；
第一晶体管；
用于控制第一晶体管的栅极电位的器件；以及
开关；
其中：
整流器件的第一电极电连接到第一晶体管的栅极，
第一晶体管的栅极电连接到该器件，
第一晶体管的源极和漏极的其中之一电连接到第一线，
第一晶体管的源极和漏极的另一个电连接到开关的第一电极，
开关的第二电极电连接到第二线，
整流器件的第二电极电连接到输入端，
第一晶体管的源极和漏极的另一个电连接到输出端，并且
整流器件包括第二晶体管，
整流器件的第一电极和第二电极的其中之一是第二晶体管的栅极并且是第二晶体管的源极和漏极的其中之一，而且
整流器件的第一电极和第二电极的另一个是第二晶体管的源极和漏极的另外一个。
34.权利要求33的半导体器件，其中第二晶体管的源极和漏极的其中之一电连接到第二晶体管的栅极。
35.权利要求33的半导体器件，其中第二晶体管是薄膜晶体管。
36.权利要求33的半导体器件，其中第二晶体管用二极管代替。
37.权利要求33的半导体器件，其中第一晶体管是薄膜晶体管。
38.一种包括权利要求33的半导体器件的电气装置。
39.一种半导体器件，包括：
整流器件；
第一晶体管；
用于控制第一晶体管的栅极电位的器件；以及
开关，
其中：
整流器件的第一电极电连接到第一晶体管的栅极，
第一晶体管的栅极电连接到该器件，
第一晶体管的源极和漏极的其中之一电连接到第一线，
第一晶体管的源极和漏极的另一个电连接到开关的第一电极，
开关的第二电极电连接到第二线，
第一电位输入到整流器件的第二电极，
第二电位从第一晶体管的源极和漏极的另一个输出，
整流器件包括第二晶体管，
整流器件的第一电极和第二电极的其中之一是第二晶体管的栅极并且是第二晶体管的源极和漏极的其中之一，而且
整流器件的第一电极和第二电极的另一个是第二晶体管的源极和漏极的另一个。
40.权利要求39的半导体器件，其中第二晶体管的源极和漏极的其中之一电连接到第二晶体管的栅极。
41.权利要求39的半导体器件，其中第二晶体管是薄膜晶体管。
42.权利要求39的半导体器件，其中第二晶体管用二极管代替。
43.权利要求39的半导体器件，其中晶体管是薄膜晶体管。
44.一种包括权利要求39的半导体器件的电气装置。
45.一种半导体器件，包括：
整流器件；
第一晶体管；
用于控制第一晶体管的栅极电位的器件；以及
第二晶体管；
其中：
整流器件的第一电极电连接到第一晶体管的栅极，
第一晶体管的栅极电连接到该器件，
第一晶体管的源极和漏极的其中之一电连接到第一线，
第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一，
第二晶体管的源极和漏极的另一个电连接到第二线，
整流器件的第二电极电连接到输入端，
第一晶体管的源极和漏极的另一个电连接到输出端，
整流器件包括第三晶体管，
整流器件的第一电极和第二电极的其中之一是第三晶体管的栅极并且是第三晶体管的源极和漏极的其中之一，而且
整流器件的第一电极和第二电极的另一个是第三晶体管的源极和漏极的另一个。
46.权利要求45的半导体器件，其中第三晶体管的源极和漏极的其中之一电连接到第三晶体管的栅极。
47.权利要求45的半导体器件，其中第三晶体管是薄膜晶体管。
48.权利要求45的半导体器件，其中第三晶体管用二极管代替。
49.权利要求45的半导体器件，其中第一晶体管和第二晶体管的每一个都是薄膜晶体管。
50.权利要求45的半导体器件，第一晶体管和第二晶体管具有相同的极性。
51.一种包括权利要求45的半导体器件的电气装置。
52.一种半导体器件，包括：
整流器件；
第一晶体管；
用于控制第一晶体管的栅极电位的器件；以及
第二晶体管，
其中：
整流器件的第一电极电连接到第一晶体管的栅极，
第一晶体管的栅极电连接到该器件，
第一晶体管的源极和漏极的其中之一电连接到第一线，
第一晶体管的源极和漏极的另一个电连接到第二晶体管的源极和漏极的其中之一，
第二晶体管的源极和漏极的另一个电连接到第二线，
第一电位输入到整流器件的第二电极，
第二电位从第一晶体管的源极和漏极的另一个输出，
整流器件包括第三晶体管，
整流器件的第一电极和第二电极的其中之一是第三晶体管的栅极并且是第三晶体管的源极和漏极的其中之一，而且
整流器件的第一电极和第二电极的另一个是第三晶体管的源极和漏极的另一个。
53.权利要求52的半导体器件，其中第三晶体管的源极和漏极的其中之一电连接到第三晶体管的栅极。
54.权利要求52的半导体器件，其中第三晶体管是薄膜晶体管。
55.权利要求52的半导体器件，其中第三晶体管用二极管代替。
56.权利要求52的半导体器件，其中第一晶体管和第二晶体管的每一个都是薄膜晶体管。
57.权利要求52的半导体器件，其中第一晶体管和第二晶体管具有相同的极性。
58.一种包括权利要求52的半导体器件的电气装置。
CN2007101533906A 2002-01-17 2003-01-17 电路 Expired - Fee Related CN101127519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9235/2002 2002-01-17
JP2002009235 2002-01-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031007945A Division CN100350739C (zh) 2002-01-17 2003-01-17 电路

Publications (2)

Publication Number Publication Date
CN101127519A true CN101127519A (zh) 2008-02-20
CN101127519B CN101127519B (zh) 2012-05-30

Family

ID=27605960

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101533906A Expired - Fee Related CN101127519B (zh) 2002-01-17 2003-01-17 电路
CNB031007945A Expired - Fee Related CN100350739C (zh) 2002-01-17 2003-01-17 电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031007945A Expired - Fee Related CN100350739C (zh) 2002-01-17 2003-01-17 电路

Country Status (4)

Country Link
US (6) US6891356B2 (zh)
KR (1) KR100989787B1 (zh)
CN (2) CN101127519B (zh)
TW (2) TWI310632B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104333202A (zh) * 2014-11-06 2015-02-04 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
TWI310632B (en) * 2002-01-17 2009-06-01 Semiconductor Energy Lab Electric circuit
JP2003283271A (ja) 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8004043B2 (en) * 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US7838809B2 (en) 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
US8552948B2 (en) 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
US20080297227A1 (en) * 2007-05-31 2008-12-04 Micrel, Inc. Integrated circuit system for analog switching
CN102541157A (zh) * 2010-12-09 2012-07-04 鸿富锦精密工业（深圳）有限公司 笔记本电脑
US9793039B1 (en) 2011-05-04 2017-10-17 The Board Of Trustees Of The University Of Alabama Carbon nanotube-based integrated power inductor for on-chip switching power converters
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8681945B2 (en) * 2011-12-22 2014-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Calibration of a line driving device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9590514B1 (en) * 2013-03-15 2017-03-07 The Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama Carbon nanotube-based integrated power converters
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
CN107592078A (zh) * 2017-08-23 2018-01-16 刘欣亮 运算放大器电路及设计方法
CN109950696B (zh) * 2018-04-25 2021-01-29 京东方科技集团股份有限公司 整流天线
US11910104B2 (en) 2019-04-19 2024-02-20 ARIZONA BOARD OF REGENTS on behalf of THE UNIVERSITY OF ARIZONA, A BODY CORPORATE All-in-focus imager and associated method
US11921285B2 (en) * 2019-04-19 2024-03-05 Arizona Board Of Regents On Behalf Of The University Of Arizona On-chip signal processing method and pixel-array signal
CN113885631B (zh) * 2021-10-27 2023-07-18 昂宝电子（上海）有限公司 用于电源管理系统的端口电流检测方法和电路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334445A (ja) 1986-07-30 1988-02-15 Sanyo Electric Co Ltd 湯沸器の水量調節装置
JPH04132309A (ja) * 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
DE4141885C1 (zh) * 1991-12-18 1992-12-24 Siemens Ag, 8000 Muenchen, De
JP3109901B2 (ja) * 1992-03-30 2000-11-20 株式会社日立製作所 半導体集積回路装置
JPH06334445A (ja) 1993-05-19 1994-12-02 Mitsubishi Electric Corp 半導体集積回路
US5510699A (en) * 1994-05-31 1996-04-23 Deutsche Itt Industries Gmbh Voltage regulator
JP3765856B2 (ja) 1995-12-20 2006-04-12 富士通株式会社 電流電圧変換回路及び光電変換装置
JP3688413B2 (ja) * 1995-12-21 2005-08-31 株式会社東芝 出力回路
CN1189673A (zh) * 1997-01-31 1998-08-05 三菱电机株式会社 半导体存储器
GB2327544B (en) * 1997-07-16 2001-02-07 Ericsson Telefon Ab L M Electronic analogue switch
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
US6268842B1 (en) * 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
JP2000004130A (ja) 1998-04-13 2000-01-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
JP3954198B2 (ja) 1998-06-01 2007-08-08 富士通株式会社 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路
JP3519958B2 (ja) * 1998-10-07 2004-04-19 株式会社リコー 基準電圧発生回路
JP2000155617A (ja) * 1998-11-19 2000-06-06 Mitsubishi Electric Corp 内部電圧発生回路
JP2000164604A (ja) 1998-11-24 2000-06-16 Hitachi Ltd 半導体装置及び通信端末装置
US6396266B1 (en) * 1998-11-25 2002-05-28 General Electric Company MR imaging system with interactive MR geometry prescription control
JP2000194327A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 表示装置
US6271713B1 (en) 1999-05-14 2001-08-07 Intel Corporation Dynamic threshold source follower voltage driver circuit
US6175221B1 (en) * 1999-08-31 2001-01-16 Micron Technology, Inc. Frequency sensing NMOS voltage regulator
JP2001085989A (ja) 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
JP3376990B2 (ja) 2000-05-24 2003-02-17 サンケン電気株式会社 Ｓｅｐｐ回路及びその製法
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2003283271A (ja) 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
TWI310632B (en) 2002-01-17 2009-06-01 Semiconductor Energy Lab Electric circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104333202A (zh) * 2014-11-06 2015-02-04 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路
CN104333202B (zh) * 2014-11-06 2017-05-10 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路

Also Published As

Publication number Publication date
US20070070680A1 (en) 2007-03-29
US20050111283A1 (en) 2005-05-26
CN101127519B (zh) 2012-05-30
TW200303644A (en) 2003-09-01
US20110018592A1 (en) 2011-01-27
US7456625B2 (en) 2008-11-25
US20090072907A1 (en) 2009-03-19
US7248031B2 (en) 2007-07-24
KR100989787B1 (ko) 2010-10-29
US20030142520A1 (en) 2003-07-31
US6891356B2 (en) 2005-05-10
CN1433143A (zh) 2003-07-30
TWI310632B (en) 2009-06-01
TW200629725A (en) 2006-08-16
US20120086692A1 (en) 2012-04-12
US7764058B2 (en) 2010-07-27
US8085028B2 (en) 2011-12-27
TWI277290B (en) 2007-03-21
US8314601B2 (en) 2012-11-20
CN100350739C (zh) 2007-11-21
KR20030063188A (ko) 2003-07-28

Similar Documents

Publication Publication Date Title
CN101127519B (zh) 电路
US10089923B2 (en) Electric circuit
JP4141851B2 (ja) 半導体装置及びそれを用いた電子機器
JP2013176143A (ja) 半導体装置及び電子機器
CN101471030B (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20180117