CN101118913B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101118913B
CN101118913B CN2007101419258A CN200710141925A CN101118913B CN 101118913 B CN101118913 B CN 101118913B CN 2007101419258 A CN2007101419258 A CN 2007101419258A CN 200710141925 A CN200710141925 A CN 200710141925A CN 101118913 B CN101118913 B CN 101118913B
Authority
CN
China
Prior art keywords
layer
wiring layer
electrode
gate electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101419258A
Other languages
English (en)
Other versions
CN101118913A (zh
Inventor
永田一志
竹口彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101118913A publication Critical patent/CN101118913A/zh
Application granted granted Critical
Publication of CN101118913B publication Critical patent/CN101118913B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

以简易的结构提供抑制了以晶体硅层作为沟道活性层的薄膜晶体管的特性偏差的显示装置。本发明一实施例的显示装置设有：形成在绝缘基板(1)上的多晶硅层(2)；在绝缘基板(1)上的多晶硅层(2)的源区(2a)及漏区(2c)上形成的包含源线的布线层(3)；在多晶硅层(2)及布线层(3)上形成的栅绝缘层(4)；包含栅线、对应于多晶硅层(2)的沟道区(2b)形成的栅电极(5)及对应于布线层(3)的一部分形成的电容器电极(6)的在栅绝缘层(4)上形成的栅电极层(11)；在栅电极层(11)上形成的层间绝缘层(7)；在层间绝缘层(7)上形成的、通过设在栅绝缘层(4)及层间绝缘层(7)的接触孔(9)连接至漏区(2c)的包含像素电极的像素电极层(8)。

Description

显示装置及其制造方法 
技术领域
本发明涉及显示装置及其制造方法，特别是涉及设有以晶体硅层作为沟道活性层的薄膜晶体管的显示装置及其制造方法。 
背景技术
当前研发的有源矩阵(active matrix)显示装置中，网格状地设有多个信号线和多个扫描线，在用信号线和扫描线包围的像素区域内，形成作为开关(switching)元件的薄膜晶体管(Thin Film Transistor：TFT)。该有源矩阵显示装置比无源矩阵(passitive matrix)显示装置画质优越，成为有机EL显示装置和液晶显示装置的主流。作为TFT的沟道活性层，使用了低温多晶硅(Low Temperature Poly Silicon：TFT)的LTPS 
TFT具有高电子迁移率。通过使用该LTPS TFT，快速推进了有源矩阵显示装置的高性能化。 
例如，LTPS TFT被用于驱动开关元件的周边电路部。用LTPSTFT形成显示装置周边电路，可以减少IC及IC安装基板的使用。因而，可以简化显示装置的结构，实现窄边框的高可靠性的显示装置。 
另外，在液晶显示装置中，用LPTS TFT作为各像素的开关元件，不仅可以减小其电容，还可缩小连接在漏极侧的存储电容器(storage capacitor)的面积。因此，可以实现高清晰度的高开口率的液晶显示装置(LCD)。因而，在手机用的小型屏(panel)上实现QVGA(像素数：240×320)或VGA(像素数：480×640)的高分辨率的液晶显示装置方面，LTPS TFT起到了主导作用。这样，LTPS TFT与非晶硅(amorphous silicon)(a-Si)TFT比较，具有性能方面的优势。 
但是，在传统的LTPS TFT中，与a-Si TFT比较，存在着所谓 制造工序(process)多、生产率低的问题。这里，以LCD为例就a-Si TFT与LTPS TFT制造工序的不同点进行具体说明。 
比较a-Si TFT LCD和LTPS TFT LCD的阵列(array)制造工序，a-Si TFT LCD的图案形成所需的工序数是5个工序，而LTPS TFT有8个工序。使LTPS TFT的图案形成工序数增加的工序是： 
(1)C/MOS结构所需的选择性掺杂(doping)工序(在TFT结构为N型或P型中任何一种时不需要) 
(2)使存储电容器的下部电极用多晶硅层低阻化的掺杂工序， 
(3)包含信号线的源-漏布线用的接触孔形成工序。 
该图案形成工序的3个工序的差异会对生产率带来大的影响，导致生产成本(cost)增高，其增高程度超过作为LTPS TFT LCD的优点的IC及IC安装基板等的部件的减少额带来的成本降低。因此，使用LTPS TFT的显示装置的制造竞争力比a-Si TFT低。这个问题不仅在LCD，也是有源矩阵有机EL显示装置(AMOLED)等的其它有源矩阵显示装置中共通的问题。 
因此，开发了将源-漏布线配置在栅绝缘层下，使硅层的源-漏区和源-漏布线分别直接连接，另外，将该布线作为存储电容器的下部电极利用的技术(例如，参照专利文献1、2)。这样，可以省略用以使上述的(2)的存储电容器的下部电极用的多晶硅层的低阻化的掺杂工序，以及(3)的源-漏布线用的接触孔形成工序这2个工序。例如，专利文献1～2采用将源-漏布线与硅层直接连接的结构，达到减少工序之目的。 
[专利文献1]特开平6-194689号公报 
[专利文献2]特开2003-131260号公报 
发明内容
专利文献1及2记载的TFT结构是在金属布线上形成硅层的结构，若为LTPS TFT则有许多不利。LTPS的形成通常是在形成a-Si层后，用激光(Laser)局部加热a-Si层的表面，通过熔化a-Si层并使 其结晶。在这种高温加热时，会从底层的金属布线向硅层中扩散金属污染。于是，形成在该硅层上的TFT的结劣化，漏(leak)电流增大。 
另外，通常，在激光退火(laser annealing)工序中，使具有线状光斑(spot)的激光移动来加热a-Si层。根据该线状光斑的激光的加热区域的方向与在端部具有金属布线的源-漏区的方向之间为垂直与平行方向，硅层的晶体结构会有不同。该晶体结构的差异引起TFT的特性差异。由于这些问题，若将记载于专利文献1及2的TFT结构用于LTPS TFT，则会有TFT的特性偏差和漏电发生，可靠性下降。 
本发明是以上述情况为背景而作的发明，本发明之目的在于，提供以简易的结构，抑制以晶体硅层作为沟道活性层的薄膜晶体管的特性偏差的显示装置及其制造方法。 
本发明一实施例的显示装置，包含多个信号线、与所述多个信号线交叉的多个扫描线以及在由所述信号线和所述扫描线包围的区域形成的薄膜晶体管，设有：形成在基板上的具有源区、漏区及沟道区的晶体硅层；包含上述信号线的、覆盖上述源区及上述漏区上的至少一部分而形成的布线层；形成在上述晶体硅层及上述布线层上的栅绝缘层；形成在上述栅绝缘层上的、包含上述扫描线、对应于上述沟道区而形成的栅电极及对应于上述布线层的一部分而与上述扫描线及上述栅电极相分离地形成的、在与上述布线层之间形成电容器的电容器电极的栅电极层；形成在上述栅电极层及上述栅绝缘层上的层间绝缘层；形成在上述层间绝缘上的、含有通过设在上述栅绝缘层及上述层间绝缘层的接触孔而连接至上述布线层的像素电极的像素电极层。 
本发明另一实施例的显示装置是具有多个信号线、与上述多个信号线交叉的多个扫描线、形成在用上述信号线和上述扫描线所包围区域上的薄膜晶体管的显示装置，设有：形成在基板上的、具有源区、漏区及沟道区的晶体硅层；离开上述晶体硅层而形成的包含上述信号线的布线层；形成在上述晶体硅层及布线层上的栅绝缘层；形成在上述栅绝缘层上的、包含上述扫描线、对应于上述沟道区而形成的栅电极及对应于上述布线层的一部分而与上述扫描线及上述栅电极相分离地形成的、在与上述布线层之间形成电容器电容器电极的栅电极层；形成在上述栅电极层及上述栅绝缘层上的层间绝缘层；形成在上述层间绝缘层上的、含有通过设在上述栅绝缘层及上述层间绝缘层上的接触孔而连接至上述布线层及上述晶体硅层的像素电极的像素电极层。 
本发明另一实施例的显示装置的制造方法，是具有多个信号线、与上述多个信号线交叉所形成的多个扫描线以及形成在用上述信号线和上述扫描线所包围区域上的薄膜晶体管的显示装置的制造方法，其中包括：在基板上形成晶体硅层的工序；覆盖上述晶体硅层上的至少一部分而形成包含上述信号线的布线层的工序；在上述晶体硅层及上述布线层上形成栅绝缘层的工序；在上述栅绝缘层上形成栅电极层的工序，上述栅电极层包含栅电极、上述扫描线、对应于上述布线层的一部分而与上述扫描线及上述栅电极相分离地形成的、在与上述布线层之间形成电容器的电容器电极；在上述栅电极层及上述栅绝缘层上形成层间绝缘层的工序；在上述层间绝缘层上形成像素电极层，通过设在上述层间绝缘层及上述栅绝缘层的接触孔而将上述像素电极层与上述布线层电连接的工序。 
本发明另一实施例的显示装置的制造方法，是具有多个信号线、与上述多个信号线交叉所形成的多个扫描线、形成在用上述信号线和上述扫描线包围的区域上的薄膜晶体管的显示装置的制造方法，其中包括：在基板上形成晶体硅层的工序；与上述晶体硅层不相互接触地形成包含上述信号线的布线层的工序；在上述晶体硅层及上述布线层上形成栅绝缘层的工序；在上述栅绝缘层上形成栅电极层的工序，上述栅电极层包含栅电极、上述扫描线、对应于上述布线层的一部分而与上述扫描线及上述栅电极相分离地形成的、在与上述布线层之间形成电容器的电容器电极；在上述栅电极层及上述栅绝缘层上形成层间绝缘层的工序；在上述层间绝缘层上形成像素电极层，通过设在上述层间绝缘层及上述栅绝缘层的接触孔而将上述像素电极与上述布线 层及上述晶体硅层电连接的工序。 
依据本发明，能够以简易的结构提供抑制了以晶体硅层为沟道活性层的薄膜晶体管的特性偏差的显示装置及其制造方法。 
附图说明
图1是表示实施例1的液晶显示装置的结构的平面图。 
图2是表示实施例1的液晶显示装置的结构的剖面图。 
图3是表示实施例1的TFT阵列基板的结构的平面图。 
图4是沿图3的a-a线的剖面图。 
图5是说明实施例1的液晶显示装置的制造方法的制造工序图。 
图6是表示实施例2的TFT阵列基板的结构的剖面图。 
图7是表示实施例3的TFT阵列基板的结构的剖面图。 
图8是表示实施例4的TFT阵列基板的结构的剖面图。 
图9是表示实施例5的TFT阵列基板的结构的剖面图。 
图10是表示实施例6的TFT阵列基板的结构的平面图。 
图11是沿图10的b-b线的剖面图。 
图12是说明实施例6的液晶显示装置的制造方法的制造工序图。 
图13是表示实施例7的TFT阵列基板的结构的剖面图。 
图14是表示实施例8的TFT阵列基板的结构的剖面图。 
[标记说明] 
1绝缘基板、2多晶硅层、2a源区、2b沟道区、2c漏区、2d硅化物层、3布线层 
3a下衬硅层、3b导电层、3c界面导电层、 
4栅绝缘层、5栅电极、5a界面导电层、 
6电容器电极、6a界面导电层、7层间绝缘层、8像素电极层、 
8a像素电极、8b连接电极、8c界面导电层、 
9接触孔、10连接垫、11栅电极层、 
100液晶显示装置、101液晶显示屏、102背光源、 
103TFT阵列基板、104对置基板、105密封材料、 
106液晶、107隔垫、108栅线、109源线、 
110取向膜、111对置电极、112偏光板、 
113栅驱动器IC、114源驱动器IC、 
115显示区域、116周边区域、117像素、118TFT 
119、120外部布线、 
具体实施方式
下面，说明采用本发明的实施例。以下是对本发明实施例的说明，本发明并不限定于以下的实施例。 
实施例1
对于本发明实施例1的显示装置，参照图1及图2进行说明。本发明的显示装置是，设有作为开关元件的薄膜晶体管的有源矩阵显示装置。这里，作为一例显示装置，说明透过型的有源矩阵液晶显示装置。图1是表示本实施例的液晶显示装置100的结构的平面图。另外，图2是表示本实施例的液晶显示装置100的结构的剖面图。再者，为便于说明，图1中省略了对置基板等的图示。 
如图1及图2所示，液晶显示装置100设有液晶显示屏101和背光源(backlight)102。液晶显示屏101根据所输入的显示信号进行图像显示。背光源102配置在液晶显示屏101的非观视侧，从液晶显示屏101的背面侧照射光。液晶显示屏101设有：薄膜晶体管阵列基板(TFT阵列基板)103、对置基板104、密封(seal)材料105、液晶106、隔垫(spacer)107、栅线(扫描线)108、源线(信号线)109、取向膜110、对置电极111、偏光板112、栅驱动器IC113、源驱动器IC114。在本发明中应关注的是TFT阵列基板103，将在后面详述。 
如图1所示，本实施例的液晶显示装置100具有TFT阵列基板103。在TFT阵列基板103上设有显示区域115和包围显示区域115而设的周边区域116。在该显示区域115上形成多个栅线108和多个 源线109。多个栅线108平行设置。同样，多个源线109平行设置。栅线108、源线109相互交叉地形成。 
另外，在栅线108与源线109的交叉点附近设有薄膜晶体管(ThinFilm Transistor：TFT)118。而且，在由邻接的栅线108与源线109包围的区域上，形成像素电极(未图示)。因而，由邻接的栅线108和源线109包围的区域构成像素117。因此，在TFT阵列基板103上，像素117排列成矩阵状。TFT118的栅极连接至栅线108，源极连接至源线109，漏极连接至像素电极。像素电极由例如ITO(Indium TinOxide：铟锡氧化物)等的透明导电性薄膜形成。有多个像素117形成的区域是显示区域115。 
如图2所示，液晶显示屏101具有在TFT阵列基板103、与TFT阵列基板103相对而设的对置基板104和粘接两基板的密封材料105之间的空间内封入液晶106的结构。两基板之间用隔垫107保持预定的间隔。作为TFT阵列基板103及对置基板104，例如可采用具有光透过性的玻璃(glass)、聚碳酸脂(polycarbonate)、丙烯树脂(acrylicresin)等的绝缘基板。 
在TFT阵列基板103上，在上述的各电极及布线等之上形成取向膜110。另一方面，在对置基板104与TFT阵列基板103相对的面上，形成滤色片(color filter)(未图示)、BM(Black Matrix：黑底)(未图示)、对置电极111、取向膜110等。再者，也有将对置电极设在TFT阵列基板103侧的情况。另外，在TFT阵列基板103及对置基板104的外侧的面上分别粘贴了偏光板112。 
再者，如图1所示，在TFT阵列基板103的周边区域116设有栅驱动器IC113及源驱动器IC114。栅线108从显示区域115延设至周边区域116。而且，栅线108在TFT阵列基板103的端部与栅驱动器IC113连接。源线109也同样从显示区域115延设至周边区域116。而且，源线109在TFT阵列基板103的端部与源驱动器IC114连接。在栅驱动器IC113的附近，连接外部布线119。另外，在源驱器IC114的附近，连接外部布线120。外部布线119、120例如可以是FPC(FlexiblePrinted Circuit：柔性印刷电路)等的布线基板。 
通过外部布线119、120从外部向栅驱动器IC113及源驱动器IC114供给各种信号。栅驱动器IC113根据来自外部的控制信号，将栅信号(扫描信号)供给栅线108。根据该栅信号，依次选择栅线108。源驱动器IC114根据来自外部的控制信号和显示数据(data)，将显示信号供给源线109。从而，可以将按照显示数据的显示电压供给到各像素电极。 
这里，栅驱动器IC113与源驱动器IC114采用COG(Chip On Glass)技术，直接安装在TFT阵列基板103上，但并不限于这种结构。例如，也可采用TCP(Tape Carrier Package)将驱动器IC连接在TFT阵列基板103上。 
液晶显示屏101的背面设有背光源102。背光源102从液晶显示屏101的非观视侧对该液晶显示屏101照射光。作为背光源102，可以采用例如设有光源、导光板、反射片(sheet)、扩散片、棱镜(prism)片、反射偏光片等的一般结构。 
这里，就上述的液晶显示装置100的驱动方法进行说明。在各栅线108上，从栅驱动器IC113供给扫描信号。根据各扫描信号，连接在1个栅线108上的全部TFT118同时变为导通(on)。然后从源驱动器IC114向各源线109供给显示信号，在像素电极上蓄积按照显示信号的电荷。根据写入了显示信号的像素电极与对置电极111的电位差，像素电极与对置电极111之间的液晶的配列发生变化。于是，透过液晶显示屏101的光的透过量发生变化。通过改变每个像素117上的显示电压，可以显示所要的图像。 
这里，参照图3及图4，就被用于本实施例的液晶显示装置100的TFT阵列基板进行详细说明。图3是表示形成在本实施例的TFT阵列基板103上的顶栅(top gate)型的TFT118附近的结构的平面图。另外，图4是沿图3的a-a线的剖面图。在本实施例中，作为形成在 TFT阵列基板103上的TFT118的沟道活性层，采用的硅晶体是低温多晶硅(Low Temperature Poly Silicon：LTPS)。 
如图3及图4所示，TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层问绝缘层7、像素电极层8、接触孔9、连接垫10。这里，布线层3包含源线(信号线)109及连接垫(pad)10。另外，栅电极层11包含栅线(扫描线)108、栅电极5及电容器电极6。另外，包含像素电极的像素电极层8，有时作为布线起作用。 
绝缘基板1可采用玻璃基板，或在导电性基板上形成了保护绝缘膜的基板。在绝缘基板1上，形成多晶硅层2。多晶硅层2具有源区2a、沟道区2b、漏区2c。另外，在绝缘基板1上，在多晶硅层2的源区2a及漏区2c的一部分上形成布线层3。亦即，布线层3从多晶硅层2上开始在绝缘基板1上连续形成。在该布线层3中，对应于源区2a形成的部分是源线。另外，布线层3中，对应于漏区2c形成的部分是连接垫10。因而，布线层3除了作为源线109起作用之外，还有将TFT118、存储电容器及像素电极层8之间构成预定的电路的功能。 
如图4所示，布线层3构成为下衬硅层3a、导电层3b、界面导电层3c等3层结构。在布线层3连接至多晶硅层2的界面上，形成下衬硅层3a。作为下衬硅层3a，可以使用包含与上述多晶硅层2的源区2a、漏区2c相同导电型的导电性杂质的非晶硅或微晶硅(microcrystal)。亦即，布线层3至少由下衬硅层3a和其上形成的导电层3b以及界面导电层3c构成，连接在源区2a及漏区2c上的下衬硅层3a是含有导电性杂质的硅膜。另外，形成在下衬硅层3a上的导电层3b、界面导电层3c由金属膜构成。 
作为导电层3b的材料，最好是能耐受后工序的热处理的材料，可以采用高熔点的导电性材料。例如，导电层3b最好含有Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VN中的至少一种。再者， 由于布线的电阻对电路性能带来大的影响，在需要布线的低电阻性的情况下，也可以将Al或Cu作为主要成分作为布线层3的材料。这时，在导电层3b的上形成界面导电层3c。作为界面导电层3c，最好含有Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VN中的至少一种。亦即，布线层3与后述的像素电极层8的界面是高熔点金属或金属化合物。 
再者，在本实施例中，作为布线层3，做成下衬硅层3a、导电层3b、界面导电层3c等3层结构，但并不受此限。例如，布线层3也可用高熔点的具导电性的单层导电材料构成。另外，也可以做成由下衬硅层3a和高熔点的导电性材料构成的导电层3b的2层结构。 
另外，在不形成下衬硅层3a，用Cu作为导电层3b的材料的情况下，构成了对多晶硅层2产生污染的问题。这时，最好在导电层3b的上侧及下侧形成界面导电层3c。即，做成将导电层3b用界面导电层3c夹住的结构。亦即，布线层3与多晶硅层2以及像素导电层8的界面各自采用Ti等的高熔点金属或金属化合物。 
这样，在布线层3的下侧形成多晶硅层2，布线层3与多晶硅层2的界面是下衬硅层3a或高熔点金属。因此，没有由于由形成多晶硅层2时的激光产生的热，金属污染从布线层3向多晶硅层2中扩散的危险。因而，可以抑制形成于硅层的TFT的连接劣化，漏电流增加。 
多晶硅层2及布线层3上形成栅绝缘层4。重要的是，栅绝缘层4在与多晶硅层2的界面上没有建立电子或空穴的俘获(trap)电平。作为栅绝缘层4，可以采用硅氧化膜等。另外，在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5。另外，在栅绝缘层4上，对应于作为布线层3一部分的连接垫10，形成电容器电极6。栅电极5及电容器电极6在同一层形成。如图3所示，栅电极5也可以作为栅线108使用。另外，电容器电极6也可以作为用以向上述对置电极111供给共用电位的共用电位布线使用。栅电极5、电容器电 极6和栅线108设为栅电极层11。 
为了使栅电极5与沟道区2b自对准，最好在形成栅电极5后，将栅电极作为掩模(mask)，用选择性离子(ion)注入形成源区2a及漏区2c。从而，可以减小TFT的寄生电容量。再者，在布线层3的下部的多晶硅层2上注入离子量少，但可通过下衬硅层3a降低布线层3与源区2a及漏区2c的连接电阻。并且，由于下衬硅层3a与源区2a及漏区2c是同一导电型，可以抑制TFT118断开(off)时的漏电流。 
另外，通过使栅绝缘层4介于中间，将电容器电极6形成在作为布线层3的一部分的连接垫10上，可以将连接垫10作为电容器的下部电极。亦即，可以形成将电容器电极6作为上部电极，将栅绝缘层4作为电容器绝缘膜，将连接垫10作为下部电极的电容器。从而，如传统技术那样，可以省略电容器的下部电极用的掺杂工序。再者，通过采用栅绝缘层4以外的材料作为电容器绝缘膜或变更电容器绝缘膜的膜厚，可改变电容器的容量。 
如图4所示，在栅电极层11上形成层问绝缘层7。层间绝缘层7为防止来自层间绝缘层7的下层的氢的逸散而设。当产生来自层间绝缘层7的下层的氢的逸散时，硅原子的悬空键(dangling bond)增加，TFT的特性(阈值电压Vth、电子迁移率等)显著劣化。但是，由于设在栅电极层11上的层间绝缘层7，可以抑制由氢脱离引起的多晶硅层2以及在多晶硅层2与栅绝缘层4的界面上的硅原子的悬空键的增加。作为层间绝缘层7，最好至少包含硅的氮化膜。并且，由于形成层间绝缘层7后的热处理，扩散了氢，可以进一步降低硅原子的悬空键。 
在层间绝缘层上，设有像素电极层8。通过贯穿层间绝缘层7及栅绝缘层4的接触孔9，像素电极层8电连接至栅电极层11及布线层3。本实施例由于是透过型液晶显示装置100，作为像素电极层8，使用ITO、IZO、ITZO等的透明电极。 
再者，在底部发射(bottom emission)型的有机EL显示装置中， 与透过型液晶显示装置一样，作为像素电极层8采用ITO、IZO、ITZO等的透明电极。另外，在反射型液晶显示装置中，作为像素电极层8采用Al或Ag等的反射电极。另外，在顶部发射(top emission)型的有机EL显示装置中，作为像素电极层8采用将ITO、IZO、ITZO等的透明电极与Al或Ag等的高反射材料层叠后的反射电极。 
为了保持像素电极层8与栅电极层11和布线层3的充分电接触，最好在栅电极层11及布线层3上形成界面导电层。因而，在本实施例中，在布线层3上形成界面导电层3c，在栅电极5上形成界面导电层5a，在电容器电极6上形成界面导电层6a。这种界面导电层，如上所述，最好含有Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VN中的至少一种。 
这里，参照图5，就液晶显示装置100的制造方法进行说明。图5是说明本实施例的液晶显示装置100的制造方法的制造工序图。首先，如图5(a)所示，在绝缘基板1上形成多晶硅层2。具体方法是，在绝缘基板1上，用等离子体CVD(PECVD：Plasma Enhanced ChemicalVapor Deposition：等离子体增强化学气相淀积)形成非晶硅膜，通过照射XeCI准分子激光器(excimer laser)的光(波长：308nm)或YAG2ω激光器的光(波长：532nm)，将非晶硅膜转换成多晶硅膜。将该多晶硅膜光刻(photo etching)成预定形状，形成多晶硅层2。 
然后，如图5(b)所示，在形成了多晶硅层2的绝缘基板1上形成布线层3。具体方法是，首先，用PECVD堆积包含导电性杂质的非晶硅膜或微晶硅膜。形成下衬硅层3a。用以下方法进行导电性杂质注入：(若为p型杂质)将乙硼烷(diborane)(B2H6)或(若为n型杂质)磷化氢(phosphine)(PH3)一边与硅烷(silane)(SiH4)混合，一边进行PECVD处理。导电性杂质的浓度由混合气体(gas)的浓度决定，乙硼烷及磷化氢最好先用氢等稀释后使用。微晶硅膜用PECVD时通过重复进行氢稀释量的最佳化及氢等离子体(plasma)处理来形成。微晶硅膜也可以用ICP(Inductive Coupled Plasma)CVD来形成。另外，也可 用四氟化硅(SiF4)代替硅烷。 
然后，在下衬硅层3a上，用溅射(spatter)堆积包含源布线109的布线层3的材料。如上所述，布线层3使用能耐受后工序的热处理且与像素电极层8的电接合性良好的材料。或者，如上所述，为了使布线的电阻降低，也可用Al、Cu作为导电层3b，做成由界面导电层3c覆盖的结构。 
这样，在绝缘基板1上，堆积由下衬硅层3a、导电层3b、界面导电层3c构成的布线层3的材料后，用光刻形成预定图案(pattem)。可用蚀刻气体(etching gas)及条件不同的干法蚀刻(dry etching)来形成布线层3的预定图案。再者，在布线层3中，对于导电层3b及界面导电层3c也可用湿法蚀刻(wet etching)形成。另外，需要确定下衬硅层3a的膜质的组合，以能够利用与下层的多晶硅层2的蚀刻速率(etching rate)之差进行选择性蚀刻。这时，布线层3的一部分在多晶硅层2的一部分之上形成。而且，布线层3从多晶硅层2上开始延伸而形成到绝缘基板1上。 
然后，如图5(c)所示，形成栅绝缘层4，覆盖多晶硅层2及布线层3。栅绝缘层4最好用包含TEOS(Tetra Ethyl Ortho Silicate：原硅酸四乙酯)的PECVD来形成SiO2膜。然后，在栅绝缘层4的上形成包含栅电极5、电容器电极6及栅布线108的栅电极层11。作为栅电极层11，必需做到与像素电极层8的电接合性良好。例如，若像素电极层8为ITO，可以选择与ITO电接合容易的Mo合金或Al合金。另外，在栅电极层11上，也可以形成与ITO的电接合性良好的TiN等界面导电层5a、6a。 
然后，在堆积栅电极层11后，用光刻(photo etching)按预定形状形成栅电极5及电容器电极6等的图案。蚀刻可用湿法蚀刻或干法蚀刻进行。从而，将栅绝缘层4介于中间而对置地形成栅电极5和多晶硅层2。另外，将栅绝缘层4介于中间而对置地形成电容器电极6与作为布线层3的一部分的连接垫10。亦即，电容器电极6与连 接垫10的一部分相重叠。 
形成栅电极5后，为了使栅电极5与多晶硅层2的沟道区2b自对准，将栅电极5作为掩模，用选择性离子注入形成源区2a和漏区2c。从而，在多晶硅层2上形成源区2a和漏区2c。再者，在布线层3的下部的多晶硅层2中注入离子量少，但由于下衬硅层3a的作用，可以降低布线层3与源区2a及漏区2c的连接电阻。 
另外，在栅绝缘层4上，通过对应于作为布线层3的一部分的连接垫10而形成电容器电极6，形成以电容器电极6为上部电极以连接垫10为下部电极的电容器。这时，形成在电容器电极6与连接垫10之间的栅绝缘层4构成电容器绝缘层。再者，作为电容器绝缘层，也可以使用栅绝缘层4以外的材料。另外，也可以将电容器绝缘膜的膜厚做成与栅绝缘层4的不一样，改变电容器的容量。 
接着，如图5(d)所示，形成层间绝缘层7，覆盖栅绝缘层4、栅电极层11。作为层间绝缘层7，如上所述，可使用防止氢的逸散的膜，也就是采用包含用PECVD形成的硅氮化膜的膜。另外，作为层间绝缘层7，最好做成以包含TEOS的PECVD形成的硅氧化膜为下层、以PECVD形成的硅氮化膜为上层的二层结构。 
然后，在层间绝缘层7及栅绝缘层4的预定位置上，形成接触孔9，使连接垫10的一部分露出。接触孔9可以用干法蚀刻来形成。通常，在多晶硅层2在干法蚀刻中，对由硅氧化膜及硅氮化膜构成的层间绝缘层7的选择性低。因此，如传统技术那样，当直接在多晶硅层2上形成接触孔时，甚至蚀刻到多晶硅层2，发生蚀刻穿透。但是本实施例中，接触孔9不直接形成在多晶硅层2上，而是形成在连接至多晶硅层2的布线层3上。因此，可以得到稳定形状的接触孔9。 
然后，如图5(e)所示，在层间绝缘层7上形成包含像素电极的像素电极层8。于是，像素电极层8的像素电极贯穿层间绝缘层7及栅绝缘层4，通过接触孔9电连接至作为配布线层3的一部分的连接 垫10上。另外，像素电极层8的一部分也电连接至由栅电极层11形成在绝缘基板1的端部上的端子等(未图示)。作为像素电极层8，如上所述，可以采用ITO等的透明电极。而且，将堆积在层间绝缘层7上的像素电极材料光刻成预定形状，形成像素电极等。 
这样，形成TFT阵列基板103。然后，用这样形成的TFT阵列基板形成液晶屏101，安装背光源102、栅驱动器IC113、源驱动器IC114等，就可以得到本实施例的液晶显示装置100。 
这样，在本发明的液晶显示装置的制造方法中，作为存储电容器的下部电极，可利用布线层3的一部分。因此，如传统技术那样，不需要使存储电容器的下部电极用的多晶硅层低阻化的掺杂工序。另外，由于布线层3直接设置在多晶硅层2的源区2a及漏区2c上，不需要源-漏布线用的接触孔形成工序。这样，可以省略制造工序，使生产率提高。 
实施例2
参照图6，就本发明实施例2的显示装置进行说明。图6是表示本实施例的液晶显示装置100的TFT阵列基板103中采用的结构的剖面图。本实施例中，与实施例1的不同点是像素电极层8的一部分连接在绝缘基板1上，在像素电极层8连接于绝缘基板1的区域的附近，连接像素电极层8与布线层3。另外，本实施例的液晶显示装置100适用于布线层3作为反射电极、像素电极层8作为透明电极的半透过型液晶显示装置。因此，在本实施例中，就半透过型的液晶显示装置100进行说明。图6中，与图4同样的结构要素带有相同的标记，其说明省略。另外，在本实施例中，对于TFT阵列基板103以外的其它的结构要素，可以使用与示于图1及图2的要素相同的要素。这里，就图6所示的TFT阵列基板103的结构进行说明。 
如图6所示，用于本实施例的TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、 层间绝缘层7、像素电极层8、连接垫10、栅电极层11等。在绝缘基板1上，形成具有源区2a、沟道区2b、漏区2c的多晶硅层2。在多晶硅层2的一部分上形成布线层3。作为布线层3的一部分的源线109从多晶硅层2的源区2a上开始形成到绝缘基板1。另外，作为布线层3的一部分的连接垫10从多晶硅层2的漏区2c上起延伸而形成至绝缘基板1。再者，在绝缘基板1上，形成后述的像素电极层8。另外，像素电极层8也形成在层问绝缘层7上及布线层3上。亦即，像素电极层8从层间绝缘层7上开始形成到布线层3及绝缘基板1上。 
在本实施例中，布线层3由具有反射特性的材料构成。例如，可以将Al、Ag等设定为构成布线层3的导电层3b。而且，如实施例1中说明的那样，布线层3设定为下衬硅层3a、导电层3b、界面导电层3c的3层结构。从而，可以将布线层3中的连接垫10的一部分作为反射电极利用。 
在多晶硅层2和布线层3上形成栅绝缘层4。另外，栅绝缘层4形成在连接垫10的一部分上。在连接垫10上不形成栅绝缘层4的区域，直接形成像素电极层8。亦即，连接垫10与像素电极层8直接连接。这样，在本实施例中，可以将对像素电极层8传送图像信号的布线层3与像素电极层8相连接的面积做得较宽大。另外，不需要形成用以连接像素电极层8和连接垫10的接触孔。但是，取代用以连接布线层3与栅电极5的接触孔，图6中需要为布线层3与像素电极层8的连接而在后述的层间绝缘层7上形成接触孔(未示出)。该接触孔可以用与图4所示的实施例1相同的制造工序数来形成。 
在栅绝缘层4上，形成包含栅电极5和电容器电极6的栅电极层11。在栅绝缘层4上，在对应于多晶硅层2的沟道区2b形成栅电极5，对应于布线层3的连接垫10形成电容器电极6。因而，在本实施例中，作为布线层的一部分的连接垫10可以作为电容器的下部 电极利用。因此，可以省略为将存储电容器的下部电极用的多晶硅层低阻化的掺杂工序和源-漏布线用的接触孔形成工序这2个工序。 
在栅电极层11上形成层间绝缘层7。然后，在层间绝缘层7上，形成像素电极层8。因此，如上所述，像素电极层8从层间绝缘层7上开始形成到连接垫10上及绝缘基板1上。作为像素电极层8，使用由ITO等构成的透明导电材料。由栅线108及源线109包围的像素117中，形成作为反射电极的连接垫10及像素电极8a的区域是反射区域117a。另外，在像素117中配置了透明电极即像素电极8a的区域中，未形成连接垫10的区域是透过区域117b。 
这时，最好尽可能除去作为反射电极起作用的连接垫10上的像素电极层8。因而，可以使作为反射电极的连接垫10的反射率增大，可以达到使反射方式(mode)中的亮度提高。另外，通过除去作为反射电极的连接垫10上的界面导电层3c，可使反射率进一步增大。 
实施例3
参照图7，就本发明实施例3的显示装置进行说明。图7是表示用于本实施例的液晶显示装置100的TFT阵列基板103的结构的剖面图。在本实施例中，与实施例1的不同点是设置界面导电层3c，取代在布线层3与多晶硅层2的界面上形成的下衬硅层3a。图7中，与图4相同的结构要素带有同样的标记，其说明省略。另外，在本实施例中，对于TFT阵列基板103以外的其它构成要素，可以使用与图1及图2所示相同的要素。这里，就图7所示的TFT阵列基板103的结构进行说明。 
如图7所示，用于本实施例的TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层间绝缘层7、像素电极层8、连接垫10、栅电极层11等。在绝缘基板1上，形成包含源区2a、沟道区2b、漏区2c的多晶硅层2。在多晶硅层2的一部分上形成布线层3。作为布线层3的一部分的源线109从多晶硅层2的源区2a上开始形成到绝缘基板1。另外，作为布 线层3的一部分的连接垫10从多晶硅层2的漏区2c上起延伸而形成至绝缘基板1。本实施例具有在布线层3与多晶硅层2的界面上不形成下衬硅层3a的结构。亦即，如图7所示，布线层3可构成为用界面导电层3c夹住导电层3b的3层结构。 
另外，在多晶硅层2及布线层3上，形成栅绝缘层4。而且，在栅绝缘层4上，形成包含栅电极5及电容器电极6的栅电极层11。在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5，对应于布线层3的连接垫10形成电容器电极6。因而，在本实施例中，作为布线层一部分的连接垫10可作为电容器的下部电极利用。因此，可以省掉为将存储电容器的下部电极用的多晶硅层低阻化的掺杂工序和源-漏布线用的接触孔形成工序这2个工序。再者，作为电容器绝缘膜，通过使用栅绝缘层4以外的材料等，可改变电容器的容量。 
如实施例1中说明过的那样，为了使栅电极5与沟道区2b自对准，在形成栅电极5后，将栅电极5作为掩模，通过选择性离子注入形成源区2a、漏区2c。这时，形成在多晶硅层2的源区2a、漏区2c上的布线层3，构成离子注入时的障碍。因此，在离子注入时，需要设法减少离子注入部的栅绝缘层4的膜厚，或减少布线层3的膜厚等。 
另外，作为布线层3的导电层3b及界面导电层3c，最好使用离子阻止本领(ion stopping power)较低的材料。依据SRIM(the Stoppingand Range of Ions in Matter；James F.Ziegler)，在离子能量(ion 
energy)100～200KeV范围的离子阻止本领的顺序如下， 
磷(phosphorus)离子的离子阻止本领顺序：Si＜Al＜Ti＜Zr≤Sn＜Cu 
硼(boron)离子的离子阻止本领顺序：Si＜Al＜Ti≤Zr＜Sn＜Cu 
根据上述的离子阻止本领的顺序，可以用Al作为布线层3的导电层3b，可以用Ti、Zr及导电性的Ti、Zr化合物作为界面导电层3c。或者，也可以将布线层3做成Ti、Zr及导电性的Ti、Zr化合物的单层。但是，从布线电阻考虑，最好采用由Al构成的导电层3b与界 面导电层3c的组合。 
另外，形成n型区域用的磷离子的注入深度，以相同注入能量比较，约为p型区域形成的硼离子的注入深度的1/3。因此，形成n型区域用的离子注入困难。因而，在注入磷离子时，依据上述的SRIM，若将对象区域的栅绝缘层4的膜厚取为30nm、布线层3的导电层3b的Al的膜厚取为65nm、界面导电层3c的Ti的膜厚取为20nm，则将磷离子向多晶硅层2注入的注入能量需为100KeV以上。若将布线层3的导电层3b的Al的膜厚取为160nm、界面导电层3c的Ti的膜厚取为200nm，则将磷离子向多晶硅层注入的注入能量需为200KeV。 
另一方面，注入硼离子时，依据上述的SRIM，若将栅绝缘层4取为30nm、布线层3的导电层3b的Al膜厚取为210nm、界面导电层3c的Ti膜厚取为20nm，则向多晶硅层2注入硼离子的注入能量需为100KeV以上，p型区域的形成远比n型区域的形成来得容易。 
而且，如图7所示，在栅电极层11上形成层间绝缘层7。另外，在层间绝缘层7及栅绝缘层4的预定位置上形成接触孔9。在层间绝缘层7上设有像素电极层8。通过贯穿层间绝缘层7及栅绝缘层4的接触孔9，像素电极层8电连接至栅电极层11及布线层3。另外，像素电极层8从层问绝缘层7上开始形成到连接垫10上及绝缘基板1上。 
这样，在布线层3与多晶硅层2的界面上，尽管不形成下衬硅层3a，但可通过调整布线层3、栅绝缘层4等的膜厚，在多晶硅层中适当地掺杂离子。 
实施例4
参照图8，就本发明实施例4的显示装置进行说明。图8是表示本实施例的用于液晶显示装置100的TFT阵列基板103的结构的剖面图。在本实施例中，与实施例1的不同点是源区2a上的布线层3连接到沟道区2b。亦即，布线层3一直设置到沟道区2b。图8中， 与图4同样的结构要素带有相同的标记，省略其说明。另外，在本实施例中，对于TFT阵列基板103以外的其它结构要素，可以采用与示于图1及图2的相同的要素。因而，这里，就示于图8的TFT阵列基板103的结构进行说明。 
如图8所示，用于本实施例的TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层间绝缘层7、像素电极层8、连接垫10、栅电极层11等。绝缘基板1上，形成具有源区2a、沟道区2b、漏区2c的多晶硅层2。 
在多晶硅层2的一部分上形成布线层3。作为布线层3的一部分的源线109从多晶硅层2的源区2a上开始形成到绝缘基板1。在本实施例中，源线109连接至沟道区2b。亦即，源线109延设至后述的栅电极5的下侧。也就是，源线109一直设置到沟道区2b。再者，在布线层3与多晶硅层2的界面上，形成下衬硅层3a。因此，布线层3的导电层3b，不会与沟道区2b短路(short)。另外，作为布线层3的一部分的连接垫10从多晶硅层2的漏区2c上起延伸而形成到绝缘基板1。 
另外，在多晶硅层2及布线层3上形成栅绝缘层4。然后，在栅绝缘层4上，形成包含栅电极5及电容器电极6的栅电极层11，在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5，对应于布线层3的连接垫10形成电容器电极6。因而，在本实施例中，作为布线层一部分的连接垫10可以作为电容器的下部电极利用。因此，可以省略为将存储电容器的下部电极用的多晶硅层低阻化的掺杂工序和源-漏布线用的接触孔形成工序这2个工序。再者，作为电容器绝缘膜，可通过使用栅绝缘层4以外的材料等改变电容器容量。另外，在本实施例中，栅电极5也可以形成在对应于源线109上方的位置。 
通过设置这样的结构，可降低受TFT118的寄生电阻影响大的源区电阻。特别是，在降低源区2a及漏区2c与沟道区相接的部分的导 电性杂质浓度的LDD(Lightly Doped Drain)结构和GOLD(GateOverlapped LDD)结构中，若源区也设为同样的工艺结构，则可以消除源侧电阻的增大，使TFT的寄生电阻降低。 
实施例5
参照图9，就本发明实施例5的显示装置进行说明。图9是表示用于本实施例的液晶显示装置100的TFT阵列基板103的结构的剖面图。本实施例与实施例1的不同点是源区2a上的布线层3及漏区2c上的布线层3连接到沟道区2b。亦即，布线层3一直设置到沟道区2b。图9中与图4相同的结构要素带有相同的标记，其说明省略。另外，本实施例中，有关TFT阵列基板103以外的其它结构要素，可以采用与图1及图2所示的相同的要素。这里，就示于图9的TFT基板103的结构进行说明。 
如图9所示，用于本实施例的TFT基板阵列103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层问绝缘层7、像素电极层8、连接垫10、栅电极层11等。在绝缘基板1上，形成具有源区2a、沟道区2b、漏区2c的多晶硅层2。 
在多晶硅层2的一部分上，形成布线层3。作为布线层3的一部分的源线109从多晶硅层2的源区2a上开始形成到绝缘基板1。本实施例中，源线109连接到沟道区2b。亦即，源线109延设至后述的栅电极5的下侧。也就是，源线109一直设置到沟道区2b上。另外，作为布线层3的一部分的连接垫10从多晶硅层2的漏区2c上起延伸而形成至绝缘基板1。连接垫10与沟道区2b相接。即，连接垫10延设至后述的栅电极5的下侧。也就是，连接垫10一直设置到沟道区2b上。再者，在布线层3与多晶硅层2的界面上，形成下衬硅层3a。因此，布线层3的导电层3b与沟道区2b之间不会发生短路。 
另外，在多晶硅层2及布线层3上，形成栅绝缘层4。而且，在栅绝缘层4上，形成包含栅电极5及电容器电极6的栅电极层11。在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5，对 应于布线层3的连接垫10形成电容器电极6。因而，本实施例中，作为布线层的一部分的连接垫10可作为电容器的下部电极利用。因此，可以省略为了将存储电容器的下部电极用的多晶硅层低阻化的掺杂工序和源-漏布线用的接触孔形成工序这2个工序。再者，可通过使用栅绝缘层4以外的材料等作为电容器绝缘膜，改变电容器容量。另外，在本实施例中，栅电极5也形成在对应于源线109上方的位置。 
通过设成这样的结构，可以降低受TFT118的寄生电阻的影响大的源-漏区电阻。并且，由于源区2a及漏区2c由布线层3覆盖，可以省略在源区2a及漏区2c的形成中必需的导电性杂质的离子注入工序。另外，通过控制下衬硅层3a的杂质浓度，可抑制漏区2c与沟道区2b的界面的电场强度，取得与LDD同样的效果。 
实施例6
参照图10及图11，就本发明实施例6的显示装置进行说明。图10是表示本实施例的液晶显示装置100的结构的平面图。另外，图11是沿图10的b-b线的剖面图。在本实施例中，与实施例1～5不同，在多晶硅层2上不直接连接布线层3。再者，图10及图11中与图3及图4相同的结构要素带有相同的标记，省略其说明。另外，本实施例中，TFT阵列基板103以外的其它构成要素可以用与图1及图2所示的相同的要素。这里，就图10及图11所示的TFT阵列基板103的结构进行说明。 
如图10及图11所示，TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层间绝缘层7、像素电极层8、接触孔9、连接垫10。这里，布线层3包含源线(信号线)109及连接垫10。另外，栅电极层11包含栅线(扫描线)108、栅电极5及电容器电极6。另外，像素电极层8包含像素电极，也有作为布线起作用的情况。 
绝缘基板1上形成多晶硅层2。多晶硅层2含有：源区2a、沟 道区2b、漏区2c。另外，在绝缘基板1上，形成独立于多晶硅层2而形成的布线层3。亦即，布线层3以与多晶硅层2不相接触的方式形成。也就是，布线层3离开多晶硅层2而形成。布线层3除了作为源极109起作用之外，还具有将TFT118、存储电容器及像素电极层8之间构成预定电路的功能。如图11所示，在本实施例中，做成导电层3b和界面导电层3c这样的2层结构。在绝缘基板1上，形成导电层3b。而且，在导电层3b上，形成与像素电极层8连接的界面导电层3c。即，布线层3具有按导电层3b和界面导电层3c的顺序形成在绝缘基板1上的结构。再者，如上所述，布线层3可以是由Ti等高熔点导电材料构成的单层，也可为用高熔点导电材料的界面导电层3c覆盖Al等的导电层3b的结构。因而，布线层3与像素电极层8的界面是高熔点金属或金属化合物。 
在多晶硅层2及布线层3上，形成栅绝缘层4。另外，在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5。再者，在栅绝缘层4上，对应于作为布线层3的一部分的连接垫10形成电容器电极6。栅电极5及电容器电极6在同层形成。如图10所示，栅电极5也可以作为栅线108使用。另外，电容器电极6也可以用来作为向上述的对置电极111供给共用电位的共用电位布线。将栅电极5、电容器电极6及栅线108设为栅电极层11。 
另外，为使像素电极层8具有与栅电极层11及布线层3的充分电连接，最好在栅电极层11及布线层3上形成界面导电层。因而，在本实施例中，在布线层3上形成界面导电层3c，在栅电极5上形成界面导电层5a，在电容器电极6上形成界面导电层6a。作为该界面导电层，如上所述，最好包含Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VN中的至少一种。 
另外，通过使栅绝缘层介于中间，将电容器电极6形成在作为布线层3的一部分的连接垫10上，可以将该一部分的连接垫10作为电容器的下部电极。亦即，可以形成将电容器电极6作为上部电 极，将栅绝缘层4作为电容器绝缘膜，将连接垫10作为下部电极的电容器。于是，可以省略电容器的下部电极用的掺杂工序。再者，通过采用栅绝缘层以外的材料作为电容器绝缘膜或改变电容器绝缘膜的膜厚，可以改变电容器容量。 
如图11所示，在栅电极层11上形成层间绝缘膜7。层间绝缘膜7为防止来自层间绝缘膜7的下层的氢的逸散而设。如上所述，作为层间绝缘层7，由于至少使用包含硅氮化膜的膜，可以抑制由氢脱离引起的多晶硅层2以及在多晶硅层2与栅绝缘层4的界面上的硅原子的悬空键的增加。另外，通过层间绝缘层7形成后的热处理扩散氢，可以进一步降低硅原子的悬空键。在层间绝缘层7的预定位置上，设置接触孔9。这里，接触孔9a为连接由像素电极层8构成的像素电极8a和连接垫10而设。接触孔9b为连接像素电极8a和多晶硅层2的漏区2c而设。另外，接触孔9c为连接由像素电极层8构成的连接电极8b和多晶硅层2的源区2a而设，接触孔9d为连接连接电极8b和作为布线层3的一部分的源布线109而设。 
在层间绝缘层7上设有像素电极层8。像素电极层8由像素电极8a与连接电极8b构成。像素电极8a贯穿层问绝缘层7及栅绝缘层4，通过接触孔9a、9b分别连接在连接垫10、漏区2c上。另外，连接电极8b贯穿层问绝缘层7及栅绝缘层4，通过接触孔9c、9d分别被连接在源区2a、源布线109上。在本实施例中，由于是透过型液晶显示装置100，使用ITO、IZO、ITZO等的透明电极作为像素电极层8。再者，如上所述，在反射型液晶显示装置、底部发射型的有机EL显示装置、顶部发射型的有机EL显示装置中，分别采用适合的像素电极层8的材料。 
若像素电极层8为ITO、IZO、ITZO等的金属氧化膜，则由于在多晶硅层2的界面上硅氧化膜成长，与多晶硅层2的源区2a及漏区2c的电连接困难。因而，在本实施例中，在形成像素电极层8之前，在多晶硅层2与像素电极层8的连接部上形成硅化物层2d。即， 多晶硅层2与像素电极层8界面上具有硅化物层2d。从而，可以改善多晶硅层2与像素电极层8的电连接性。 
为了形成硅化物层2d，需要是较低温度下多晶硅与硅化物化的金属，且金属氧化膜具有导电性。考虑到这一点，作为使其硅化物化的金属，最好使用Co、Ni、Mo、W、Cr。特别是Co，最好用400℃左右的热处理，与多晶硅层2简单地形成硅化物。若需600℃以上的高温处理时，最好采用灯泡退火(lamp annealing)等的RTA(RapidTherma Annealing：快速热退火)处理，抑制绝缘基板1的热应变而硅化物化。硅化物化的量，可根据连接电阻的需要而进行调整。 
这里，参照图12，就本实施例的液晶显示装置100的制造方法进行说明。图12是用以说明本实施例的液晶显示装置100的制造工序的制造工序图。再者，对于本实施例中与实施例1的制造方法中相同的工序，其说明适当省略。 
首先，如图12(a)所示，在绝缘基板1上形成多晶硅层2。如上所述，形成a-Si膜后，可用激光退火形成多晶硅层。然后，如图12(b)所示，在形成了多晶硅层2的绝缘基板1上，不与多晶硅层2相接触地形成布线层3。具体地说，在绝缘基板1上，用溅射堆积导电层3b及界面导电层3c的材料后，用光刻形成预定图案。从而，在绝缘基板1上离开多晶硅层2而形成布线层3。 
然后，如图12(c)所示，形成栅绝缘层4，覆盖多晶硅层2及布线层3。栅绝缘层4最好如上所述，用包含TEOS(Tetra Ethyl OrthoSilicate：原硅酸四乙酯)的PECVD形成SiO2膜。然后，在栅绝缘层4上，形成包含栅电极5、电容器电极6及栅布线108的栅电极层11。另外，在栅电极层11上，形成与ITO的电接合性良好的TiN等的界面导电层5a、6a。然后，在堆积栅电极层11后，通过光刻将栅电极5及电容器电极6等图案形成为预定形状。于是，使栅绝缘层4介于中间而对置地形成栅电极5和多晶硅层2。另外，使栅绝层4介于中间而对置地形成电容器电极6和作为布线层3的一部分的连接垫10。 
形成了栅电极5后，为了使栅电极5与多晶硅层2的沟道区2b自对准，将栅电极5作为掩模，通过选择性离子注入形成源区2a及漏区2c。从而，在多晶硅层2上形成源区2a及漏区2c。 
另外，通过在栅绝层4上对应于作为布线层3的一部分的连接垫10形成电容器电极6，可形成以电容器电极6为上部电极、以连接垫10为下部电极的电容器。这时，形成在电容器电极6与连接垫10之间的栅绝缘层4构成电容器绝缘层。再者，作为电容器绝缘层，可以使用栅绝缘层4以外的材料，也可以通过将电容器绝缘膜的膜厚做成与栅绝缘层4的膜厚不同来改变电容器容量。 
接着，如图12(d)所示，形成层间绝缘层7，以覆盖栅绝缘层4、栅电极层11。作为层间绝缘层7，如上所述，可以使用包含防止氢的逸散的膜，也就是用PECVD形成的硅氮化膜的膜层。另外，更为理想的是，作为层间绝缘层7，做成以包含TEOS的用PECVD形成的硅氧化膜为下层、用PECVD形成的硅氮化膜为上层的二层结构。 
然后，在层间绝缘层7及栅绝缘层4的预定位置形成接触孔9。从而使布线层3的连接垫10及源布线109的一部分和多晶硅层2的源区2a及漏区2c的一部分露出。接触孔9可用干法蚀刻来形成。 
其后，在接触孔9b及9c的底部形成硅化物层2d，具体是，在层间绝缘层7上及接触孔9内面上，通过溅射而堆积硅化物层2d形成用的金属膜。即，在接触孔9b及接触孔9c的底部的多晶硅层2上，形成硅化物层2d形成用的金属膜。而且，通过将多晶硅层2与金属膜的积层膜高温退火，可以形成硅化物层2d。例如，通过溅射使Co堆积，并进行400℃的热处理，可以形成Co与多晶硅层2的硅化物。因而，可以改善像素电极层8与多晶硅层2的电连接性。再者，在需要600℃以上的高温时，最好用灯泡退火等的RTA(Rapid ThermalAnnealing)处理，抑制玻璃基板的热应变而硅化物化。然后，进行热处理，在多晶硅层2的表面上形成硅化物层2d后，用湿法蚀刻除去不要的硅化物层形成用金属膜。从而，如图12(e)所示，可以在多晶 硅层2的源区2a上的接触孔9c的底部和漏区2c上所设的接触孔9b的底部形成硅化物层2d。再者，最好对表面进行轻微蚀刻来去除(etchoff)层问绝缘层7上的残渣。通过这种硅化物化，可以防止从像素电极层8向多晶硅层2的污染。 
然后，如图12(f)所示，在层间绝缘层7上形成包含像素电极8a和连接电极8b的像素电极层8。从而，通过贯穿层间绝缘层7及栅绝缘层4的接触孔9a，像素电极8a电连接至作为布线层3的一部分的连接垫10上。另外，通过贯穿层问绝缘层7及栅绝缘层4的接触孔9b，像素电极8a电连接至多晶硅层2的漏区2c上。还有，通过贯穿层间绝缘层7及栅绝缘层4的接触孔9c，连接电极8b电连接至多晶硅层2的源区2a上。另外，通过贯穿层问绝缘层7及栅绝缘层4的接触孔9d，连接电极8b电连接至作为布线层3的一部分的源线109。再者，像素电极层8的一部分用栅电极层11连接至在绝缘基板1的端部形成的端子等(未图示)。作为像素电极层8，如上所述，可以使用ITO等的透明电极。然后，将堆积在层间绝缘层7上的像素电极材料光刻成预定形状，形成像素电极等。 
这样，形成TFT阵列基板103。然后，用这样形成的TFT阵列基板形成液晶屏101，安装背光源102、栅驱动器IC113、源驱动器IC114等后，就可得到本实施例的液晶显示装置100。 
这样，在本发明的液晶显示装置100的制造方法中，作为存储电容器的下部电极，可以使用布线层3的一部分。因此，不需要如传统技术那样的掺杂工序，将存储电容器的下部电极用的多晶硅层低阻化。另外，由于布线层3直接设在绝缘基板1上，可以将源-漏布线用的接触孔与像素电极层8和连接垫10连接用的接触孔用同一工序形成。从而，可以省略制造工序，使生产率提高。 
实施例7
参照图13，就本发明的实施例7的显示装置进行说明。图13是表示本实施例的液晶显示装置100中使用的TFT阵列基板103的结 构的剖面图。在本实施例中，与实施例6的不同点是，像素电极层8的一部分连接在绝缘基板1上，在像素电极层8连接于绝缘基板1的区域附近，连接像素电极层8与布线层3。另外，本实施例的液晶显示装置100适用于以布线层3为反射电极、以像素电极层8为透明电极的半透过型TFT LCD。因此，在本实施例中，就半透过型的液晶显示装置100进行说明。图13中与图4相同的结构要素带有相同的标记，省略其说明。另外，在本实施例中，关于TFT阵列基板103以外的其它构成要素，可以使用与图1及图2所示相同的要素。这里，就图13所示的TFT阵列基板103的结构进行说明。 
如图13所示，用于本实施例的TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层间绝缘层7、像素电极层8、连接垫10、栅电极层11等。在绝缘基板1上，形成具有源区2a、沟道区2b、漏区2c的多晶硅层2。另外，在绝缘板1上不与多晶硅层2相互接触地形成布线层3。再者，在绝缘基板1上，形成后述的像素电极层8。另外，在层间绝缘层7上及布线层3上也形成像素电极层8。即，像素电极层8从层问绝缘层7上开始形成到布线层3及绝缘基板1上。 
在本实施例中，布线层3由具有反射特性的材料形成。例如，可以设定用Al、Ag等来构成布线层3的导电层3b。而且，如实施例6中说明的那样，布线层3为导电层3b和界面导电层3c的2层结构。于是，可以将布线层3中的连接垫10的一部分用作为反射电极。在用栅线108及源线109包围的像素117中，作为反射电极的连接垫10的形成区域是反射区域117a。另外，在像素117中，配置成透明电极即像素电极8a的区域是透过区域117b。 
在多晶硅层2及布线层3上，形成栅绝缘层4。另外，在连接垫10的一部分上形成栅绝层4。在连接垫10上未形成栅绝缘层4的区域，直接形成像素电极层8。即，连接垫10与像素电极层8直接电连接。这样，本实施例中，可以将向像素电极层8传送图像信号的 布线层3以及与像素电极层8的连接面积做得较宽大。另外，不需要形成连接像素电极层8和连接垫10的接触孔。但是，需要在连接布线层3和栅电极5的后述的层间绝缘层7形成接触孔，取代连接布线层3与像素电极层8的接触孔(图13中未示出)。因此，与图11所示的实施例6在制造工序数上没有显著不同。 
在栅绝缘层4上，形成包含栅电极5和电容器电极6的栅电极层11。在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5，对应于布线层3的连接垫10形成电容器电极6。因而，在本实施例中，作为布线层的一部分的连接垫10可用作电容器的下部电极。因此，可以省略将存储电容器的下部电极用的多晶硅层低阻化的掺杂工序和源-漏布线用的接触孔形成工序这2个工序。 
在栅电极层11上形成层间绝缘层7。另外，在层间绝缘层7的预定位置上设置接触孔9。这里，接触孔9a为连接由像素电极层8构成的像素电极8a与连接垫10而设，接触孔9b为连接像素电极8a与多晶硅层2的漏区2c而设。另外，接触孔9c为连接由像素电极层8构成的连接电极8b与多晶硅层2的源区2a而设，接触孔9d为连接连接电极8b与作为布线层3的一部分的源布线109而设。 
然后，在层间绝缘层7上形成像素电极层8。因此，如上所述，像素电极层8从层间绝缘层7上开始形成到连接垫10上及绝缘基板1上。作为像素电极层8，使用由ITO等构成的透明导电材料。像素电极层8由像素电极8a和连接电极8b构成。通过贯穿层间绝缘层7及栅绝缘层4的接触孔9a、9b，像素电极8a分别连接到连接垫10、漏区2c。另外，通过贯穿层间绝缘层7及栅绝缘层4的接触孔9c、9d，连接电极8b分别连接到源区2a、源布线109。 
另外，如实施例6中说明的那样，为了改善像素电极层8与多晶硅层2的连接性，在多晶硅层2与像素电极层8的界面上形成硅化物层2d。再者，最好尽可能除去用作反射电极的连接垫10上的像素电极层8。因而，可以使作为反射电极的连接垫10的反射率增大， 以提高反射方式中的亮度。另外，可通过除去作为反射电极的连接垫10上的界面导电层3c，进一步使反射率增大。 
实施例8
参照图14，就本发明实施例8的显示装置进行说明。图14是表示本实施例的液晶显示装置100中的TFT阵列基板103的结构的剖面图。本实施例与实施例6的不同点是在像素电极层8的下层形成界面导电层8c。在图14中，与图4相同的结构要素带有相同的标记，省略其说明。另外，在本实施例中，对于TFT阵列基板103以外的其它构成要素，可以使用与图1及图2所示的相同的要素。这里，就图14所示的TFT阵列基板103的结构进行说明。 
如图14所示，TFT阵列基板103设有：绝缘基板1、多晶硅层2、布线层3、栅绝缘层4、栅电极5、电容器电极6、层间绝缘层7、像素电极层8、接触孔9、连接垫10。这里，布线层3包含源线(信号线)109及连接垫10。另外，栅电极层11包含栅线(扫描线)108、栅电极5及电容器电极6。另外，像素电极层8包含像素电极，有时也作为布线起作用。 
在绝缘基板1上，形成含有源区2a、沟道区2b、漏区2c的多晶硅层2。另外，在绝缘基板1上，形成独立于多晶硅层2而形成的布线层3。如图14所示，在本实施例中，做成导电层3b和界面导电层3c的2层结构。在多晶硅层2及布线层3上，形成栅绝缘层4。另外，在栅绝缘层4上，对应于多晶硅层2的沟道区2b形成栅电极5。再者，在栅绝缘层4上，对应于作为布线层3的一部分的连接垫10形成电容器电极6。栅电极5及电容器电极6用同层的栅电极层11来形成。另外，为了保持像素电极层8与栅电极层11及布线层3的充分的电接触，在栅电极5上形成界面导电层5a，并在电容器电极6上形成界面导电层6a。再者，本实施例中，在布线层3上不形成界面导电层3a。 
另外，通过使栅绝缘层4介于中间，将电容器电极6形成在作 为布线层3的一部分的连接垫10上，可以将该一部分连接垫10作为电容器的下部电极。即，可以形成以电容器电极6为上部电极、以栅绝缘层4为电容器绝缘膜、以连接垫10为下部电极的电容器。从而，可以省略电容器的下部电极用的掺杂工序。再者，可以通过用栅绝缘层4以外的材料作为电容器绝缘膜或改变电容器绝缘膜的膜厚，改变电容器容量。 
如图14所示，在栅电极层11上形成层间绝缘层7。如上所述，作为层间绝缘层7，由于使用至少包含硅氮化膜的材料，可以抑制由氢脱离引起的多晶硅层2以及多晶硅层2与栅绝缘层4的界面上的硅原子的悬空键的增加。另外，在层间绝缘膜7的预定位置上设有接触孔9。 
在层间绝缘层7上设置像素电极层8。像素电极层8由像素电极8a和连接电极8b构成。通过贯穿层间绝缘层7及栅绝缘层4的接触孔9a、9b，像素电极8a分别连接至连接垫10、漏区2c。另外，通过贯穿层间绝缘层7及栅绝缘层4的接触孔9c、9d，连接电极8b分别连接至源区2a、源布线109。 
在像素电极层8与层间绝缘层7的界面上，形成界面导电层8c。并且，界面导电层8c一直形成到接触孔9的内面。即，也在像素电极层8的与多晶硅层2的界面及与布线层3的界面上，形成界面导电层8c。从而，可以容易地改善像素电极层8与多晶硅层2、布线层3及栅电极层11之间的电连接。因此，可以用比上述的实施例6更少的制造工序，容易地改善电连接。再者，在本实施例中，若像素电极层8用透明导电材料来形成，则存在使其透明性劣化的危险。因此，适合用于顶部发射型的有机EL等的发光显示装置和反射型的液晶显示装置等。 
如以上说明那样，使包含源线109的布线层3位于栅绝缘层4的下部，通过与形成源区2a、漏区2c的多晶硅层2在同层或上部重叠，可以将布线层3用作为存储电容器的下部电极。另外，由于可 以将布线层3与源区2a、漏区2c分别直接连接，可以省略源-漏布线用的接触孔形成工序。另外，由于可用布线层3作为存储电容器的下部电极，不需要如传统技术那样的将存储电容器的下部电极用多晶硅层低阻化的掺杂工序。 
这样，用本发明可以将传统的LTPS TFT LCD所需的8工序的图案形成减少至6工序。另外，若不是上述的互补型MOS(CMOS)结构而是与a-Si TFT LCD同样的单一沟道结构，则依据本发明，可以用与a-Si TFT LCD相同的图案形成工序数来形成LTPS TFT。因而，可以减少LTPS TFT的图案形成工序，使生产率提高。 
并且，在半透过型TFT LCD中，通过将布线层作为反射电极使用，可以省略形成反射电极的工序。因而，可用与透过型LCD相同的图案形成工序数，制造反射型LCD。 
再者，在上述的实施例中，已就SA(SelfAligned：自对准)TFT的情况作了说明，但不受此限。例如，对于LDD(Lightly DopedDrain)TFT以及GOLD(Gate-Overlapped LDD)TFT，也具有同样的效果。另外，本发明不仅在由用上述激光退火形成的多晶硅构成的传统的LTPS TFT中，也可在用其它各种方法形成的结晶性硅中，例如，在微晶硅TFT使用的有源矩阵显示装置中起同样的效果。再者，由本发明产生的结构不仅适用于LCD，也适用于有源矩阵有机EL显示装置等的其它有源矩阵显示装置。 

Claims (10)

1.一种显示装置，包含多个信号线、与所述多个信号线交叉的多个扫描线以及在由所述信号线和所述扫描线包围的区域形成的薄膜晶体管，设有：
在基板上形成的晶体硅层，包含源区、漏区及沟道区；
包含所述信号线的布线层，覆盖所述源区及所述漏区上的至少一部分而形成；
在所述晶体硅层及所述布线层上形成的栅绝缘层；
在所述栅绝缘层上形成的栅电极层，包含所述扫描线、对应于所述沟道区而形成的栅电极以及对应于所述布线层的一部分而与所述扫描线及所述栅电极相分离地形成的、在与所述布线层之间形成电容器的电容器电极；
在所述栅电极层及所述栅绝缘层上形成的层间绝缘层；
在所述层间绝缘层上形成的像素电极层，包含通过设在所述栅绝缘层及所述层间绝缘层的接触孔而连接到所述布线层的像素电极。
2.如权利要求1所述的显示装置，其中：
所述布线层至少由第1层和在所述第1层上形成的第2层构成，
与所述源区及所述漏区连接的所述第1层是包含导电性杂质的硅膜；
所述第2层包含金属膜。
3.如权利要求1或2所述的显示装置，其特征在于：在所述源区或/和所述漏区上形成的所述布线层，延续而形成到所述栅电极下。
4.一种显示装置，包含多个信号线、与所述多个信号线交叉的多个扫描线以及在由所述信号线和所述扫描线包围的区域形成的薄膜晶体管，设有：
在基板上形成的晶体硅层，包含源区、漏区及沟道区；
离开所述晶体硅层而形成的包含所述信号线的布线层；
在所述晶体硅层及布线层上形成的栅绝缘层；
在所述栅绝缘层上形成的栅电极层，包含所述扫描线、对应于所述沟道区而形成的栅电极以及对应于所述布线层的一部分而与所述扫描线及所述栅电极相分离地形成的、在与所述布线层之间形成电容器的电容器电极；
在所述栅电极层及所述栅绝缘层上形成的层间绝缘层；
在所述层间绝缘层上形成的像素电极层，包含通过设在所述栅绝缘层及所述层间绝缘层的接触孔而连接到所述布线层及所述晶体硅层的像素电极。
5.如权利要求4所述的显示装置，其中：所述晶体硅层在与所述像素电极层的界面上设有由Co、Ni、Mo、W、Cr的至少一种硅化物构成的硅化物层。
6.如权利要求1、2、4或5所述的显示装置，其中：所述布线层与所述像素电极层的界面包含Ti、Cr、Zr、Ta、W、Mo、TiN、ZrN、TaN、WN、VN中的至少一种。
7.如权利要求1、2、4或5所述的显示装置，其中：所述布线层由具有反射特性的材料构成。
8.一种显示装置的制造方法，所述显示装置包含多个信号线、与所述多个信号线交叉地形成的多个扫描线以及在由所述信号线和所述扫描线包围的区域形成的薄膜晶体管，包括如下工序：
在基板上形成晶体硅层；
覆盖所述晶体硅层上的至少一部分而形成包含所述信号线的布线层；
在所述晶体硅层及所述布线层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极层，所述栅电极层包含栅电极、所述扫描线及对应于所述布线层的一部分而与所述扫描线及所述栅电极相分离地形成的、在与所述布线层之间形成电容器的电容器电极；
在所述栅电极层及所述栅绝缘层上形成层间绝缘层；
在所述层间绝缘层上形成像素电极层，通过设在所述层间绝缘层及所述栅绝缘层的接触孔而将所述像素电极层与所述布线层电连接。
9.一种显示装置的制造方法，所述显示装置包含多个信号线、与所述多个信号线交叉地形成的多个扫描线以及在由所述信号线和所述扫描线包围的区域形成的薄膜晶体管，包括如下工序：
在基板上形成晶体硅层；
离开所述晶体硅层而形成包含所述信号线的布线层；
在所述晶体硅层及所述布线层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极层，所述栅电极层包含栅电极、所述扫描线及对应于所述布线层的一部分而与所述扫描线及所述栅电极相分离地形成的、在与所述布线层之间形成电容器的电容器电极；
在所述栅电极层及所述栅绝缘层上形成层间绝缘层；
在所述层间绝缘层上形成像素电极层，通过设在所述层间绝缘层及所述栅绝缘层的接触孔而将所述像素电极与所述布线层及所述晶体硅层电连接。
10.如权利要求9所述的显示装置的制造方法，包括如下工序：
在所述接触孔开孔后，堆积金属膜；
通过热处理，在所述晶体硅层表面上形成由所述金属膜的硅化物构成的金属硅化物层；
保留所述金属硅化物层，并除去所述金属膜；
通过所述金属硅化物层，将所述像素电极和所述晶体硅层电连接。
CN2007101419258A 2006-08-04 2007-08-03 显示装置及其制造方法 Expired - Fee Related CN101118913B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006213024A JP5128091B2 (ja) 2006-08-04 2006-08-04 表示装置及びその製造方法
JP2006-213024 2006-08-04
JP2006213024 2006-08-04

Publications (2)

Publication Number Publication Date
CN101118913A CN101118913A (zh) 2008-02-06
CN101118913B true CN101118913B (zh) 2011-01-19

Family

ID=39028276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101419258A Expired - Fee Related CN101118913B (zh) 2006-08-04 2007-08-03 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US7683977B2 (zh)
JP (1) JP5128091B2 (zh)
KR (1) KR20080012768A (zh)
CN (1) CN101118913B (zh)
TW (1) TW200820445A (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332266B (en) * 2007-08-31 2010-10-21 Au Optronics Corp Method for manufacturing a pixel structure of a liquid crystal display
US20090066615A1 (en) * 2007-09-11 2009-03-12 Canon Kabushiki Kaisha Display apparatus and driving method thereof
CN101587839B (zh) 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582450B (zh) 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582445B (zh) 2008-05-14 2012-05-16 清华大学 薄膜晶体管
BRPI0911156A2 (pt) * 2008-06-12 2015-10-06 Sharp Kk tft, registro de deslocamento, ciruito de acionamento de linha de sinal de varredura, dispositivo de exibição, e método de ajuste de tft
WO2009150864A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および、表示装置
US7955890B2 (en) * 2008-06-24 2011-06-07 Applied Materials, Inc. Methods for forming an amorphous silicon film in display devices
TWI423446B (zh) * 2008-06-27 2014-01-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體面板
EP2352063A4 (en) * 2008-11-05 2012-08-22 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
JP2010141262A (ja) * 2008-12-15 2010-06-24 Showa Denko Kk 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP2010238802A (ja) * 2009-03-30 2010-10-21 Showa Denko Kk 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP2010147097A (ja) * 2008-12-16 2010-07-01 Showa Denko Kk 半導体素子および半導体素子の製造方法
WO2010071113A1 (ja) * 2008-12-15 2010-06-24 昭和電工株式会社 半導体発光素子
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN101923811B (zh) * 2010-06-01 2013-05-22 苏州佳世达电通有限公司 面板模组及电子装置
KR101822563B1 (ko) 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI417627B (zh) * 2010-12-24 2013-12-01 Au Optronics Corp 畫素結構
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102945849A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 半导体电容器结构及其制造方法
US10347769B2 (en) * 2013-03-25 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multi-layer source/drain electrodes
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN103887154B (zh) * 2014-04-04 2016-08-17 哈尔滨工业大学 一种基于钝化层离子注入方式的双极型器件的抗电离辐照加固方法
CN104538429B (zh) * 2014-12-26 2019-07-02 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN105374334B (zh) * 2015-12-11 2018-06-01 武汉华星光电技术有限公司 液晶显示面板结构
CN106019741A (zh) * 2016-06-07 2016-10-12 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法
KR20210010710A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN112992937B (zh) * 2021-02-22 2022-07-15 京东方科技集团股份有限公司 显示基板、显示装置、显示基板以及显示装置制备方法
CN113299747A (zh) * 2021-05-21 2021-08-24 合肥京东方卓印科技有限公司 显示面板及其制作方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410222A (en) * 1987-07-03 1989-01-13 Asahi Glass Co Ltd Substrate for thin film passive element
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JP3671943B2 (ja) 1992-11-04 2005-07-13 セイコーエプソン株式会社 アクティブマトリックス基板
JP3615556B2 (ja) 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
JP3641342B2 (ja) 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
KR100317622B1 (ko) 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
JP4034479B2 (ja) 1999-07-07 2008-01-16 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ基板および液晶表示装置
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
JP2005285977A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法

Also Published As

Publication number Publication date
US20080029767A1 (en) 2008-02-07
CN101118913A (zh) 2008-02-06
JP2008041865A (ja) 2008-02-21
US7683977B2 (en) 2010-03-23
KR20080012768A (ko) 2008-02-12
TW200820445A (en) 2008-05-01
JP5128091B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
CN101118913B (zh) 显示装置及其制造方法
KR100898773B1 (ko) 액티브 매트릭스 표시장치
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR101568121B1 (ko) 액정 표시 장치 및 전자기기
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US20080083927A1 (en) Display device and method of manufacturing the same
TWI224708B (en) Opto-electronic apparatus and manufacturing method of semiconductor apparatus
CN1988164A (zh) 薄膜晶体管装置及其制造方法以及显示装置
US7379139B2 (en) Liquid crystal display and electro-optical devices with a function element
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
US8124974B2 (en) Display device
KR20020024466A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN100580936C (zh) 显示装置及其制造方法
JP3687399B2 (ja) 電気光学装置及びその製造方法
JP7359882B2 (ja) 半導体装置
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
JP3714033B2 (ja) 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法
WO2024065111A1 (zh) 阵列基板及其制造方法、显示面板
JP2001060693A (ja) アクティブマトリクス型表示装置
US11335711B2 (en) Array substrate, manufacturing method thereof, and display panel
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
CN100533237C (zh) 电光装置、其制造方法以及电子设备
KR20080085276A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2001057434A (ja) 半導体装置
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20170803