CN101116192B - 半导体发光元件及其制法 - Google Patents

半导体发光元件及其制法 Download PDF

Info

Publication number
CN101116192B
CN101116192B CN2006800043424A CN200680004342A CN101116192B CN 101116192 B CN101116192 B CN 101116192B CN 2006800043424 A CN2006800043424 A CN 2006800043424A CN 200680004342 A CN200680004342 A CN 200680004342A CN 101116192 B CN101116192 B CN 101116192B
Authority
CN
China
Prior art keywords
semiconductor
cylindrical portion
layer
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800043424A
Other languages
English (en)
Other versions
CN101116192A (zh
Inventor
酒井光彦
山口敦司
中原健
园部雅之
筒井毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101116192A publication Critical patent/CN101116192A/zh
Application granted granted Critical
Publication of CN101116192B publication Critical patent/CN101116192B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

本发明提供一种氮化物半导体发光元件及其制法，该氮化物半导体发光元件的结构能够有效地取出在半导体叠层部与基板内反复进行全反射而衰减的光线，提高外部量子效率。在例如由蓝宝石等构成的基板(1)的表面上，设有包括由氮化物半导体构成的第一导电型层和第二导电型层的半导体叠层部(6)，与该半导体叠层部(6)的表面侧的第一导电型层(例如p型层5)电连接地设有第一电极(例如p侧电极8)，与第二导电型层(例如n型层3)电连接地形成有第二电极(例如n侧电极9)。然后，通过蚀刻除去半导体叠层部(6)的一部分，使得在半导体叠层部(6)的至少芯片周围，半导体叠层部以柱状林立的柱状部(6a)残留，柱状部(6a)周围的n型层(3)露出。

Description

半导体发光元件及其制法
技术领域
本发明涉及在基板上叠层有氮化物半导体的产生蓝色系(从紫外线到黄色)光的半导体发光元件及其制法。进一步具体而言，涉及使用具有下述结构的氮化物半导体的半导体发光元件及其制法，该氮化物半导体在使至少在芯片周围叠层的半导体叠层部下层的导电型层露出的区域内，通过使叠层的半导体叠层部以林立状残留，在露出的下层半导体层上形成凹凸，使得容易将从基板侧反射的光线取出到外部。
背景技术
一直以来，发出蓝色系光的半导体发光元件通过下述方法形成，例如图7所示，在蓝宝石基板31上形成有半导体叠层部36，该半导体叠层部36叠层有由GaN等构成的低温缓冲层32、由GaN等构成的n型层33、由带隙能小于n型层33的决定发光波长的材料例如InGaN系(意味着In和Ga的比例可以进行各种变化，下同)化合物半导体构成的活性层(发光层)34和由GaN等构成的p型层35。在其表面上隔着透光性导电层37设置有p侧(上部)电极38，在叠层的半导体叠层部36的一部分被蚀刻而露出的n型层33的表面上设置有n侧(下部)电极39。并且，为了提高n型层33和p型层35的封闭载流子的效果，在活性层侧使用AlGaN系(意味着Al和Ga的比例可进行各种变化，下同)化合物等带隙能更大的半导体层。
为了形成该n侧电极39，对半导体叠层部36的一部分进行蚀刻，使作为下层半导体层的n型层33露出，此时如图7所示，芯片周围的宽度A也同时被蚀刻。对该芯片的周围进行蚀刻是因为，氮化物半导体坚硬，难以进行切割或划线，通过干式蚀刻分离发光层形成部，使得在发光层形成部上不会产生裂纹。因此，如果考虑在对基板进行划线时的位置偏差等的公差，相对于芯片的尺寸B为400μm左右的四边形，芯片周围的宽度A为25～40μm左右。
另一方面，氮化物半导体也和其他的化合物半导体等同样，折光率在2.5左右，远大于空气的折光率1。因此，在氮化物半导体层的发光层中发出的光，在从半导体叠层部向空气中射出时，容易发生全反射，不能从半导体叠层部向外射出，在半导体叠层部内反复进行反射而衰减的光线多，光的取出效率为10％的数量级，显著降低。为了解决该问题，在GaP系或AlGaInP系、AlGaAs系等化合物半导体中，例如图8所示，在芯片的周围形成凹凸，力图使光线容易从半导体叠层部向外部射出(例如参照专利文献1)。即，在图8中，在n型GaP基板41上，n型GaP层42和p型GaP层43外延生长，形成半导体叠层部44，在其表面上形成有例如由3层结构构成的p侧电极46，在GaP基板41的背面形成有n侧电极47，在进行切割形成芯片以后，例如通过利用盐酸的蚀刻，进行在LED芯片的表面形成凹凸44a的粗糙化处理。
专利文献1：日本特开2000-299494
发明内容
如上所述，在以形成发光层的方式叠层半导体层的半导体叠层部中发出的光，可以通过从半导体叠层部向外部射出而得到利用，但由于半导体的折射率远大于空气的折射率，发生全反射的概率非常高，不容易取出到外部，无法提高外部量子效率。另一方面，通过在LED芯片的外周面上形成凹凸，通过表面的凹凸使得不进行全反射而容易取出到外部，而氮化物半导体是化学性能非常稳定的材料，不能通过湿式蚀刻使表面粗糙化。并且，由于氮化物半导体发光元件，不容易提高氮化物半导体层特别是p型氮化物半导体层的载流子浓度，如上述的图7所示，在半导体叠层部36的表面上设置有透光性导电层37，由于该透光性导电层37由薄的Au或Au-Ni合金等形成，可以进行湿式蚀刻，但由于该透光性导电层37本来是为了使电流扩散而设置的，所以当进行蚀刻时会使电流扩散的功能下降，当希望进行很深的蚀刻时，光就会难以透过，结果产生外部量子效率降低的问题。
本发明的目的在于解决上述问题，提供一种氮化物半导体发光元件及其制法，该氮化物半导体发光元件的结构能够使在半导体叠层部与基板内反复进行全反射造成的衰减不再发生，能够有效地取出光，提高外部量子效率。
本发明的另一个目的在于提供一种氮化物半导体发光元件及其制法，该氮化物半导体发光元件的结构能够使从芯片中心部的半导体叠层部(台面结构部)射出的侧面方向的光线不会发生衰减和吸收，能够有效地取出光，并且能够提高外部量子效率。
本发明的半导体发光元件包括：基板；半导体叠层部，其由氮化物半导体构成，包括第一导电型层和第二导电型层，设置在上述基板上；第一电极，其与该半导体叠层部表面侧的上述第一导电型层电连接地设置；和第二电极，其与上述第二导电型层电连接地设置。对上述半导体叠层部的一部分进行蚀刻，使得至少在芯片的周围，上述第二导电型层露出，由此形成上述半导体叠层部的台面结构部，并在该台面结构部的周围形成上述半导体叠层部以柱状林立残留的柱状部。优选该柱状部形成为0.5～5μm的高度，并且能够形成为相邻列错开半个间距配置的结构等。
在此所谓氮化物半导体指由IIIA族元素Ga和VA族元素N的化合物或者IIIA族元素Ga的一部分或全部被Al、In等其他IIIA族元素置换的化合物和/或VA族元素N的一部分被P、As等其他的VA族元素置换得到的化合物(氮化物)形成的半导体。
上述台面结构部的侧壁与上述柱状部的间隔至少设在0.5μm以上，由此难以遮挡在台面结构中发出的光的放射，因而优选。并且，上述半导体叠层部在上述第一导电型层和第二导电型层之间具有活性层，通过对上述柱状部的顶部进行蚀刻，使上述柱状部的高度低于上述活性层的位置，更加难以遮挡在台面结构的活性层中发出的光的放射，因而优选。
上述基板由绝缘性基板构成，通过蚀刻除去上述半导体叠层部的一部分，使上述第二导电型层露出，在该露出的第二导电型层的表面上设置有上述第二电极，在该第二电极的周围以林立状形成有上述柱状的半导体叠层部；在上述基板为半导体基板的情况下，可以使柱状的半导体叠层部只在芯片的周围林立残留，在该半导体基板的背面形成上述第二电极。
本发明的半导体发光元件的制法为，在晶片状的基板表面叠层氮化物半导体层，以形成发光层，从而形成半导体叠层部，通过分割形成有该半导体叠层部的晶片状基板进行芯片化，形成发光元件芯片，以柱状半导体叠层部构成的柱状部林立残留的方式形成掩模，对将上述晶片状基板分割为芯片的部分的上述半导体叠层部进行蚀刻，直至上述基板侧的导电型半导体层露出，由此在由半导体叠层部构成的台面结构部的周围形成柱状部，然后在该柱状部的部分分割上述基板。
以n型层、活性层和p型层的双异质结构形成上述半导体叠层部，对上述柱状部的顶部进一步进行蚀刻，使得上述柱状部的高度低于上述活性层的位置。
发明效果
在使用氮化物半导体的发光元件中，氮化物半导体为几乎不能利用湿式蚀刻等进行蚀刻的非常硬的材料，所以无法利用包括变形蚀刻的切割机进行元件分离。因此，采用干式蚀刻在进行元件分离部分的半导体叠层部形成分离槽，对基板进行切割或划线，实现芯片化。在本发明中，不完全以槽的形式形成分离槽部分，而是进行蚀刻使柱状的半导体叠层部林立残留，所以如果在基板侧反射的光线射入该柱状部分，在狭窄区域内入射角发生改变，光线容易射出到外部，能够提高所谓的光线的取出效率。即，如果在基板或半导体叠层部的四角区域内反复进行全反射，入射角不怎么改变，容易反复进行全反射，并且通过半导体层的距离也会增长，所以容易衰减；但如果在狭窄区域内反复进行反射，入射角也容易改变，容易在未进行衰减时射出到外部。结果，外部量子效率大幅度提高。
并且，该柱状的半导体叠层部(柱状部)，在现有技术中对半导体叠层部的芯片周围进行蚀刻的工序中，只是形成不对柱状部分进行蚀刻的掩模，能够以完全相同的过程形成，不会增加工序数，不会提高成本，能够提高外部量子效率。
此外，在芯片中心部的半导体叠层部(台面结构部)产生的光线，不仅向基板侧或表面侧射出，也会向侧面侧射出，而在如上所述通过蚀刻形成柱状的半导体叠层部的情况下，由于柱状的半导体叠层部的高度与芯片中心部的半导体叠层部高度相同，所以从侧面射出的光线被柱状的半导体叠层部遮断而发生衰减，或者由于侧面光射入柱状的半导体叠层部中而发生光吸收。但是，如本发明所述，离开设置柱状部的位置进行设置，或者进一步蚀刻除去柱状部的顶部，使柱状部的高度低于台面结构部的活性层的位置，从台面结构部横向射出的光线不会被柱状半导体叠层部遮断，也不会被柱状的半导体叠层部吸收，所以能够进一步提高光线的取出效率。结果，进一步提高外部量子效率。
附图说明
图1是本发明的半导体发光元件一种实施方式的截面和平面的说明图。
图2是表示改变图1的柱状部高度时亮度变化的图。
图3是说明通过本发明的半导体发光元件的柱状部容易取出光的图。
图4是表示本发明的半导体发光元件另一种实施方式的截面说明图。
图5是说明利用图4所示结构容易取出光的图。
图6是表示本发明的半导体发光元件另一种实施方式的截面说明图。
图7是现有的使用氮化物半导体的LED的立体说明图。
图8是在现有的使用GaP的LED的表面上设有凹凸的示例的截面说明图。
符号说明
1：基板；3：n型层；4：活性层；5：p型层；6：半导体叠层部；6a：柱状半导体叠层部(柱状部)；7：透光性导电层；8：p侧电极；9：n侧电极；10：台面结构部。
具体实施方式
下面，参照附图对于本发明的半导体发光元件及其制法进行说明。图1表示本发明的半导体发光元件一种实施方式的截面和平面的说明图，该半导体发光元件在蓝宝石基板上叠层有适合于发出蓝色系光的氮化物半导体层。
如图1所示，本发明的半导体发光元件，在例如由蓝宝石(Al2O3单晶)等构成的基板1的表面上，设置有包括由氮化物半导体构成的第一导电型层和第二导电型层的半导体叠层部6，与该半导体叠层部6表面侧的第一导电型层(例如p型层5)电连接地设置有第一电极(例如p侧电极8)，与第二导电型层(例如n型层3)电连接地形成有第二电极(例如n侧电极9)。并且，在半导体叠层部6的至少芯片周围，通过对半导体叠层部6的一部分进行蚀刻，使n型层3露出，形成半导体叠层部6的台面结构部10，并且在台面结构部10的周围形成有半导体叠层部以柱状林立的柱状半导体叠层部(下面只称为柱状部)6a，在柱状部6a的周围n型层3露出。
在图1所示的例子中，基板1使用作为绝缘性基板的蓝宝石基板。因此，通过蚀刻除去半导体叠层部6的一部分，使作为下层导电型层的n型层3露出，在其表面上形成有n侧电极9。但是，如后述的图4所示，也可以使用SiC等半导体基板作为基板1。在这种情况下，在从晶片分割为发光元件芯片时，通过干式蚀刻预先使分割部分分离，能够制造不会引起发光层上产生裂纹等问题的内部量子效率优异的发光元件，因而优选。在进行这种蚀刻时，只是形成呈柱状林立的半导体叠层部6残留的掩模，能够简单地形成柱状部6a。
半导体叠层部6例如形成为下述结构，通过依次叠层下述各层而构成：低温缓冲层2，例如由GaN构成，为0.005～0.1μm左右；n型层3，其由掺杂有Si的GaN或AlGaN系化合物构成，为1～10μm左右；多量子阱(MQW)结构的活性层4，其叠层有3～8组例如1～3nm的In0.13Ga0.87N构成的阱(well)层和10～20nm的GaN构成的阻挡层，为0.05～0.3μm左右；和p型层5，由p型GaN或AlGaN系化合物半导体构成，为0.2～1μm左右。其中，在图1所示的例子中，以n型层3和p型层5均为一层的例子进行示例，但也可以例如在活性层侧形成由AlGaN系化合物构成的容易封闭载流子的阻隔层(带隙能高的层)，在与活性层4相反一侧形成容易提高载流子浓度的GaN接触层，形成多层结构。还可以在低温缓冲层上插入未掺杂的或n型等高温缓冲层、或者缓和各层间变形的超晶格层等其他层。还可以用其他的氮化物半导体层形成上述各层。
此外，在本例中，为n型层3和p型层5夹持活性层4的双异质接合结构，但也可以为n型层和p型层直接接合的pn接合结构。并且，活性层4也不限于上述的MQW结构，也可以为单量子阱结构(SQW)或整体(bulk)结构。
对芯片周围和形成n侧电极的部分进行蚀刻，使得在该半导体叠层部6的芯片中心部形成台面结构部10，使n型层3露出。此时，对形成n侧电极9的部位的整个面积完全进行蚀刻，而不完个蚀刻芯片周围和n侧电极9周围的半导体叠层部6，如图1所示，以柱状部6a林立残留的方式进行蚀刻。该柱状部6a的尺寸形成为，粗细为数μm左右，例如其直径为5μmΦ；其间隔为数μm左右，例如为2μm左右(间距为7μm)。并且，在图中，在芯片的周围形成有两列柱状部6a，但实际上，柱状部6a的相邻列错开半个间距，以上述的尺寸和间距形成，芯片周围的宽度为25～40μm左右，所以在芯片周围形成有4列以上。
但是，柱状部6a的尺寸及其间隔、配列不限于本例，可以自由地改变图案。在这种情况下，柱状部6a的间距小、数量多，就会容易取出光。但是，如果最靠近发光的芯片中心部(台面结构部)的柱状部，距台面结构部的距离在0.5μm以下时，由于距离过近，如后所述会遮断在台面结构部横向发出的光线而使其衰减，所以优选隔开0.5μm以上进行配置。
为了使n型层3从半导体叠层部6的表面露出，该柱状部6a的高度形成为0.1～10μm左右，优选为0.5～5μm左右，更优选为1～2.5μm左右。就提高亮度而言，越深越优选，但即使过深，提高亮度的效果也不能再提高，并且蚀刻速度在0.13μm/分钟左右时，若太深则花费蚀刻时间，所以深度为1～2.5μm左右最为有效。
即，本发明人研究了以上述半导体叠层部6的结构形成发光元件，以上述图案使柱状部6a高度发生各种变化时的亮度变化。其中，该高度的变化，在形成10μm左右厚度的n型层3时，通过改变对该n型层3蚀刻的深度而改变。在图2中表示用使该柱状部6a的高度即蚀刻深度在1μm～2.5μm之间变化(横轴)时的各自的输出除以对芯片周围完全进行蚀刻不形成柱状部6a而使n型层3在全部周围露出时的输出的值(纵轴)。由图2可知，柱状部6a越高，越存在亮度提高的趋势，但如果形成1～1.5μm左右的高度，亮度就会急剧提高，与不形成柱状部6a的情况相比提高至1.2倍以上，此后亮度的上升减缓。另一方面，当该柱状部的高度过高时，n型层3变薄，随着直流电阻的增大，当使p型层等加厚提高该高度时，外延生长的时间延长，并且蚀刻时间也延长，所以存在成本升高的问题。因此，如上所述，最优选形成为1～2.5μm左右的高度。
并且，该柱状部6a的平面形状可以不是图1所示的圆形，可以为三角形或四边形等多边形。但是，如果是圆形，通常容易减小入射角，所以容易使光从柱状部6a向外射出，因而优选。
为了形成这种柱状部6a，可以与现有的用于形成芯片周围和n侧电极9的干式蚀刻同样，进行干式蚀刻，但此时如果在由SiO2等绝缘膜或光致抗蚀剂等形成的掩模上，形成上述尺寸和间距的柱状部6a的图案，通过进行干式蚀刻，就能够以希望的图案形成柱状部6a。干式蚀刻可通过以例如氯和四氯化硅的气体作为腐蚀剂进行等离子体蚀刻来进行。
在该半导体叠层部6上，设置有例如掺杂Ga使比电阻为5×10-4Ω·cm左右的由ZnO构成的透光性导电层7，其为0.1～10μm左右，例如为0.5μm左右。并且，在通过蚀刻除去叠层的半导体叠层部6的一部分而露出的n型层3上，形成有电阻接触用的n侧电极9，该n侧电极9为叠层厚度0.01μm左右的Ti膜和厚度0.25μm左右的Al膜后在600℃左右下进行烧结而形成的合金层。在透光性导电层7上的一部分上利用厚度0.1μm左右的Ti膜和厚度0.3μm左右的Au膜的叠层结构形成p侧电极8。并且，除去p侧电极8和n侧电极9的表面，在整个表面上设置未图示的SiO2等钝化膜。透光性导电层7不限于ZnO，2～100nm左右的ITO或Ni与Au的薄合金层也能够透过光并且使电流在整个芯片上扩散。
根据本发明，如图3的柱状部6a的部分放大图所示，在活性层4中发光进入基板侧的光或者进入表面侧在表面发生全反射的光的一部分，在氮化物半导体层与基板1的界面或者基板的背面发生个反射，返回到表面侧，但在这些光线中，朝向柱状部6a的光P进入柱状部6a内，在柱状部6a的侧面发生折射而向外部射出的光(P1)或在柱状部6a发生全反射然后射出至表面的光(P2)增多，如果没有柱状部6a，就会在露出的n型层3的表面再次发生全反射(R)，在半导体层或基板1内反复进行全反射，大多发生衰减。即，现有技术中，形成n侧电极9的部分和芯片周围对芯片进行分割的部分，通过干式蚀刻对半导体叠层部6的一部分进行蚀刻，使n型层3露出，而如果没有柱状部6a而为平坦面，如图3的R所示，朝向该部分的光线容易发生全反射。但是，当进入柱状部6a时，为狭窄区域，并且露出面与柱状部6a的侧面的方向改变90°，所以容易射出到外部。
如上所述，现有芯片的周围在从晶片上分割前通过干式蚀刻使n型层3露出。这是为了防止在进行分割或划线时，由于氮化物半导体是非常硬的材料，在分割等时容易产生裂纹，在活性层上产生裂纹而使内部量子效率严重降低的问题。另一方面，如本发明所述，如果柱状部6a林立在分割部分，则有可能在该柱状部6a上产生裂纹。但是，在柱状部6a的上面没有设置透光性导电层7，是与发光无关的部分，即使产生裂纹也没有关系，同时由于柱状部6a独立地林立，完全不用担心该裂纹会延伸到透光性导电层7下侧的活性层4。因此，能够没有任何障碍使柱状部6a以林立状残留。结果，如图2所示，与不形成柱状部6a的情况相比，其亮度提高到1.13～1.3倍。
在上述示例中，为仅在芯片周围和n侧电极9周围形成柱状部6a的示例，能够减小发光面积，增大该柱状部的面积。在这种情况下，发光面积减小，其输入也变小，结果内部量子效率(发光输出与输入之比)不变，能够从柱状部更多地取出其发射的光线，大幅度地提高发射光线的取出效率。结果能够提高总体的亮度。
下面，说明图1所示的半导体发光元件的制法。例如采用有机金属化学气相生长法(MOCVD法)，与载气H2一起供给三甲基镓(TMG)、氨(NH3)、三甲基铝(TMA)、三甲基铟(TMIn)等反应气体和在制造n型时作为掺杂气体的SiH4、制造p型时作为掺杂气体的环戊二烯基镁(Cp2Mg)或二甲基锌(DMZn)等必需的气体，使其依次生长。
首先，在例如由蓝宝石构成的绝缘基板1上，在例如400～600℃左右的低温下，形成0.005～0.1μm左右的由GaN层构成的低温缓冲层2，然后将温度升高到600～1200℃左右的高温，形成1～l0μm左右的由n型GaN构成的n型层(阻隔层)3。接着，将成长温度降低到400～600℃的低温，形成0.05～0.3μm左右的多量子阱(MQW)结构的活性层4，其叠层有3～8组例如1～3nm的In0.13Ga0.87N构成的阱层和10～20nm的GaN构成的阻挡层。接着将成长装置内的温度升高到600～1200℃左右，分别叠层0.2～1μm左右的由GaN构成的p型层5。
然后，为了在表面上设置SiN等保护膜，使p型掺杂剂活化，在400～800℃左右进行10～60分钟左右的退火，在整个表面上涂布光致抗蚀剂，通过光刻工序，形成图案，使半导体叠层部6的蚀刻部分(芯片周围和形成n侧电极的部分)露出。此时，在芯片周围和形成n侧电极部位的周围，以形成柱状部6a的方式使光致抗蚀剂膜形成图案，形成掩模。随后，将其放入电感耦合型等离子体蚀刻装置中，通入例如50sccm的氯气和5sccm的四氯化硅气体，将蚀刻中的装置内压固定在0.6Pa，向上部线圈施加150W左右的RF功率，向用于引入等离子体的下部电极施加50W的RF功率。结果，未被掩模覆盖而露出的芯片周围的柱状部6a四周和形成n侧电极部位的半导体叠层部6被蚀刻，n型层3露出。此时的蚀刻速度为0.13μm/分钟左右，在20分钟左右蚀刻深度达到2.5μm。利用上述的掩模图案，能够自由选定柱状部6a的图案。
然后，采用MBE、溅射、真空蒸镀、PLD、离子镀等方法，使例如掺杂有Ga的ZnO层形成为0.5μm左右的膜，由此形成透光性导电层7。然后，采用提升(lift-off)法，在通过上述蚀刻露出的n型层3的表面上，形成0.01μm厚的Ti膜和0.25μm厚的Al膜，通过在600℃左右进行热处理，进行烧结形成合金，得到n侧电极9。并且同样采用提升法，在一部分透光性导电层7上形成0.1μm厚的Ti膜和0.3μm厚的Au膜，形成p侧电极8。结果，形成如图1所示结构的LED芯片。
在上述示例中，由于是基板为绝缘性基板蓝宝石基板的示例，为了形成n侧电极9，对半导体叠层部6的一部分进行蚀刻，使n型层3露出，与此同时，在芯片周围和n侧电极周围形成柱状部6a。但是，在基板为SiC等半导体基板的情况下，从分割为芯片时保护活性层和提高外部量子效率的观点出发，优选使柱状部在芯片周围林立。图6表示这种示例。在该示例中，基板不是绝缘性基板，而是半导体，所以并不在通过蚀刻除去半导体叠层部的一部分而露出的n型层3上形成电极，而只在半导体基板1的背面形成n侧电极9，后面与上述示例相同。
即，同上所述，在SiC基板11上形成由低温缓冲层2、n型层3、活性层4和p型层5构成的半导体叠层部6，通过对该芯片周围进行蚀刻，形成林立的柱状部6a。在这种情况下，由上述材料在芯片大致中央部的透光性导电层7的表面上形成p侧电极8，而通过形成例如Ni膜，在整个SiC基板1的背面形成n侧电极9。
在上述各例中，柱状部的高度与芯片中央部的高度相同，而如图4所示，通过蚀刻进一步除去柱状部6a的顶部则更能够提高光线的取出效率，提高外部量子效率。具体而言，采用蚀刻除去构成柱状部6a的第一导电型层(p型层)5、活性层4，使第二导电型层(n型层)3露出。并且，为了使在芯片中心部的台面结构部10发光从侧面10a射出的光线不会被遮蔽而衰减，优选将接近芯片中心部的台面结构部10的柱状部6a与台面结构部10的侧面10a隔开0.5μm以上进行配置。
即，如图5(a)的接近台面结构部10的柱状部6a的部分放大图所示，在活性层4中发出的光线，以进入表面侧的光线(Q1)和进入基板侧的光线(Q2)等进入四周，最终通过表面侧、半导体叠层部6与基板1的侧面、柱状部6a等射出。另一方面，进入侧面方向的光线(Q3)从侧面10a射出，但是如果在接近侧面10a正侧面的位置存在柱状部6a，则光线在充分展开之前就会被柱状部6a遮挡而衰减。具体而言，如果柱状部6a与台面结构部10的侧面10a的距离配置得在0.5μm以下，由试验确认其影响是很大的。因此，优选使柱状部6a从台面结构部10的侧面10a至少离开0.5μm以上进行配置。
此外，柱状部6a内也由n型层3、活性层4和p型层4构成，当从台面结构部10的侧面10a射出的光线进入柱状部6a内时，也会射入柱状部6a内的活性层4中，在该柱状部6a内的活性层4中发生光吸收，从侧面10a射出的光线(Q3)不能充分释放到外部，无法提高外部量子效率。因此，为了防止柱状部6a内的活性层4中的光吸收，并且使在台面结构部10的活性层4中发出而直接横向射出的光线不会被柱状部6a遮断，如图5(b)所示，优选使柱状部6a的高度低于台面结构部10的发光层(活性层4)的位置，通过蚀刻除去柱状部6a，直至柱状部6a的n型层3露出。由此，从侧面10a射出的光线(Q3)不会被柱状部6a遮挡也不会被吸收，进一步提高了外部量子效率。
制造这种半导体发光元件，除了形成柱状部6a以外，与上述图1所示的半导体发光元件相同。即，与图1所示的半导体发光元件的制法同样，叠层半导体层，进行退火处理之后，进行蚀刻直至基板1侧的导电型半导体层露出，形成柱状部6a，然后形成掩模，使得只有柱状部6a露出，台面结构部10等被覆盖，再对柱状部6a的顶部进行蚀刻，直至n型层3露出。此后与图1所示的半导体发光元件相同，所以省略其说明。
进一步具体而言，在经过使n型层3露出同时形成柱状部6a的过程后，再在整个面上涂布光致抗蚀剂，通过光刻工序形成图案，只使柱状部6a露出，形成覆盖台面结构部10的掩模(未图示)。此后，再次放入电感耦合型等离子体蚀刻装置中，通入例如50sccm的氯气和5sccm的四氯化硅气体，将蚀刻中的装置内压固定在0.6Pa，向上部线圈施加150W左右的RF功率，向用于引入等离子体的下部电极施加50W的RF功率。结果，未被掩模覆盖而露出的芯片周围的柱状部6a中的p型层5和活性层4被蚀刻，n型层3露出。由此能够形成比图1的元件高度低的柱状部6a。此后通过进行与图1的半导体发光元件同样的处理，得到在图4所示结构的半导体发光元件。
并且，如果以只覆盖台面结构部10的方式形成掩模并进行蚀刻，柱状部6a周围露出的n型层3也会被进一步蚀刻，但由于n型层3足够厚所以没有关系，能够将柱状部的高度(长度)维持在相同的长度，同时降低顶部的位置，因而优选。但是，在用掩模覆盖台面结构部10时，通过以也覆盖柱状部6a周围露出的n型层3表面的方式形成掩模，能够只对柱状部6a的顶部进行蚀刻。在这种情况下，由于露出的n型层不会被进一步蚀刻，即使n型层的厚度薄，也没有关系。
产业上的可利用性
本发明能够用于液晶显示装置的背光灯等各种光源、信号机或代替电灯用的照明装置等各种电子器械中。

Claims (7)

1.一种半导体发光元件，其特征在于，包括：
基板；
半导体叠层部，其由氮化物半导体构成，包括第一导电型层和第二导电型层，设置在所述基板上；
第一电极，其与该半导体叠层部表面侧的所述第一导电型层电连接地设置；和
第二电极，其与所述第二导电型层电连接地设置，并且，
所述半导体叠层部在所述第一导电型层与第二导电型层之间具有活性层，
对所述半导体叠层部的一部分进行蚀刻，使得至少在芯片的周围，所述第二导电型层露出，由此形成所述半导体叠层部的台面结构部，并在该台面结构部的周围形成所述半导体叠层部以柱状林立残留的柱状部，
所述柱状部形成为：所述第二导电型层露出，所述柱状部的高度低于所述台面结构部的活性层的位置。
2.如权利要求1所述的半导体发光元件，其特征在于：
所述柱状部的高度为0.5～5μm的高度。
3.如权利要求1或2所述的半导体发光元件，其特征在于：
所述柱状部为相邻列错开半个间距配置的结构。
4.如权利要求1～3中任一项所述的半导体发光元件，其特征在于：
所述台面结构部的侧壁与所述柱状部的间隔至少设在0.5μm以上。
5.如权利要求1～4中任一项所述的半导体发光元件，其特征在于：
所述基板由绝缘性基板构成，通过蚀刻除去所述半导体叠层部的一部分，使所述第二导电型层露出，在该露出的第二导电型层的表面上设置有所述第二电极，在该第二电极的周围以林立状形成有所述柱状部。
6.如权利要求1～4中任一项所述的半导体发光元件，其特征在于：
所述基板由半导体基板构成，在该半导体基板的背面形成有所述第二电极。
7.一种氮化物半导体发光元件的制法，其特征在于：
在晶片状的基板表面叠层氮化物半导体层，使其具有n型层、活性层和p型层的双异质结构，形成发光层，从而形成半导体叠层部，通过分割形成有该半导体叠层部的晶片状基板，进行芯片化，形成发光元件芯片，
以柱状半导体叠层部构成的柱状部林立残留的方式形成掩模，对将所述晶片状基板分割为芯片的部分的所述半导体叠层部进行蚀刻，直至所述基板侧的导电型半导体层露出，由此在由所述半导体叠层部构成的台面结构部以及所述台面结构部的周围形成柱状部，并覆盖所述台面结构部，蚀刻所述柱状部，通过使所述柱状部的所述基板侧的导电型半导体型层露出，使得所述柱状部的高度低于所述台面结构部的活性层的位置，然后在该柱状部的部分分割所述基板。
CN2006800043424A 2005-02-08 2006-02-07 半导体发光元件及其制法 Expired - Fee Related CN101116192B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005031682 2005-02-08
JP031682/2005 2005-02-08
JP2005366961A JP4980615B2 (ja) 2005-02-08 2005-12-20 半導体発光素子およびその製法
JP366961/2005 2005-12-20
PCT/JP2006/302026 WO2006085514A1 (ja) 2005-02-08 2006-02-07 半導体発光素子およびその製法

Publications (2)

Publication Number Publication Date
CN101116192A CN101116192A (zh) 2008-01-30
CN101116192B true CN101116192B (zh) 2011-04-06

Family

ID=36793086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800043424A Expired - Fee Related CN101116192B (zh) 2005-02-08 2006-02-07 半导体发光元件及其制法

Country Status (7)

Country Link
US (1) US8124985B2 (zh)
EP (1) EP1848043A4 (zh)
JP (1) JP4980615B2 (zh)
KR (1) KR20070104384A (zh)
CN (1) CN101116192B (zh)
TW (1) TW200701521A (zh)
WO (1) WO2006085514A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763477B2 (en) 2004-03-15 2010-07-27 Tinggi Technologies Pte Limited Fabrication of semiconductor devices
JP2007533133A (ja) 2004-04-07 2007-11-15 ティンギ テクノロジーズ プライベート リミテッド 半導体発光ダイオード上での反射層の作製
SG130975A1 (en) 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
JP5023674B2 (ja) * 2006-11-24 2012-09-12 日亜化学工業株式会社 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
TWI437731B (zh) * 2009-03-06 2014-05-11 Advanced Optoelectronic Tech 一種具有提升光取出率之半導體光電元件及其製造方法
CN101840968B (zh) * 2009-03-16 2012-03-21 展晶科技(深圳)有限公司 一种能够提升光取出率的半导体光电元件及其制造方法
US10205059B2 (en) * 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
KR20120137865A (ko) * 2011-06-13 2012-12-24 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
KR101786094B1 (ko) * 2011-06-23 2017-10-16 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지, 및 라이트 유닛
US20140191194A1 (en) * 2011-08-09 2014-07-10 Samsung Electronics Co., Ltd. Nitride semiconductor light-emitting element
KR20130024089A (ko) 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
CN102832302A (zh) * 2012-08-31 2012-12-19 扬州中科半导体照明有限公司 一种GaN基LED中N电极的制作方法
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
US9257481B2 (en) 2012-11-26 2016-02-09 Epistar Corporation LED arrray including light-guiding structure
CN103413874A (zh) * 2013-08-21 2013-11-27 聚灿光电科技(苏州)有限公司 Led芯片及其制备方法
KR102075988B1 (ko) * 2013-09-25 2020-03-02 삼성전자주식회사 반도체 발광소자 제조방법
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
JP2017005191A (ja) 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
JP6832620B2 (ja) * 2015-07-17 2021-02-24 スタンレー電気株式会社 窒化物半導体発光素子
US10727371B2 (en) 2016-08-02 2020-07-28 Stanley Electric Co., Ltd. Semiconductor light-emitting element and method for producing same
JP7010692B2 (ja) * 2017-12-27 2022-01-26 ローム株式会社 半導体発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427840A1 (de) * 1994-07-28 1996-02-01 Osa Elektronik Gmbh Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips
JP3881472B2 (ja) 1999-04-15 2007-02-14 ローム株式会社 半導体発光素子の製法
US7304325B2 (en) * 2000-05-01 2007-12-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device
DE10224219B4 (de) * 2002-05-31 2010-05-27 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement mit zumindest teilweise voneinander getrennten Lichterzeugungs- und Lichtauskopplungsbereichen
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
JP3956918B2 (ja) * 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
JP2005005679A (ja) * 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP4572597B2 (ja) 2003-06-20 2010-11-04 日亜化学工業株式会社 窒化物半導体素子
US7622742B2 (en) * 2003-07-03 2009-11-24 Epivalley Co., Ltd. III-nitride compound semiconductor light emitting device
US20050082562A1 (en) * 2003-10-15 2005-04-21 Epistar Corporation High efficiency nitride based light emitting device

Also Published As

Publication number Publication date
JP4980615B2 (ja) 2012-07-18
EP1848043A4 (en) 2011-11-30
EP1848043A1 (en) 2007-10-24
US20100019257A1 (en) 2010-01-28
WO2006085514A1 (ja) 2006-08-17
KR20070104384A (ko) 2007-10-25
US8124985B2 (en) 2012-02-28
TW200701521A (en) 2007-01-01
CN101116192A (zh) 2008-01-30
TWI377696B (zh) 2012-11-21
JP2006253647A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
CN101116192B (zh) 半导体发光元件及其制法
US10062821B2 (en) Light-emitting device
US7023026B2 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
CN101351899B (zh) 半导体发光元件和其制法
JP5952922B2 (ja) オプトエレクトロニクス半導体チップ
JP5849215B2 (ja) 紫外半導体発光素子
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
KR20070104404A (ko) 반도체 발광 소자
CN101375419A (zh) 氮化物半导体发光元件
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
KR20140068798A (ko) 발광다이오드의 제조방법
US8742441B2 (en) Light-emitting diode with embedded elements
JP2011061036A (ja) Ｉｉｉ族窒化物半導体発光素子
CN110246941A (zh) 在硅衬底上生长的发光器件
US10002988B2 (en) Surface treatment of a semiconductor light emitting device
US20180019378A1 (en) Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure
US9385273B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
US20210083145A1 (en) Light emitting diode device
CN116093227A (zh) 垂直结构深紫外led芯片及其制作方法
CN205645855U (zh) 紫外线发光元件
JP2015043468A (ja) 紫外半導体発光素子
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof
US20230238482A1 (en) Light-emitting device
KR101361029B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2018534781A (ja) 紫外線発光素子及び発光素子パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20200207

CF01 Termination of patent right due to non-payment of annual fee