CN101107706A - 电子元件封装的制造方法以及电子元件封装 - Google Patents

电子元件封装的制造方法以及电子元件封装 Download PDF

Info

Publication number
CN101107706A
CN101107706A CN200680003073.XA CN200680003073A CN101107706A CN 101107706 A CN101107706 A CN 101107706A CN 200680003073 A CN200680003073 A CN 200680003073A CN 101107706 A CN101107706 A CN 101107706A
Authority
CN
China
Prior art keywords
parts
hole
electronic package
internal electrode
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200680003073.XA
Other languages
English (en)
Other versions
CN100541767C (zh
Inventor
东和司
前川幸弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101107706A publication Critical patent/CN101107706A/zh
Application granted granted Critical
Publication of CN100541767C publication Critical patent/CN100541767C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供一种电子元件封装及其制造方法，通过将盖部件(3)与基底部件(2)接合，在基底部件与盖部件之间的内部空间(61)中配置与盖部件(3)相接的内部电极(51)以及与内部电极连接的电子元件(41)。然后，从盖部件的与基底部件相反一侧的面(31)通过规定方法实施蚀刻，从而形成到达内部电极的表面的贯通孔(32)，向贯通孔添加导电性材料，并在面上形成与内部电极连接的外部电极，从而完成了薄型的电子元件封装(1)。

Description

电子元件封装的制造方法以及电子元件封装
技术领域
本发明涉及在第一部件与第二部件之间配置电子元件的电子元件封装(package)的制造方法以及电子元件封装。
背景技术
作为对半导体元件、表面弹性波元件和其他各种电子元件进行密封的方法，以往通过在容器的内部收纳电子元件，并向容器的上表面供给焊锡、玻璃材料、粘接剂等，从而接合金属或陶瓷的板来密闭容器内部。而且，近年来，对于电子元件封装提出了一种通过将经复杂加工的两块基板进行重叠接合，来制造薄型化电子元件封装的方法。例如，在特开2004-80221号公报(文献1)中公开了如下技术：在形成有与SAW(Surface AcousticWave)器件连接的内部电极的压电基板上，将预先形成了贯通孔的盖罩(cover)部件按照贯通孔与电极重合的方式进行接合，从而密封SAW器件，并形成通过贯通孔从外部与内部电极连接的外部电极。
并且，例如在特开2001-308443号公报(文献2)中，公开了如下技术：在两主面形成有金属膜图案的硅基板上，通过各向异性蚀刻对硅基板设置贯通孔，从而使两主面的金属膜图案电连接。
但是，在如文献1那样将形成有贯通孔的成为盖的盖罩部件与成为基底(base)的压电基板接合时，有时因贯通孔的形成方法而会使盖罩产生变形等，从而无法容易地进行接合。而且，若要通过成为盖的部件(以下称为“盖部件”。)或成为基底的部件(以下称为“基底部件”。)的薄壁化来实现电子元件封装的进一步薄型化，必须更谨慎地处理这些部件，因而将无法简单地接合盖部件和基底部件。
发明内容
本发明是为了解决上述问题而完成的发明，其目的在于，提供一种在第一部件与第二部件之间配置有电子元件的电子元件封装的制造中，可使所述第二部件与所述第一部件容易地接合的电子元件封装的制造方法以及电子元件封装。
为了实现上述目的，本发明按如下方式构成。
根据本发明的第1方式，提供一种电子元件封装的制造方法，包括如下步骤：按照在第一部件和第二部件之间配置与多个内部电极连接的电子元件的方式，借助上述各个内部电极接合上述第一部件和上述第二部件，
在上述第二部件的与上述第一部件的接合面相反一侧的面和与上述各个内部电极的接合面之间形成贯通孔，
按照与上述各个内部电极连接的方式，向上述各个贯通孔配置导电性材料，在上述第二部件的上述相反一侧的面上形成多个外部电极。
根据本发明的第2方式，在权利要求1所述的电子元件封装的制造方法中，上述第一部件与上述第二部件的上述接合通过借助上述各个内部电极对上述第一部件接合作为板状部件的上述第二部件而进行。
根据本发明的第3方式，在第2方式的电子元件封装的制造方法中，在接合了上述第一部件与上述第二部件之后、形成上述各个贯通孔之前，减少上述第二部件的厚度。
根据本发明的第4方式，在第3方式的电子元件封装的制造方法中，按照使上述第二部件的厚度达到25μm以上90μm以下的方式，减少上述第二部件的厚度。
根据本发明的第5方式，在第1方式的电子元件封装的制造方法中，上述各个贯通孔通过对上述第二部件实施各向异性蚀刻而形成。
根据本发明的第6方式，在第1方式的电子元件封装的制造方法中，在对上述第二部件形成上述各个贯通孔之后、向上述各个贯通孔配置上述导电性材料之前，在由导电性材料或半导电性材料形成的上述第二部件的上述各个贯通孔的内周面形成绝缘层。
根据本发明的第7方式，在第1方式的电子元件封装的制造方法中，当向上述各个贯通孔配置上述导电性材料时，配置膏状的上述导电性材料。
根据本发明的第8方式，在第1方式的电子元件封装的制造方法中，在减压环境下，将上述接合面处具有环状的金属突起部的上述第一部件或上述第二部件的一方部件、与上述接合面处具有与上述环状金属突起部对应的环状金属接合部的上述第一部件或上述第二部件的另一方部件，按照上述金属突起部与上述金属接合部被金属接合的方式，借助上述各个内部电极进行接合，从而在上述第一部件与上述第二部件之间，形成其内部配置有上述各个内部电极以及上述电子元件、且被由上述金属突起部与上述金属接合部形成的环状金属壁部密闭的减压密闭空间。
根据本发明的第9方式，在第8方式的电子元件封装的制造方法中，在向上述各个贯通孔配置了上述导电性材料之后，在上述第二部件的上述相反一侧的面上配置导电性盖罩部，该导电性盖罩部覆盖上述所配置的导电性材料的各个露出表面以及上述各个贯通孔。
根据本发明的第10方式，在第9方式的电子元件封装的制造方法中，上述各个导电性盖罩部通过PVD法形成。
根据本发明的第11方式，在第8方式的电子元件封装的制造方法中，上述金属突起部与上述金属接合部的上述接合通过常温金属接合而进行。
根据本发明的第12方式，在第8方式的电子元件封装的制造方法中，具有可动构造的上述电子元件被配置在上述减压密闭空间内。
根据本发明的第13方式，在第1方式的电子元件封装的制造方法中，通过在上述接合面配置有上述电子元件以及与该电子元件连接的多个辅助电极的上述第一部件、和在上述接合面配置有上述各个内部电极的上述第二部件被接合，上述各个辅助电极与上述各个内部电极相互接合。
根据本发明的第14方式，提供一种电子元件封装，包括：第一部件；第二部件，其由导电性材料或半导电性材料形成，与上述第一部件对置配置；电子元件，其配置在上述第一部件与上述第二部件之间；多个内部电极，其与上述电子元件连接，按照使上述第一部件与上述第二部件接合的方式配置在两者之间；绝缘层，其配置在多个贯通孔的内周面，上述多个贯通孔形成在上述第二部件的、与上述第一部件的接合面相反一侧的面和与上述各个内部电极的接合面之间；多个外部电极，其形成在上述第二部件的上述相反一侧的面上，通过在配置了上述绝缘层的上述各个贯通孔内配置的导电性材料与上述各个内部电极连接；和环状金属壁部，其在上述第一部件与上述第二部件之间，形成内部配置有上述各个内部电极以及上述电子元件的减压密闭空间。
根据本发明的第15方式，在第14方式的电子元件封装中，上述各个外部电极具备导电性盖罩部，该导电性盖罩部在上述第二部件的上述相反一侧的面上覆盖上述所配置的导电性材料的各个露出表面以及上述各个贯通孔。
根据本发明的第16方式，在第14方式的电子元件封装中，上述第二部件是厚度在25μm以上90μm以下的板状部件。
(发明效果)
根据本发明，在第一部件与第二部件借助各个内部电极接合并在两部件之间配置了电子元件的电子元件封装的制造中，在接合了上述第一部件与所述第二部件之后，通过在所述第二部件中形成贯通孔，可使所述第二部件与所述第一部件容易地接合。
附图说明
本发明的上述及其他目的和特征，通过附图与优选实施方式相关的下面描述可明确。
图1是表示本发明的一个实施方式的电子元件封装的示意剖面图；
图2是表示制造上述实施方式的电子元件封装的处理流程的流程图；
图3是表示被单片化为多个基底部件之前的第一基板的示意俯视图；
图4是基底部件的示意俯视图；
图5是图4的基底部件的A-A线示意剖面图；
图6A是盖部件的示意俯视图；
图6B是图6A的盖部件的B-B线示意剖面图；
图7A是表示刚刚接合的基底部件与盖部件的示意剖面图；
图7B是表示薄壁化处理后的基底部件与盖部件的示意剖面图；
图7C是表示形成抗蚀膜的图案之后的基底部件与盖部件的示意剖面图；
图7D是表示形成贯通孔后的基底部件与盖部件的示意剖面图；
图8A是表示形成绝缘层后的基底部件与盖部件的示意剖面图；
图8B是表示形成抗蚀膜的图案之后的基底部件与盖部件的示意剖面图；
图8C是表示形成导电部后的基底部件与盖部件的示意剖面图；
图8D是表示形成盖罩部后的基底部件与盖部件的示意剖面图；
图9A是表示在上述实施方式的变形例所涉及的电子元件封装的制造方法中，形成贯通孔后的基底部件和盖部件的示意剖面图；
图9B是表示在上述实施方式的另一变形例所涉及的电子元件封装的制造方法中，形成贯通孔后的基底部件和盖部件的示意剖面图；
图10A是表示在上述实施方式的又一变形例所涉及的电子元件封装的制造方法中，形成导电部后的基底部件和盖部件的示意剖面图；
图10B是表示在上述实施方式的另一变形例的制造方法中，除去抗蚀膜的图案后的基底部件与盖部件的示意剖面图；
图11是在上述实施方式的制造方法中，表示盖部件中形成的贯通孔的形状的示意说明图。
具体实施方式
在继续进行本发明的记述之前，对附图中的相同部件标注了相同参照标记。
下面，基于附图，对本发明的实施方式进行详细说明。
图1是表示本发明的一个实施方式所涉及的电子元件封装1的示意剖面图。如图1所示，电子元件封装1包括：作为沿水平方向伸展的矩形板状的第一部件的一例的基底部件(或底基板)2、以及与基底部件2同样沿水平方向伸展的矩形板状的作为第二部件的一例的盖部件(或盖用基板)3，在基底部件2与盖部件3之间配置有电子元件41、以及分别通过辅助电极42与该电子元件41连接的多个内部电极51。这里，作为电子元件41例如可采用SAW(Surface Acoustic Wave)滤波器，图1的辅助电极42例如从基底部件2侧形成为由铝(Al)层42 1以及金(Au)层422的导电性材料构成的两层构造，内部电极51由金形成。基底部件2由钽酸锂(LiTaO3)形成，盖部件3由作为半导电性材料的一例的硅(Si)形成。此外，盖部件3也可由导电性材料或非导电性材料形成。
盖部件3具有贯通孔32，该贯通孔32如后所述在盖部件3经由各个内部电极51与基底部件2接合后形成，且从盖部件3的与基底部件2的接合面相反侧的面31开始贯通至各个内部电极51的接合表面，在各个贯通孔32的内侧面以及面31上，形成有绝缘层52(具体为SiO2层)。另外，在盖部件3的与基底部件2的接合面上也形成有绝缘层52。向各个贯通孔32内添加(填充)包含银(Ag)(或金、铜(Cu))的粒子的导电性粘接剂，形成导电部53，该导电部53与内部电极51电连接。而且，各个贯通孔32具有沿着盖部件3的大致表面方向的截面例如为正方形、且该截面的面积朝向基底部件2侧逐渐减少的形状。即，从面31开始向下侧(基底部件2侧)，导电部53的形状为正方形的底面朝向图示上侧的大致四角锥形状。并且，导电部53形成有与电子元件封装1的外部电连接的凸起状(或隆起形状)的外部电极56，该外部电极56设置有导电性的盖罩部54，该盖罩部54形成为从盖部件3的面31向图示上侧鼓起，并独立地覆盖各个导电部53和贯通孔32。
而且，如图1所示，在电子元件封装1中，沿矩形的盖部件3以及基底部件2的外缘设置有：按照包围电子元件41、辅助电极42和内部电极51的方式配置的环状金属壁部(或环状的金属突起部)55、以及与金属壁部55的基底部件2侧的表面相接的(如后所述，实际为金属接合(例如常温金属接合))环状金属接合部43。这样，通过设置相互接合的环状金属壁部55和同样为环状的金属接合部43，在基底部件2与盖部件3之间配置了电子元件41、各个辅助电极42以及内部电极51的内部空间61，可通过金属壁部55以及金属接合部43而成为密闭状态。另外，如后所述，该内部空间61可被减压而成为减压密闭空间。由此，可防止因内部空间61中存在过剩空气、或外部环境的影响，对如SAW滤波器那样具有可动构造的电子元件的动作产生不良影响。
下面，对制造图1所示的电子元件封装1的方法进行说明。该说明书中，在图2中表示了制造电子元件封装1的处理流程的流程图。
首先，如图2所示，分别准备具有多个电子元件和辅助电极等的第一基板(相当于多个基底部件2的集合体。)、以及具有多个内部电极的第二基板(相当于多个盖部件3的集合体。)(步骤S11)。
这里，在图3中表示了相当于多个基底部件2的集合体的第一基板20的示意俯视图。如图3所示，在第一基板20中，设定了分别成为一个电子元件封装1的构成的多个区域R1(图3中的一个矩形区域，即所谓的小片(die))，通过后述的切割工序按区域截断后的一个部件成为图1的电子元件封装1中的板状基底部件2。在下面的说明中，将相当于截断前的第一基板20中的一个基底部件2的部分也简单称为基底部件2。另外，第一基板20例如由钽酸锂形成。
图4是表示第一基板20上的基底部件2的区域R1内的构成的示意俯视图。在截断前的第一基板20中，基底部件2例如成为650×950微米(μm)的矩形区域，相邻的两个基底部件2(小片)间的间隙例如为50μm。在基底部件2的中央配置有电子元件41，在基底部件2的外缘部形成有与电子元件41连接的多个辅助电极42(在图4中为6个辅助电极42)。另外，实际在第一基板20的各个基底部件2中，还设置有连接电子元件41与各个辅助电极42的布线(布线图案)等，但在图4中省略其图示。
图5是图4中的A-A线位置处的基底部件2的示意剖面图。如图5所示，各辅助电极42例如具有厚度为0.1～0.2μm的铝层421、以及层叠于铝层421而形成的例如厚度为0.3～0.5μm的金层422。而且，如图4及图5所示，在基底部件2上按照包围电子元件41和多个辅助电极42的方式，以与金层422同样的厚度形成有环状的金属接合部43。在对第一基板20的镀覆工序中，同时形成金层422以及金属接合部43。
并且，对于具有多个内部电极等的作为多个盖部件的集合体的第二基板(未图示)而言，也与第一基板20同样地设置有分别成为一个电子元件封装1的构成的多个区域R2(小片)，按区域截断后的一个部件成为图1的电子元件封装1中的板状盖部件3。另外，按照第一基板20中的区域R1的大小以及形状和第二基板中的区域R2的大小以及形状相同的方式，形成各个区域R1、R2。
图6A是表示第二基板上的一个盖部件3的区域R2内的构成的示意俯视图，图6B是图6A的盖部件3的B-B线示意剖面图。在第二基板的相当于一个盖部件3的部分处，在对第二基板的镀覆工序中同时分别形成多个内部电极51、和金属壁部55，所述多个内部电极51形成在与基底部件2的各个辅助电极42相同的位置，所述金属壁部55形成在与金属接合部43相同的位置。在下面的说明中，将相当于截断前的第二基板中的一个盖部件3的部分也简单称为盖部件3。另外，第二基板例如由硅形成。
当准备好具有基底部件2的第一基板和具有盖部件3的第二基板后，在未图示的等离子体处理用的容器内，将第一基板20保持在台架(stage)上，用夹具(chuck)保持第二基板，使其与第一基板20对置，并使内部电极51等朝向第一基板20侧。接着，进行对位，以使第一基板20的各基底部件2的辅助电极42与第二基板相应的盖部件3的内部电极51对置，而且，各基底部件2的金属接合部43与相应的盖部件3的金属壁部55对置，并使容器内被减压(例如，减压至1Pa以下。)。然后，向容器内导入需要量的氩气，通过对台架与夹具之间施加交流的高频电压，从而产生等离子体，对基底部件2的金属接合部43和辅助电极42以及盖部件3的金属壁部55和内部电极51实施表面处理(所谓的等离子体洗净处理)。另外，该表面处理被用于使后述的金属接合更可靠地进行。
若表面处理完成，则第一基板20的各辅助电极42与第二基板相应的内部电极51抵接，且各金属接合部43与对应的金属壁55抵接，进而，第一基板20和第二基板沿相互靠近的方向被挤压。通过挤压，金属壁部55以及内部电极51主要在高度方向上产生塑性变形(优选变形在1μm以上。)，如图7A所示，各个辅助电极42与对应的各个内部电极51、以及金属接合部43与金属壁部55被金属接合，例如被常温金属接合(即，以金属原子级被接合。)，盖部件3通过各个辅助电极42、内部电极51、金属接合部43、以及金属壁部55与基底部件2接合(步骤S12)。另外，在图7A(以及后述的图7B～图7D)所示的示意剖面图中，仅图示了第一基板的一个基底部件2以及第二基板的相应的一个盖部件3。
此时，在辅助电极42与金属接合部43之间会产生高度差，大小为铝层421的厚度，但由于该差值非常小，因此通过接合时产生的金属壁部55以及内部电极51的塑性变形而不会产生问题。另外，也可在金属接合部43的基底部件2侧设置与铝层421相同高度的层，使辅助电极42与金属接合部43的高度相同。这样，通过在减压环境下将盖部件3接合到基底部件2上，使得在基底部件2与盖部件3之间，电子元件41、各个辅助电极42以及内部电极51被金属接合部43以及金属壁部55包围而形成减压密闭的内部空间(即，减压密闭空间)61，同时，电子元件41借助各个辅助电极42与各个内部电极51电连接。另外，在对金属壁部55和各个内部电极51等进行使接合处的高度位置均匀化的平坦化处理(平整(leveling)处理)时，可以是这种不进行塑性变形的情况。而且，金属壁部55和各个内部电极51等的金属接合优选通过常温接合进行。这是由于若在接合时进行加热而温度上升，则在基底部件2与盖部件3中可能会产生热应变，从而会产生不能进行可靠接合的情况。
在基底部件2与盖部件3接合后，通过对盖部件3的与基底部件2相反一侧的面例如实施研磨加工，可如图7B所示进行使盖部件3的厚度减少的薄壁化(步骤S13)。另外，在图7B中，用双点划线表示了研磨加工前的盖部件3。实际上，由于研磨加工对第二基板的与第一基板相反一侧的整个面进行，因此多个盖部件3将同时被薄壁化。使盖部件3的厚度减少的薄壁化处理，除了研磨加工之外还可通过喷砂(sand blast)或湿蚀刻等实现。另外，如图6B以及图7A所示，例如在由硅形成的盖部件3的各个表面上形成有SiO2层作为绝缘层33，但如图7B所示，通过该薄壁化处理，仅除去了配置在盖部件3的与基底部件2相反一侧的面上的绝缘层33。
然后，在研磨后的盖部件3的与基底部件2相反一侧的面31上形成抗蚀膜，利用光刻技术在各内部电极51上方的规定大小区域，例如仅在多个正方形区域除去抗蚀膜，从而如图7C所示，形成抗蚀膜91的图案。然后，通过向盖部件3的面31侧施加例如氢氧化钾(KOH)溶液，在没有抗蚀膜91的部分(正方形区域)进行盖部件3的蚀刻，从而如图7D所示，形成了从面31贯通至与各个内部电极51的接合面的贯通孔32(步骤S14)。另外，该贯通孔32的形成处理中，在进行基于氢氧化钾溶液的湿蚀刻的状态下，会在与各个贯通孔32相应的部分的孔底部残留绝缘层33，但在该蚀刻之后，例如通过进行光致抗蚀工艺，可除去残留在各个孔底部的绝缘层33，从而可形成到达与各个内部电极51的接合面的贯通孔32。而且，由抗蚀膜91形成的图案并非如上所述限定于正方形，例如也可形成为圆形等。另外，作为这种抗蚀膜91，希望采用例如丙烯酸系等具有感光性的材料。
此时，作为第二基板(盖部件3)的材料，由于采用了结晶方位为(100)的硅基板，因此相对结晶方位倾斜了规定角度θ后的方向(在图7D中为相对面31的法线方向倾斜了角度θ后的方向，该情况下的角度θ为54.7度)的蚀刻速率极高。所以，贯通孔32的形状沿水平方向的截面(沿面31的截面)为正方形，其面积向基底部件2侧逐渐减少。假设在内部电极51上的贯通孔32的开口为微小的点时，设盖部件3的厚度为β，则面31上的没有抗蚀膜91的正方形区域的各边长度α被确定为(2βtanθ)。实际上，由于内部电极51上的贯通孔32的开口大小为各边是100μm的矩形区域，因此，基于上述关系可确定面31上的没有抗蚀膜91的正方形区域的各边长度α。
具体而言，如图11所示的贯通孔32的示意说明图那样，面31上的没有抗蚀膜91的正方形区域的各边长度α，可利用盖部件3的厚度β和内部电极51上的贯通孔32的开口大小d，如数式1那样表示。
α＝1/{d·(1+β/2tanθ)}    …(数式1)
因此，若确定了内部电极51上的贯通孔32的开口大小d，则可确定正方形区域的各边长度α。另外，这种内部电极51上的贯通孔32的开口大小d，可根据如后所述使贯通孔32内填充的导电性材料与内部电极51可靠导通所需的大小来确定。例如相对于内部电极51的直径φ90μm，这样的大小d被设定为10μm以上的大小。
因此，通过管理抗蚀膜91的图案形状以及盖部件3的厚度，可基于各向异性蚀刻来高精度地形成贯通孔32。而且，通过利用各向异性蚀刻，还易于抑制过蚀刻。另外，在进行盖部件3的各向异性蚀刻时，除了氢氧化钾之外，还可使用乙二胺焦儿茶酚(EDP)等，盖部件3也可由砷化镓(GaAs)等能各向异性蚀刻的其他材料形成。
在形成各个贯通孔32后，进行抗蚀膜91的除去处理。然后，通过对盖部件3的面31侧实施热氧化处理，如图8A所示，可在贯通孔32的内侧面(内周面)以及整个面31上形成作为氧化膜(SiO2)的绝缘层52(步骤S15)。而后，如图8B所示，在盖部件3的面31上形成仅除去了包围各个贯通孔32的周围的规定大小区域后的抗蚀膜92的图案，并通过向贯通孔32添加膏状的导电性材料(这里为导电性粘接剂)直至鼓起到比面31高的位置，从而，如图8C所示，形成与内部电极51电连接的导电部53(步骤S16)。此时，通过在贯通孔32的内侧面以及盖部件3的面31形成绝缘层52，可确保由半导电性材料形成的盖部件3与导电部53之间的绝缘性。另外，包围贯通孔32的周围的规定大小是至少不会使所形成的导电部53与相邻的导电部53电连接的大小。而且，导电性材料向导通孔32的添加，按照对贯通孔32的孔底部所形成的开口进行填埋的方式进行。并且，这种导电性材料的添加通过可控制其填充量的方法进行即可，例如可通过印刷等方法进行。
在形成导电部53后，进行抗蚀膜92的除去处理。然后，通过溅射或镀金等，如图8D所示，形成覆盖导电部53以及贯通孔32的导电性盖罩部54(步骤S17)，由导电部53和盖罩部54在盖部件3的面31上形成与内部电极51电连接的外部电极56。而后，第一基板和第二基板通过切割而被一体截断，截断后的一个部件成为图1所示的电子元件封装1。另外，这种盖罩部54为了确保内部空间61的气密性、即更可靠地密封贯通孔32而设置。因此，为了进一步提高这种密封性的可靠性，优选盖罩部54的形成通过以溅射等为代表的PVD(physical vapor deposition processing)法那样的干法工艺(dry process)进行。另外，也可以在不要求气密性时、或者根据所要求的气密性程度，而不形成这样的盖罩部54。
如上所述，在图2的流程图所示的本实施方式的电子元件封装的制造中，通过将盖部件3与基底部件2接合，在基底部件2与盖部件3之间的内部空间61中，配置与盖部件3相接的内部电极51、以及与内部电极51连接的电子元件41。然后，通过从盖部件3的与基底部件2相反一侧的面31开始以规定方法实施蚀刻，从而形成到达内部电极51表面的贯通孔32，并通过向贯通孔32添加导电性材料，使得内部电极51以电方式被取出到内部空间61的外侧。这里，如文献1所公开的现有方法那样，在将预先形成有贯通孔的盖部件与基底部件接合时，有时因贯通孔的形成方法而会使盖部件产生变形等，从而无法容易地进行接合，但根据本实施方式的方法，通过与基底部件2接合后在盖部件3上形成贯通孔22，从而能使盖部件3容易地与基底部件2接合。
而且，通过环状的金属壁55和与之对应的环状金属接合部43被金属接合，形成了配置有电子元件41的减压密闭状态的内部空间61，由此在电子元件封装1中可实现可靠性高的密封，从而可确保电子元件41动作的可靠性。进而，通过形成覆盖导电部53以及贯通孔32的盖罩部54，能使内部空间61达到更可靠的密闭状态。另外，在对内部空间61不要求高密闭度等情况下，可省略步骤S17，将导电部53直接作为外部电极。
本方法中，在基底部件与盖部件3的接合中，由于盖部件3上设置的内部电极51、和设置在基底部件2上且与电子元件41连接的辅助电极42接合，因此在步骤S14的形成贯通孔32时，可防止内部空间61通过贯通孔32与外部连通，并且可使基底部件2上的电子元件41与外部电极电连接。
可是，一般厚度在90μm以下的部件(基板或切割后的一个部件)其单体非常脆弱，难以对其进行处理，因此在现有的方法中，存在着难以制造使基底部件或盖部件为90μm以下厚度的薄型电子元件封装的问题。对此，根据本实施方式的方法，由于在将盖部件3与基底部件2接合后且在形成贯通孔32之前进行了板状盖部件3的薄壁化，因此可使盖部件3的厚度均匀减少，如图9A所示能容易地制造盖部件3的厚度t1为90μm的薄型电子元件封装。进而，如图9B所示，还能制造盖部件3的厚度t2为40μm的电子元件封装。
实际上，厚度被减少的部件可以是基底部件2、或基底部件2以及盖部件3双方，接合后的基底部件2或盖部件3的薄壁化可达到25μm左右。这样，通过使基底部件2或盖部件3的厚度在25μm以上90μm以下，可实现电子元件封装的进一步薄型化。另外，在图9A和图9B中，通过干蚀刻在盖部件3中沿垂直方向形成了贯通孔32，表示了本实施方式的变形例所涉及的电子元件封装的制造方法中的制造过程的示意剖面图。另外，在图9A和图9B中，省略了在盖部件3上形成的绝缘层的图示。而且，图9A的贯通孔32的直径D1为20μm，内部电极51(以及辅助电极)的直径D2为90μm，金属壁部55(以及金属接合部43)的宽度W1为40μm。由于内部空间的高度H1为5μm，基底部件2的厚度t3为250μm，外部电极的厚度为50μm，因此最终的电子元件封装的厚度为395μm。在图9B中，由于内部空间的高度H2为5μm，基底部件2的厚度t4为200μm，外部电极的厚度为50μm，因此，最终的电子元件封装的厚度为295μm。这样，根据本方法，可使基底部件2与盖部件3粘合后的厚度在250μm以下(作为包括外部电极的电子元件封装的厚度为300μm以下)。
这里，配置有电子元件41的内部空间61的高度主要依赖于金属壁部55的厚度，但为了在接合后形成适当的内部空间，优选使内部空间61的高度在1μm以上。这是为了使电子元件不会因盖部件或基底部件的挠曲或翘曲而与盖部件等接触。而且，若考虑到金属接合部43或金属壁部55一般通过镀覆工序形成这一点，则优选内部空间61的高度在35μm以下。
下面，对本实施方式的其他变形例所涉及的电子元件封装的制造方法进行说明。图10A以及图10B是用于说明本变形例的电子元件封装制造处理的图，是对应于图8A～图8D的图。
首先，在盖部件3的面31上形成了抗蚀膜92的图案后(参照图8B)，通过溅射向贯通孔32的内侧面以及其开口的周围添加导电性材料，然后通过进行镀覆，如图10A所示，形成膜状的导电部53a。这里，在溅射中例如从绝缘层52开始形成钛(Ti)膜以及金膜、或形成铬(Cr)膜以及金膜，并通过镀覆进一步用铜(Cu)或金形成膜。然后，除去抗蚀膜92，如图10B所示可实现对导电部53a的访问，该导电部53a将内部电极51以电方式取出到盖部件3的面31上。接着，借助导电部53a与内部电极51连接的外部电极形成在面31上的所希望的位置(外部电极是电子元件封装的与外部连接的电极，可与导电部53a同时形成。)，然后通过进行切割，完成电子元件封装。这样，可通过各种方法进行向贯通孔32添加导电性材料，能够根据所制造的电子元件封装的用途等适当确定。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述的实施方式，还可实现各种变形。
基底部件2和盖部件3未必要分别作为第一基板以及第二基板的一部分来准备，但为了高效制造电子元件封装，可准备具有多个基底部件2的第一基板和具有多个盖部件3的第二基板，优选由这些基板同时制造多个电子元件封装。而且，基底部件2和盖部件3的形状可适当变更，例如，基底部件2或盖部件3可具有形成对电子元件41进行收纳的空间的空腔(cavity)。
上述实施方式中，电子元件41被设置在基底部件2上，但也可以是：将设置了电子元件以及内部电极的盖部件与基底部件接合，在基底部件与盖部件之间的内部空间配置电子元件，并在接合后形成从盖部件的与基底部件相反一侧的面到达内部电极表面的贯通孔，从而使内部电极可以电方式被取出到内部空间的外侧。
而且，可在基底部件上设置环状的金属壁部，在盖部件上设置与金属壁部对应的金属接合部。通过使基底部件及盖部件中的一方部件具有包围电子元件的环状金属壁部，另一方部件具有与金属壁部对应的金属接合部，从而在电子元件封装中能够实现可靠性高的密闭。
内部电极51未必形成在盖部件3上，例如也可以是：辅助电极比电子元件形成得厚，通过基底部件与盖部件的接合，辅助电极的表面与盖部件接合，从而将辅助电极作为内部电极。可是，在形成贯通孔时，为了防止内部空间通过贯通孔与外部连通，优选内部电极51形成在盖部件3上，在接合工序中与辅助电极42接合。
在上述实施方式中，辅助电极42(的表面)、金属接合部43、内部电极51以及金属壁部55由金形成，但这些部位也可由铜、铝、焊锡等其他金属形成。从适于进行伴随塑性变形的金属接合的观点来看，优选采用金、铜或铝，从易于进行高品质的接合这一点考虑最优选使用金。
在上述实施方式中，盖部件3由半导电性材料形成，但在盖部件3由导电性材料形成时，也优选在贯通孔32的内侧面设置绝缘层，由此，可确保导电部53与盖部件3的绝缘性。另外，绝缘层的形成除了热氧化以外，例如还可通过绝缘性材料的溅射来进行。可是，该情况下，由于在内部电极的表面与贯通孔对应的部位也被添加了绝缘性材料，因此为了确保导电部与内部电极的连接，需要通过蚀刻除去内部电极上的绝缘性材料。
在图2的步骤S14中形成贯通孔32时，除了各向异性蚀刻或干蚀刻以外，还可利用YAG激光器或CO2激光器等。
在电子元件封装中，被收纳的电子元件41并不限定于SAW滤波器，也可以是机械开关等其他MEMS(Micro Electro Mechanical System)或半导体电路、传感器等其他各种电子元件。不过，在收纳具有可动构造的电子元件或紫外线传感器等时，优选使内部空间为减压密闭状态。
基底部件2未必由钽酸锂形成，可根据所形成的电子元件的种类来确定，例如采用硅等。而且，当贯通孔32通过各向异性蚀刻以外的方法形成时，盖部件3也可由玻璃或陶瓷等形成。
另外，通过适当组合上述各种实施方式中的任意实施方式，可起到各自具有的效果。
本发明通过参照附图对优选实施方式进行了充分记载，但对本领域技术人员而言，很清楚各种变形与修正。只要这样的变形或修正未脱离由权利要求书限定的本发明的范围，则应理解为包含于本发明。
将2005年1月28日申请的日本专利申请No.2005-020710号的说明书、附图以及权利要求书的公开内容作为整体进行参照而引入到本发明中。
(工业上的可利用性)
本发明可利用于在内部空间收纳了各种电子元件的电子元件封装及其制造方法。

Claims (16)

1.一种电子元件封装的制造方法，包括如下步骤：
按照在第一部件和第二部件之间配置与多个内部电极连接的电子元件的方式，借助所述各个内部电极接合所述第一部件和所述第二部件，
在所述第二部件的与所述第一部件的接合面相反一侧的面和与所述各个内部电极的接合面之间形成贯通孔，
按照与所述各个内部电极连接的方式，向所述各个贯通孔配置导电性材料，在所述第二部件的所述相反一侧的面形成多个外部电极。
2.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
所述第一部件与所述第二部件的所述接合通过借助所述各个内部电极对所述第一部件接合作为板状部件的所述第二部件而进行。
3.根据权利要求2所述的电子元件封装的制造方法，其特征在于，
在接合了所述第一部件与所述第二部件之后，形成所述各个贯通孔之前，减少所述第二部件的厚度。
4.根据权利要求3所述的电子元件封装的制造方法，其特征在于，
按照所述第二部件的厚度达到25μm以上90μm以下的方式，减少所述第二部件的厚度。
5.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
所述各个贯通孔通过对所述第二部件实施各向异性蚀刻而形成。
6.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
在对所述第二部件形成了所述各个贯通孔之后、向所述各个贯通孔配置所述导电性材料之前，在由导电性材料或半导电性材料形成的所述第二部件的所述各个贯通孔的内周面形成绝缘层。
7.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
在向所述各个贯通孔配置所述导电性材料时，配置了膏状的所述导电性材料。
8.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
在减压环境下，将所述接合面上具有环状金属突起部的所述第一部件或所述第二部件的一方部件、与所述接合面具有与所述环状金属突起部对应的环状金属接合部的所述第一部件或所述第二部件的另一方部件，按照所述金属突起部与所述金属接合部被金属接合的方式，借助所述各个内部电极进行接合，从而在所述第一部件与所述第二部件之间，形成在内部配置有所述各个内部电极以及所述电子元件、且被由所述金属突起部与所述金属接合部形成的环状金属壁部密闭的减压密闭空间。
9.根据权利要求8所述的电子元件封装的制造方法，其特征在于，
在向所述各个贯通孔配置了所述导电性材料之后，在所述第二部件的所述相反一侧的面上配置导电性盖罩部，该导电性盖罩部覆盖所述被配置的导电性材料的各个露出表面以及所述各个贯通孔。
10.根据权利要求9所述的电子元件封装的制造方法，其特征在于，
所述各个导电性盖罩部通过PVD法形成。
11.根据权利要求8所述的电子元件封装的制造方法，其特征在于，
所述金属突起部与所述金属接合部的所述接合通过常温金属接合而进行。
12.根据权利要求8所述的电子元件封装的制造方法，其特征在于，
具有可动构造的所述电子元件被配置在所述减压密闭空间内。
13.根据权利要求1所述的电子元件封装的制造方法，其特征在于，
通过在所述接合面上配置有所述电子元件以及与该电子元件连接的多个辅助电极的所述第一部件、和在所述接合面上配置有所述各个内部电极的所述第二部件被接合，所述各个辅助电极与所述各个内部电极相互接合。
14.一种电子元件封装，包括：
第一部件；
第二部件，其由导电性材料或半导电性材料形成，与所述第一部件对置配置；
电子元件，其配置在所述第一部件与所述第二部件之间；
多个内部电极，其与所述电子元件连接，按照接合所述第一部件与所述第二部件的方式配置在两者之间；
绝缘层，其配置在多个贯通孔的内周面，所述多个贯通孔形成在所述第二部件的、与所述第一部件的接合面相反一侧的面和与所述各个内部电极的接合面之间；
多个外部电极，其形成在所述第二部件的所述相反一侧的面上，通过在配置了所述绝缘层的所述各个贯通孔内配置的导电性材料与所述各个内部电极连接；和
环状金属壁部，其在所述第一部件与所述第二部件之间，形成内部配置有所述各个内部电极以及所述电子元件的减压密闭空间。
15.根据权利要求14所述的电子元件封装，其特征在于，
所述各个外部电极具备导电性盖罩部，该导电性盖罩部在所述第二部件的所述相反一侧的面上覆盖所述被配置的导电性材料的各个露出表面以及所述各个贯通孔。
16.根据权利要求14所述的电子元件封装，其特征在于，
所述第二部件是厚度在25μm以上90μm以下的板状部件。
CN200680003073.XA 2005-01-28 2006-01-26 电子元件封装的制造方法以及电子元件封装 Active CN100541767C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005020710 2005-01-28
JP020710/2005 2005-01-28

Publications (2)

Publication Number Publication Date
CN101107706A true CN101107706A (zh) 2008-01-16
CN100541767C CN100541767C (zh) 2009-09-16

Family

ID=36740414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680003073.XA Active CN100541767C (zh) 2005-01-28 2006-01-26 电子元件封装的制造方法以及电子元件封装

Country Status (4)

Country Link
US (1) US7615406B2 (zh)
JP (1) JP4588753B2 (zh)
CN (1) CN100541767C (zh)
WO (1) WO2006080388A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081094A (zh) * 2011-01-27 2013-05-01 松下电器产业株式会社 附带贯通电极的基板及其制造方法
CN104944357A (zh) * 2014-03-25 2015-09-30 精工爱普生株式会社 微机电系统装置
CN105846038A (zh) * 2016-04-01 2016-08-10 江苏长电科技股份有限公司 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN107367257A (zh) * 2016-04-25 2017-11-21 Asm自动化传感器测量技术有限公司 传感器壳体
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873980B2 (ja) * 2006-04-04 2012-02-08 パナソニック株式会社 気密パッケージ
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
JP4851549B2 (ja) * 2009-02-10 2012-01-11 日本電波工業株式会社 圧電デバイス
US8237235B2 (en) * 2009-04-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-ceramic multilayer structure
DE102009036033B4 (de) * 2009-08-04 2012-11-15 Austriamicrosystems Ag Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
US8728872B2 (en) 2011-08-18 2014-05-20 DY 4 Systems, Inc. Manufacturing process and heat dissipating device for forming interface for electronic component
US10273147B2 (en) 2013-07-08 2019-04-30 Motion Engine Inc. MEMS components and method of wafer-level manufacturing thereof
EP3019442A4 (en) 2013-07-08 2017-01-25 Motion Engine Inc. Mems device and method of manufacturing
EP3028007A4 (en) 2013-08-02 2017-07-12 Motion Engine Inc. Mems motion sensor and method of manufacturing
GB2520321A (en) * 2013-11-18 2015-05-20 Melexis Technologies Nv Infrared sensor with limitation aperture
WO2015103688A1 (en) 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
CA3004763A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
US9862592B2 (en) * 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same
JP6743830B2 (ja) * 2015-12-11 2020-08-19 株式会社村田製作所 弾性波装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP2001308443A (ja) 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP2004523949A (ja) 2001-01-18 2004-08-05 インフィネオン テクノロジーズ アクチェンゲゼルシャフト フィルタデバイスおよびフィルタデバイスを製作する方法
JP2004080221A (ja) 2002-08-13 2004-03-11 Fujitsu Media Device Kk 弾性波デバイス及びその製造方法
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
JP3842751B2 (ja) * 2003-03-26 2006-11-08 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005019966A (ja) 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI275168B (en) 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
WO2005031861A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081094A (zh) * 2011-01-27 2013-05-01 松下电器产业株式会社 附带贯通电极的基板及其制造方法
CN104944357A (zh) * 2014-03-25 2015-09-30 精工爱普生株式会社 微机电系统装置
CN105846038A (zh) * 2016-04-01 2016-08-10 江苏长电科技股份有限公司 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN105846038B (zh) * 2016-04-01 2019-01-29 江苏长电科技股份有限公司 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN107367257A (zh) * 2016-04-25 2017-11-21 Asm自动化传感器测量技术有限公司 传感器壳体
CN107367257B (zh) * 2016-04-25 2021-01-15 Asm自动化传感器测量技术有限公司 传感器壳体
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法

Also Published As

Publication number Publication date
JPWO2006080388A1 (ja) 2008-06-19
US20080277771A1 (en) 2008-11-13
WO2006080388A1 (ja) 2006-08-03
CN100541767C (zh) 2009-09-16
JP4588753B2 (ja) 2010-12-01
US7615406B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
CN100541767C (zh) 电子元件封装的制造方法以及电子元件封装
CN101729037B (zh) 电子部件用封装体、压电器件及其制造方法
JP4517992B2 (ja) 導通孔形成方法、並びに圧電デバイスの製造方法、及び圧電デバイス
CN102095418B (zh) 封装体及使用该封装体的振动器件
US20080233349A1 (en) Functional Device
CN202705026U (zh) 具有mems器件的装置
JP6176803B2 (ja) Ｍｅｍｓデバイスおよびｍｅｍｓデバイスのカプセル化方法
JP2006246112A (ja) 弾性表面波デバイスおよびその製造方法
CN101807895A (zh) 压电振子、压电振子的制造方法以及振荡器
US20070057597A1 (en) Surface acoustic wave device and manufacturing method thereof
JP2007005948A (ja) 電子部品及びその製造方法
CN102124648A (zh) 压电装置及其制造方法
JP4113062B2 (ja) 振動部品用パッケージとその製造方法及び電子デバイス
JP2007524514A (ja) 空洞を形成する多層キャップを有する微細機械加工組立体
JP2016516325A (ja) 小型化された部品および製造方法
JP5550373B2 (ja) パッケージの製造方法
JP6429266B2 (ja) 電子部品装置
TW200925538A (en) Decompression drying device
JP2008193180A (ja) 圧電発振器
JP2013168467A (ja) パッケージ、振動デバイス及び電子機器
JP2007184810A (ja) 圧電振動子の製造方法
JP2002033636A (ja) 圧電振動デバイス用パッケージ
JP2003060472A (ja) 圧電振動子
JP2003133452A (ja) 電子装置の製造方法
JP2008283597A (ja) 部品収容容器および圧電デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant