CN101098220A - 一种基于数字锁相环的时钟同步方法及其系统 - Google Patents

一种基于数字锁相环的时钟同步方法及其系统 Download PDF

Info

Publication number
CN101098220A
CN101098220A CNA2006100909185A CN200610090918A CN101098220A CN 101098220 A CN101098220 A CN 101098220A CN A2006100909185 A CNA2006100909185 A CN A2006100909185A CN 200610090918 A CN200610090918 A CN 200610090918A CN 101098220 A CN101098220 A CN 101098220A
Authority
CN
China
Prior art keywords
clock signal
frequency
phase
point
local clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100909185A
Other languages
English (en)
Other versions
CN101098220B (zh
Inventor
张成安
周代彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2006100909185A priority Critical patent/CN101098220B/zh
Publication of CN101098220A publication Critical patent/CN101098220A/zh
Application granted granted Critical
Publication of CN101098220B publication Critical patent/CN101098220B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种基于数字锁相环的时钟同步方法及其系统。采用时钟恢复技术对提取出的参考时钟信号和本地时钟信号分频，利用高速时钟信号对参考时钟信号和本地时钟信号进行计数和比较，如果两者频率不一致，根据本地时钟信号相对参考时钟信号的频率高低，设置校正部分的给定值，直到两者的频率一致；然后锁相环进入鉴相状态，根据鉴相部分的结果设置校正部分的给定值，直到两者相位一致或相位差在规定的范围之内。采用本发明所述算法，能有效保证本地时钟与系统时钟快速稳定的同步，达到可靠通信的目的。不仅能应用于射频拉远单元的时钟同步，还可广泛地应用于其它需要进行时钟同步的场合。

Description

一种基于数字锁相环的时钟同步方法及其系统
技术领域
本发明涉及一种适用于电子数据处理领域和电通讯技术领域中的时钟同步方法及系统，尤其涉及基于数字锁相环的时钟同步方法及系统。
背景技术
射频拉远是解决3G网络规划低成本建网的有效方案，时钟同步技术是射频拉远单元的关键技术。如何解决射频拉远单元本地时钟和系统时钟的同步并提供可靠的通信是所有基站设计者面临的共同难题。目前，解决射频拉远时钟同步的方法有安装本地GPS时钟以及采用数字锁相环两种。采用安装本地GPS时钟的方法无疑增加了基站成本，采用数字锁相环的方法实际应用更为广泛。现有针对数字锁相环的核心控制方法是利用本地时钟和参考时钟分别计数的方法来判定两个时钟是否同步，然而这类方法时钟同步精度不高，锁相环调整速率慢，在射频拉远单元的通信可靠性方面存在缺陷。
发明内容
本发明要解决的技术问题是提供一种基于数字锁相环的时钟同步方法及系统，能够有效保证本地时钟与系统时钟快速稳定的同步。
为了解决上述问题，本发明提供的一种基于数字锁相环的时钟同步方法，包括以下步骤：
(a)将采用时钟恢复技术提取出的参考时钟信号和本地时钟信号分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致；
(b)利用高速时钟信号对参考时钟信号和本地时钟信号进行计数和比较，判断两者频率是否一致，如果是，执行步骤(d)，否则，执行步骤(c)；
(c)根据本地时钟信号相对参考时钟信号的频率高低，设置校正部分的给定值，从而调节本地时钟信号的频率，直到两者的频率一致；
(d)锁相环进入鉴相状态，根据鉴相部分的结果设置校正部分的给定值，从而调节本地时钟信号的相位，直到两者相位一致或相位差在规定的范围之内。
进一步，上述方法还可以具有以下特点：所述步骤(d)中，在根据鉴相部分的结果调整校正部分的给定值的过程中，如果所述给定值每次增加或减小的值小于阈值，则认为相位差在规定的范围之内，此时认为锁相环已经稳定，结束；否则继续调节，直到小于所述阈值为止。
进一步，上述方法还可以具有以下特点：所述步骤(a)中在分频时，还要使得分频后的参考时钟信号频率和期望得到的本地时钟信号的占空比一致。
进一步，上述方法还可以具有以下特点：所述本地时钟信号是由压控振荡器产生的，所述校正部分是一个数模转换器，用于根据设置的所述给定值向该压控振荡器输出相应的电压值，以调节本地时钟信号的频率。
进一步，上述方法还可以具有以下特点：所述步骤(c)和步骤(d)中设置数模转换器的给定值时，是在可设置的给定值范围内，采用二分查找法确定下一个给定值。
本发明提供的一种基于数字锁相环的时钟同步系统，包括：时钟恢复单元、振荡器、两个分频器、鉴频部分、鉴相部分、逻辑处理部分和校正部分，其中：
所述时钟恢复单元用于通过时钟恢复技术从远端接收到的信息中提取出参考时钟信号，输出到一个分频器；
所述振荡器用于产生本地时钟信号，输出到另一个分频器；
所述两个分频器分别用于将参考时钟信号和本地时钟信号进行分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致，然后将两个分频后的信号均输出到所述鉴频部分和鉴相部分；
所述鉴频部分用于根据一高速时钟信号对输入的经分频后本地时钟信号和参考时钟信号进行计数，判断两者是否一致，并将判断结果输出到所述逻辑处理部分；
所述鉴相部分用于检测输入的经分频后本地时钟信号和参考时钟信号的相位关系，输出到所述逻辑处理部分；
所述逻辑处理部分，用于先根据鉴频部分输出的结果，在本地时钟信号和参考时钟信号频率不同时，利用二分查找法确定应对校正部分设置的给定值，直到两者频率一致为止，然后根据鉴频部分输出的相位差确定应对校正部分设置的给定值，直到两者相位一致或相位差在规定的范围之内；
所述校正部分用于根据逻辑处理部分设置的给定值向所述振荡器输出相应的控制信号，以调节该振荡器产生的本地时钟的频率和相位。
进一步，上述时钟同步系统还可以包括以下特征：所述振荡器是压控振荡器，所述校正部分是一个数模转换器，用于根据设置的所述给定值向该压控振荡器输出相应的电压值，以调节本地时钟信号的频率。
进一步，上述时钟同步系统还可以包括以下特征：所述逻辑处理部分在根据鉴相部分的结果调整校正部分的给定值时，如果所述给定值每次增加或减小的值小于阈值，则认为相位差在规定的范围之内，停止调节；如果不是，则继续调节，直到小于所述阈值为止。
进一步，上述时钟同步系统还可以包括以下特征：所述逻辑处理部分在设置数模转换器的给定值时，是在可设置的给定值范围内，采用二分查找法确定下一个给定值。
进一步，上述时钟同步系统还可以包括以下特征：该系统为将射频拉远单元本地时钟与光接口模块恢复出来的时钟信号同步系统。
本发明的灵活性在于本算法不限于用CPU实现，在任何处理器或者可编程逻辑器件(如FPGA)中也可以实现。本发明的灵活性还在于对DAC的置数不限于二分查找一种方法，其它查找方法也可以，但二分查找是最佳方法。采用本发明所述算法，能有效保证本地时钟与系统时钟快速稳定的同步，达到可靠通信的目的。不仅能应用于射频拉远单元的时钟同步，还可广泛地应用于其它需要进行时钟同步的场合。
附图说明
图1是本发明基于数字锁相环的时钟同步系统的原理框图。
图2是本发明基于数字锁相环的时钟同步系统的实施例的结构框图。
图3是图2中鉴相部分采用的一种三态鉴相器的电路图。
图4是图3中三态鉴相器的状态转移图。
具体实施方式
本发明以一种时分同步码分多址(TD-SCDMA)系统的射频拉远单元中时钟信号的同步方法为例，以数字锁相环技术为核心，通过光接口模块提取出参考时钟信号，利用现场可编程门阵列(FPGA)和外部高速时钟实现数字鉴频(FD)、鉴相(PD)及DAC控制，采用二分查找算法使本地时钟信号快速高精度的锁定在参考时钟信号上，从而为射频拉远单元提供了可靠的通信保障。
图1是本发明基于数字锁相环的时钟同步系统的原理框图，请同时参照图2所示为在TD-SCDMA RRU系统中实现的基于数字锁相环的时钟同步系统的结构图。图1所示系统包括：光接口时钟恢复单元、压控振荡器、两个分频器、鉴频部分、鉴相部分、逻辑处理部分、校正部分和一个本地高速时钟信号。在本实施例中，两个分频器、鉴频部分、鉴相部分、逻辑处理部分和校正部分是用FPGA来实现的。
所述光接口时钟恢复单元用于通过时钟恢复技术从光接口的接收信息中提取出参考时钟信号，输出到一个分频器。
所述压控振荡器用于产生本地时钟信号，输出到另一个分频器。在实施例中，是采用OCXO压控振荡器，也可以是VCO等其他类型。
所述两个分频器分别用于将参考时钟信号和本地时钟信号进行分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致、占空比一致，然后将两个分频后的信号均输出到所述鉴频部分和鉴相部分。
所述鉴频部分用于根据输入的高速时钟信号对输入的经分频后本地时钟信号和参考时钟信号进行计数，判断两者是否一致，并将判断结果输出到所述逻辑处理部分。
所述鉴相部分用于检测输入的经分频后本地时钟信号和参考时钟信号的相位关系，输出到所述逻辑处理部分。本实施例采用的三态鉴相器如图3所示，其状态转移图如图4所示。通过鉴相器(PD)的结果调整DAC输入寄存器的值。QAQB＝10表示A相位超前于B；QAQB＝01表示A滞后于B；QAQB＝00表示AB同相位。
所述逻辑处理部分，用于先根据鉴频部分输出的结果，在本地时钟信号和参考时钟信号频率不同时，利用二分查找法确定应对校正部分设置的给定值，直到两者频率一致为止，然后根据鉴频部分输出的相位差确定应对校正部分设置的给定值，直到两者相位一致，或者，在根据鉴相部分的结果调整校正部分的给定值时，如果所述给定值每次增加或减小的值小于阈值，则认为相位差在规定的范围之内，停止调节；如果不是，则继续调节，直到小于所述阈值为止。
所述校正部分用于根据逻辑处理部分设置的给定值向所述压控振荡器输出相应的电压，以调节该振荡器产生的本地时钟的频率和相位。请参照图2，本实施例的校正部分一数模转换器DAC，逻辑处理部分可以将确定的数值写入到该DAC的寄存器中，该DAC根据该数值转换出相压的模拟电压信号输出到压控振荡器。
基于以上系统，本实施例利用数字锁相环实现时钟同步的方法包括以下步骤：
步骤101.将采用时钟恢复技术提取出的参考时钟信号和本地时钟信号分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致、占空比一致；
本实施例中，本地时钟信号是由OCXO产生的，不过也可以采用其它形式的时钟发生装置。假定本地时钟的频率为10M，从光接口接收信号中提取出的参考时钟信号为62.5M，作为本地时钟的参考时钟信号，将该62.5M和10M时钟均分频到了10KHz方波。分频器可以用FPGA的锁相环或触发器构成。
步骤102.利用本地高速时钟信号，对采用时钟恢复技术提取出的参考时钟信号和本地时钟信号进行计数和比较，判断两者频率是否一致，如果是，执行步骤104，否则，执行步骤103；
本实施例中，利用本地晶振等方法产生一高速时钟信号，其频率为80M，在其它实施方式中，具体频率可以根据锁相环响应锁定时间、本地时钟以及分频器分频系数决定，当然也可以采用远端传来的外部高速时钟信号。利用80M时钟信号对两个10K信号高电平在一段时间内计数，如果计数结果一致则认为二者频率一致，即本地时钟频率已经锁定在参考时钟频率；如果频率不一致，则需要进行频率调节。
步骤103.根据本地时钟信号相对参考时钟信号的频率高低，调整DAC输入寄存器的值，调整的步长根据差值采用二分查找的方法确定，直到两者的频率一致，此时本地时钟频率已经锁定在参考时钟频率上；
本实施例采用16位的DAC7731，由FPGA置数控制，初始值置在DAC可调整范围的中间值，即置数32767。比如在100ms内本地时钟频率计数值大于参考时钟频率，则取定本地时钟比参考时钟频率低，应该增加DAC输入寄存器的值，从而增大OCXO振荡频率。这时DAC按照二分查找法应该置为(32767+65535)/2。如果本地时钟频率计数值仍大于参考时钟频率，则((32767+65535)/2+65535)/2；如果本地时钟频率计数值此时小于参考时钟频率，则((32767+65535)/2+32767)/2；同理，依次类推，直到计数结果一致。
步骤104.锁相环进入鉴相状态，根据鉴相部分(PD)的结果调整DAC输入寄存器的值；
具体地，当本地时钟相位超前参考时钟时，应该减小DAC输入寄存器的值以减小振荡器输出频率；当本地时钟相位滞后参考时钟时，应该增加DAC输入寄存器的值以增大振荡器输出频率。DAC输入寄存器的值仍然按照二分查找法确定。从而使本地时钟最快速的锁定在参考时钟相位上。
步骤105.判断DAC每次增加或减小的值(文中也称为调节步长)是否小于阈值，如果不是，则继续调节，直到该调节步长小于阈值为止，此时认为锁相环已经稳定，结束。
在锁相环渐渐稳定时，锁相调整的步长越来越小，这时可以根据系统对时钟的要求情况停止调整DAC，不一定要达到完全同相位的情况。比如步长小于某个值，本实例中，当DAC每次增加或减小的值小于5时，认为锁相环已经稳定，本地时钟已经可以满足要求，这时不需要再更改DAC输入寄存器的值，以减小系统功耗。一旦DAC需要调整的步长大于5，重新开始上面的操作。
在上述实施例中，相位和频率是通过同一个DAC调节的，只不过工作时间上先后次序的问题。可以理解为在系统初始时处于鉴频工作模式，二者差距较大，调整步长较大，类似于粗调；系统逐渐稳定时处于鉴相工作模式，二者差距较小，调整步长较小，类似于细调。
虽然结合示图上述应用详细描述了本发明的实施例，但这并不是本发明实际应用唯一方法，对于本领域的熟练技术人员来说，仍可以对上述实施方式作出修改而不改变本发明的实质和范围。明显，本发明方法和系统不局限于TD-SCDMA系统的射频拉远单元中的时钟信号同步，而是可以广泛应用于各种采用数字锁相环技术进行时钟同步的场合。
例如，本发明对DAC的置数不限于二分查找一种方法，其它查找方法也可以，比如顺序查找、冒泡查找等，但二分查找是最佳方法。

Claims (10)

1、一种基于数字锁相环的时钟同步方法，包括以下步骤：
(a)将采用时钟恢复技术提取出的参考时钟信号和本地时钟信号分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致；
(b)利用高速时钟信号对参考时钟信号和本地时钟信号进行计数和比较，判断两者频率是否一致，如果是，执行步骤(d)，否则，执行步骤(c)；
(c)根据本地时钟信号相对参考时钟信号的频率高低，设置校正部分的给定值，从而调节本地时钟信号的频率，直到两者的频率一致；
(d)锁相环进入鉴相状态，根据鉴相部分的结果设置校正部分的给定值，从而调节本地时钟信号的相位，直到两者相位一致或相位差在规定的范围之内。
2、如权利要求1所述的时钟同步方法，其特征在于，所述步骤(d)中，在根据鉴相部分的结果调整校正部分的给定值的过程中，如果所述给定值每次增加或减小的值小于阈值，则认为相位差在规定的范围之内，此时认为锁相环已经稳定，结束；否则继续调节，直到小于所述阈值为止。
3、如权利要求1所述的时钟同步方法，其特征在于，所述步骤(a)中在分频时，还要使得分频后的参考时钟信号频率和期望得到的本地时钟信号的占空比一致。
4、如权利要求1所述的时钟同步方法，其特征在于：所述本地时钟信号是由压控振荡器产生的，所述校正部分是一个数模转换器，用于根据设置的所述给定值向该压控振荡器输出相应的电压值，以调节本地时钟信号的频率。
5、如权利要求4所述的时钟同步方法，其特征在于：所述步骤(c)和步骤(d)中设置数模转换器的给定值时，是在可设置的给定值范围内，采用二分查找法确定下一个给定值。
6、一种基于数字锁相环的时钟同步系统，包括：时钟恢复单元、振荡器、两个分频器、鉴频部分、鉴相部分、逻辑处理部分和校正部分，其中：
所述时钟恢复单元用于通过时钟恢复技术从远端接收到的信息中提取出参考时钟信号，输出到一个分频器；
所述振荡器用于产生本地时钟信号，输出到另一个分频器；
所述两个分频器分别用于将参考时钟信号和本地时钟信号进行分频，使得分频后的参考时钟信号频率和期望得到的本地时钟信号频率一致，然后将两个分频后的信号均输出到所述鉴频部分和鉴相部分；
所述鉴频部分用于根据一高速时钟信号对输入的经分频后本地时钟信号和参考时钟信号进行计数，判断两者是否一致，并将判断结果输出到所述逻辑处理部分；
所述鉴相部分用于检测输入的经分频后本地时钟信号和参考时钟信号的相位关系，输出到所述逻辑处理部分；
所述逻辑处理部分，用于先根据鉴频部分输出的结果，在本地时钟信号和参考时钟信号频率不同时，利用二分查找法确定应对校正部分设置的给定值，直到两者频率一致为止，然后根据鉴频部分输出的相位差确定应对校正部分设置的给定值，直到两者相位一致或相位差在规定的范围之内；
所述校正部分用于根据逻辑处理部分设置的给定值向所述振荡器输出相应的控制信号，以调节该振荡器产生的本地时钟的频率和相位。
7、如权利要求6所述的时钟同步系统，其特征在于：所述振荡器是压控振荡器，所述校正部分是一个数模转换器，用于根据设置的所述给定值向该压控振荡器输出相应的电压值，以调节本地时钟信号的频率。
8、如权利要求6所述的时钟同步系统，其特征在于：所述逻辑处理部分在根据鉴相部分的结果调整校正部分的给定值时，如果所述给定值每次增加或减小的值小于阈值，则认为相位差在规定的范围之内，停止调节；如果不是，则继续调节，直到小于所述阈值为止。
9、如权利要求6所述的时钟同步系统，其特征在于：所述逻辑处理部分在设置数模转换器的给定值时，是在可设置的给定值范围内，采用二分查找法确定下一个给定值。
10、如权利要求6所述的时钟同步系统，其特征在于：该系统为将射频拉远单元本地时钟与光接口模块恢复出来的时钟信号同步系统。
CN2006100909185A 2006-06-29 2006-06-29 一种基于数字锁相环的时钟同步方法及其系统 Expired - Fee Related CN101098220B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006100909185A CN101098220B (zh) 2006-06-29 2006-06-29 一种基于数字锁相环的时钟同步方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006100909185A CN101098220B (zh) 2006-06-29 2006-06-29 一种基于数字锁相环的时钟同步方法及其系统

Publications (2)

Publication Number Publication Date
CN101098220A true CN101098220A (zh) 2008-01-02
CN101098220B CN101098220B (zh) 2010-08-18

Family

ID=39011765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100909185A Expired - Fee Related CN101098220B (zh) 2006-06-29 2006-06-29 一种基于数字锁相环的时钟同步方法及其系统

Country Status (1)

Country Link
CN (1) CN101098220B (zh)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267251A (zh) * 2008-04-30 2008-09-17 中兴通讯股份有限公司 分布式基站时钟同步方法和系统
WO2011003309A1 (zh) * 2009-07-10 2011-01-13 中兴通讯股份有限公司 一种实现时钟单元的方法及时钟单元装置
CN101599755B (zh) * 2008-05-30 2011-11-30 联发科技股份有限公司 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法
CN102347792A (zh) * 2010-07-30 2012-02-08 国际商业机器公司 用于射频拉远单元和基带处理单元之间适配的方法和设备
CN102447471A (zh) * 2010-10-01 2012-05-09 富士通半导体股份有限公司 分频器和具有该分频器的混合器电路
CN102820963A (zh) * 2011-06-10 2012-12-12 凹凸电子（武汉）有限公司 基于有线传输系统的信号同步系统以及信号同步方法
CN101534152B (zh) * 2008-03-14 2012-12-26 电信科学技术研究院 一种无线接入网的同步实现方法及装置
CN103634096A (zh) * 2013-11-27 2014-03-12 华为技术有限公司 一种时钟同步方法和装置
CN104092529A (zh) * 2014-07-24 2014-10-08 上海寰视网络科技有限公司 一种时钟同步调节系统及其调节方法
CN104158616A (zh) * 2014-07-28 2014-11-19 京信通信系统（中国）有限公司 一种光纤传输系统中时钟同步的方法及装置
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及系统
CN106712888A (zh) * 2016-12-30 2017-05-24 江汉大学 一种高稳时基信号输出系统
CN107450109A (zh) * 2017-06-16 2017-12-08 吉林大学 地空电磁探测线圈三维姿态同步测量方法及装置
CN108259035A (zh) * 2016-12-29 2018-07-06 国家无线电监测中心检测中心 参考时钟确定方法及装置
CN108352829A (zh) * 2015-11-10 2018-07-31 特利丹E2V半导体简化股份公司 通过从一个转换器发送到下一个转换器的信号同步数据转换器的方法
CN108923782A (zh) * 2018-07-19 2018-11-30 深圳大学 一种全数字锁相环及其快速锁相方法
CN109194334A (zh) * 2018-11-12 2019-01-11 苏州云芯微电子科技有限公司 一种应用于多通道高速数模转换器的同步系统
CN110750048A (zh) * 2019-12-04 2020-02-04 电子科技大学 一种基于逐步逼近式pid控制算法的dll系统
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备
CN112327053A (zh) * 2019-07-19 2021-02-05 上海韧思能源科技有限公司 一种配电线路接触阻抗在线监测系统
CN112511718A (zh) * 2020-11-24 2021-03-16 深圳市创凯智能股份有限公司 采样时钟的同步方法、终端设备及存储介质
CN112558018A (zh) * 2020-12-08 2021-03-26 深圳市虹远通信有限责任公司 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统
CN112565554A (zh) * 2020-12-09 2021-03-26 威创集团股份有限公司 一种基于fpga的时钟同步系统
CN112782725A (zh) * 2020-12-30 2021-05-11 华清瑞达（天津）科技有限公司 一种高精度gps同步保持模块
CN113346897A (zh) * 2021-05-12 2021-09-03 世强先进(深圳)科技股份有限公司 一种低频时钟发生器时钟同步输出电路及电子设备
CN113507286A (zh) * 2021-06-16 2021-10-15 深圳市傲科光电子有限公司 确定时钟信号的方法、设备以及计算机可读存储介质
CN114116581A (zh) * 2021-10-14 2022-03-01 北京国科天迅科技有限公司 提高高速串行总线突发传输响应性能的方法及装置
CN115396024A (zh) * 2022-07-22 2022-11-25 西安空间无线电技术研究所 一种应用于空间光通信的高速基带信号产生与同步系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110912635B (zh) * 2019-11-15 2022-03-08 浙江赛思电子科技有限公司 基于高精度时间同步的方法和装置
CN110912637B (zh) * 2019-12-31 2021-06-29 广东大普通信技术有限公司 一种时钟同步系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115779C (zh) * 1997-05-21 2003-07-23 三星电子株式会社 数字锁相环电路以及方法
CN1286530B (zh) * 1999-11-12 2010-06-02 中兴通讯股份有限公司 一种时钟同步系统数字锁相环实现方法
CN1464637A (zh) * 2002-06-28 2003-12-31 华为技术有限公司 一种时钟锁相方法及锁相环
CN1333538C (zh) * 2005-03-18 2007-08-22 北京北方烽火科技有限公司 一种射频拉远模块中时钟信号的数字锁相方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534152B (zh) * 2008-03-14 2012-12-26 电信科学技术研究院 一种无线接入网的同步实现方法及装置
CN101267251A (zh) * 2008-04-30 2008-09-17 中兴通讯股份有限公司 分布式基站时钟同步方法和系统
CN101599755B (zh) * 2008-05-30 2011-11-30 联发科技股份有限公司 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法
WO2011003309A1 (zh) * 2009-07-10 2011-01-13 中兴通讯股份有限公司 一种实现时钟单元的方法及时钟单元装置
CN102347792A (zh) * 2010-07-30 2012-02-08 国际商业机器公司 用于射频拉远单元和基带处理单元之间适配的方法和设备
CN102347792B (zh) * 2010-07-30 2014-05-14 国际商业机器公司 用于射频拉远单元和基带处理单元之间适配的方法和设备
CN102447471A (zh) * 2010-10-01 2012-05-09 富士通半导体股份有限公司 分频器和具有该分频器的混合器电路
CN102447471B (zh) * 2010-10-01 2015-03-18 富士通半导体股份有限公司 分频器和具有该分频器的混合器电路
CN102820963A (zh) * 2011-06-10 2012-12-12 凹凸电子（武汉）有限公司 基于有线传输系统的信号同步系统以及信号同步方法
CN102820963B (zh) * 2011-06-10 2015-06-17 凹凸电子（武汉）有限公司 基于有线传输系统的信号同步系统以及信号同步方法
CN103634096A (zh) * 2013-11-27 2014-03-12 华为技术有限公司 一种时钟同步方法和装置
CN103634096B (zh) * 2013-11-27 2016-09-28 华为技术有限公司 一种时钟同步方法和装置
CN104092529A (zh) * 2014-07-24 2014-10-08 上海寰视网络科技有限公司 一种时钟同步调节系统及其调节方法
CN104092529B (zh) * 2014-07-24 2018-05-01 上海寰视网络科技有限公司 一种时钟同步调节系统及其调节方法
CN104158616A (zh) * 2014-07-28 2014-11-19 京信通信系统（中国）有限公司 一种光纤传输系统中时钟同步的方法及装置
CN104158616B (zh) * 2014-07-28 2017-11-24 京信通信系统（中国）有限公司 一种光纤传输系统中时钟同步的方法及装置
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及系统
CN108352829A (zh) * 2015-11-10 2018-07-31 特利丹E2V半导体简化股份公司 通过从一个转换器发送到下一个转换器的信号同步数据转换器的方法
CN108352829B (zh) * 2015-11-10 2022-02-25 特利丹E2V半导体简化股份公司 模数数据转换器和/或数模数据转换器的同步的方法
CN108259035A (zh) * 2016-12-29 2018-07-06 国家无线电监测中心检测中心 参考时钟确定方法及装置
CN108259035B (zh) * 2016-12-29 2022-03-25 国家无线电监测中心检测中心 参考时钟确定方法及装置
CN106712888A (zh) * 2016-12-30 2017-05-24 江汉大学 一种高稳时基信号输出系统
CN107450109A (zh) * 2017-06-16 2017-12-08 吉林大学 地空电磁探测线圈三维姿态同步测量方法及装置
CN108923782A (zh) * 2018-07-19 2018-11-30 深圳大学 一种全数字锁相环及其快速锁相方法
CN108923782B (zh) * 2018-07-19 2021-09-07 深圳大学 一种全数字锁相环及其快速锁相方法
CN109194334A (zh) * 2018-11-12 2019-01-11 苏州云芯微电子科技有限公司 一种应用于多通道高速数模转换器的同步系统
CN109194334B (zh) * 2018-11-12 2024-01-23 苏州云芯微电子科技有限公司 一种应用于多通道高速数模转换器的同步系统
CN112327053A (zh) * 2019-07-19 2021-02-05 上海韧思能源科技有限公司 一种配电线路接触阻抗在线监测系统
CN110750048A (zh) * 2019-12-04 2020-02-04 电子科技大学 一种基于逐步逼近式pid控制算法的dll系统
CN110750048B (zh) * 2019-12-04 2021-10-26 电子科技大学 一种基于逐步逼近式pid控制算法的dll系统
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备
CN111416617B (zh) * 2020-03-18 2024-05-03 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备
CN112511718A (zh) * 2020-11-24 2021-03-16 深圳市创凯智能股份有限公司 采样时钟的同步方法、终端设备及存储介质
CN112511718B (zh) * 2020-11-24 2023-11-28 深圳市创凯智能股份有限公司 采样时钟的同步方法、终端设备及存储介质
CN112558018A (zh) * 2020-12-08 2021-03-26 深圳市虹远通信有限责任公司 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统
CN112565554B (zh) * 2020-12-09 2022-03-18 威创集团股份有限公司 一种基于fpga的时钟同步系统
WO2022121048A1 (zh) * 2020-12-09 2022-06-16 威创集团股份有限公司 一种基于fpga的时钟同步系统
CN112565554A (zh) * 2020-12-09 2021-03-26 威创集团股份有限公司 一种基于fpga的时钟同步系统
CN112782725A (zh) * 2020-12-30 2021-05-11 华清瑞达（天津）科技有限公司 一种高精度gps同步保持模块
CN113346897A (zh) * 2021-05-12 2021-09-03 世强先进(深圳)科技股份有限公司 一种低频时钟发生器时钟同步输出电路及电子设备
CN113507286A (zh) * 2021-06-16 2021-10-15 深圳市傲科光电子有限公司 确定时钟信号的方法、设备以及计算机可读存储介质
CN114116581A (zh) * 2021-10-14 2022-03-01 北京国科天迅科技有限公司 提高高速串行总线突发传输响应性能的方法及装置
CN115396024A (zh) * 2022-07-22 2022-11-25 西安空间无线电技术研究所 一种应用于空间光通信的高速基带信号产生与同步系统

Also Published As

Publication number Publication date
CN101098220B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
CN101098220B (zh) 一种基于数字锁相环的时钟同步方法及其系统
EP1410510B1 (en) Pll cycle slip compensation
RU2127485C1 (ru) Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты
US7003065B2 (en) PLL cycle slip detection
US8040156B2 (en) Lock detection circuit and lock detecting method
US7920665B1 (en) Symmetrical range controller circuit and method
CN101170399B (zh) 一种分布式基站中的时钟同步方法及分布式基站
CN1926767B (zh) 同步跟踪装置和同步跟踪方法
US8170168B2 (en) Clock data recovery circuit
US8705680B2 (en) CDR circuit
US11327523B2 (en) Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems
US8040193B2 (en) Oscillation adjusting circuit and method
CN101764608B (zh) 逐位逼近延迟锁相环电路及调整输入时钟信号的方法
CN103138754A (zh) 频率产生器及产生频率信号的方法
US10530563B2 (en) Clock synchronization device
CN110708061A (zh) 一种全数字亚采样锁相环及其频率范围锁定方法
CN101145864A (zh) 一种提高基准钟性能的方法及系统
CN102710257A (zh) 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN101183871A (zh) 输入时钟转换为高频时钟的实现方法及锁相环装置
CN111756370A (zh) 半导体装置
Park et al. A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
CN111371523B (zh) 一种时钟信号处理装置和方法
JP2005086789A (ja) クロックデータリカバリ回路
US10749538B2 (en) Oscillator arrangement and method for sychronizing an oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20150629

EXPY Termination of patent right or utility model