CN111416617B - 一种时钟同步方法、装置及电子设备 - Google Patents
一种时钟同步方法、装置及电子设备 Download PDFInfo
- Publication number
- CN111416617B CN111416617B CN202010190991.XA CN202010190991A CN111416617B CN 111416617 B CN111416617 B CN 111416617B CN 202010190991 A CN202010190991 A CN 202010190991A CN 111416617 B CN111416617 B CN 111416617B
- Authority
- CN
- China
- Prior art keywords
- clock
- equipment
- count value
- pulse signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000001360 synchronised effect Effects 0.000 claims abstract description 101
- 238000012937 correction Methods 0.000 claims abstract description 98
- 238000004891 communication Methods 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例提供了一种时钟同步方法、装置及电子设备，可以接收同步设备的第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；将第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取第一秒脉冲信号与第二秒脉冲信号分别到达计数脉冲通道的第一计数值与第二计数值；根据第一秒脉冲信号的基准频率，计算频率偏差校正系数；利用预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；依据频率偏差校正系数和相位补偿值，进行时钟同步。应用本发明实施例提供的方案，能够基于同步设备时钟的频率和相位来对待同步设备时钟的频率和相位进行调整，从而实现同步设备与待同步设备之间时钟的同步。
Description
技术领域
本发明涉及通信技术领域，特别是涉及一种时钟同步方法、装置及电子设备。
背景技术
在工业应用中，通常需要多个设备之间进行同步工作来共同完成工业生产。多个设备进行同步工作时，为了确保各个设备所采集的数据之间具备参考价值，通常需要各个设备在同一时刻来采集数据，因此，也就需要对各个设备的时钟之间进行同步。
基于此，如何对各个设备的时钟之间进行同步，以确保各个设备所采集的数据之间具备参考意义逐渐成为开发人员备受关注的问题。
发明内容
本发明实施例的目的在于提供一种时钟同步方法、装置及电子设备，以实现设备之间的时钟同步。具体技术方案如下：
本发明实时的一方面，提供了一种时钟同步方法，应用于待同步设备，所述方法包括：
接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述计数脉冲通道的计数值，作为第一计数值与第二计数值；
根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步。
可选的，所述根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数的步骤，包括：
获取所述同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；
计算所述第四计数值与第三计数值之间的校正差值；
根据所述校正差值与所述基准频率，计算所述待同步设备时钟频率的频率偏差校正系数。
可选的，所述根据所述校正差值与基准频率，计算所述待同步设备时钟频率的频率偏差校正系数的步骤，包括：
利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示所述频率偏差校正系数，K表示所述基准频率，T表示所述校正差值。
可选的，所述利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值的步骤，包括：
利用以下表达式计算相位补偿值：
Toffset＝k*(Tch2-Tch1)-t
其中，Toffset表示所述相位补偿值，k表示所述频率偏差校正系数，Tch1表示所述第一计数值，Tch2表示所述第二计数值，t表示所述预定延时。
可选的，所述依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步的步骤，包括：
依据所述频率偏差校正系数将所述待同步设备的时钟频率调整为所述同步设备的时钟频率；
依据所述相位补偿值对所述待同步设备的时钟相位进行相位补偿，将所述待同步设备的时钟相位调整为所述同步设备的时钟相位。
本发明实施的又一方面，还提供了一种时钟同步装置，应用于待同步设备，所述装置包括：依次连接的接收模块、获取模块、第一计算模块、第二计算模块以及同步模块，其中，
所述接收模块，用于接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
所述获取模块，用于将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述两个计数脉冲通道的计数值，作为第一计数值与第二计数值；
所述第一计算模块，用于根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
所述第二计算模块，用于利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
同步模块，用于依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步。
可选的，所述第一计算模块，用于：
获取所述同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；
计算所述第四计数值与第三计数值之间的校正差值；
根据所述校正差值与所述基准频率，计算所述待同步设备时钟频率的频率偏差校正系数。
可选的，所述第一计算模块，还用于：
利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示所述频率偏差校正系数，K表示所述基准频率，T表示所述校正差值。
可选的，所述第二计算模块，用于：
利用以下表达式计算相位补偿值：
Toffset＝k*(Tch2-Tch1)-t
其中，Toffset表示所述相位补偿值，k表示所述频率偏差校正系数，Tch1表示所述第一计数值，Tch2表示所述第二计数值，t表示所述预定延时。
可选的，所述同步模块，用于
依据所述频率偏差校正系数将所述待同步设备的时钟频率调整为所述同步设备的时钟频率；
依据所述相位补偿值对所述待同步设备的时钟相位进行相位补偿，将所述待同步设备的时钟相位调整为所述同步设备的时钟相位。
本发明实施的又一方面，还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于处理器可执行指令；
处理器，用于执行存储器上所存放的指令时，实现上述任一项所述的时钟同步方法。
本发明实施例提供的时钟同步方法、装置及电子设备，可以接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述计数脉冲通道的计数值，作为第一计数值与第二计数值；根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步。应用本发明实施例提供的方案，能够基于同步设备时钟的频率和相位来对待同步设备时钟的频率和相位进行调整，从而实现同步设备与待同步设备之间时钟的同步。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种时钟同步方法的流程示意图；
图2为本发明实施例提供的一种时钟同步装置的结构示意图；
图3为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，为本发明实施例提供的一种时钟同步方法的流程示意图，应用于待同步设备，该方法包括：
S100，接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号。
在实施中，同步设备也就是提供基准时钟的设备；待同步设备也就是需要将自身时钟与基准时钟进行同步的设备。
具体的，待同步设备在接收到同步设备发送的秒脉冲信号之后，可以对计时定时器进行清零，在预定延时后计时定时器通过引脚来输出待同步设备自己的秒脉冲信号。
上述预定延时可以根据实际需要来进行设定，比如可以为：10μs。
S110，将第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取第一秒脉冲信号与第二秒脉冲信号分别到达计数脉冲通道的计数值，作为第一计数值与第二计数值。
在实施中，可以将第一计数器的两个计数脉冲通道分别记为CH1和CH2，第一计数器分别记录第一秒脉冲信号与第二秒脉冲信号分别到达CH1和CH2的计数值，获取第一计数器所记录的计数值，作为第一计数值与第二计数值。
S120，根据第一秒脉冲信号的基准频率，计算待同步设备时钟频率的频率偏差校正系数。
在实施中，在计算频率偏差校正系数时，可以获取同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；
计算第四计数值与第三计数值之间的校正差值；
根据校正差值与基准频率，计算待同步设备时钟频率的频率偏差校正系数。
具体的，可以利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示频率偏差校正系数，K表示基准频率，T表示校正差值。
S130，利用预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值。
在实施中，可以利用以下表达式计算相位补偿值：
Toffset＝k*(Tch2-Tch1)-t
其中，Toffset表示相位补偿值，k表示频率偏差校正系数，Tch1表示第一计数值，Tch2表示第二计数值，t表示预定延时。
S140，依据频率偏差校正系数和相位补偿值，将待同步设备的时钟与同步设备的时钟进行同步。
在实施中，可以依据频率偏差校正系数将待同步设备的时钟频率调整为同步设备的时钟频率；
依据相位补偿值对待同步设备的时钟相位进行相位补偿，从而将待同步设备的时钟相位调整为同步设备的时钟相位。在依据频率偏差校正系数和相位补偿值对待同步设备的时钟频率的始终相位进行调整之后，也就实现了将待同步设备的时钟相位调整为同步设备的时钟相位。
应用本发明实施例提供的方案，能够基于同步设备时钟的频率和相位来对待同步设备时钟的频率和相位进行调整，从而实现同步设备与待同步设备之间时钟的同步。
参见图2，为本发明实施例提供的一种时钟同步装置的结构示意图，应用于待同步设备，该装置包括：
依次连接的接收模块200、获取模块210、第一计算模块220、第二计算模块230以及同步模块240，其中，
所述接收模块200，用于接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
所述获取模块210，用于将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述两个计数脉冲通道的计数值，作为第一计数值与第二计数值；
所述第一计算模块220，用于根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
所述第二计算模块230，用于利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
同步模块240，用于依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步。
可选的，所述第一计算模块220，用于：
获取所述同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；
计算所述第四计数值与第三计数值之间的校正差值；
根据所述校正差值与所述基准频率，计算所述待同步设备时钟频率的频率偏差校正系数。
可选的，所述第一计算模块220，还用于：
利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示所述频率偏差校正系数，K表示所述基准频率，T表示所述校正差值。
可选的，所述第二计算模块230，用于：
利用以下表达式计算相位补偿值：
Toffset＝k*(Tch2-Tch1)-t
其中，Toffset表示所述相位补偿值，k表示所述频率偏差校正系数，Tch1表示所述第一计数值，Tch2表示所述第二计数值，t表示所述预定延时。
可选的，所述同步模块240，用于
依据所述频率偏差校正系数将所述待同步设备的时钟频率调整为所述同步设备的时钟频率；
依据所述相位补偿值对所述待同步设备的时钟相位进行相位补偿，将所述待同步设备的时钟相位调整为所述同步设备的时钟相位。
应用本发明实施例提供的方案，能够基于同步设备时钟的频率和相位来对待同步设备时钟的频率和相位进行调整，从而实现同步设备与待同步设备之间时钟的同步。
本发明实施例还提供了一种电子设备，如图3所示，包括处理器001、通信接口002、存储器003和通信总线004，其中，处理器001，通信接口002，存储器003通过通信总线004完成相互间的通信，
存储器003，用于处理器001可执行指令；
处理器001，用于执行存储器003上所存放的指令时，实现上述任一项应用于待同步设备的时钟同步方法，应用于待同步设备，该方法包括：
接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述计数脉冲通道的计数值，作为第一计数值与第二计数值；
根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步。
应用本发明实施例提供的方案，能够基于同步设备时钟的频率和相位来对待同步设备时钟的频率和相位进行调整，从而实现同步设备与待同步设备之间时钟的同步。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (6)
1.一种时钟同步方法，其特征在于，应用于待同步设备，所述方法包括：
接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述计数脉冲通道的计数值，作为第一计数值与第二计数值；
根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步；
所述根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数的步骤，包括：
获取所述同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；
计算所述第四计数值与第三计数值之间的校正差值；
根据所述校正差值与所述基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
所述根据所述校正差值与基准频率，计算所述待同步设备时钟频率的频率偏差校正系数的步骤，包括：
利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示所述频率偏差校正系数，K表示所述基准频率，T表示所述校正差值。
2.如权利要求1所述的方法，其特征在于，所述利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值的步骤，包括：
利用以下表达式计算相位补偿值：其中，/>表示所述相位补偿值，k表示所述频率偏差校正系数，Tch1表示所述第一计数值，Tch2表示所述第二计数值，t表示所述预定延时。
3.如权利要求1-2任一项所述的方法，其特征在于，所述依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步的步骤，包括：
依据所述频率偏差校正系数将所述待同步设备的时钟频率调整为所述同步设备的时钟频率；
依据所述相位补偿值对所述待同步设备的时钟相位进行相位补偿，将所述待同步设备的时钟相位调整为所述同步设备的时钟相位。
4.一种时钟同步装置，其特征在于，应用于待同步设备，所述装置包括：依次连接的接收模块、获取模块、第一计算模块、第二计算模块以及同步模块，其中，
所述接收模块，用于接收同步设备的秒脉冲信号，作为第一秒脉冲信号，并在预定延时后生成第二秒脉冲信号；
所述获取模块，用于将所述第一秒脉冲信号与第二秒脉冲信号分别接入第一计数器的两个计数脉冲通道，并获取所述第一秒脉冲信号与第二秒脉冲信号分别到达所述两个计数脉冲通道的计数值，作为第一计数值与第二计数值；
所述第一计算模块，用于根据所述第一秒脉冲信号的基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；获取所述同步设备的相邻两个校正秒脉冲信号到达第二计数器中校正脉冲通道的计数值，分别作为第三计数值与第四计数值；计算所述第四计数值与第三计数值之间的校正差值；根据所述校正差值与所述基准频率，计算所述待同步设备时钟频率的频率偏差校正系数；
所述第二计算模块，用于利用所述预定延时、第一计数值、第二计数值以及频率偏差校正系数计算相位补偿值；
同步模块，用于依据所述频率偏差校正系数和相位补偿值，将所述待同步设备的时钟与所述同步设备的时钟进行同步；
所述第一计算模块，还用于：
利用以下表达式计算所述待同步设备时钟频率的频率偏差校正系数：
k＝K/T
其中，k表示所述频率偏差校正系数，K表示所述基准频率，T表示所述校正差值。
5.如权利要求4所述的装置，其特征在于，所述第二计算模块，用于：利用以下表达式计算相位补偿值：其中，/>表示所述相位补偿值，k表示所述频率偏差校正系数，Tch1表示所述第一计数值，Tch2表示所述第二计数值，t表示所述预定延时。
6.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放存储器可执行指令；
处理器，用于执行存储器上所存放的指令时，实现权利要求1-3任一所述的方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190991.XA CN111416617B (zh) | 2020-03-18 | 2020-03-18 | 一种时钟同步方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190991.XA CN111416617B (zh) | 2020-03-18 | 2020-03-18 | 一种时钟同步方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111416617A CN111416617A (zh) | 2020-07-14 |
| CN111416617B true CN111416617B (zh) | 2024-05-03 |
Family
ID=71492972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010190991.XA Active CN111416617B (zh) | 2020-03-18 | 2020-03-18 | 一种时钟同步方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111416617B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111953469B (zh) * | 2020-07-21 | 2023-03-24 | 季华实验室 | 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备 |
| CN112115079B (zh) * | 2020-08-19 | 2022-07-26 | 苏州伟创电气科技股份有限公司 | 总线周期同步的方法和系统 |
| CN112230710B (zh) * | 2020-10-10 | 2022-07-08 | 烽火通信科技股份有限公司 | 一种对任意时钟频率进行时钟计数的方法和装置 |
| CN112260789B (zh) * | 2020-10-20 | 2023-08-22 | 哲库科技(北京)有限公司 | 时钟源系统、时钟同步系统和时钟同步方法 |
| CN113098650B (zh) * | 2021-03-29 | 2023-07-25 | 大连市共进科技有限公司 | 时间偏差测量方法、装置、通信设备和可读存储介质 |
| CN114172607B (zh) * | 2021-12-06 | 2023-05-02 | 中国电子科技集团公司第三十四研究所 | 一种主备钟间的同步装置及同步方法 |
| CN114513293B (zh) * | 2022-02-24 | 2022-10-14 | 中国水利水电科学研究院 | 一种秒脉冲延迟补偿系统及方法 |
| CN114827173B (zh) * | 2022-04-20 | 2023-10-10 | 美的集团(上海)有限公司 | 数据同步系统、方法、装置、设备及存储介质 |
| CN115134904B (zh) * | 2022-06-27 | 2024-04-26 | 国网青海省电力公司信息通信公司 | 信号处理方法、装置、电子设备及计算机可读存储介质 |
| CN116073818B (zh) * | 2023-03-15 | 2023-06-27 | 深圳市杰美康机电有限公司 | 步进驱动器脉冲计数方法和装置 |
| CN116527041A (zh) * | 2023-07-04 | 2023-08-01 | 成都华普电器有限公司 | 一种应用于数字化电源的工作频率同步方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267273A (en) * | 1990-08-24 | 1993-11-30 | Alcatel Radiotelephone | Clock signal generator using fractional frequency division and control thereof |
| JP2003046387A (ja) * | 2001-07-06 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | Ｐｌｌ回路及びクロック生成方法 |
| CN1940808A (zh) * | 2005-09-30 | 2007-04-04 | 恩益禧电子股份有限公司 | 补正时钟产生电路及具备它的usb设备 |
| CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其系统 |
| CN101465686A (zh) * | 2007-12-19 | 2009-06-24 | 中兴通讯股份有限公司 | 一种实现td-scdma基站同步的方法和装置 |
| CN108206683A (zh) * | 2016-12-19 | 2018-06-26 | 上海申贝科技发展有限公司 | 一种动态补偿脉冲电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3403365B2 (ja) * | 1999-12-13 | 2003-05-06 | 松下電器産業株式会社 | クロック抽出回路 |
-
2020
- 2020-03-18 CN CN202010190991.XA patent/CN111416617B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267273A (en) * | 1990-08-24 | 1993-11-30 | Alcatel Radiotelephone | Clock signal generator using fractional frequency division and control thereof |
| JP2003046387A (ja) * | 2001-07-06 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | Ｐｌｌ回路及びクロック生成方法 |
| CN1940808A (zh) * | 2005-09-30 | 2007-04-04 | 恩益禧电子股份有限公司 | 补正时钟产生电路及具备它的usb设备 |
| CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其系统 |
| CN101465686A (zh) * | 2007-12-19 | 2009-06-24 | 中兴通讯股份有限公司 | 一种实现td-scdma基站同步的方法和装置 |
| CN108206683A (zh) * | 2016-12-19 | 2018-06-26 | 上海申贝科技发展有限公司 | 一种动态补偿脉冲电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111416617A (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111416617B (zh) | 一种时钟同步方法、装置及电子设备 | |
| CN109547146B (zh) | 一种基于超宽带无线通信的无线时钟同步方法及装置 | |
| TWI821549B (zh) | 相位預測器及相關使用方法 | |
| CN109392074B (zh) | 时钟校准方法和装置 | |
| US7656979B2 (en) | Data communication device | |
| KR20150143801A (ko) | 타임스탬프를 생성하는 방법, 장치, 그리고 시스템 | |
| US20130215910A1 (en) | Transmission apparatus, transmission method, program, and communication system | |
| CN112162591B (zh) | 具有多个处理器的电子装置及其同步方法 | |
| CN113032412B (zh) | 数据同步方法、装置、电子设备和计算机可读介质 | |
| CN111245593B (zh) | 一种基于卡尔曼滤波的时间同步方法及装置 | |
| WO2015156977A1 (en) | Time-synchronizing a group of nodes | |
| US20160026209A1 (en) | Calibration Unit for Calibrating an Oscillator, Oscillator Arrangement and Method for Calibrating an Oscillator | |
| CN111464254B (zh) | 一种时钟同步方法、装置及电子设备 | |
| CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
| Jiang et al. | FIR filter design based on FPGA | |
| KR101716630B1 (ko) | 통신 장치 및 통신 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
| WO2014118984A1 (ja) | 信号処理装置 | |
| CN109976442B (zh) | 一种从时钟信息优化方法、装置、电子设备及存储介质 | |
| CN111800212A (zh) | 一种时间戳抖动补偿方法及装置 | |
| US9442511B2 (en) | Method and a device for maintaining a synchronized local timer using a periodic signal | |
| CN112989773B (zh) | 用于同步更新数据的方法、装置、设备和计算机可读介质 | |
| CN114928425A (zh) | 终端设备对时同步系统、方法、设备及存储介质 | |
| CN115459897B (zh) | 电力实时仿真中的步长同步校准方法、装置及相关设备 | |
| CN115085850A (zh) | 一种时钟同步方法、装置、电子设备及存储介质 | |
| CN114449641B (zh) | 一种时钟同步方法、装置、主控板及环境板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |