CN108206683A - 一种动态补偿脉冲电路 - Google Patents

Abstract

本发明公开了一种动态补偿脉冲电路，包括：信号生成模块，用于生成初步秒脉冲信号；标准信号模块，用于接收标准秒脉冲信号，并捕获标准秒脉冲信号的上升沿时点；处理器，用于根据标准秒脉冲信号的上升沿时点制作更新存储数值；信号调节模块，分别与信号生成模块和处理器连接，用于接收更新存储数值；信号调节模块由初步秒脉冲信号启动，将更新存储数值传送至信号生成模块；信号生成模块根据更新存储数值生成更新秒脉冲信号。本发明的优点和有益效果在于：消除了通道传递时延对时间同步时钟精度的影响，实现了动态补偿脉冲电路与标准时间源的时钟同步，保证了标准时间源与被同步设备之间的时钟同步，并且结构简单、成本低廉。

Description

一种动态补偿脉冲电路

技术领域

本发明涉及通信领域，特别涉及一种动态补偿脉冲电路。

背景技术

时间同步时钟技术应用于工业控制领域的各个环节，是自动化系统协同工作的主要协调依据，如电力系统的卫星同步时钟，就是专用于对电力系统二次控制设备实现时间同步时钟的重要设备。卫星同步时钟通过接收卫星播发的标准时间，转换为标准的对时信号，通过专用的通迅介质在主站和厂站等不同地里位置，实现两地的设备的时间同步时钟。这其中，需要借助标准的通信信道，在信道内传递的通常为准时刻脉冲或者标准对时码，其实质是一系列的编码脉冲信号，接收设备通过接收并解码这些脉冲信号，以获得精确的时刻和秒信息，通常的精度都可以达到纳秒级别。但在实际过程中，时钟装置向设备传递脉冲信号的过程中，其间可能经过了不同的通讯介质或者路由，例如SDH通讯网的E1通道，因此导致标准时间源与被同步设备之间的时钟不同步。

发明内容

为了解决上述问题，本发明提供一种动态补偿脉冲电路。本技术方案为了弥补通道传递时延对时间同步时钟精度的影响，通过利用信号生成模块、标准信号模块、处理器和信号调节模块生成保证了动态补偿脉冲电路输出的更新秒脉冲信号与标准时间源的标准秒脉冲信号的一致，进而实现了动态补偿脉冲电路与标准时间源的时钟同步；通过利用处理器和计数比较器生成补偿秒脉冲信号，并使补偿秒脉冲信号经第一传输介质到达被同步设备时的相位与标准秒脉冲信号一致，保证了标准时间源与被同步设备之间的时钟同步。

本发明中的一种动态补偿脉冲电路，包括：

信号生成模块，用于生成初步秒脉冲信号；

标准信号模块，与标准时间源连接，用于接收标准秒脉冲信号，并捕获所述标准秒脉冲信号的上升沿时点；

处理器，与所述标准信号模块连接，用于根据所述标准秒脉冲信号的上升沿时点制作更新存储数值；

信号调节模块，分别与所述信号生成模块和处理器连接，用于接收所述更新存储数值；所述信号调节模块由所述初步秒脉冲信号启动，将所述更新存储数值传送至所述信号生成模块；

所述信号生成模块根据所述更新存储数值生成更新秒脉冲信号，使所述更新秒脉冲信号与所述标准秒脉冲信号一致。

上述方案中，所述信号生成模块还与被同步设备通过第一传输介质连接，并向所述被同步设备传送更新秒脉冲信号；所述更新秒脉冲信号经由所述第一传输介质传送至被同步设备后形成延迟秒脉冲信号。

上述方案中，还包括与所述标准时间源连接以获取所述标准秒脉冲信号的计数比较器；所述计数比较器还与所述被同步设备通过第二传输介质连接以获取所述延迟秒脉冲信号，所述延迟秒脉冲信号经由所述第二传输介质传送至计数比较器后形成再延迟秒脉冲信号；

所述计数比较器对比接收到所述标准秒脉冲信号和再延迟秒脉冲信号的时间差，获得所述信号生成模块向所述被同步设备传送更新秒脉冲信号的延迟时间。

上述方案中，所述计数比较器还与所述处理器连接，用于将所述延迟时间传送至所述处理器；所述处理器根据所述延迟时间生成延迟存储数值并传送至信号调节模块，所述信号调节模块由所述更新秒脉冲信号启动，将所述延迟存储数值传送至信号生成模块，所述信号生成模块根据所述延迟存储数值生成补偿秒脉冲信号并传送至所述被同步设备。

上述方案中，所述信号生成模块包括振荡器、秒计数器、输出匹配寄存器和单稳电路；

所述振荡器与所述秒计数器连接，并向所述秒计数器输出时钟信号，所述秒计数器对所述时钟信号进行计数并形成计数值；所述输出匹配寄存器内具有原始存储数值，所述输出匹配寄存器和秒计数器分别与所述单稳电路连接，所述单稳电路还与所述被同步设备通过第一传输介质连接；

所述秒计数器每秒对所述时钟信号计数一个轮回，所述计数值在一个轮回内与所述原始存储数值一一对应并一一比对，所述计数值与所述原始存储数值相互匹配部分，将触发所述单稳电路生成初步脉冲秒脉冲信号。

上述方案中，所述标准信号模块包括第一上升沿检测电路、捕获控制电路和输入捕获寄存器，所述捕获控制电路与所述第一上升沿检测电路连接，所述捕获控制电路与所述输入捕获寄存器连接，所述输入捕获寄存器和捕获控制电路分别与所述处理器连接，所述第一上升沿检测电路与所述标准时间源连接；

所述标准秒脉冲信号输入至所述第一上升沿检测电路，所述第一上升沿检测电路检测所述标准秒脉冲信号的上升沿，所述上升沿还用于作为准时沿触发所述捕获控制电路；

所述捕获控制电路以接收到所述准时沿的时刻为起始时点，控制所述输入捕获寄存器记录所述标准秒脉冲信号的上升沿时点，所述输入捕获寄存器将所述标准秒脉冲信号的上升沿时点，所述捕获控制电路在记录所述标准秒脉冲信号的上升沿时点后产生中断信号传送至所述处理器。

上述方案中，所述信号调节模块包括匹配值置入控制电路和修改匹配值寄存器，所述修改匹配值寄存器与所述匹配值置入控制电路连接，所述修改匹配值寄存器与所述处理器连接，所述修改匹配值寄存器还与所述输出匹配寄存器连接；

所述处理器由所述中断信号触发从所述输入捕获寄存器获取所述标准秒脉冲信号的上升沿时点，并根据所述标准秒脉冲信号的上升沿时点编制更新存储数值；所述处理器将所述更新存储数值写入所述修改匹配值寄存器。

上述方案中，所述信号调节模块还包括反相器和第二上升沿检测电路，所述反相器的一端与所述单稳电路连接，所述反相器的另一端与所述第二上升沿检测电路连接，所述第二上升沿检测电路还与所述匹配值置入控制电路连接；所述反相器接收所述初步秒脉冲信号后对所述初步秒脉冲信号进行反向，形成反向秒脉冲信号并传送至所述第二上升沿检测电路，所述第二上升沿检测电路检测到所述反向秒脉冲信号的上升沿并作为触发信号触发所述匹配值置入控制电路；

所述匹配值置入控制电路根据所述触发信号控制所述修改匹配值寄存器内的更新存储数值写入至所述输出匹配寄存器内。

上述方案中，所述计数值在一个轮回内与所述更新存储数值一一对应并一一比对，所述计数值与所述更新存储数值相互匹配部分，将触发所述单稳电路生成更新脉冲秒脉冲信号，使所述更新秒脉冲信号与所述标准秒脉冲信号一致。

上述方案中，所述处理器根据所述延迟时间生成延迟存储数值并传送至所述修改匹配值寄存器，所述更新秒脉冲信号经所述反相器形成反向更新秒脉冲信号，所述第二上升沿电路检测到所述反向更新秒脉冲信号的上升沿并作为触发信号触发所述匹配值置入控制电路；

所述匹配值置入控制电路根据所述触发信号控制所述修改匹配值寄存器内的延迟存储数值写入至所述输出匹配寄存器内；

所述计数值在一个轮回内与所述延迟存储数值一一对应并一一比对，所述计数值与所述延迟存储数值相互匹配部分，将触发所述单稳电路生成补偿脉冲秒脉冲信号，使所述补偿秒脉冲信号经所述第一传输介质到达所述被同步设备时的相位与所述标准秒脉冲信号一致。

本发明的优点和有益效果在于：本发明提供一种动态补偿脉冲电路，消除了通道传递时延对时间同步时钟精度的影响，实现了动态补偿脉冲电路与标准时间源的时钟同步，保证了标准时间源与被同步设备之间的时钟同步，并且结构简单，成本低廉。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种动态补偿脉冲电路的结构示意图。

图中：1、信号生成模块 2、标准信号模块 3、处理器

4、信号调节模块 5、标准时间源 6、被同步设备

7、第一传输介质 8、第二传输介质 9、计数比较器

11、振荡器 12、秒计数器 13、输出匹配寄存器

14、单稳电路

21、第一上升沿检测电路 22、捕获控制电路 23、输入捕获寄存器

41、匹配值置入控制电路 42、修改匹配值寄存器 43、反相器

44、第二上升沿检测电路

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，本发明是一种动态补偿脉冲电路，包括：

信号生成模块1，用于生成初步秒脉冲信号；

标准信号模块2，与标准时间源5连接，用于接收标准秒脉冲信号，并捕获标准秒脉冲信号的上升沿时点；

处理器3，与标准信号模块2连接，用于根据标准秒脉冲信号的上升沿时点制作更新存储数值；

信号调节模块4，分别与信号生成模块1和处理器3连接，用于接收更新存储数值；信号调节模块4由初步秒脉冲信号启动，将更新存储数值传送至信号生成模块1；

信号生成模块1根据更新存储数值生成更新秒脉冲信号，使更新秒脉冲信号与标准秒脉冲信号一致。

上述技术方案的工作原理是：通过利用信号生成模块1生成初步秒脉冲信号，利用标准信号模块2接收标准秒脉冲信号，再通过处理器3和信号调节模块4使信号生成模块1生成与标准秒脉冲信号一致的更新秒脉冲信号，保证了动态补偿脉冲电路输出的更新秒脉冲信号与标准时间源5的标准秒脉冲信号的一致，进而实现了动态补偿脉冲电路与标准时间源5的时钟同步。

具体的，信号生成模块1还与被同步设备6通过第一传输介质7连接，并向被同步设备6传送更新秒脉冲信号；更新秒脉冲信号经由第一传输介质7传送至被同步设备6后形成延迟秒脉冲信号。

进一步的，动态补偿脉冲电路还包括与标准时间源5连接以获取标准秒脉冲信号的计数比较器9；计数比较器9还与被同步设备6通过第二传输介质8连接以获取延迟秒脉冲信号，延迟秒脉冲信号经由第二传输介质8传送至计数比较器9后形成再延迟秒脉冲信号；

计数比较器9对比接收到标准秒脉冲信号和再延迟秒脉冲信号的时间差，获得信号生成模块1向被同步设备6传送更新秒脉冲信号的延迟时间。

进一步的，计数比较器9还与处理器3连接，用于将延迟时间传送至处理器3；处理器3根据延迟时间生成延迟存储数值并传送至信号调节模块4，信号调节模块4由更新秒脉冲信号启动，将延迟存储数值传送至信号生成模块1，信号生成模块1根据延迟存储数值生成补偿秒脉冲信号并传送至被同步设备6；通过计算延迟时间并生成延迟存储数值，再利用信号调节模块4将延迟存储数值写入信号生成模块1，信号生成模块1将生成经第一传输介质7到达被同步设备6时的相位与标准秒脉冲信号的相位一致的补偿秒脉冲信号，保证了标准时间源5与被同步设备6之间的同步性。

具体的，信号生成模块1包括振荡器11、秒计数器12、输出匹配寄存器13和单稳电路14；

振荡器11与秒计数器12连接，并向秒计数器12输出时钟信号，秒计数器12对时钟信号进行计数并形成计数值；输出匹配寄存器13内具有原始存储数值，输出匹配寄存器13和秒计数器12分别与单稳电路14连接，单稳电路14还与被同步设备6通过第一传输介质7连接；

秒计数器12每秒对时钟信号计数一个轮回，计数值在一个轮回内与原始存储数值一一对应并一一比对，计数值与原始存储数值相互匹配部分，将触发单稳电路14生成初步脉冲秒脉冲信号。

具体的，标准信号模块2包括第一上升沿检测电路21、捕获控制电路22和输入捕获寄存器23，捕获控制电路22与第一上升沿检测电路21连接，捕获控制电路22与输入捕获寄存器23连接，输入捕获寄存器23和捕获控制电路22分别与处理器3连接，第一上升沿检测电路21与标准时间源5连接；

标准秒脉冲信号输入至第一上升沿检测电路21，第一上升沿检测电路21检测标准秒脉冲信号的上升沿，上升沿还用于作为准时沿触发捕获控制电路22；

捕获控制电路22以接收到准时沿的时刻为起始时点，控制输入捕获寄存器23记录标准秒脉冲信号的上升沿时点，输入捕获寄存器23将标准秒脉冲信号的上升沿时点，捕获控制电路22在记录标准秒脉冲信号的上升沿时点后产生中断信号传送至处理器3。

具体的，信号调节模块4包括匹配值置入控制电路41和修改匹配值寄存器42，修改匹配值寄存器42与匹配值置入控制电路41连接，修改匹配值寄存器42与处理器3连接，修改匹配值寄存器42还与输出匹配寄存器13连接；

处理器3由中断信号触发从输入捕获寄存器23获取标准秒脉冲信号的上升沿时点，并根据标准秒脉冲信号的上升沿时点编制更新存储数值；处理器3将更新存储数值写入修改匹配值寄存器42。

进一步的，信号调节模块4还包括反相器43和第二上升沿检测电路44，反相器43的一端与单稳电路14连接，反相器43的另一端与第二上升沿检测电路44连接，第二上升沿检测电路44还与匹配值置入控制电路41连接；反相器43接收初步秒脉冲信号后对初步秒脉冲信号进行反向，形成反向秒脉冲信号并传送至第二上升沿检测电路44，第二上升沿检测电路44检测到反向秒脉冲信号的上升沿并作为触发信号触发匹配值置入控制电路41；

匹配值置入控制电路41根据触发信号控制修改匹配值寄存器42内的更新存储数值写入至输出匹配寄存器13内；

由于对输出匹配值寄存器内原始存储数值、更新存储数值或延迟存储数值的随机修改过程可以会和计数值在一个轮回内与原始存储数值一一比对的过程冲突，导致非预期的初步秒脉冲信号、更新秒脉冲信号或延迟秒脉冲信号输出；通过利用反相器43接收初步秒脉冲信号后对初步秒脉冲信号进行反向，形成反向秒脉冲信号并传送至第二上升沿检测电路44，由于反向秒脉冲信号的上升沿为初步秒脉冲信号的下降沿，因此反向秒脉冲信号的上升沿并作为触发信号触发匹配值置入控制电路41，可以错开原始存储数值、更新存储数值或延迟存储数值的随机修改过程，和计数值在一个轮回内与原始存储数值一一比对的过程，保证了输出匹配值寄存器内原始存储数值、更新存储数值或延迟存储数值的随机修改过程的安全性。

具体的，计数值在一个轮回内与更新存储数值一一对应并一一比对，计数值与更新存储数值相互匹配部分，将触发单稳电路14生成更新脉冲秒脉冲信号，使更新秒脉冲信号与标准秒脉冲信号一致。

优选的，处理器3根据延迟时间生成延迟存储数值并传送至修改匹配值寄存器42，更新秒脉冲信号经反相器43形成反向更新秒脉冲信号，第二上升沿电路检测到反向更新秒脉冲信号的上升沿并作为触发信号触发匹配值置入控制电路41；

匹配值置入控制电路41根据触发信号控制修改匹配值寄存器42内的延迟存储数值写入至输出匹配寄存器13内；

计数值在一个轮回内与延迟存储数值一一对应并一一比对，计数值与延迟存储数值相互匹配部分，将触发单稳电路14生成补偿脉冲秒脉冲信号，使补偿秒脉冲信号经第一传输介质7到达被同步设备6时的相位与标准秒脉冲信号一致；其中，第一传输介质7与第二传输介质8的长度一致，设定计数比较器9接收到标准秒脉冲信号的时间为T1，计数比较器9接收到再延迟秒脉冲信号的时间为T2，因此延迟时间T3＝(T2-T1)/2，处理器3根据延迟时间T3计算更新秒脉冲信号需要提前的补偿相位，并编制成延迟存储数值传送至修改匹配值寄存器42。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种动态补偿脉冲电路，其特征在于，包括：

信号生成模块，用于生成初步秒脉冲信号；

标准信号模块，与标准时间源连接，用于接收标准秒脉冲信号，并捕获所述标准秒脉冲信号的上升沿时点；

处理器，与所述标准信号模块连接，用于根据所述标准秒脉冲信号的上升沿时点制作更新存储数值；

信号调节模块，分别与所述信号生成模块和处理器连接，用于接收所述更新存储数值；所述信号调节模块由所述初步秒脉冲信号启动，将所述更新存储数值传送至所述信号生成模块；

所述信号生成模块根据所述更新存储数值生成更新秒脉冲信号，使所述更新秒脉冲信号与所述标准秒脉冲信号一致。

2.根据权利要求1所述的一种动态补偿脉冲电路，其特征在于，所述信号生成模块还与被同步设备通过第一传输介质连接，并向所述被同步设备传送更新秒脉冲信号；所述更新秒脉冲信号经由所述第一传输介质传送至被同步设备后形成延迟秒脉冲信号。

3.根据权利要求2所述的一种动态补偿脉冲电路，其特征在于，还包括与所述标准时间源连接以获取所述标准秒脉冲信号的计数比较器；所述计数比较器还与所述被同步设备通过第二传输介质连接以获取所述延迟秒脉冲信号，所述延迟秒脉冲信号经由所述第二传输介质传送至计数比较器后形成再延迟秒脉冲信号；

所述计数比较器对比接收到所述标准秒脉冲信号和再延迟秒脉冲信号的时间差，获得所述信号生成模块向所述被同步设备传送更新秒脉冲信号的延迟时间。

4.根据权利要求3所述的一种动态补偿脉冲电路，其特征在于，所述计数比较器还与所述处理器连接，用于将所述延迟时间传送至所述处理器；所述处理器根据所述延迟时间生成延迟存储数值并传送至信号调节模块，所述信号调节模块由所述更新秒脉冲信号启动，将所述延迟存储数值传送至信号生成模块，所述信号生成模块根据所述延迟存储数值生成补偿秒脉冲信号并传送至所述被同步设备。

5.根据权利要求4所述的一种动态补偿脉冲电路，其特征在于，所述信号生成模块包括振荡器、秒计数器、输出匹配寄存器和单稳电路；

所述振荡器与所述秒计数器连接，并向所述秒计数器输出时钟信号，所述秒计数器对所述时钟信号进行计数并形成计数值；所述输出匹配寄存器内具有原始存储数值，所述输出匹配寄存器和秒计数器分别与所述单稳电路连接，所述单稳电路还与所述被同步设备通过第一传输介质连接；

所述秒计数器每秒对所述时钟信号计数一个轮回，所述计数值在一个轮回内与所述原始存储数值一一对应并一一比对，所述计数值与所述原始存储数值相互匹配部分，将触发所述单稳电路生成初步脉冲秒脉冲信号。

6.根据权利要求5所述的一种动态补偿脉冲电路，其特征在于，所述标准信号模块包括第一上升沿检测电路、捕获控制电路和输入捕获寄存器，所述捕获控制电路与所述第一上升沿检测电路连接，所述捕获控制电路与所述输入捕获寄存器连接，所述输入捕获寄存器和捕获控制电路分别与所述处理器连接，所述第一上升沿检测电路与所述标准时间源连接；

所述标准秒脉冲信号输入至所述第一上升沿检测电路，所述第一上升沿检测电路检测所述标准秒脉冲信号的上升沿，所述上升沿还用于作为准时沿触发所述捕获控制电路；

所述捕获控制电路以接收到所述准时沿的时刻为起始时点，控制所述输入捕获寄存器记录所述标准秒脉冲信号的上升沿时点，所述输入捕获寄存器将所述标准秒脉冲信号的上升沿时点，所述捕获控制电路在记录所述标准秒脉冲信号的上升沿时点后产生中断信号传送至所述处理器。

7.根据权利要求6所述的一种动态补偿脉冲电路，其特征在于，所述信号调节模块包括匹配值置入控制电路和修改匹配值寄存器，所述修改匹配值寄存器与所述匹配值置入控制电路连接，所述修改匹配值寄存器与所述处理器连接，所述修改匹配值寄存器还与所述输出匹配寄存器连接；

所述处理器由所述中断信号触发从所述输入捕获寄存器获取所述标准秒脉冲信号的上升沿时点，并根据所述标准秒脉冲信号的上升沿时点编制更新存储数值；所述处理器将所述更新存储数值写入所述修改匹配值寄存器。

8.根据权利要求7所述的一种动态补偿脉冲电路，其特征在于，所述信号调节模块还包括反相器和第二上升沿检测电路，所述反相器的一端与所述单稳电路连接，所述反相器的另一端与所述第二上升沿检测电路连接，所述第二上升沿检测电路还与所述匹配值置入控制电路连接；所述反相器接收所述初步秒脉冲信号后对所述初步秒脉冲信号进行反向，形成反向秒脉冲信号并传送至所述第二上升沿检测电路，所述第二上升沿检测电路检测到所述反向秒脉冲信号的上升沿并作为触发信号触发所述匹配值置入控制电路；

所述匹配值置入控制电路根据所述触发信号控制所述修改匹配值寄存器内的更新存储数值写入至所述输出匹配寄存器内。

9.根据权利要求8所述的一种动态补偿脉冲电路，其特征在于，所述计数值在一个轮回内与所述更新存储数值一一对应并一一比对，所述计数值与所述更新存储数值相互匹配部分，将触发所述单稳电路生成更新脉冲秒脉冲信号，使所述更新秒脉冲信号与所述标准秒脉冲信号一致。

10.根据权利要求9所述的一种动态补偿脉冲电路，其特征在于，所述处理器根据所述延迟时间生成延迟存储数值并传送至所述修改匹配值寄存器，所述更新秒脉冲信号经所述反相器形成反向更新秒脉冲信号，所述第二上升沿电路检测到所述反向更新秒脉冲信号的上升沿并作为触发信号触发所述匹配值置入控制电路；

所述匹配值置入控制电路根据所述触发信号控制所述修改匹配值寄存器内的延迟存储数值写入至所述输出匹配寄存器内；

所述计数值在一个轮回内与所述延迟存储数值一一对应并一一比对，所述计数值与所述延迟存储数值相互匹配部分，将触发所述单稳电路生成补偿脉冲秒脉冲信号，使所述补偿秒脉冲信号经所述第一传输介质到达所述被同步设备时的相位与所述标准秒脉冲信号一致。