CN109194334B - 一种应用于多通道高速数模转换器的同步系统 - Google Patents
一种应用于多通道高速数模转换器的同步系统 Download PDFInfo
- Publication number
- CN109194334B CN109194334B CN201811336686.6A CN201811336686A CN109194334B CN 109194334 B CN109194334 B CN 109194334B CN 201811336686 A CN201811336686 A CN 201811336686A CN 109194334 B CN109194334 B CN 109194334B
- Authority
- CN
- China
- Prior art keywords
- clock
- circuit
- speed
- delay
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 35
- 230000009747 swallowing Effects 0.000 claims abstract description 32
- 238000012545 processing Methods 0.000 claims abstract description 20
- 238000009966 trimming Methods 0.000 claims abstract description 10
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 claims description 13
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 claims description 13
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 claims description 10
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 claims description 10
- 238000000034 method Methods 0.000 description 7
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种应用于多通道高速数模转换器的同步系统,包括粗调电路:接收同步时钟、DAC内核的高速时钟和高速时钟分频产生的反馈时钟;向延时电路输入端传输吞脉处理后的高速时钟;或者;向微调电路发出复位信号,并向延时电路输入端传输高速时钟;微调电路:接收复位信号,微调电路启动;接收同步时钟和反馈时钟,向延时电路控制端传输延时量;延时电路:接收吞脉处理后的高速时钟,向DAC内核传输根据预设延时量延时处理后的高速时钟;或者;接收高速时钟,向DAC内核传输根据微调电路传输的延时量延时处理后的高速时钟。本发明通过分频后的反馈时钟与同步时钟对齐,实现所有器件时钟逻辑状态的同步,进而实现多通道的同步。
Description
技术领域
本发明涉及一种应用于多通道高速数模转换器(DAC)的同步系统,属于高速数模混合集成电路技术领域。
背景技术
在通信系统中,通常需要使用单片多通道DAC或多片单通道(或多通道)DAC,通道间的匹配与同步问题至关重要。通道间的匹配通常是相对于多个DAC中的模拟部分而言的,使用静态校正技术可以减小这部分失配。但如过不能保证多个DAC数据加载时刻的同步,即便DAC的模拟部分完全匹配,DAC输出信号的相位也不会相同。这样,就不能保证多通道DAC输出信号的同步。
DAC的数据加载时刻取决于所使用的时钟,对应高速DAC系统,由于内部数据加载寄存器的时钟有时钟状态机,多通道DAC同步除了要保证上述模拟部分的匹配外,还要处理数字域的问题,即时钟状态机的状态同步问题。
发明内容
本发明提供了一种应用于多通道高速数模转换器的同步系统,解决了现有的多路DAC系统存在的只对主时钟进行同步,无法实现DAC内部时钟状态机的同步问题。
为了解决上述技术问题,本发明所采用的技术方案是:
一种应用于多通道高速数模转换器的同步系统,包括粗调电路、微调电路和延时电路;
粗调电路:
接收同步时钟、DAC内核的高速时钟和高速时钟分频产生的反馈时钟;
向延时电路输入端传输吞脉处理后的高速时钟;或者;向微调电路发出复位信号,并向延时电路输入端传输高速时钟;
微调电路:
接收复位信号,微调电路启动;
接收同步时钟和反馈时钟,向延时电路控制端传输延时量;
延时电路:
接收吞脉处理后的高速时钟,向DAC内核传输根据预设延时量延时处理后的高速时钟;
或者;
接收高速时钟,向DAC内核传输根据微调电路传输的延时量延时处理后的高速时钟。
粗调电路包括鉴相器和吞脉冲发生器;
鉴相器的输入端输入同步时钟和反馈时钟,鉴相器的输出端连接吞脉冲发生器的输入端,高速时钟输入吞脉冲发生器的输入端,吞脉冲发生器的输出端连接延时电路输入端和微调电路复位输入端。
吞脉冲发生器包括触发器DFF1、触发器DFF2、与非门和与门;
触发器DFF1的D端连接鉴相器的输出端,触发器DFF1的时钟端输入高速时钟,与非门的两个输入端分别连接鉴相器的输出端和触发器DFF1的端,与非门的输出端连接触发器DFF1的D端,触发器DFF2的时钟端输入高速时钟,触发器DFF2的/>端连接微调电路复位输入端,触发器DFF2的Q端连接与门的一个输入端,与门的另一个输入端输入高速时钟,与门输出端连接延时电路输入端。
微调电路包括TDC和逻辑控制器;
TDC的输入端输入同步时钟和反馈时钟,TDC的复位输入端连接粗调电路,TDC的输出端连接逻辑控制器的输入端,逻辑控制器的输出端连接延时电路的控制端。
逻辑控制器为逐次逼近逻辑控制器。
同步时钟为基准时钟,由外部提供或DAC提供。
延时电路为可编程延时控制单元。
本发明所达到的有益效果:1、本发明通过分频后的反馈时钟与同步时钟对齐,实现所有器件时钟逻辑状态的同步,进而实现多通道的同步;2、本发明既有粗调也有微调,可以配置不同的同步精度和同步时间,使用起来比较灵活;3、微调中TDC的应用,直接将相差信息进行量化,克服了传统锁相环同步方案中锁定时间慢、同步精度有限的缺点。
附图说明
图1为本发明的结构示意图;
图2为逻辑控制流程。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
一种应用于多通道高速数模转换器的同步系统,包括粗调电路、微调电路和延时电路。
粗调电路:
接收同步时钟、DAC内核的高速时钟和高速时钟分频产生的反馈时钟,其中同步时钟为基准时钟,由外部提供或DAC提供;
向延时电路输入端传输吞脉处理后的高速时钟;或者;向微调电路发出复位信号,并向延时电路输入端传输高速时钟。
具体工作过程为:
粗调电路鉴别同步时钟与反馈时钟的相差;
响应于同步时钟与反馈时钟的相差大于高速时钟的一个周期,粗调电路对高速时钟进行吞脉处理,并将吞脉处理后的高速时钟传输给延时电路;
响应于同步时钟与反馈时钟的相差不大于高速时钟的一个周期,粗调电路向微调电路发出复位信号,粗调电路将高速时钟传输给延时电路。
微调电路:
接收复位信号,微调电路启动;接收同步时钟和反馈时钟,向延时电路控制端传输延时量。
具体工作过程为:
微调电路接收同步时钟和反馈时钟,对同步时钟与反馈时钟的相差进行量化,根据量化的结果计算延时量;微调电路将延时量传输给延时电路。
延时电路:
接收吞脉处理后的高速时钟,向DAC内核传输根据预设延时量延时处理后的高速时钟;
或者;
接收高速时钟,向DAC内核传输根据微调电路传输的延时量延时处理后的高速时钟。
具体工作过程为:
响应于接收到吞脉处理后的高速时钟,延时电路根据预设的延时量对其进行延时处理,并将延时处理后的高速时钟传输给DAC内核;
响应于接收到高速时钟,延时电路根据微调电路传输的延时量对其进行延时处理,并将延时处理后的高速时钟传输给DAC内核。
具体的电路结构如图1所示,其中,粗调电路包括鉴相器和吞脉冲发生器,微调电路包括TDC(时间数字转换器)和逻辑控制器。
粗调电路连接结构如下:鉴相器的输入端输入同步时钟和反馈时钟,鉴相器的输出端连接吞脉冲发生器的输入端,高速时钟输入吞脉冲发生器的输入端,吞脉冲发生器的输出端连接延时电路输入端和微调电路复位输入端。
脉冲发生器包括触发器DFF1、触发器DFF2、与非门和与门;触发器DFF1的D端连接鉴相器的输出端,触发器DFF1的时钟端输入高速时钟,与非门的两个输入端分别连接鉴相器的输出端和触发器DFF1的端,与非门的输出端连接触发器DFF1的D端,触发器DFF2的时钟端输入高速时钟,触发器DFF2的/>端连接微调电路复位输入端(即向微调电路输出复位信号),触发器DFF2的Q端连接与门的一个输入端,与门的另一个输入端输入高速时钟,与门输出端连接延时电路输入端。
微调电路连接结构如下:TDC的输入端输入同步时钟和反馈时钟,TDC的复位输入端连接粗调电路(即触发器DFF2的端,接收复位信号),TDC的输出端连接逻辑控制器的输入端,逻辑控制器的输出端连接延时电路的控制端,向延时电路输出计算获得的延时量。
逻辑控制器为逐次逼近逻辑控制器,其内部集成了一个控制状态机,按照预先设计的算法,精确控制时钟的延时量,具体的逻辑控制如图2所示。
TDC的输出TDC[n-1:0](表示TDC信号为n位总线,本领域常见写法)接逻辑控制器,逻辑控制器的输出TDC_Q[n-1:0]接延时电路的控制端。以n=16为例,TDC_Q[15:0]的初始值设为0x00FFH,系统判断TDC[15:0]的值,如果其为0x00FFH,那么说明同步时钟和反馈时钟间的相差很小,在TDC的精度之内,微调电路锁定。如果TDC[15:0]的值大于0x00FFH,那么逻辑控制器控制TDC_Q[15:0]右移,直到TDC[15:0]的值小于等于0x00FFH为止(若TDC_Q[15:0]为0x0000H时,TDC[15:0]的值还大于0x00FFH,则微调电路锁定失败);反之,如果TDC[15:0]的值小于0x00FFH,那么逻辑控制器控制TDC_Q[15:0]左移,直到TDC[15:0]的值大于等于0x00FFH为止(若TDC_Q[15:0]为0xFFFFH时,TDC[15:0]的值还小于0x00FFH,则微调电路锁定失败)。
延时电路为可编程延时控制单元。
上述系统的工作过程如下:
鉴相器鉴别同步时钟与反馈时钟的相差是否大于高速时钟的一个周期,若大于,吞脉冲发生器对高速时钟进出吞脉处理,延时电路对吞脉处理后的高速时钟进行延时处理,并将延时处理后的高速时钟传输给DAC内核;在这个过程中微调电路不工作,延时处理的延时量为预设的定值。
多次吞脉延时处理后,相差不大于高速时钟的一个周期,吞脉冲发生器不吞脉,吞脉冲发生器向TDC发出复位信号(这是一个唤醒信号,使TDC工作),吞脉冲发生器将高速脉冲直接传输给延时电路,TDC对同步时钟与反馈时钟的相差用温度计码进行量化,逻辑控制器根据TDC输出的热码,按照预先设计的算法,计算延时量,延时电路根据逻辑控制器传输的延时量对高速时钟进行延时处理,并将延时处理后的高速时钟传输给DAC内核。
上述系统通过分频后的反馈时钟与同步时钟对齐,实现所有器件时钟逻辑状态的同步,进而实现多通道的同步。上述系统既有粗调也有微调,可以配置不同的同步精度和同步时间,使用起来比较灵活。上述系统微调中TDC的应用,直接将相差信息进行量化,克服了传统锁相环同步方案中锁定时间慢、同步精度有限的缺点。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (7)
1.一种应用于多通道高速数模转换器的同步系统,其特征在于:包括粗调电路、微调电路和延时电路;
粗调电路:
接收同步时钟、DAC内核的高速时钟和高速时钟分频产生的反馈时钟;
向延时电路输入端传输吞脉处理后的高速时钟;或者;向微调电路发出复位信号,并向延时电路输入端传输高速时钟;
微调电路:
接收复位信号,微调电路启动;
接收同步时钟和反馈时钟,向延时电路控制端传输延时量;
延时电路:
接收吞脉处理后的高速时钟,向DAC内核传输根据预设延时量延时处理后的高速时钟;
或者;
接收高速时钟,向DAC内核传输根据微调电路传输的延时量延时处理后的高速时钟。
2.根据权利要求1所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:粗调电路包括鉴相器和吞脉冲发生器;
鉴相器的输入端输入同步时钟和反馈时钟,鉴相器的输出端连接吞脉冲发生器的输入端,高速时钟输入吞脉冲发生器的输入端,吞脉冲发生器的输出端连接延时电路输入端和微调电路复位输入端。
3.根据权利要求2所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:吞脉冲发生器包括触发器DFF1、触发器DFF2、与非门和与门;
触发器DFF1的D端连接鉴相器的输出端,触发器DFF1的时钟端输入高速时钟,与非门的两个输入端分别连接鉴相器的输出端和触发器DFF1的Q端,与非门的输出端连接触发器DFF1的D端,触发器DFF2的时钟端输入高速时钟,触发器DFF2的Q端连接微调电路复位输入端,触发器DFF2的Q端连接与门的一个输入端,与门的另一个输入端输入高速时钟,与门输出端连接延时电路输入端。
4.根据权利要求1所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:微调电路包括TDC和逻辑控制器;
TDC的输入端输入同步时钟和反馈时钟,TDC的复位输入端连接粗调电路,TDC的输出端连接逻辑控制器的输入端,逻辑控制器的输出端连接延时电路的控制端。
5.根据权利要求4所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:逻辑控制器为逐次逼近逻辑控制器。
6.根据权利要求1所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:同步时钟为基准时钟,由外部提供或DAC提供。
7.根据权利要求1所述的一种应用于多通道高速数模转换器的同步系统,其特征在于:延时电路为可编程延时电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811336686.6A CN109194334B (zh) | 2018-11-12 | 2018-11-12 | 一种应用于多通道高速数模转换器的同步系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811336686.6A CN109194334B (zh) | 2018-11-12 | 2018-11-12 | 一种应用于多通道高速数模转换器的同步系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109194334A CN109194334A (zh) | 2019-01-11 |
CN109194334B true CN109194334B (zh) | 2024-01-23 |
Family
ID=64938739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811336686.6A Active CN109194334B (zh) | 2018-11-12 | 2018-11-12 | 一种应用于多通道高速数模转换器的同步系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109194334B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112764363A (zh) * | 2019-11-04 | 2021-05-07 | 成都纳能微电子有限公司 | 多通道延时控制电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其系统 |
CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
JP2010021686A (ja) * | 2008-07-09 | 2010-01-28 | Toshiba Corp | デジタル位相検出器及びデジタル位相同期回路 |
CN103684437A (zh) * | 2013-02-04 | 2014-03-26 | 中国科学院电子学研究所 | 延时链控制码自适应的快速延时锁定环路 |
CN104617926A (zh) * | 2015-02-02 | 2015-05-13 | 苏州迅芯微电子有限公司 | 一种吞脉冲式时钟同步电路 |
CN208986921U (zh) * | 2018-11-12 | 2019-06-14 | 苏州云芯微电子科技有限公司 | 一种应用于多通道高速数模转换器的同步系统 |
-
2018
- 2018-11-12 CN CN201811336686.6A patent/CN109194334B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其系统 |
CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
JP2010021686A (ja) * | 2008-07-09 | 2010-01-28 | Toshiba Corp | デジタル位相検出器及びデジタル位相同期回路 |
CN103684437A (zh) * | 2013-02-04 | 2014-03-26 | 中国科学院电子学研究所 | 延时链控制码自适应的快速延时锁定环路 |
CN104617926A (zh) * | 2015-02-02 | 2015-05-13 | 苏州迅芯微电子有限公司 | 一种吞脉冲式时钟同步电路 |
CN208986921U (zh) * | 2018-11-12 | 2019-06-14 | 苏州云芯微电子科技有限公司 | 一种应用于多通道高速数模转换器的同步系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109194334A (zh) | 2019-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305495B2 (en) | Phase control of clock signal based on feedback | |
US6297705B1 (en) | Circuit for locking an oscillator to a data stream | |
US20100090876A1 (en) | Continuous synchronization for multiple adcs | |
US9268888B1 (en) | Latency computation circuitry | |
WO2004025417A2 (en) | Clock recovery method for bursty communications | |
EP3273601A1 (en) | Time-to-digital converter and digital phase-locked loop | |
US7592874B2 (en) | Phase/frequency detector, phase locked loop, method for phase/frequency detection and method for generating an oscillator signal | |
JPH06104742A (ja) | プログラム式高速ディジタル・フェーズ・ロック・ループ | |
CN109194334B (zh) | 一种应用于多通道高速数模转换器的同步系统 | |
EP3005605B1 (en) | A network receiver for a network using distributed clock synchronization and a method of adjusting a frequency of an internal clock of the network receiver | |
CN208986921U (zh) | 一种应用于多通道高速数模转换器的同步系统 | |
US7321648B2 (en) | Drift compensation system and method in a clock device of an electronic circuit | |
EP1436685B1 (en) | Data synchronization on a peripheral bus | |
CN114527928A (zh) | 数据采集卡、数据采集系统 | |
US6774823B1 (en) | Clock synchronization logic | |
US20150316590A1 (en) | Low electromagnetic interference voltage measurement system | |
US20240187205A1 (en) | Multi-chip synchronization in sensor applications | |
US8204166B2 (en) | Clock circuit with clock transfer capability and method | |
US11989148B2 (en) | Data bridge for interfacing source synchronous datapaths with unknown clock phases | |
CN117394851B (zh) | 一种振荡器控制方法及控制系统 | |
EP4261623A1 (en) | Method for recognizing order of signals | |
EP1573574B1 (en) | Synchronisation of semi-synchronous processing elements | |
KR20030008415A (ko) | 반도체 메모리 장치에 적합한 내부클럭 발생방법 및내부클럭 발생회로 | |
US20230327657A1 (en) | Clock domain crossing | |
CN107104749A (zh) | 时钟同步方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |