CN101097454A - 电压调节器 - Google Patents
电压调节器 Download PDFInfo
- Publication number
- CN101097454A CN101097454A CNA2007101044435A CN200710104443A CN101097454A CN 101097454 A CN101097454 A CN 101097454A CN A2007101044435 A CNA2007101044435 A CN A2007101044435A CN 200710104443 A CN200710104443 A CN 200710104443A CN 101097454 A CN101097454 A CN 101097454A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- output
- mentioned
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明提供一种电压调节器。该电压调节器能够在切换了输出电压时输出稳定的电压。当控制信号EN变为“H”时,在基准电压电路10中产生基准电压VR,在偏压电路20中产生偏压BL。在差动放大电路30和输出电路40中,根据基准电压VR和偏压BL产生输出电压VA。另一方面,在延迟电路50中,由偏压BL控制其动作,输出使控制信号EN延迟而得到的延迟信号DL。控制信号EN和延迟信号DL在AND 56中被获取逻辑积,生成切换信号SW,控制开关5。由此,能够在输出电压VA稳定后的合适的定时切换输出节点NO的电压。
Description
技术领域
本发明涉及一种输出一定的电压的电压调节器,特别涉及一种与切换时的输出电压稳定化有关的电压调节器。
背景技术
图2是以往的电压调节器的结构图。
该电压调节器对产生提供给显示面板1的升压电压VP的升压电路2提供显示用的驱动电压VD,因此具有产生输出电压VB的电压产生电路3、用于产生输出电压VA的基准电压电路10、偏压电路20、差动放大电路30以及输出电路40。电压产生电路3和输出电路40的输出侧分别通过开关5、6被连接到输出节点NO。开关5被控制信号EN控制,开关6被在反相器7中被反转的控制信号EN所控制。
基准电压电路10是在通过控制信号EN被许可了动作时,产生基准电压VR并输出的电路。另外,偏压电路20是在通过控制信号EN被许可了动作时,输出用于在差动放大电路30和输出电路40中流过规定的电流的偏压BL的电路。
差动放大电路30是通过将从基准电压电路10所提供的基准电压VR与输出电路40的输出电压VA的差放大、控制该输出电路40,从而进行控制以使输出电压VA变为和基准电压VR相同的电压。差动放大电路30具有N沟道MOS晶体管(以下,称为“NMOS”)31、32,上述NMOS 31、32的各自的栅极分别被提供基准电压VR和输出电压VA,这些NMOS31、32的源极通过被偏压BL控制的NMOS 33而连接到接地电位GND。NMOS 31、32的漏极分别连接到节点N31、N32。
节点N31、N32分别通过P沟道MOS晶体管(以下,称为“PMOS”)34、35而连接在电源电位VDD上,这些PMOS 34、35的栅极连接到节点N32。
输出电路40具有:连接在输出输出电压VA的节点N41和电源电位VDD之间,栅极连接到节点N31的PMOS 41;和连接在该节点N41和接地电位GND之间,栅极被提供偏压BL的NMOS42。另外,节点N41和节点N31之间通过被串联连接的相位补偿用电阻43和电容器44而被连接。
在该电压调节器中,当控制信号EN的电平为“L”(接地电位GND)时,基准电压电路10和偏压电路20的动作停止,从该偏压电路20输出的偏压BL也变为“L”。由此,NMOS 33、42变为截止状态,差动放大电路30和输出电路40的动作也停止。进而,通过“L”的控制信号EN,开关5变为截止,开关6变为导通。由此,电压产生电路3的输出电压VB通过开关6,作为驱动电压VD输出到输出节点NO。
当控制信号EN的电平为“H”(电源电位VDD)时,基准电压电路10和偏压电路20动作,通过从该偏压电路20所输出的偏压BL,差动放大电路30和输出电路40变为动作状态。进而,通过“H”的控制信号EN,开关5变为导通,开关6变为截止。由此,输出电路40的输出电压VA通过开关5,作为驱动电压VD被输出到输出节点NO。
[专利文献]日本特开2002-91575号公报
然而,在上述的电压调节器中,存在以下的课题。
当把控制信号EN从“L”切换到了“H”时,开关5、6即刻作出响应,开关5变为导通,开关6变为截止。由此,从电压产生电路3向输出节点NO输出的输出电压VB立即被截断。另一方面,在基准电压电路10、偏压电路20以及差动放大电路30的动作稳定之前,从输出电路40输出的输出电压VA没有成为正常的电压。因此,在切换之后立即向输出节点NO输出不稳定的电压,显示面板1的显示质量降低。
发明内容
本发明的目的在于提供一种在切换了输出电压时,能输出稳定的电压的电压调节器。
本发明的电压调节器的特征在于,该电压调节器具有:第1电压产生电路,在通过用于指定第1或第2输出电压的控制信号指定了第1输出电压时,该第1电压产生电路产生动作控制用的偏压,并且根据基准电压和该偏压而产生对应于该基准电压的上述第1输出电压;第2电压产生电路,其产生第2输出电压;延迟电路,该延迟电路的动作由上述偏压所控制,该延迟电路使上述控制信号延迟,而输出延迟信号;以及开关电路,在通过上述控制信号指定了第1输出电压、且通过上述延迟信号指定了第1输出电压时,上述开关电路把由上述第1电压产生电路所产生的上述第1输出电压输出到输出节点,在除此之外的时间,上述开关电路将由上述第2电压产生电路所产生的上述第2输出电压输出到该输出节点。
在本发明中,具有:当通过控制信号指定了第1输出电压时,产生动作控制用的偏压,根据该偏压和基准电压而产生第1输出电压的第1电压产生电路;被由第1电压产生电路产生的偏压控制动作,使控制信号延迟,输出延迟信号的延迟电路;当通过控制信号和延迟信号两方指定了第1输出电压时,将由第1电压产生电路所产生的第1输出电压输出到输出节点,在除此之外的时间将由第2电压产生电路所产生的第2输出电压输出到该输出节点的开关电路。由此,通过延迟电路而输出具有与第1电压产生电路的动作速度对应的延迟时间的延迟信号,按照该延迟信号,在开关电路中进行第1和第2输出电压的切换。因此,具有在切换了输出电压时,能够输出稳定的电压的效果。
附图说明
图1是表示本发明的实施例1的电压调节器的结构图。
图2是现有的电压调节器的结构图。
图3是表示图1的动作的信号波形图。
图4是表示本发明的实施例2的电压调节器的结构图。
标号说明
5,6开关;7反相器;10基准电压电路;20偏压电路;30差动放大电路;40输出电路;50延迟电路;60负载电流电路。
具体实施方式
对照附图来读下面的优选实施例的说明,能更加完全地明白本发明的上述以及其他的目的和新的特征。其中,附图是专用于解说的,并不用于限定本发明的范围。
[实施例1]
图1是表示本发明的实施例1的电压调节器的结构图,对于与图2的要素相同的要素赋予相同的标号。
该电压调节器具有:对产生提供给显示面板1的升压电压VP的升压电路2提供显示用的驱动电压VD,产生输出电压VB的电压产生电路3;用于产生输出电压VA的基准电压电路10;偏压电路20;差动放大电路30;以及输出电路40,除此之外,还有用于控制切换输出电压VA、VB的定时的延迟电路50以及逻辑积“与”门(以下,称为“AND”)56。电压产生电路3和输出电路40的输出侧分别通过开关5、6而连接到输出节点NO。开关5被从AND 56输出的切换信号SW控制,开关6被在反相器7中被反转的切换信号SW控制。
基准电压电路10是在通过控制信号EN被允许了动作时,产生基准电压VR并输出的电路。另外,偏压电路20是在通过控制信号EN被允许了动作时,输出用于在差动放大电路30、输出电路40以及延迟电路50中流过规定的电流的偏压BL。
差动放大电路30通过将从基准电压电路10所提供的基准电压VR与输出电路40的输出电压VA的差放大,控制该输出电路40,从而进行控制以使输出电压VA变为和基准电压VR相同的电压。差动放大电路30具有各自的栅极分别被提供基准电压VR和输出电压VA的NMOS 31、32,这些NMOS 31、32的源极通过被偏压BL控制的NMOS 33而连接到接地电位GND。NMOS 31、32的漏极分别连接到节点N31、N32,这些节点N31、N32分别通过PMOS 34、35而连接到电源电位VDD。PMOS 34、35的栅极连接到节点N32。
输出电路40具有PMOS 41和NMOS 42。PMOS 41被连接在输出输出电压VA的节点N41和电源电位VDD之间,栅极被连接到节点N31,NMOS 42被连接在该节点N41和接地电位GND之间,栅极被提供偏压BL。另外,节点N41和节点N31之间通过被串联连接的相位补偿用电阻43和电容器44而被连接。
延迟电路50具有:连接在电源电位VDD和节点N51之间的PMOS51、以及串联连接在该节点N51和接地电位GND之间的NMOS 52、53。PMOS 51和NMOS 52的栅极被提供控制电压EN,构成反相器。另外,在NMOS 53的栅极上,和差动放大电路30以及输出电路40一样,被从偏压电路20提供偏压BL。节点N51通过电容器54被连接到电源电位VDD,同时被连接到反相器55的输入侧。而且,从反相器55的输出侧输出延迟信号DL,由AND 56取得该延迟信号DL和控制信号EN的逻辑积,输出切换信号SW。
图3是表示图1的动作的信号波形图。下面,参照该图3说明图1的动作。
在图3的时刻T0,如果控制信号EN是“L”,则基准电压电路10和偏压电路20的动作停止,从该偏压电路20输出的偏压BL也变为“L”。由此,NMOS 33、42变为截止,差动放大电路30和输出电路40的动作也停止。进而,在延迟电路50中,通过“L”的控制信号EN,PMOS 51变为导通,通过“L”的偏压BL,NMOS 53变为截止。因此,节点N51变成“H”,从反相器55输出的延迟信号DL为“L”。进而,从AND 56输出的切换信号SW变为“L”,开关5、6分别成为截止、导通。由此,电压产生电路3的输出电压VB通过开关6,作为驱动电压VD被输出到输出节点NO。
在时刻T1,若控制信号EN变为“H”,则基准电压电路10和偏压电路20的动作开始,通过从该偏压电路20所输出的偏压BL,差动放大电路30、输出电路40以及延迟电路50的动作开始。
在差动放大电路30和输出电路40中,通过反馈动作,节点N41的输出电压VA升高,在时刻T2升高到目标的基准电压VR。另一方面,在延迟电路50中,由于电容器54的充电时间,因而在比时刻T2晚的时刻T3,延迟信号DL变为“H”。由此,切换信号SW也变为“H”,开关5、6分别切换为导通、截止,输出电路40的输出电压VA通过开关5,作为驱动电压VD被输出到输出节点NO。
在时刻T4,若控制信号EN变为“L”,则切换信号SW变为“L”,开关5、6分别切换为截止、导通。电压产生电路3的输出电压VB通过开关6,作为驱动电压VD被输出到输出节点NO。另外,基准电压电路10和偏压电路20的动作停止,从该偏压电路20输出的偏压BL也变为“L”。因此,NMOS 33、42成为截止状态,差动放大电路30和输出电路40的动作也停止,该输出电路40的输出电压VA下降。
另一方面,在延迟电路50中,由于电容器54的放电时间,因而在比时刻T4晚的时刻T5,延迟信号DL变为“L”。不过,由于在该时间点切换信号SW已经为“L”,所以开关5、6不变化。
如上所述,该实施例1的电压调节器具有产生切换信号SW的延迟电路50,该切换信号SW用于在控制信号EN成为了“H”时、在输出电路40的输出电压VA达到基准电压VR并在稳定的时间点切换开关5、6,在该控制信号EN成为了“L”时立即切换开关5、6。由此,具有如下的优点:消除了在输出电压VA稳定之前,以不稳定的状态作为驱动电压VD输出的可能性,能够在切换了输出电压时输出稳定的电压。
还有,延迟电路50具有与构成用于将控制电压EN反转的反相器PMOS 51和NMOS 52串联的、被与差动放大电路30和输出电路40共同的偏压BL控制导通状态的NMOS 53。由此,能够进行调和,使差动放大电路30和输出电路40起动后到变为稳定的状态的时间、和由延迟电路50实现的切换信号SW的延迟时间大体相同。
即,如果偏压BL被设定得高,则流过差动放大电路30和输出电路40的电流变大,响应速度变快,短时间就可以得到规定的输出电压VA。此时,由于流过延迟电路50的NMOS 53的电流也变大,所以电容器54的充电时间也变短,该延迟电路50的延迟时间也被缩短。因此,具有如下的优点:没有必要将延迟电路50的延迟时间设定为超过必要程度的具有余裕的时间,短时间就可以切换到稳定的所希望的输出电压。
[实施例2]
图4是表示本发明的实施例2的电压调节器的结构图,对与图1中的要素相同的要素赋予相同的标号。
该电压调节器在图1中的输出电路40的输出侧和接地电位GND之间,插入了负载电流电路60。
负载电流电路60是在控制信号EN被从“L”切换为“H”之后,延迟信号DL被从“L”切换为“H”之前的期间,流过从输出电路40输出的负载电流的电路。该负载电流电路60具有被串联地连接在输出电路40的输出侧和接地电位GND之间的NMOS 61、62。延迟信号DL在反相器63中被反转后被提供给NMOS 61的栅极,偏压BL被提供给NMOS 62的栅极。其他结构与图1相同。
在该电压调节器中,当控制信号EN是“L”时,偏压BL为“L”,所以负载电流电路60的NMOS 62为截止。在控制信号EN被从“L”切换为“H”之后,延迟信号DL被从“L”切换为“H”之前的期间,NMOS61的栅极被从反相器63提供“H”,NMOS 62的栅极被施加偏压BL。此时间点,由于开关5是截止的,所以从输出电路40的输出侧经过负载电流电路60向接地电位GND流过负载电流。
接着,如果延迟信号DL被切换为“H”,则这次负载电流电路60的NMOS 61变为截止,开关5变为导通,因此,流向该负载电流电路60的电流停止,来自输出电路40的电流经过开关5流向升压电路2侧。其他的动作与实施例1中说明的相同。
如上所述,该实施例2的电压调节器具有用于在控制信号EN被从“L”切换为“H”之后,延迟信号DL被从“L”切换为“H”之前的期间,流过来自输出电路40的负载电流的负载电流电路60。由此,除了具有与实施例1相同的优点之外,还有能够提高无负载状态时的相位宽裕度的优点。
另外,本发明并不限定于上述的实施例,可以是各种变形。作为其变形例,例如有以下例子。
(a)已举例说明了输出显示面板的驱动电压VD的电压调节器,但并不限定使用目的,能够适用于切换2种以上的电压并输出的电压调节器。
(b)差动放大电路30、输出电路40以及延迟电路50的电路结构并不限定于图1所示例子。
(c)负载电流电路60不限定于图4所示例子。
Claims (2)
1.一种电压调节器,其特征在于,该电压调节器具有:
第1电压产生电路,在通过用于指定第1或第2输出电压的控制信号指定了第1输出电压时,该第1电压产生电路产生动作控制用的偏压,并且根据基准电压和该偏压而产生对应于该基准电压的上述第1输出电压;
第2电压产生电路,其产生第2输出电压;
延迟电路,该延迟电路的动作由上述偏压控制,该延迟电路使上述控制信号延迟,而输出延迟信号;以及
开关电路,在通过上述控制信号指定了第1输出电压、且通过上述延迟信号指定了第1输出电压时,上述开关电路把由上述第1电压产生电路所产生的上述第1输出电压输出到输出节点,在除此之外的时间,上述开关电路将由上述第2电压产生电路所产生的上述第2输出电压输出到该输出节点。
2.根据权利要求1所述的电压调节器,其特征在于,上述电压调节器具有负载电流电路,该负载电流电路被设置在上述第1电压产生电路的输出侧,在通过上述控制信号指定了上述第1输出电压之后、通过上述延迟信号指定该第1输出电压之前的期间,该负载电流电路流过来自该第1电压产生电路的负载电流。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180977 | 2006-06-30 | ||
JP2006180977A JP4783223B2 (ja) | 2006-06-30 | 2006-06-30 | 電圧レギュレータ |
JP2006-180977 | 2006-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101097454A true CN101097454A (zh) | 2008-01-02 |
CN101097454B CN101097454B (zh) | 2011-10-05 |
Family
ID=38875895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101044435A Expired - Fee Related CN101097454B (zh) | 2006-06-30 | 2007-04-20 | 电压调节器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7388355B2 (zh) |
JP (1) | JP4783223B2 (zh) |
KR (1) | KR20080003207A (zh) |
CN (1) | CN101097454B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090128354A1 (en) * | 2007-11-19 | 2009-05-21 | Infineon Technologies Ag | Power supply for providing an internal power supply voltage |
TWI400592B (zh) * | 2009-09-15 | 2013-07-01 | Acer Inc | 線性穩壓器 |
EP2487999A1 (en) * | 2011-02-09 | 2012-08-15 | National Semiconductor Corporation | Technique for identifying at least one faulty light emitting diode in multiple strings of light emitting diodes |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400383B1 (ko) * | 1996-03-07 | 2003-12-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 기준 전압원 회로 및 전압 피드백 회로 |
DE10030795B4 (de) * | 2000-06-29 | 2009-08-13 | Texas Instruments Deutschland Gmbh | Gleichspannungswandlerschaltung |
JP2002091575A (ja) | 2000-09-14 | 2002-03-29 | Seiko Epson Corp | 定電圧出力装置 |
EP1213822B1 (en) * | 2000-12-05 | 2006-08-02 | Infineon Technologies AG | Frequency limitation and overload detection in a voltage regulator |
EP1357658B8 (en) * | 2002-04-22 | 2009-12-16 | Semiconductor Components Industries, LLC | Protection circuit against voltage transients and polarity reversal |
JP3556652B2 (ja) * | 2002-09-27 | 2004-08-18 | 日本テキサス・インスツルメンツ株式会社 | Dc−dcコンバータ |
JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Okiセミコンダクタ株式会社 | 電圧レギュレータ |
-
2006
- 2006-06-30 JP JP2006180977A patent/JP4783223B2/ja active Active
-
2007
- 2007-02-28 US US11/711,751 patent/US7388355B2/en not_active Expired - Fee Related
- 2007-04-13 KR KR1020070036431A patent/KR20080003207A/ko not_active Application Discontinuation
- 2007-04-20 CN CN2007101044435A patent/CN101097454B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7388355B2 (en) | 2008-06-17 |
JP2008009820A (ja) | 2008-01-17 |
CN101097454B (zh) | 2011-10-05 |
JP4783223B2 (ja) | 2011-09-28 |
US20080001588A1 (en) | 2008-01-03 |
KR20080003207A (ko) | 2008-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490285C (zh) | 开关稳压器 | |
US7579821B2 (en) | Voltage generator | |
CN101315930B (zh) | 半导体器件 | |
CN101896874A (zh) | 恒压电路 | |
JP2001175340A (ja) | 電位発生回路 | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
KR20030002421A (ko) | 내부 전원전압 발생장치 | |
CN1932953B (zh) | 显示驱动电路 | |
CN101097454B (zh) | 电压调节器 | |
CN101542905B (zh) | 反相器电路 | |
US20020088995A1 (en) | Switching control method of a level shifter and corresponding improved self-controlled level shifter | |
TWI402646B (zh) | 多相位電源控制器及其方法 | |
JP2000099172A (ja) | 内部降圧電源回路 | |
US20220004217A1 (en) | Current generation device | |
KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
US20030197554A1 (en) | Low-voltage booster circuits and methods of operation thereof | |
US20070097587A1 (en) | Inductive load drive device and drive method | |
TWI338443B (en) | Driver output stage for a capacitive load and the control method thereof | |
JP2008152433A (ja) | ボルテージレギュレータ | |
US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
JP2007251597A (ja) | プッシュプル出力回路 | |
JP3255847B2 (ja) | 低電力形の駆動回路 | |
JPH0737385A (ja) | 内部電源用降圧回路 | |
CN100394345C (zh) | 电压产生器以及产生稳定电压的方法 | |
KR100276568B1 (ko) | 파워업 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20130420 |