CN101091255A - 包括聚合物电极的铁电聚合物存储器件及其制备方法 - Google Patents

包括聚合物电极的铁电聚合物存储器件及其制备方法 Download PDF

Info

Publication number
CN101091255A
CN101091255A CNA2005800326397A CN200580032639A CN101091255A CN 101091255 A CN101091255 A CN 101091255A CN A2005800326397 A CNA2005800326397 A CN A2005800326397A CN 200580032639 A CN200580032639 A CN 200580032639A CN 101091255 A CN101091255 A CN 101091255A
Authority
CN
China
Prior art keywords
layer
ild
group
groove
conductive polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800326397A
Other languages
English (en)
Other versions
CN101091255B (zh
Inventor
L·洛克福德
E·安迪德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101091255A publication Critical patent/CN101091255A/zh
Application granted granted Critical
Publication of CN101091255B publication Critical patent/CN101091255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种制备具有导电聚合物电极的铁电存储模块的方法，和根据该方法制备的铁电存储模块。铁电聚合物存储模块包括第一组层，该第一组层包括：在其中限定沟槽的ILD层(102)；布置在沟槽中的第一电极层(104)；布置在第一电极层(104)上的第一导电聚合物层(106)；和布置在第一导电聚合物层(106)上的铁电聚合物层(108)。该模块还包括第二组层，该第二组层包括：在其中限定沟槽的ILD层(114)；布置在第二组层的ILD层(114)的沟槽中的第二导电聚合物层(112)；和布置在第二导电聚合物层(112)上的第二电极层(116)。第一导电聚合物层(106)和第二导电聚合物层(112)覆盖电极层(104，116)，用以在电极层(104，116)和铁电聚合物层(108)之间提供反应和/或扩散阻挡。

Description

包括聚合物电极的铁电聚合物存储器件及其制备方法
技术领域
本发明的实施例涉及铁电聚合物存储器件以及制备这些器件的方法。
背景技术
铁电器件(例如铁电聚合物存储器件)可以包括夹在多层电极之间的一层或多层铁电材料。形成器件(例如铁电聚合物存储器件)的方法可改变，但一种方法可包括在第一电极层上沉积一层铁电聚合物，然后在铁电聚合物层的实质部分上沉积并形成第二电极层的图案。
现有技术使用减法金属集成方案(subtractive metalintegration scheme)以形成聚合物存储器件。减法金属集成要求首先毯式沉积金属层，之后是光致抗蚀剂旋涂/曝光/显影，然后是金属蚀刻、抗蚀剂去除、湿法清洗。在金属顶部上减法地图案化导电聚合物引起许多缺点。首先，当光致抗蚀剂可以在毯式金属上被旋转铸造、显影、以及通过湿法或干法工艺技术从毯式金属上化学地去除时，对于毯式导电聚合物层却不是这样。例如，如果导电聚合物可以溶解在用于旋转铸造光致抗蚀剂的溶剂中，则在光致抗蚀剂旋涂在覆盖了一层毯式导电聚合物的毯式金属层的顶部上的工艺期间，光致抗蚀剂溶液会轻易地冲洗掉导电聚合物。然而，即使如果选择了适合的导电聚合物以避免在光致抗蚀剂中溶解，并且可以在导电聚合物的顶部上旋转铸造一层光致抗蚀剂，而不损伤它，UV曝光的光致抗蚀剂的化学显影也将破坏显影剂溶解聚合物的区域中的导电聚合物。这是因为用于曝光和显影的化学工艺化学地放大了光致抗蚀剂。UV光分解光致抗蚀剂中的酸基团，使得被曝光部分可以溶解在TMAH(四甲基氢氧化铵)的基本溶液中。一旦该基本溶液从被UV曝光的光致抗蚀剂区域被冲洗掉，在下面的导电聚合物将被暴露到基本溶液。导电聚合物掺杂酸，因此，显影剂TMAH将通过中和掺杂酸来去掺杂(de-dope)聚合物，或简单地全部溶解聚合物，甚至凹割未被显影的光致抗蚀剂，因此从衬底上去除所有的导电聚合物。最后，即使假设存在避免上述提出的缺点的装置，最终，图案化的导电聚合物也仅存在于图案化的金属顶部上，这是不够的，因为图案化的金属线侧壁将继续暴露于铁电聚合物，该铁电聚合物随后将被旋转铸造在图案化的衬底上。铁电聚合物和侧壁上的金属会发生化学反应，损伤铁电聚合物。
因此，需要一种形成铁电聚合物存储器件的改进方法，解决至少一些上述关心的问题。
附图说明
认作所要求主题的实施例的主题被特别指出，并在说明书的结束部分中被清楚地要求。然而，所要求主题的实施例还关于操作的组织和方法，与本发明的目的、特征和优点一起，可通过在阅读附图时参考以下的详细说明更好地理解，其中：
图1a和1b是根据本发明第一实施例的铁电存储模块的横截面图；
图2a和2b是根据本发明第二实施例的铁电存储模块的横截面图；
图3a-3i是根据本发明实施例制备铁电存储模块的初始阶段的横截面图；
图3j′-3q′是根据本发明第一实施例制备铁电存储模块的最后阶段的横截面图；
图3j″-3p″是根据本发明第二实施例制备铁电存储模块的最后阶段的横截面图；
图4是根据本发明实施例的铁电存储器件的示意性描述；
图5是根据本发明实施例制备存储模块的方法的流程图；
图6是根据本发明实施例制备存储模块的方法的流程图；和
图7是示出了根据本发明实施例并入铁电存储器件的系统的框图。
具体实施方式
所要求保护的主题的实施例可以包括制备具有导电聚合物电极的铁电存储模块的方法、根据该方法制备的铁电存储模块和包括该铁电存储器件的系统。
在即刻的描述中，任何涉及到“一个实施例”或“实施例”指的是连同实施例一起描述的特定特征、结构或特性被包含在所要求保护的主题的至少一个实施例中。在说明书的各个位置出现的短语“在一个实施例中”不必都指同一实施例。
在此提出许多具体细节以提供对所要求保护的主题的实施例的全面理解。然而，本领域技术人员将理解，没有这些具体细节所要求主题的实施例也可以被实施。在其它情况下，公知的方法、工序、部件和电路没有详细地被描述，免得使所要求保护的主题的实施例不明显。可以意识到，在此公开的具体结构和功能细节可以是代表性的并且不必限制所要求保护的主题的范围。
要注意，在即刻的描述中，“存储模块”或“模块”指的是存储器件或系统的部件，该部件包括一个或多个存储单元。根据即刻的描述，单个模块可以组成存储器件，或者多个模块的堆叠可以组成存储器件。另外，在即刻的描述中，“层”可包括具有特定功能的一层或多层。例如，“ILD层”可包括一层ILD材料、多层(或堆叠)相同的ILD材料或不同的ILD材料，只要所得的结构是具有ILD功能的“层”。
有利地，本发明的实施例使用镶嵌式集成方案，其中ILD被图案化并用有源材料填充，例如金属线、导电聚合物层和铁电聚合物层。通过图案化ILD，避免了与必须图案化彼此接触的金属层和导电聚合物层相关的缺点。
接下来参考图1a和1b，根据所要求保护的主题的第一实施例示出了铁电存储模块100。图1a和1b是铁电存储模块100的横截面图，分别描绘了彼此相对成90度分布的两侧面的横截面。
如图1a最好看到的，模块100包括第一ILD层102，例如借助实例，包括氧化硅(SixOy)、氟氧化硅(SixOyFz)、氮氧化硅(SixOyNz)、氮化硅(SixNy)、掺氮的碳化硅(SixCyNz)、碳化硅(SixCy)、聚合物(CvHwFxOyNz)。借助实例，ILD层102可利用公知的沉积工艺，例如化学汽相沉积(CVD)、溅射沉积、等离子体汽相沉积(PVD)或由溶液旋转铸造形成，之后是光刻和蚀刻技术。在ILD 102上形成的是第一电极层104。借助实例，第一电极层104可以包括氮化钛(TiN)或氮化钽(TaN)、或Ti、Ta、Ni、Al、Cu、Au、Ag、Pt的各种金属组合物和合金，并且可利用公知的沉积工艺，例如CVD、溅射、PVD、原子层沉积(ALD)、电镀或无电镀形成，之后是镶嵌工艺或化学机械抛光(CMP)。在ILD层102和第一电极层104的至少一部分上形成的是第一导电聚合物层106。第一导电聚合物层106可包括聚(乙烯基-二氧噻吩)(PEDOT)、聚吡咯(PPY)、聚(苯胺)PANI或电阻率在1×105ohm-cm以下的任何可获得的导电聚合物，并且可借助实例，利用公知的旋转沉积工艺来形成，之后是干法蚀刻以减小聚合物层的厚度。布置在导电聚合物层106上的是铁电聚合物层108，其可包括vinyledene fluoride(偏二氟乙烯)(VDF)和三氟乙烯(TrFE)的共聚物、或其它有机可旋涂处理(spin-processable)的铁电聚合物，例如纯聚VDF。借助实例，层108可以通过公知的旋转沉积工艺沉积，之后是蚀刻，并且在一个实施例中，可通过随后的干法蚀刻减小其厚度，干法蚀刻法将在下面进一步详细地说明。另外，在第一ILD层102上提供的是第二ILD层110，其可包括与ILD层102相同的材料并以与ILD层102相同的方式形成。
接下来参考图1b，示出了已提供在层108上的第二导电聚合物层112。借助实例，层112可以以与导电聚合物层106相同的方式形成，并且由相同的(一种或多种)材料制成。在铁电聚合物层108上方的是第二电极层116，其可以借助实例由与层104相同的材料制成并以与层104相同的方式沉积，沉积工艺之后是镶嵌工艺或化学机械抛光(CMP)。也布置在层108上方的是第三ILD层114，其以与ILD层102和110相同的方式形成。借助实例，ILD层114可以包括与上述列出的用于ILD层102/110的材料相同的材料。层114可通过光刻、蚀刻和清洗被图案化，也与层102/110相似。
接下来参考图2a和2b，根据所要求保护的主题的第二实施例示出了铁电存储模块200。图2a和2b，与图1a和1b相似，是铁电存储模块200的局部正面剖视图，分别描绘了彼此相对成90度分布的两侧面的剖面。在一方面如图1a和1b所描绘的本发明第一实施例和另一方面如图2a和2b所描绘的本发明第二实施例之间的不同之处在于，第一实施例中的铁电聚合物层没有延伸超过由第二ILD层110限定的沟槽。例如，在第一实施例中铁电聚合物层可在第三ILD层114沉积之前被蚀刻，而第二实施例中的铁电聚合物层延伸超过由第二ILD层210限定的沟槽(铁电聚合物层没有被去除，例如通过蚀刻)，将在下面进一步详细地说明。
然后参考图2a，模块200包括第一ILD层202、在ILD层202上形成的第一电极层204。而在ILD层202和第一电极层204的至少一部分上形成的是第一导电聚合物层206。布置在导电聚合物层206上方的是铁电聚合物层208。另外，在第一ILD层202上提供的是第二ILD层210。层202、204、206和210可以分别地包括与关于上面如图1a和1b所描述的本发明第一实施例的层102、104、106和110相同的材料并以与它们相同的方式制成。另外，铁电聚合物层208可由与图1a和1b的铁电聚合物层108相同的材料制成并以与铁电聚合物层108相同的方式沉积。然而，与如图1a和1b所描述的本发明的第一实施例相反，铁电聚合物层208在沉积之后没有被蚀刻。
接下来参考图2b，示出了已提供在层208上的第二导电聚合物层212。在电极层208上方的是第二电极层216。也布置在层208上方的是第三ILD层214。层212、214和216可以分别地包括与关于上面如图1a和1b所描述的本发明第一实施例的层112、114和116相同的材料并以与它们相同的方式制成。
有利地，在图1a和1b中对层108进行蚀刻将导致铁电器件的改进平面性，而在图2a和2b中不对层208进行蚀刻会避免铁电单元的额外处理步骤和复杂性。
一方面从图1a和1b和另一方面从图2a和2b显而易见的是，所得的铁电存储模块100/200可以包括如在那些图上表示的第一组层FS和第二组层SS，组FS和SS相对彼此布置，以便它们的沟槽、电极层和导电聚合物子层分别相对彼此基本垂直并被形成包含交叉点存储单元阵列。根据本发明的实施例，多个模块100/200可相互堆叠来形成如图4所示的多层系统或多层存储器件300，存储器件300包括相互堆叠的多个FS和SS组层，每组FS和SS都以与在此描述的相同的方式形成，该方式一方面与图1a和1b有关和另一方面与图2a和2b有关。要注意的是，无论在组层FS中的给定层所使用的材料方面，和/或在形成组层FS的给定层的形式方面，存储器件400中的每个各自的组层FS可以与同一系统中的一个或多个其它组层FS不同。因此，存储器件400中每个组层FS不必与系统中其它的组层FS相同。另外，相似地，无论在组层SS中的给定层所使用的材料方面，和/或在形成该组层SS的给定层的形式方面，存储器件400中的每个各自的组层SS可以与同一系统中的一个或多个其它组层SS不同。因此，存储器件400中每个组层SS不必与该系统中其它组的层SS相同。另外，根据本发明的实施例，对于存储器件400可以包括根据模块100的一个或多个FS层和根据模块200的一个或多个FS层。例如存储器件400的系统可以被配置用于例如图7中的无线设备170的设备中，其将在下文更详细地说明。
在每个模块的每个各自层中的电极，也就是104和106(模块100)或204和206(模块200)，可以被配置得与一方面由图1a和1b和另一方面由图2a和2b所提出的彼此基本平行。另外，对于给定模块，第一和第二电极层可以被配置使得它们彼此基本垂直。如图所示的，给定模块的第一和第二电极层的每一组可以进一步被配置成包括在其间的铁电聚合物层。第一和第二层电极的交叉点(或交点)可以形成存储单元，如由本领域技术人员可容易识别的。该存储单元能够保持特定的极性，其会导致存储单元保持表示值例如“1”或“0”，例如，但所要求保护的主题不限于只表示2个状态的存储单元。另外，重点要注意，本发明的实施例不限于具有任意特定数量存储单元的存储阵列，或仅两个电极层的器件。
接下来参考图3a-3i，描述了根据本发明的第一或第二实施例制备存储模块100或200的初始阶段。尤其是，注意到，制备的这些初始阶段相等地一方面应用到图1a和1b的实施例，另一方面应用到图2a和2b的实施例。结果，当涉及各个层时，将在下面的描述和图3a-3i中为本发明的第一实施例和第二实施例中的具体层给出参考，其中，例如，层102/202，指的是为第一实施例的层102或第二实施例的层202给出参考。还要注意到，在以下描述中，“材料”，例如“ILD材料”、“导电聚合物材料”和“铁电聚合物材料”指的是在某层沉积之后并在进一步处理该层之前的层。
如图3a所示，根据本发明的实施例制备存储模块的方法包括在衬底上沉积ILD材料102a/202a，比如借助实例，衬底是使金属接触用于寻址存储单元的交叉点阵列的有源晶体管的硅衬底。如图3b所示，ILD材料102a/202a可以根据工业标准进行光刻和蚀刻，以产生在其中限定沟槽的ILD层102/202。如前面注意到的关于图1a和1b或图2a和2b的ILD层102/202，该层可由氧化硅(SixOy)、氟氧化硅(SixOyFz)、氮氧化硅(SixOyNz)、氮化硅(SixNy)、掺氮的碳化硅(SixCyNz)、碳化硅(SixCy)、聚合物(CvHwFxOyNz)制成。ILD层102/202可以借助实例利用公知的沉积工艺，例如化学汽相沉积(CVD)、溅射沉积、等离子体汽相沉积(PVD)、由溶液旋转铸造形成，之后是光刻和蚀刻技术。其后，如图3c所示，第一金属材料104a/204a沉积到ILD层102/202上，并且可由氮化钛(TiN)或氮化钽(TaN)、或Ti、Ta、Ni、Al、Cu、Au、Ag、Pt的各种金属组合物和合金，并且可利用公知的沉积工艺，例如CVD、溅射、PVD、原子层沉积(ALD)、电镀或无电镀形成，之后是化学机械抛光(CMP)。在图3d中的材料104a/204a可以借助实例进行CMP工艺，以抛光掉一些相同的部分以产生包括所示的多个电极105/205的电极层104/204。接下来如图3e所示，第二ILD层110a/210a可以沉积在层102/202和104/204上方，如图所示。如图3f所示，ILD层110a/210a可以根据工业标准进行光刻和蚀刻，以产生在其中限定沟槽的ILD层110/210。如前面注意到的关于图1a和1b或图2a和2b的ILD层110/210，该层可由与ILD层102/202相同的(一种或多种)材料制成并且以与ILD层102/202相同的方式沉积。在ILD层110/210的光刻和蚀刻之后，如图3g所示，例如利用公知的旋涂技术，将导电聚合物材料106a/206a沉积到层102/202和104/204上。按照图3h，导电聚合物材料106a/206a可利用任何公知的干法蚀刻技术进行蚀刻，以产生包括所示的多个导电聚合物子层109/209的导电聚合物层106/206。如前面注意到的关于图1a和1b的导电聚合物层106/206，该层可由聚(乙烯基-二氧噻吩)(PEDOT)、聚吡咯(PPY)、聚(苯胺)PANI或电阻率在1E5ohm-cm以下的任何可获得的导电聚合物制成，并且可以借助实例利用公知的旋转沉积工艺来形成，之后是干法蚀刻以减小聚合物层的厚度。其后，如图3i所示，铁电聚合物材料108a/208a沉积到层106/206和110/210上，如所示。借助实例，材料108a/208a可以利用公知的旋涂技术沉积。如前面注意到的关于图1a和1b或图2a和2b的导电聚合物层108/208，层108a/208a可由vinyledene fluoride(偏二氟乙烯)(VDF)和三氟乙烯(TrFE)的共聚物、或其它有机可旋涂处理的铁电聚合物，例如纯聚VDF制成，并且可以借助实例通过公知的旋转沉积工艺进行沉积。从图3a至3i，显而易见的，那些图分别表示了根据本发明第一或第二实施例中至少一个制备存储模块的初始阶段。
如图3j′-3q′所示，描绘了根据如图1a和1b所示的本发明第一实施例制备模块100的最后阶段。特别注意到，在图3j′-3q′中描述的制备的次级阶段应用于图1a和1b的实施例，没有应用于图2a和2b的实施例。根据如图2a和2b所示的本发明第二实施例制备存储模块200的次级阶段在图3j″-3p″中进行了描绘，并在即刻的描述中随后说明。
然后参考图3j′，如图3i所示沉积的铁电聚合物材料108a可以根据本发明的第一实施例进行蚀刻，以产生所示的铁电聚合物层108。如上所述关于层108，该层可由vinyledene fluoride(偏二氟乙烯)(VDF)和三氟乙烯(TrFE)的共聚物、或其它有机可旋涂处理的铁电聚合物，例如纯聚VDF制成，并可被蚀刻以被平坦化。接下来参考图3k′和31′，第三ILD材料114a可以沉积到层108和110上。图3k′和31′是正剖视图，分别描述了在部分制备的模块两侧面的剖面，该两侧面彼此相对成90度分布。如图3m′所示，ILD材料114a可根据工业标准进行光刻和蚀刻以产生ILD层114。如前面注意到的关于图1a和1b的ILD层114，该层可以由与上述列出的用于ILD层102/110的材料相同的材料制成。层114可通过光刻、蚀刻和清洗被图案化，也与层102/110相似。在ILD层114的光刻和蚀刻之后，如图3n′所示，例如利用公知的旋涂技术，将导电聚合物材料112a沉积到层114上。按照图3o′，导电聚合物材料112a可以利用任何公知的干法蚀刻技术进行蚀刻，以产生包括所示的导电聚合物子层113的导电聚合物层112。如前面注意到的关于图1a和1b的导电聚合物层112，该层可由聚(乙烯基-二氧噻吩)(PEDOT)、聚吡咯(PPY)、聚(苯胺)PANI或电阻率在1E5ohm-cm以下的任何可获得的导电聚合物制成，并且可以借助实例利用公知的旋转沉积工艺来形成，之后是干法蚀刻以减小聚合物层的厚度。其后，如图3p′所示，第二金属材料116a沉积到导电聚合物层112上，并且可以由与层104相同的材料制成并以与层104相同的方式沉积。在图3q′中的材料116a可以借助实例进行CMP工艺，以抛光掉一些相同的部分以产生包括所示的多个电极117的电极层116。注意图3q′对应于图1b，并示出了根据本发明第一实施例的模块100。
根据如图2a和2b所示的本发明第二实施例制备存储模块200的最后阶段在图3j″-3q″中进行了描绘，并在下面进行描述。
然后参考图3j″，如图3i所示沉积的铁电聚合物材料208a根据本发明的第二实施例没有被蚀刻，并且对应于所示的铁电聚合物层208。如上所述关于层208，该层可由与上述的层108相同的(一种或多种)材料制成。再次参考图3j″和3k″，第三ILD材料214a可沉积到层208和210上。图3j″和3k″是正剖视图，分别描述了在部分制备的模块两侧面的剖面，该两侧面彼此相对成90度分布。如图3l″所示，ILD材料214a可根据工业标准进行光刻和蚀刻，以产生在其中限定沟槽的ILD层214。如前面注意到的关于图2a和2b的ILD层214，该层可由与上述的层114相同的(一种或多种)材料制成。在ILD层214的光刻和蚀刻之后，如图3m″所示，例如利用公知的旋涂技术，导电聚合物材料212a沉积到层214上。按照图3n″，导电聚合物材料212a可以利用任何公知的干法蚀刻技术进行蚀刻，以产生包括所示的导电聚合物子层213的导电聚合物层212。如前面注意到的关于图2a和2b的导电聚合物层212，该层可由与上述的层112相同的(一种或多种)材料制成。其后，如图3o″所示，第二金属材料216a沉积到导电聚合物层212上，并且可由与上述的层116相同的(一种或多种)材料制成，以及以相同的方式沉积。在图3p″中的材料216a可以，借助实例，进行CMP工艺抛光掉一些相同的部分，以产生包括所示的多个电极217的电极层216。注意，图3p″对应于图2b，并显示出根据本发明第一实施例的模块200。
有利地，本发明的实施例提供了一种集成方案，以制造具有一个或多个存储模块的有机铁电存储器件，导电有机聚合物电极布置在有源铁电聚合物存储器层的每一侧上。根据本发明实施例的集成方案使用若干有机旋涂和蚀刻工艺，以使用导电聚合物电极和有源的铁电聚合物填充单个镶嵌的ILD沟槽。根据本发明实施例的最终存储模块提供了下列之中至少之一：(1)导电聚合物层形式的反应阻挡，其基本上隔离并保护铁电聚合物不与无机金属电极反应，防止在电极中的金属和铁电聚合物直接反应；和(2)也是导电聚合物层形式的扩散阻挡，其基本上防止在器件被处理和/或疲劳之后金属从无机金属电极扩散到铁电聚合物层。因此，根据本发明实施例的模块的导电聚合物层提供了在无机电极和铁电聚合物层之间的反应和/或扩散阻挡。
如在前提出的，现有技术的减法金属集成方案不支持在铁电聚合物底部上的导电聚合物电极的图案化。由此，当前的减法金属集成方案不利地允许电极的无机金属层和铁电聚合物层之间的直接接触，其接触会导致倾向于降低铁电聚合物性能的反应。由根据本发明实施例的每个存储模块中的导电聚合物层提供的反应和/或扩散阻挡有利地防止了这种反应，并因此造成了存储模块性能的提高。
根据本发明的实施例，导电聚合物电极结合铁电聚合物使用以制备存储模块。对层进行单镶嵌图案化(即，具有金属和/或聚合物的ILD沟槽的图案化)和回填有机旋涂(即，取决于层的导电聚合物或铁电聚合物)以在每个电极层上提供导电聚合物层。有利地，本发明的实施例导致显示出提高性能的存储模块。
接下来参考图5，描述流程图，示出了根据本发明的实施例制备铁电存储模块的各个阶段。根据本发明的实施例制备铁电存储器件的方法，如图5所示，包括：在方块1010，提供在其中限定沟槽的第一ILD层；在方块1020，提供包括布置在第一ILD层的沟槽中的电极的第一电极层；在方块1030，提供在其中限定与第一电极层的电极配准的沟槽的第二ILD层；在方块1040，提供第一导电聚合物层，其中包括布置在第一电极层的电极每个上方的多个导电聚合物子层；在方块1050，在包括第一ILD层、第二ILD层、第一电极层和第一导电聚合物层的组合上提供铁电聚合物层；在方块1060，在铁电聚合物层上方提供第三ILD层，第三ILD层在其中限定沟槽；在方块1070，提供第二导电聚合物层，其中包括布置在第三电极层的每一个沟槽中的多个导电聚合物子层；在方块1080，提供第二电极层，其中包括布置在第二导电聚合物层的子层上的第三ILD层的沟槽中的电极。
接下来参考图6，根据本发明的实施例制备铁电存储模块的方法包括：在方块2010，提供第一组层FS，包括在其中限定沟槽的ILD层；布置在ILD层的沟槽中的第一电极层；布置在第一电极层上的第一导电聚合物层；和布置在第一导电聚合物层上的铁电聚合物层；和在方块2020，在第一组层FS上提供第二组层SS，第二组层SS包括布置在第一组层上的第二组层以与其一起限定存储单元，第二组层包括：在其中限定沟槽的ILD层；布置在第二组层的ILD层的沟槽中的第二导电聚合物层；布置在第二导电聚合物层上的第二电极层。第一导电聚合物层和第二导电聚合物层关于铁电聚合物层覆盖或隔离电极层，用以在电极层和铁电聚合物层之间提供反应和/或扩散阻挡。在本发明的上下文中，“反应和/或扩散阻挡”的意思是指布置在一方面是电极层之一和另一方面是铁电聚合物层之间的阻挡，以基本上防止被覆盖的电极层和铁电聚合物层的反应，和/或基本上防止金属从电极扩散到铁电聚合物层。
根据本发明的一个实施例，提供图7来示例用于存储器件300例如图4中的存储器件300的系统90的实例。在该特定的实施例中，例如器件300的器件可以例如被用作在便携式通信设备170中使用的独立存储器，便携式通信设备170可以包括，例如移动通信设备(例如蜂窝电话)、双向无线通信系统、单向呼机、双向呼机、个人通信系统(PCS)、便携式计算机等。可替换地，存储器件300可以用在不认为是移动的应用中，例如桌上型计算系统，但重要的是要注意到这些是示范性实施例，并且不这样限制所要求保护的主题。无线计算设备172可以包括执行指令的处理器174，并包括微处理器、中央处理单元(CPU)、数字信号处理器、微控制器、精简指令集计算机(RISC)、复杂指令集计算机(CISC)等。无线计算设备172还可以任选地包括显示信息给用户的显示器176、提供无线通信的收发器178和天线180。
也应当理解，所要求保护的主题的范围不限于独立存储器。在可选实施例中，存储器件300可形成在或嵌入在无线计算设备170的其它部件例如处理器174中。在该实施例中，应用或系统90可以包括器件184，其能够接收来自天线180的传送。例如，传送可以借助无线通信介质182进行传送。然而，重要的是要注意到，应用90是根据所要求保护的主题使用铁电器件的示范性实施例。尽管为了描述优选实施例在此已示例和描述了具体实施例，但本领域普通技术人员将意识到，实现相同目的的大量各种可选的和/或等效的实施方案可取代所示出和描述的具体实施例，而不脱离本发明的范围。本领域技术人员将容易意识到，本发明可以以多种实施例实施。本申请指的是覆盖在此论述的实施例的任何修改或变形。因此，显然指的是本发明仅由权利要求和其等效物限制。

Claims (30)

1.一种铁电聚合物存储模块，包括：
第一组层，包括：在其中限定沟槽的ILD层；布置在ILD层的沟槽中的第一电极层；布置在第一电极层上的第一导电聚合物层；和布置在第一导电聚合物层上的铁电聚合物层；和
第二组层，布置在第一组层上以与其一起限定存储单元，该第二组层包括：在其中限定沟槽的ILD层；布置在第二组层的ILD层的沟槽中的第二导电聚合物层；和布置在第二导电聚合物层上的第二电极层；
其中第一导电聚合物层和第二导电聚合物层相对于铁电聚合物层覆盖电极层，以在电极层和铁电聚合物层之间提供反应和/或扩散阻挡。
2.根据权利要求1的存储模块，其中铁电聚合物层没有延伸超过由第一组层的ILD层限定的沟槽。
3.根据权利要求1的存储模块，其中铁电聚合物层延伸超过由第一组层的ILD层限定的沟槽。
4.根据权利要求1的存储模块，其中第一组层的ILD层包括：
在其中限定沟槽的第一ILD层；和
在其中限定沟槽并布置在第一ILD层上的第二ILD层，从而使得它的沟槽与第一ILD层的沟槽配准，第一电极层布置在第一ILD层的沟槽中。
5.根据权利要求1的存储模块，其中：
第一组层的沟槽、第一电极层和第一导电聚合物层基本上彼此平行；和
第二组层的沟槽、第二电极层和第二导电聚合物层基本上彼此平行。
6.根据权利要求5的存储模块，其中第一组层的沟槽、第一电极层和第一导电聚合物层分别与第二组层的沟槽、第一电极层和第二导电聚合物层基本垂直。
7.根据权利要求1的存储模块，其中第一组层的ILD层和第二组层的ILD层每个均包括氧化硅(SixOy)、氟氧化硅(SixOyFz)、氮氧化硅(SixOyNz)、氮化硅(SixNy)、掺氮的碳化硅(SixCyNz)、碳化硅(SixCy)或聚合物(CvHwFxOyNz)中之一。
8.根据权利要求1的存储模块，其中第一导电聚合物层和第二导电聚合物层每个均包括聚(乙烯基-二氧噻吩)(PEDOT)、聚吡咯(PPY)、聚(苯胺)PANI或电阻率低于1×105ohm-cm的任何导电聚合物中之一。
9.根据权利要求1的存储模块，其中铁电聚合物层包括vinyledene fluoride(VDF)和三氟乙烯(TrFE)的共聚物、纯聚VDF或另外的有机可旋涂处理的铁电聚合物中之一。
10.根据权利要求1的存储模块，其中第一电极层和第二电极层每个均包括氮化钛(TiN)、氮化钽(TaN)、或Ti、Ta、Ni、Al、Cu、Au、Ag、Pt的各种金属组合物和合金中之一。
11.一种存储器件，包括多个相互堆叠的存储模块，每个存储模块包括：
第一组层，包括：在其中限定沟槽的ILD层；布置在ILD层的沟槽中的第一电极层；布置在第一电极层上的第一导电聚合物层；和布置在第一导电聚合物层上的铁电聚合物层；和
第二组层，布置在第一组层上以与其一起限定存储单元，该第二组层包括：在其中限定沟槽的ILD层；布置在第二组层的ILD层的沟槽中的第二导电聚合物层；和布置在第二导电聚合物层上的第二电极层；
其中第一导电聚合物层和第二导电聚合物层相对于铁电聚合物层覆盖电极层，以在电极层和铁电聚合物层之间提供反应阻挡和/或扩散阻挡。
12.根据权利要求11的存储器件，其中存储模块彼此相同。
13.根据权利要求11的存储器件，其中至少一些存储模块彼此不同。
14.一种制备存储模块的方法，包括：
提供第一组层，包括提供：在其中限定沟槽的ILD层；布置在ILD层的沟槽中的第一电极层；布置在第一电极层上的第一导电聚合物层；和布置在第一导电聚合物层上的铁电聚合物层；和
提供布置在第一组层上的第二组层以与其一起限定存储单元，提供该第二组层包括提供：在其中限定沟槽的第一组层上的ILD层；布置在第二组层的ILD层的沟槽中的第二导电聚合物层；和布置在第二导电聚合物层上的第二电极层；
其中第一导电聚合物层和第二导电聚合物层相对于铁电聚合物层覆盖电极层，以在电极层和铁电聚合物层之间提供反应和/或扩散阻挡。
15.根据权利要求14的方法，其中提供第一组层的ILD层包括：
沉积第一ILD材料；
在第一ILD材料中限定沟槽以形成第一ILD层；
在第一ILD层上沉积第二ILD材料；和
在第二ILD材料中限定与第一ILD层的沟槽配准的沟槽以形成第二ILD层，第一ILD层和第二ILD层共同形成第一组层的ILD层。
16.根据权利要求15的方法，其中提供第一电极层包括：
在沉积第二ILD层之前在第一ILD层上沉积第一金属材料，以便在第一ILD层的沟槽中布置一些第一金属材料；和
去除一些第一金属材料，以形成包括第一ILD层的沟槽中的电极的第一电极层。
17.根据权利要求14的方法，其中提供第一导电聚合物层包括：
在第一组层的ILD层上和第一电极层上沉积第一导电聚合物材料；和
去除一些第一导电聚合物材料以形成第一导电聚合物层，以便第一导电聚合物层包括布置在第一组层的ILD层的沟槽中并从铁电聚合物层覆盖第一电极层的第一导电聚合物子层。
18.根据权利要求14的方法，其中提供铁电聚合物层包括在第一组层的ILD层上和第一导电聚合物层上沉积铁电聚合物材料以形成铁电聚合物层。
19.根据权利要求14的方法，其中提供铁电聚合物层包括：
在第一组层的ILD层上和第一导电聚合物层上沉积铁电聚合物材料；和
去除一些铁电聚合物材料以形成铁电聚合物层，以便铁电聚合物层不延伸超过第一组层的ILD层的沟槽。
20.根据权利要求14的方法，其中：
提供第二组层的ILD层包括：
在铁电聚合物层上沉积ILD材料；和
在ILD材料中限定沟槽以形成第二组层的ILD层。
21.根据权利要求14的方法，其中提供第二导电聚合物层包括：
在第二组层的ILD层上沉积第二导电聚合物材料，以便在第二组层的ILD层的沟槽中布置一些第二导电聚合物材料；和
去除一些第二导电聚合物材料以形成第二导电聚合物层，以便第二导电聚合物层包括布置在第二组层的ILD层的沟槽中的第二导电聚合物子层。
22.根据权利要求14的方法，其中提供第二电极层包括：
在第二组层的ILD层上沉积第二金属材料，以便在第一ILD层的沟槽中布置一些第二金属材料；和
去除一些第二金属材料以形成包括第二组层的ILD层的沟槽中的电极的第二电极层，布置第二电极层的电极以便第二导电聚合物层从铁电聚合物层覆盖电极。
23.根据权利要求14的方法，其中提供第一组层和第二组层中每一个的ILD层包括：利用化学汽相沉积(CVD)、溅射沉积、等离子体汽相沉积(PVD)或由溶液旋转铸造其中之一来沉积ILD材料，并对ILD材料进行光刻和蚀刻以提供沟槽来形成ILD层。
24.根据权利要求14的方法，其中提供第一电极层和第二电极层包括：利用CVD、溅射、PVD、原子层沉积、电镀或无电镀来沉积金属材料，并对该金属材料进行CMP以形成第一电极层和第二电极层中的各层。
25.根据权利要求14的方法，其中提供第一导电聚合物层和第二导电聚合物层包括：利用旋涂来沉积导电聚合物材料，并对该导电聚合物材料进行蚀刻以形成第一导电聚合物层和第二导电聚合物层中的各层。
26.根据权利要求14的方法，其中提供铁电聚合物层包括利用旋涂来沉积铁电聚合物材料以形成铁电聚合物层。
27.根据权利要求14的方法，其中提供铁电聚合物层包括：
利用旋涂来沉积铁电聚合物材料；和
蚀刻该铁电聚合物材料以形成铁电聚合物层。
28.一种包括便携式通信设备的系统，该便携式通信设备包括存储器件，该存储器件包括多个相互堆叠的存储模块，每个存储模块包括：
第一组层，包括：在其中限定沟槽的ILD层；布置在ILD层的沟槽中的第一电极层；布置在第一电极层上的第一导电聚合物层；和布置在第一导电聚合物层上的铁电聚合物层；
第二组层，布置在第一组层上以与其一起限定存储单元，该第二组层包括：在其中限定沟槽的ILD层；布置在第二组层的ILD层的沟槽中的第二导电聚合物层；和布置在第二导电聚合物层上的第二电极层；
其中第一导电聚合物层和第二导电聚合物层相对于铁电聚合物层覆盖电极层，以在电极层和铁电聚合物层之间提供反应和/或扩散阻挡。
29.根据权利要求28的存储模块，其中铁电聚合物层没有延伸超过由第一组层的ILD层限定的沟槽。
30.根据权利要求28的存储模块，其中铁电聚合物层延伸超过由第一组层的ILD层限定的沟槽。
CN2005800326397A 2004-09-27 2005-09-21 包括聚合物电极的铁电聚合物存储器件及其制备方法 Expired - Fee Related CN101091255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/951,017 US7808024B2 (en) 2004-09-27 2004-09-27 Ferroelectric polymer memory module
US10/951,017 2004-09-27
PCT/US2005/033811 WO2006036691A2 (en) 2004-09-27 2005-09-21 Ferroelectric polymer memory device including polymer electrodes and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN101091255A true CN101091255A (zh) 2007-12-19
CN101091255B CN101091255B (zh) 2011-04-20

Family

ID=35520951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800326397A Expired - Fee Related CN101091255B (zh) 2004-09-27 2005-09-21 包括聚合物电极的铁电聚合物存储器件及其制备方法

Country Status (7)

Country Link
US (2) US7808024B2 (zh)
JP (1) JP4990778B2 (zh)
KR (1) KR100924463B1 (zh)
CN (1) CN101091255B (zh)
DE (1) DE112005002299T5 (zh)
TW (1) TWI270988B (zh)
WO (1) WO2006036691A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943777A (zh) * 2014-03-18 2014-07-23 复旦大学 一种可控温旋涂制备有机半导体/铁电复合阻变薄膜的方法
CN104350625A (zh) * 2012-06-06 2015-02-11 沙特基础工业公司 铁电装置、相互连接件、及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808024B2 (en) 2004-09-27 2010-10-05 Intel Corporation Ferroelectric polymer memory module
CN101359665B (zh) * 2007-07-30 2011-12-28 徐海生 铁电随机存取芯片
GB0809840D0 (en) * 2008-05-30 2008-07-09 Univ Catholique Louvain Ferroelectric organic memories with ultra-low voltage operation
CN106252509B (zh) * 2016-09-20 2019-06-18 哈尔滨工业大学深圳研究生院 一种基于有机铁电薄膜的电阻开关存储器及其制备方法
US11176995B2 (en) * 2019-07-18 2021-11-16 International Business Machines Corporation Cross-point array of polymer junctions with individually-programmed conductances

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416055B2 (ja) * 1998-12-01 2010-02-17 ローム株式会社 強誘電体メモリおよびその製造方法
JP3956190B2 (ja) * 2000-01-28 2007-08-08 セイコーエプソン株式会社 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
JP2002359353A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
NO20015509D0 (no) 2001-11-09 2001-11-09 Hans Gude Gudesen Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6878980B2 (en) 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
NO314373B1 (no) 2001-11-28 2003-03-10 Hans Gude Gudesen Matriseadresserbart apparat med en eller flere minneinnretninger
NO20015871D0 (no) 2001-11-30 2001-11-30 Thin Film Electronics Asa Minneinnretning med flettede lag
JP2003233984A (ja) * 2001-12-04 2003-08-22 Sanyo Electric Co Ltd メモリ装置
US6638774B2 (en) * 2002-01-15 2003-10-28 Infineon Technologies, Ag Method of making resistive memory elements with reduced roughness
JP2003282828A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体メモリ装置
JP2003282838A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置
US6704220B2 (en) 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
US7727777B2 (en) 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
US7808024B2 (en) 2004-09-27 2010-10-05 Intel Corporation Ferroelectric polymer memory module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350625A (zh) * 2012-06-06 2015-02-11 沙特基础工业公司 铁电装置、相互连接件、及其制造方法
CN104350625B (zh) * 2012-06-06 2018-10-26 沙特基础工业公司 铁电装置、相互连接件、及其制造方法
CN103943777A (zh) * 2014-03-18 2014-07-23 复旦大学 一种可控温旋涂制备有机半导体/铁电复合阻变薄膜的方法

Also Published As

Publication number Publication date
KR100924463B1 (ko) 2009-11-03
JP2008515191A (ja) 2008-05-08
US20060071256A1 (en) 2006-04-06
US20110073831A1 (en) 2011-03-31
CN101091255B (zh) 2011-04-20
WO2006036691A2 (en) 2006-04-06
DE112005002299T5 (de) 2007-09-27
TW200625658A (en) 2006-07-16
KR20070046955A (ko) 2007-05-03
US7808024B2 (en) 2010-10-05
TWI270988B (en) 2007-01-11
JP4990778B2 (ja) 2012-08-01
US8129767B2 (en) 2012-03-06
WO2006036691A3 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
CN101091255B (zh) 包括聚合物电极的铁电聚合物存储器件及其制备方法
JP5142728B2 (ja) 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法
WO2008013086A1 (fr) Dispositif de stockage à semi-conducteurs non volatil et son procédé de fabrication
US20050247965A1 (en) Ferroelectric memory device with a conductive polymer layer and a method of formation
CN107946342B (zh) 柔性显示基板及其制作方法、显示装置
TW201225282A (en) Organic light-emitting display device and method of manufacturing the same
TW201222676A (en) Thin film transistors and methods for manufacturing the same
US7592220B2 (en) Capacitance process using passivation film scheme
TW201034077A (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US6455374B1 (en) Method of manufacturing flash memory device
US10978550B2 (en) Efficient metal-insulator-metal capacitor
CN212010934U (zh) 阵列基板及显示面板
US6506643B1 (en) Method for forming a damascene FeRAM cell structure
JP2001230388A (ja) 半導体装置の製造方法
JP2007095898A (ja) 半導体記憶装置及びその製造方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
US7808569B2 (en) Method for manufacturing pixel structure
CN109994532B (zh) 像素界定层及其制备方法和包含它的显示基板和显示装置
US10636658B1 (en) Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
KR100398570B1 (ko) 강유전체 커패시터의 제조방법
US20080132068A1 (en) Damascene metal-insulator-metal (MIM) device
KR100822614B1 (ko) 반도체 소자 및 이의 제조 방법
US7344897B2 (en) Ferroelectric polymer memory structure and method therefor
CN115206973A (zh) 集成组合件及形成集成组合件的方法
KR20030050992A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20180921

CF01 Termination of patent right due to non-payment of annual fee