CN109994532B - 像素界定层及其制备方法和包含它的显示基板和显示装置 - Google Patents

像素界定层及其制备方法和包含它的显示基板和显示装置 Download PDF

Info

Publication number
CN109994532B
CN109994532B CN201910275204.9A CN201910275204A CN109994532B CN 109994532 B CN109994532 B CN 109994532B CN 201910275204 A CN201910275204 A CN 201910275204A CN 109994532 B CN109994532 B CN 109994532B
Authority
CN
China
Prior art keywords
layer
inorganic material
bank
pattern layer
material pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910275204.9A
Other languages
English (en)
Other versions
CN109994532A (zh
Inventor
石守磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910275204.9A priority Critical patent/CN109994532B/zh
Publication of CN109994532A publication Critical patent/CN109994532A/zh
Application granted granted Critical
Publication of CN109994532B publication Critical patent/CN109994532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

像素界定层及其制备方法和包含它的显示基板和显示装置。本发明提供一种像素界定层，包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，其中所述堤部的上部依次层叠有第一无机材料图案层和在所述第一无机材料图案层上自组装单分子层形成的疏液图案层；和/或所述堤部的下部依次层叠有第二无机材料图案层和在所述第二无机材料图案层上自组装单分子层形成的亲液图案层。本发明通过在传统PDL表面包覆沉积一层无机材料的方法，形成的无机材料可以仅形成薄薄的一层，解决了传统不同材料交替成膜时，无机材料厚度过厚的问题，从而提高设备利用率及产能。同时，通过自组装单分子进行像素界定层的表面改性，从而实现改善表面的亲/疏液性能的目的。

Description

像素界定层及其制备方法和包含它的显示基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素界定层及其制备方法和包含它的显示基板和显示装置。
背景技术
在打印过程中，为了实现基底亲液，像素界定层(PDL)疏液的目的，或者成膜区域侧壁亲液，非成膜区域疏液的目的，通常对材料进行严苛的要求，但在目前的材料中，经清洗后，其接触角一般均在90°以下，一般只能达到50°。
美国专利US6476988B1提出了利用多种不同性质材料依次叠层进行PDL的构筑，但工艺过于复杂，每一层的制备都需要一道光刻步骤；而且需要含氟等离子的配合。不同材料叠层的结构，尤其是无机层结构，需要用PECVD等设备进行沉积，而PDL厚度较厚，沉积需要消耗大量的时间，影响产能。
目前最常规表面的疏液处理，即用含氟等离子处理PDL表面从而增加表面的疏液性。然而由于等离子的特性，其性能保持的时间太短，从而在面对较长时间的制程工艺或者较高温度的退火工艺时，就可能会出现失效的问题。
发明内容
为了克服上述缺陷，本发明提供一种像素界定层及其制备方法和包括它的显示基板。
本发明提供一种像素界定层，包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，其中所述堤部的上部依次层叠有第一无机材料图案层和在所述第一无机材料图案层上自组装单分子层形成的疏液图案层；和/或所述堤部的下部依次层叠有第二无机材料图案层和在所述第二无机材料图案层上自组装单分子层形成的亲液图案层。
根据本发明一实施方式，所述第一无机材料图案层和所述第二无机材料图案层由SiO2、SiNx、SiON中的一种或多种形成。
根据本发明另一实施方式，所述疏液图案层由过氟辛基三氯硅烷自组装形成。
根据本发明另一实施方式，所述亲液图案层由十八烷基三氯硅烷通过自组装方式形成。
本发明还提供一种像素界定层的制备方法，所述像素界定层包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，所述方法包括：在所述堤部的上部形成第一无机材料图案层；在所述第一无机材料图案层上自组装单分子层形成疏液图案层；和/或在所述堤部的下部形成第二无机材料图案层；在所述第二无机材料图案层上自组装单分子层形成亲液图案层。
根据本发明的一实施方式，所述形成第一无机材料图案层包括：在基底上形成光敏树脂层；图案化所述光敏树脂层，露出所述堤部的上部；在所述堤部的上部形成第一无机材料图案层；继续图案化所述光敏树脂层，形成所述像素界定层堤部的下部。
根据本发明的另一实施方式，所述形成第一无机材料图案层包括：在基底上形成所述像素界定层的堤部；涂敷光刻胶层，所述堤部的下部埋设于所述光刻胶层内、所述堤部的上部露出；在所述堤部的上部形成第一无机材料图案层；除去所述光刻胶层。
根据本发明的另一实施方式，所述形成第二无机材料图案层包括：在基底上形成所述像素界定层的堤部；形成无机材料层于所述堤部和所述基底的表面；除去形成在所述基底表面的所述无机材料层部分；涂敷光刻胶层，所述光刻胶层覆盖所述堤部的下部和第二无机材料图案层、露出所述堤部的上部和所述第一无机材料图案层；除去所述第一无机材料图案层；除去所述光刻胶层。
根据本发明的另一实施方式，当所述疏液图案层和所述亲液图案层同时存在时，包括：在基底上形成所述像素界定层的堤部；形成无机材料层于所述堤部和所述基底的表面；除去形成在所述基底表面的所述无机材料层部分；涂敷光刻胶层，所述光刻胶层覆盖所述堤部的下部和第二无机材料图案层、露出所述堤部的上部和所述第一无机材料图案层；在所述第一无机材料图案层上自组装单分子层形成疏液图案层；除去所述光刻胶层；在所述第二无机材料图案层上自组装单分子层形成亲液图案层。
本发明还提供一种包括上述像素界定层的显示基板和显示装置。
本发明通过在传统PDL表面包覆沉积一层无机材料的方法，形成的无机材料可以仅形成薄薄的一层，解决了传统不同材料交替成膜时，无机材料厚度过厚的问题，从而提高设备利用率及产能。同时，通过自组装单分子进行像素界定层的表面改性，从而实现改善表面的亲/疏液性能。本发明的像素界定层，经过疏液处理后疏液接触角一般可达110°甚至120°以上，经过亲液处理后的亲液接触角则可以降低到30°以下。本发明通过自组装的单分子层是基于共价键的连接，一般的清洗步骤和长时间放置并不会对其造成明显的损伤，也不会影响其亲/疏液性能，因此通过这种方法形成的表面处理层的亲/疏液性能可以长久的保持。更进一步，本发明的方法在构筑的单分子层结构的过程中，采用光刻胶保护的方式，不会对周围的线路等区域产生丝毫的损伤，且可以精确控制单分子层的形成高度。随着打印基板分辨率的提高，本发明的像素界定层的非成膜区的表层超疏液性质也更能够使墨滴准确的滴入到像素区域内。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1A至图1G是本发明一实施方式的像素界定层的制备流程示意图。
图2A至图2C是本发明另一实施方式的像素界定层的制备流程示意图。
图3A至图3G是本发明另一实施方式的像素界定层的制备流程示意图。
图4A至图4G是本发明另一实施方式的像素界定层的制备流程示意图。
其中，附图标记说明如下：
11：基板
12：堤部
12a：堤部的上部
12b：堤部的下部
12c：光敏树脂层
13：无机材料层
13a：第一无机材料图案层
13b：第二无机材料图案层
14、14a、14b：光刻胶层
15：疏液图案层
16：亲液图案层
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
需要说明的是，本发明中上、下等用语，仅为互为相对概念或是以产品的正常使用状态为参考的，而不应该认为是具有限制作用。同样的理由，第一、第二等用语，也仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面结合附图，对本发明实施例提供的像素界定层、其制备方法及显示基板和显示装置的具体实施方式进行详细地说明。
其中，附图中各层的厚度和形状不反映像素界定层的真实比例，目的只是示意说明本发明内容。
本发明通过自组装单分子对像素界定层堤部进行表面改性，从而实现堤部的亲/疏液特性。具体而言，图1G示出，在堤部的上部12a自组装单分子层形成疏液图案层15的实施例。如图1G所示，像素界定层包括限定多个像素区域的堤部12，堤部12包括紧邻基底11的堤部的下部12b及其上的堤部的上部12a，其中堤部的上部12a依次层叠有第一无机材料图案层13a和在第一无机材料图案层13a上自组装单分子层形成的疏液图案层15。图3G示出，在堤部的下部12b自组装单分子层形成亲液图案层16的实施例。如图3G所示，像素界定层堤部的下部12b依次层叠有第二无机材料图案层13b和在第二无机材料图案层13b上自组装单分子层形成的亲液图案层16。图4G示出，在堤部的上部12a自组装单分子层形成疏液图案层15、在堤部的下部12b自组装单分子层形成亲液图案层16的实施例。如图4G所示，像素界定层堤部的上部12a依次层叠有第一无机材料图案层13a和在第一无机材料图案层13a上自组装单分子层形成的疏液图案层15，堤部的下部12b依次层叠有第二无机材料图案层13b和在第二无机材料图案层13b上自组装单分子层形成的亲液图案层16。
需要说明的是，本文中像素界定层“堤部的上部”是指像素界定层远离基底的部分，“堤部的下部”是指像素界定层靠近基板的部分，“堤部的上部”和堤部的下部”组成像素界定层的堤部。上部和下部并没有明确的界限，只是相对的概念，仅用于方便描述。
疏液图案层15和亲液图案层16分别通过第一无机材料图案层13a和第二无机材料图案层13b组装到堤部表面的相应位置。第一无机材料图案层13a和第二无机材料图案层13b表面的羟基(-OH)基团与疏液或亲液有机化合物中的官能团形成共价键从而实现单分子层的自组装。可选地，第一无机材料图案层13a和第二无机材料图案层13b由SiO2、SiNx、SiON中的一种或多种形成。形成疏液图案层15的有机化合物可以是但不限于，过氟辛基三氯硅烷自组装形成。经过上述表面处理后，疏液图案层15的疏液接触角一般可达110°甚至120°以上。形成亲液图案层16的有机化合物可以是但不限于，十八烷基三氯硅烷。经过上述表面处理后，亲液图案层16的亲液接触角则可以降低到30°以下。
疏液图案层形成在非成膜区域，亲液图案层形成在成膜区域，因此疏液图案层的高度可以根据目标器件的厚度进行灵活调节。图1A至1G示出一实施例的像素界定层的制备流程示意图，即堤部的上部12a形成疏液图案层15的像素界定层的制备流程示意图。首先在基底11上形成光敏树脂层，图案化光敏树脂层，露出像素界定层堤部的上部12a及剩余的光敏树脂层12c，具体结构如图1A所示。光敏树脂可以是任何适于形成像素界定层的光敏树脂。通过曝光、显影等工序对光敏树脂层进行图案化。
然后在图1A所示结构表面沉积一层无机材料层13，无机材料一般选择Si的氧化物或氮化物，如SiO2、SiNx、SiON等。可以通过PECVD进行沉积。无机材料层13的作用在于提供与自组装有机化合物形成共价键的基团。因此，无机材料层13的厚度是能够满足上述目的即可。一般为薄薄的一层即可，如30nm左右，即实现良好的成膜即可，可以根据工艺的不同适当调整厚度。沉积无机材料层13的结构如图1B所示。
可选地，也可以通过如图2A至2C的方式形成如图1B所示的结构。如图2A所示，首先在基底11上形成像素界定层的堤部12。之后，如图2B所示，通过旋涂一层光刻胶形成光刻胶层14，其中堤部的下部12b埋设于光刻胶层14内，露出堤部的上部12a。之后，如图2C所示，在图2B所示结构表面沉积一层无机材料层13，形成与图1B所示相同的结构。
之后，对图1B或图2C所示结构进行处理，保留形成在堤部12a表面的无机材料层13a，除去光敏树脂层12c或光刻胶层14表面的无机材料层13。具体的方式可以是如图1C至1F所示的方式。如图1C所示，通过在光敏树脂层12c或光刻胶层14上旋涂光刻胶形成光刻胶层14a。之后，如图1D所示，对光刻胶层14a进行图案化除去形成在光敏树脂层12c或光刻胶层14表面的无机材料层13上的光刻胶，保留覆盖在形成于堤部12a表面的无机材料层13a上的光刻胶层14b。之后，对露出的无机材料层13进行刻蚀、去除，形成图1E所示结构。最后，通过曝光、显影等工艺除去光刻胶层14b和光敏树脂层12c或光刻胶层14，露出堤部的下部12b和覆盖在堤部的上部12a上的第一无机材料图案层13a，形成的结构如图1F所示。
最后，如图1G所示，通过自组装在第一无机材料图案层13a上形成单分子层构成的疏液图案层15。
图3A至3G示出另一实施例的像素界定层的制备流程示意图，即堤部的下部12b形成亲液图案层16的像素界定层的制备流程示意图。首先，如图3A所示，在基底11上形成像素界定层的堤部12。然后，在此结构的表面形成无机材料层13，如图3B所示，无机材料层13覆盖堤部12和基底11的表面。之后，除去形成在基底11表面的无机材料层13，保留形成在堤部12表面的无机材料层13。去除的方法可以如图1C至1E所示方法相似，即通过光刻胶层保护需要保留的部分(即形成在堤部12表面的无机材料层13)，露出需要除去的部分(即形成在基底11表面的无机材料层13)，然后除去露出部分，在此不再详述具体步骤。除去基底11表面的无机材料层13后形成图3C所示结构。
之后，除去堤部的上部12a表面的第一无机材料图案层13a，具体过程如图3D至图3F所示。如图3D所示，通过旋涂一层光刻胶形成光刻胶层14，其中堤部的下部12b埋设于光刻胶层14内，露出堤部的上部12a。之后，对露出的堤部的上部12a表面的第一无机材料图案层13a进行刻蚀、去除，形成图3E所示结构。最后，通过曝光、显影等工艺除去光刻胶层14，露出堤部的下部12b和覆盖在其上的第二无机材料图案层13b，形成的结构如图3F所示。
最后，如图3G所示，通过自组装在第二无机材料图案层13b上形成单分子层构成的亲液图案层16。
本实施例中亲液图案层16形成堤部的下部12b。在打印器件过程中，希望限定液体成膜区域的堤部的下部的表面是亲液的，限定非成膜区域堤部的上部的表面是疏液的，因此在对堤部改性的过程中，可以选用具有较好疏液性能的材料形成堤部，通过本实施例的像素界定层的构建方式，可以更好地实现亲/疏液功能区的分区。
图4A至4G示出又一实施例的像素界定层的制备流程示意图，即堤部的上部12a形成疏液图案层15、堤部的下部12b形成亲液图案层16的像素界定层的制备流程示意图。首先，如图4A所示，在基底11上形成像素界定层的堤部12。然后，在此结构的表面形成无机材料层13，如图4B所示，无机材料层13覆盖堤部12和基底11的表面。之后，除去形成在基底11表面的无机材料层13，保留形成在堤部12表面的无机材料层13。去除的方法可以如图1C至1E所示方法相似，即通过光刻胶层保护需要保留的部分(即形成在堤部12表面的无机材料层13)，露出需要除去的部分(即形成在基底11表面的无机材料层13)，然后除去露出部分，在此不再详述具体步骤。除去基底11表面的无机材料层13后形成图4C所示结构。
之后，在堤部的上部12a表面的第一无机材料图案层13a上自组装单分子层形成的疏液图案层13a，具体过程如图4D至图4E所示。如图4D所示，通过旋涂一层光刻胶形成光刻胶层14，其中堤部的下部12b埋设于光刻胶层14内，露出堤部的上部12a。之后，对露出的堤部的上部12a表面的第一无机材料图案层13a进行自组装形成单分子层构成的疏液图案层15，结构如图4E所示。
随后，在堤部的下部12b表面的第二无机材料图案层13b上自组装单分子层形成的亲液图案层13b，具体过程如图4F和图4G所示。首先，如图4F所示，通过曝光、显影等工艺除去光刻胶层14，露出堤部的下部12b和覆盖在其上的第二无机材料图案层13b。之后，如图4G所示，通过自组装在第二无机材料图案层13b上形成单分子层构成的亲液图案层16。在自组装亲液图案层的过程，由于堤部的上部12a表面已经自组装有疏液图案层15，因此亲液单分子层定位组装在堤部的下部区域12b，不会自组装在其他区域。
本发明通过在传统PDL表面包覆沉积一层无机材料的方法，形成的无机材料可以仅形成薄薄的一层，解决了传统不同材料交替成膜时，无机材料厚度过厚的问题，从而提高设备利用率及产能。同时，通过自组装单分子进行像素界定层的表面改性，从而实现改善表面的亲/疏液性能。本发明的像素界定层，经过疏液处理后疏液接触角一般可达110°甚至120°以上，经过亲液处理后的亲液接触角则可以降低到30°以下。本发明通过自组装的单分子层是基于共价键的连接，一般的清洗步骤和长时间放置并不会对其造成明显的损伤，也不会影响其亲/疏液性能，因此通过这种方法形成的表面处理层的亲/疏液性能可以长久的保持。更进一步，本发明的方法在构筑的单分子层结构的过程中，采用光刻胶保护的方式，不会对周围的线路等区域产生丝毫的损伤，且可以精确控制单分子层的形成高度。随着打印基板分辨率的提高，本发明的像素界定层的非成膜区的表层超疏液性质也更能够使墨滴准确的滴入到像素区域内。
可选地，本发明实施例还提供一种显示基板，包括上述像素界定层。本发明实施例还提供一种显示装置，可以包括上述该显示基板，该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种像素界定层的制备方法，所述像素界定层包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，所述方法包括：
在所述堤部的上部形成第一无机材料图案层；
在所述第一无机材料图案层上自组装单分子层形成疏液图案层；其中，所述形成第一无机材料图案层包括：
在基底上形成光敏树脂层；
图案化所述光敏树脂层，露出所述堤部的上部；
在所述堤部的上部形成第一无机材料图案层；
继续图案化所述光敏树脂层，形成所述像素界定层堤部的下部。
2.一种像素界定层的制备方法，所述像素界定层包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，所述方法包括：
在所述堤部的上部形成第一无机材料图案层；
在所述第一无机材料图案层上自组装单分子层形成疏液图案层；
其中，所述形成第一无机材料图案层包括：
在基底上形成所述像素界定层的堤部；
涂敷光刻胶层，所述堤部的下部埋设于所述光刻胶层内、所述堤部的上部露出；
在所述堤部的上部形成第一无机材料图案层；
除去所述光刻胶层。
3.一种像素界定层的制备方法，所述像素界定层包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，所述方法包括：
在所述堤部的下部形成第二无机材料图案层；
在所述第二无机材料图案层上自组装单分子层形成亲液图案层；
其中，所述形成第二无机材料图案层包括：
在基底上形成所述像素界定层的堤部；
形成无机材料层于所述堤部和所述基底的表面；
除去形成在所述基底表面的所述无机材料层部分；
涂敷光刻胶层，所述光刻胶层覆盖所述堤部的下部和第二无机材料图案层、露出所述堤部的上部和第一无机材料图案层；
除去所述第一无机材料图案层；
除去所述光刻胶层。
4.一种像素界定层的制备方法，其特征在于，所述像素界定层包括限定多个像素区域的堤部，所述堤部包括紧邻基底的所述堤部的下部及其上的所述堤部的上部，所述堤部的上部依次层叠有第一无机材料图案层和在所述第一无机材料图案层上自组装单分子层形成的疏液图案层；和所述堤部的下部依次层叠有第二无机材料图案层和在所述第二无机材料图案层上自组装单分子层形成的亲液图案层，所述制备方法包括：
在基底上形成所述像素界定层的堤部；
形成无机材料层于所述堤部和所述基底的表面；
除去形成在所述基底表面的所述无机材料层部分；
涂敷光刻胶层，所述光刻胶层覆盖所述堤部的下部和第二无机材料图案层、露出所述堤部的上部和所述第一无机材料图案层；
在所述第一无机材料图案层上自组装单分子层形成疏液图案层；
除去所述光刻胶层；
在所述第二无机材料图案层上自组装单分子层形成亲液图案层。
5.根据权利要求3或4所述的像素界定层的制备方法，其特征在于，所述第一无机材料图案层和所述第二无机材料图案层由SiO2、SiNx、SiON中的一种或多种形成。
6.根据权利要求3或4所述的像素界定层的制备方法，其特征在于，和所述第二无机材料图案层由SiO2、SiNx、SiON中的一种或多种形成。
7.根据权利要求1,2或4所述的像素界定层的制备方法，其特征在于，所述疏液图案层由过氟辛基三氯硅烷自组装形成。
8.根据权利要求3或4所述的像素界定层的制备方法，其特征在于，所述亲液图案层由十八烷基三氯硅烷自组装形成。
CN201910275204.9A 2019-04-08 2019-04-08 像素界定层及其制备方法和包含它的显示基板和显示装置 Active CN109994532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910275204.9A CN109994532B (zh) 2019-04-08 2019-04-08 像素界定层及其制备方法和包含它的显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910275204.9A CN109994532B (zh) 2019-04-08 2019-04-08 像素界定层及其制备方法和包含它的显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN109994532A CN109994532A (zh) 2019-07-09
CN109994532B true CN109994532B (zh) 2021-04-27

Family

ID=67132441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910275204.9A Active CN109994532B (zh) 2019-04-08 2019-04-08 像素界定层及其制备方法和包含它的显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN109994532B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659287A (zh) * 2015-03-12 2015-05-27 京东方科技集团股份有限公司 像素界定层及制备方法、显示基板及制备方法、显示装置
WO2016063943A1 (ja) * 2014-10-24 2016-04-28 旭硝子株式会社 隔壁用硬化性組成物、隔壁、隔壁の製造方法、隔壁の修復方法、修復された隔壁、および光学素子
CN107123752A (zh) * 2017-05-11 2017-09-01 京东方科技集团股份有限公司 像素界定层及其制造方法、显示基板、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004527A (ko) * 2003-10-13 2007-01-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 전계발광 디스플레이 패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063943A1 (ja) * 2014-10-24 2016-04-28 旭硝子株式会社 隔壁用硬化性組成物、隔壁、隔壁の製造方法、隔壁の修復方法、修復された隔壁、および光学素子
CN104659287A (zh) * 2015-03-12 2015-05-27 京东方科技集团股份有限公司 像素界定层及制备方法、显示基板及制备方法、显示装置
CN107123752A (zh) * 2017-05-11 2017-09-01 京东方科技集团股份有限公司 像素界定层及其制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
CN109994532A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN111564482B (zh) 显示基板及制备方法、显示装置
KR101883140B1 (ko) 픽셀 규정 층을 갖는 디스플레이 기판 및 제조 방법, 및 그를 포함하는 디스플레이 장치
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
EP2557608B1 (en) Organic light-emitting device and method of manufacturing the same
CN110504291B (zh) 一种显示基板及其制备方法、显示装置
US8956962B2 (en) Method for fabricating large-area nanoscale pattern
CN110767090B (zh) 一种显示基板及其制备方法、显示装置
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
WO2013102372A1 (zh) 阵列基板及其制造方法和显示装置
CN110176474B (zh) 显示面板及其制造方法、显示装置
WO2018006446A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN110797303B (zh) 一种基板及其制备方法、显示装置
JP5194526B2 (ja) 薄膜トランジスタの製造方法、画素アレイの製造方法
WO2013127197A1 (zh) Otft阵列基板、显示装置及其制作方法
WO2012161051A1 (ja) パターン構造体の製造方法
CN109994532B (zh) 像素界定层及其制备方法和包含它的显示基板和显示装置
US11302895B2 (en) Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same
CN111739896A (zh) 显示基板及其制备方法、显示面板
CN111625145B (zh) 一种触控显示基板及其制备方法、触控显示装置
CN110518073B (zh) 薄膜晶体管及其制备方法、显示装置
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
CN1324652C (zh) 制造半导体器件的方法
KR100575573B1 (ko) 전계 방출 소자와 그 제조 방법
CN112331797B (zh) 显示器件及其封装方法
JP4808824B1 (ja) パターン構造体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant