TWI270988B - Ferroelectric polymer memory device including polymer electrodes and method of fabricating same - Google Patents

Description

* 1270988 (1) 九、發明說明 【發明所屬之技術領域】 本發明之實施例係關於鐵電聚合物記憶體裝置，以及 製造該等裝置的方法。 " 【先前技術】 、 鐵電裝置，比如鐵電聚合物記憶體裝置可以包括一或 • 多層的鐵電材料夾在電極層之間。而形成此裝置，比如鐵 電聚合物記憶體裝置的方法可以有所變化，但一種方法包 括沉積一層鐵電聚合物於一第一電極層上，然後沉積且圖 案化一第二電極層於大部分該鐵電聚合物層上。 習知技術使用減除金屬整合方式以形成聚合物記憶體 裝置。減除金屬整合需要第一覆蓋沉積的一金屬層，接著 光阻旋塗/曝光/顯影，然後金屬蝕刻、移除光阻，再進行 一濕清潔。於一金屬頂部上圖案化導電聚合物造成一些缺 # 點。首先，當光阻是旋轉澆鑄於其上，顯影於其上，並從 一覆蓋金屬以濕或乾製程技術進行化學移除，而一覆蓋的 導電聚合物層並非相同的狀況。例如：假使該導電聚合物 是可溶解在用於旋轉澆鑄該光阻的溶劑中，那麼光阻在一 層覆蓋導電聚合物所覆蓋的一層覆蓋金屬上旋塗製成之過 程中，該光阻溶液就會沖走該導電聚合物。然而，即使選 擇一種適當的導電聚合物是不可溶解於光阻溶劑中，並且 一層光阻在該導電聚合物上旋轉澆鑄也沒有使其損壞，光 阻曝露於UV的化學顯影也會在該顯影液溶解該聚合物的 -4- (2) •1270988 區域破壞導電聚合物。這是因爲用於曝光和顯影所強化光 阻的化學製程。UV光分解該光阻成份的酸基，使得曝光 的部分溶解於（四甲基氫氧化銨）TMAH的鹼性溶液。一旦 此鹼性溶液沖走該UV曝光的光阻區域，下方的導電聚合 物就會曝露於該鹼性溶液。導電聚合物會被酸摻入，所以 該顯影劑TMAH會藉由中和該摻入的酸移除摻雜的聚合 物’或只是溶解整個聚合物，甚至是底切未顯影的光阻， # 也就從該基板移除所有的導電聚合物。最後，即使假設以 上所述的缺失都存在妥善的解決，最終階段導電聚合物上 印製的圖樣卻只在印製圖樣的金屬上是不夠的，因爲該印 有圖樣的金屬線側壁會被留下、曝露於接著在該印有圖樣 基板上旋轉澆鑄的鐵電聚合物。該鐵電聚合物和該側壁上 的金屬會起化學反應，而損壞該鐵電聚合物。 所以需要存在一種改良方法以形成鐵電聚合物記憶體 裝置’能夠解決至少一些以上提及的問題。 【發明內容】 一種製造具有導電聚合物電極的鐵電記億體模組的方 法’以及根據該方法製造的一鐵電記憶體模組。該鐵電聚 合物記憶體模組包括一第一組層含有：一〗L D層以界定其 中的溝槽；一第一電極層，配置於該溝槽內；一第一導電 聚合物層，配置於該第一電極層上；以及一鐵電聚合物 層配置弟導電聚合物層上。該模組進一步包括一 弟一組層e有· ILD層以界定其中的溝槽；一第二導電 (3) 1270988 聚合物層，配置於該第二組層的ild層之溝槽內；以及一 第二電極層，配置於該第二導電聚合物層上。該第—導電 聚合物層和該弟—*導電聚合物層覆盖該電極層，以@彳丑_ 電極層與該鐵電聚合物層之間的一反應和/或擴散障_。 【實施方式】 專利申請項標的的實施例包括一種製造具有導電聚合 I 物電極的一鐵電記憶體模組之方法，和根據本方法製造的 一鐵電記憶體模組，以及整合該鐵電記憶體裝置的—系 統。 於此敘述中，任何關於”一個實施例”或” 一實施例”意 思是相關於該實施例所敘述的一特別性質、結構、或特 徵，包括在專利申請項的標的之至少一實施例內。本說明 書中不同地方出現的用語”於一實施例中”，並不全部是指 相同的實施例。 • 在此可以陳述許多特定的細節，以便對申請專利的標 的之實施例提供徹底的瞭解。然而，本技術領域中技術人 員可以瞭解，申請專利的標的之實施例沒有這些特定的細 節也能夠實施。其他的範例中，熟知的方法、步驟、元件 和電路，在此並沒有詳細敘述以避免模糊申請專利的標的 之實施例。應該理解到，在此揭示的特定結構性和功能性 細節可以具有代表性，但不致於限制申請專利的標的之範 圍。 注意到此敘述中，一 ”記憶體模組”或”模組”是指一記 冬 (4) -1270988 憶體裝置或系統中的——吁一 ^ & ^甲日0 兀件，該兀件包括一或多個記憶體 單元。根據此敘述，一單一的模組可以組成〜記憶體裝 置，或者一堆疊的多重模組能夠形成一記憶體裝置。此外 才敘:中 層可以包括具有一特定功能的一或多層， 例如· ILD層”可以包括一層的一 ILD材料，複數層 (或堆璺）的相同ILD材料或不同ILD材料，只要其完成的 結構是具有一 IL D功能之一”層”。

具有優點地，本發明的實施例使用一鑲嵌整合方式， 其中一 IL〇是印上圖樣，並以活性材料塡入，比方金屬 線、一導電聚合物層、和一鐵電聚合物層。藉著在該ILD 印上圖樣’可以避免由於必須在彼此接觸的一金屬層與導 電聚合物層上印製圖樣所造成之缺點。 接著參考圖1 a和1 b，根據申請專利的標的之一第一 實施例呈現一鐵電記憶體模組1 〇 〇。圖1 a和1 b是鐵電記 憶體模組1 00分別以側面配置彼此夾角90度繪製的截面 圖。 如圖1 a最佳呈現，模組1 〇〇包括一第一 ILD層 1 02，如實例中含有氧化矽（SixOy)、氟氧化矽（SixOyFz)、 氮氧化矽（SixOyNz)、氮化矽（SixNy)、氮摻雜碳化矽 (SixCyNz)、碳化矽（SixCy)、聚合物（CvHwFx〇yNz)。ILD 層 1 02可以如實例使用所熟知的沉積製程方法，比方化學蒸 氣沉積（CVD)、濺鍍沉積、電漿蒸氣沉積（PVD)、或從溶 液旋轉澆鑄，以及接著進行微影和蝕刻技術。形成於ILD 102上的是第一電極層104，該第一電極層104可以如實 -7- (5) 1270988 例包含氮化鈦（TiN)或氮化鉅（TaN)，或各種金屬與丁i，Ta， Ni，Al，Cu，Au5 Ag，Pt合金的合成物’也可以使用所熟知 的沉積製程，比如CVD、濺鍍、PVD、原子層沉積 (A LD)、電鍍或無電電鍍，接著以一鑲嵌製程或化學機械

拋光（CMP)。形成於至少一部分該ILD層102和第一電極 層104上的是一第一導電聚合物層106，第一導電聚合物 層 106 可以包含聚噻吩 Poly(ethylene-dioxythiophene) (PED0T)、聚吡咯 Poly(Pyrrole)(PPY)、聚苯胺 Poly (aniline)PANI，或具有低於 lxlO5歐姆-公分（ohm-cm)電 阻率的任何適用導電聚合物，也可以如實例利用所熟知的 旋塗沉積製程形成，接著以一乾蝕刻降低該聚合物層的厚 度。配置於導電聚合物層106上的是一鐵電聚合物層 108，其可以包含亞乙烯氟化物（vdf)和三氟乙烯（TrFE) 的共聚合物、或其他有機可旋塗處理的鐵電聚合物，比如 純聚V D F。層1 0 8可以如實例由所熟知的旋塗沉積製程沉 積、接著蝕刻，也如一實施例中以接下來乾蝕刻步驟降低 其厚度，如以下將進一步詳細解釋。此外提供於第一 ILD 層102上的是一第二ILD層110，其可包含與ILD層ι〇2 相同的材料、並以其相同的方式形成。 接著參考圖 1 b 一第二導電聚合物層112如圖顯示 提供於層108上。層1 12如實例可以與導電聚合物層1〇6 相同的方式形成，也可以是相同的材料製成。於鐵電聚合 物層丨〇8上的是一第二電極層116，如實例可以是與層 1〇4相同的材料由相同的方式沉積，於沉積製程之後，接 -8- (6) ^ 1270988 著一鑲嵌製程或化學機械拋光（CMP)。配置於層1 〇8上的 還有一第H ILD層114，其可以由形成ILD層102和110 相同的方式形成。如實例所示，ILD層1 1 4可以包含如 ILD層102/1 1〇上述列舉的相同材料。層1 14可以經由微 影技術引上圖樣、蝕刻和清潔，同樣類似於層1 0 2 /1 1 0。 接著參考圖2a和2b，根據專利申請項的標的之實施 例呈現一鐵電記憶體模組2 0 0。類似於圖1 a和1 b，圖2 a φ 和2b是鐵電記憶體模組200分別以側面配置彼此90度夾 角切開所繪製的升高截面圖。如一方面圖1 a和1 b繪製本 發明第一實施例與另一方面圖2a和2b繪製本發明第二實 施例之間的差異，在於該第一實施例的鐵電聚合物層沒有 延伸超出該第二ILD層1 1 0所界定的溝槽。例如：該第一 實施例中的鐵電聚合物可以在沉積該第三ILD層1 14之前 進行蝕刻；而該第二實施例中的鐵電聚合物層確實延伸超 出該第二ILD層210界定的溝槽，（該鐵電聚合物層並沒 ® 有移除，比方是被蝕刻）以下將再進一步解釋。 然後參考圖2a，模組200包括一第一 ILD層202，一 第一電極層204形成於該ILD層202上。也形成於至少一 部分該ILD層202和第一電極層204上的是一第一導電聚 合物層206，配置在導電聚合物層206上的是一鐵電聚合 物層208。額外提供在第一；[LD層202上的是一第二ILD 層210。層202, 204, 206和210可以分別包含與上述相關 於本發明之第一實施例中圖la和lb繪製的層102，104, 1 06和1 1 0相同材料，並以相同方式形成。此外，鐵電聚 -9 - (7) 1270988 合物層208可以是與圖1&和lb中鐵電聚合物層i〇8相同 的材料，並以相同的方式沉積。然而，與本發明之該第一 實施例如圖1 a和1 b繪製相反的是鐵電聚合物層2 0 8在沉 積之後不進行蝕刻。 接著參考圖2b ’顯示一第二導電聚合物212提供於 層208上。於電極層208上的是一第一·電極層216，也配 置於層208上的是一第三ILD層214。層212，214和216 Φ 可以分別包含與相關於本發明之該第一實施例如圖1 a和 1 b所繪製上述層1 1 2，1 1 4和1 1 6相同的材料，並以相同 方式製成。 具有優點地，對於圖1 a和1 b中層1 0 8進行蝕刻能夠 使該鐵電裝置得到改善的平面性。然而，對於圖2a和2b 中層208不進行蝕刻則可以避免額外的製程步驟，以及該 鐵電單元的複雜性。 明顯地從一方面圖la和lb以及從另一方面圖2a和 # 2b可見，完成的鐵電記憶體模組1 00/200可以包括一第一 組層FS和一第二組層SS，如圖中顯示將FS和SS設定爲 相對於彼此配置，使其溝槽、電極層、和導電聚合物次 層，分別是大致彼此垂直，並形成爲含有一陣列的交錯點 記憶體單元。根據本發明之實施例，模組1 00/200的數目 可以彼此堆疊形成一多層系統或多層記憶體裝置3 00，如 圖4所示，記憶體裝置3 00包括多重組層FS和SS彼此 堆疊’每一組的F S和S S是以上述相關於一方面圖1 a和 1 b與另一方面圖2a和2b的方式形成。應該注意到，記 -10- (8) 1270988 憶體裝置400中每一對應組的層FS可以與相同系統中一 或多個其他組的層F S不同，其不同之處可以是用於該組 的層F S中一給定層的材料和/或是該組的層F S中一給定 層之形成方式。所以，記憶體裝置400中每一組的層FS 不需要與該系統中其他組的層F S相同。此外類似地，記 憶體裝置4 0 0中每一對應組的層S S可以與相同系統中一 或多個其他組的S S層不同，不同之處可以是用於該組的 # 層SS中一給定層的材料，和/或是該組的層SS中一給定 層之形成方式。所以，記憶體裝置400中每一組的層SS 不需要與該系統中其他組的層S S相同。此外根據本發明 之實施例，記憶體裝置400也可能包括一或多個根據模組 100的FS層與一或多個根據模組200的FS層。如記憶體 裝置400的一系統，可以架構爲用於如圖7中一無線裝置 1 70的一裝置，在此之後較爲詳細解釋。 各模組中每一對應層的電極，即104和106(模組100) ® 或204和206(模組200)可以架構爲大致彼此平行，如一 方面圖la和lb以及另一方面圖2a和2b所示。此外於一 給定的模組，該第一和第二電極層的架構可以使其大致彼 此垂直。一給定模組中，各組的第一和第二電極層可以進 一步架構如圖所示包括一導電聚合物層於其之間。一第一 和第二電極層的交錯點或相交點可以形成一記憶體單元， 如本技術領域中技術人員所認知的。此記憶體單元能夠保 持一特定的偏極性，雖然專利申請項的標的不限制於一記 憶體單元只表現兩種狀態，其會導致該記憶體單元保有一 -11 - (9) • 1270988 代表値比如11’或’〇’。還有重要的是，注意本發明之實施 例不限制於一記憶體陣列具有任何特定數目的記憶體單 元，或限制於一裝置只具有兩個電極層。 接著參考圖3a至3i，製造根據本發明之第一或第二 貫施例中一記憶體模組1 0 0或2 0 0繪製的初期步驟。特別 注意到，這些初期的製造步驟是相同地應用於一方面圖 la和lb的實施例以及另一方面圖2a和2b的實施例，因 Φ 此參考各種不同層時會以下列敘述的呈現參考方式，以及 圖3a至3i用以標示本發明之該第一實施例和該第二實施 例兩者中的層爲選擇，例如：層1〇2/202意思是表示參考 該第一實施例中的層102或該第二實施例中的層202。進 一步注意到以下敘述中的”材料”，比方” ILD材料”、”導電 聚合物材料”、和”鐵電聚合物材料”，是指一層材料於沉 積之後且該層進一步製程處理之前。 如圖3a所示，一種製造根據本發明之一實施例中一 馨 記憶體模組的方法涉及沉積一 ILD材料1 〇2a/202 a於一基 板上’如實例爲一矽基板具有金屬接觸致使電晶體反應以 連接記憶體單元的交錯點陣列。如圖3 b所示，I l D材料 102a/202a可以根據工業標準作業進行微影和蝕刻，而得 到ILD層1 02/2 02界定其中的溝槽。如相關於先前圖u 和lb或圖2a和2b中ILD層102/202所注意到，此層可 以由氧化矽（sixoy)、氟氧化矽（Six〇yFz)、氮氧化矽 (SixOyNz)、氮化矽（SixNy)、氮摻雜碳化矽（SixCyNz)、碳 化砂（SixCy)、聚合物（CvHwFxOyNz)製成。ILD 層 1 02/202 -12- (10) 1270988 可以如實施所示利用熟知的沉積製程，比如化學蒸氣沉積 (CVD)、濺鍍沉積、電漿蒸氣沉積（PVD)、或從溶液旋轉 澆鑄等方式製成，接著進行微影和蝕刻技術。在此之後如 圖3c所示，一第一金屬材料i〇4a/204a沉積於ILD層 1 02/202上，其可以由氮化鈦（TiN)或氮化鉅（TaN)、或各 種金屬與Ti5 Ta，Ni，Al，Cu，Au, Ag，Pt合金的合成物製 成，並以熟知的沉積製程，比如C V D、濺鍍、P V D、原子 # 層沉積（ALD)、電鍍、或無電極電鍍，接著化學機械拋光 (CMP)製成。圖3d中材料l〇4a/104b可以如實例進行一 CMP製程，以磨去該部分而得到如所顯示含有複數個電 極105/205的電極層104/204。接著圖3e所示，一第二 ILD層110a/210a可以沉積於層1 02/202和層1 04/204 上。如圖3f所示，ILD層110 a/210a可以根據工業標準進 行微影和触刻，而得到IL D層1 1 〇 / 2 1 0界定其中的溝槽。 注意到如先前相關於圖1 a和1 b或圖2 a和2 b的IL D層 φ 1 1 〇/2 1 〇，此層可以是與ILD層1 02/202相同的材料製 成’並以其相同的方式沉積。接下來是微影和蝕刻：[LD層 110/210，如圖3g所示，一導電聚合物材料1〇6a/2〇6a沉 積於層1 02/202和層1 04/204上，例如：使用熟知的旋塗 技術。如圖3h所示，導電聚合物材料1〇6a/2〇6a可以利 用任何熟知的乾蝕刻技術進行蝕刻，而得到包括複數個導 電聚合物次層1 09/209的導電聚合物層1 06/206。注意到 如先前相關於圖la和lb的導電聚合物層106/2〇6，此層 可以由聚噻吩（PEDOT)、聚吡咯環（ΡΡγ)、聚苯胺paNI， •13- (11) 1270988 或具有低於lxio5歐姆-公分電阻率的任何適用導電聚合 物，並如實例利用熟知的旋塗沉積製程，接著進行一乾鈾 刻以降低該聚合物層的厚度。於此之後如圖3 i所示，一 鐵電聚合物材料 l〇8a/208a沉積在該層 1 06/206 和 110/210上。以實例所示，材料108a/2 0 8a可以熟知的旋 塗技術沉積。如先前相關於圖1 a和1 b或圖2a和2b中導 電聚合物層 1 08/208，注意到層 108a/208a可以由亞乙烯 φ 氟化物（VDF)和三氟乙烯（TrFE)的共聚合物，或其他有機 可旋塗處理的鐵電聚合物，比如純聚VDF製成。也可以 如實例所熟知的旋塗沉積製程沉積得到。明顯地從圖3 a 至3i可見，這些圖式分別代表製造根據本發明至少該第 一或該第二實施例中一記憶體模組的初期步驟。 如圖3j’至3 q’所示，描繪的是製造根據本發明之該第 一實施例圖1 a和1 b中一記憶體模組1 00的終期步驟。特 別注意到，圖3厂至3qf繪製的第二製造階段適用於圖la # 和lb的實施例，而不是圖2a和2b的實施例。製造根據 本發明之該第二實施例圖2a和2b中記憶體模組200的第 二階段繪製於圖3j”至3q”，並在後面部分敘述。 參考圖3 j ’，如圖3 i顯示所沉積的鐵電聚合物材料 1 〇8a可以根據本發明之一第一實施例進行蝕刻，得到如 所示的鐵電聚合物層1 〇 8。如上所述相關於層1 0 8，此層 可以由亞乙烯氟化物（VDF)和三氟乙烯（TrFE)的共聚合 物，或其他有機可旋塗處理的鐵電聚合物，比如純聚 VDF，並可以蝕刻成平面化。接著參考圖3k’至31’，一第 -14- (12) 1270988 三ILD材料114a可以沉積於層108和110上。圖3k，和 3 lf分別是該部分製造的模組於向上切開所繪製切開面， 且此面配置爲彼此夾90度角。如圖3m’所示，ilD材料 1 1 4a可以根據工業標準進行微影和蝕刻而得到ILD層 1 1 4。注意到如先前相關於圖丨a和1 b中ILD層丨〗4，該 層可以是與上述列舉爲ILD層102/1 10的相同材料製成， 層1 1 4可以經由微影技術印上圖樣，蝕刻、清潔、再次與 # 層102/1 類似。接著進行微影和蝕刻ILD層之後，如圖 3 η’所示一導電聚合物層丨12a沉積於層1 14上，例如：使 用熟知的旋塗技術。至於圖3〇’，導電聚合物材料丨12a可 以利用任何熟知的乾蝕刻技術進行鈾刻，得到如所示包括 導電聚合物次層1 1 3的導電聚合物層1 1 2。注意到如先前 相關於圖la和lb中導電聚合物層112，此層可以由聚噻 吩（PEDOT)、聚吡咯環（PPY)、聚苯胺（PANI)，或具有低 於lxl 05歐姆·公分電阻率的任何適用導電聚合物，並如 ^ 實例利用熟知的旋塗沉積製程，接著進行一乾蝕刻以降低 該聚合物層的厚度。於此之後如圖3p’所示，一第二金屬 材料116a沉積於該導電聚合物層112上，並且由與層 1〇4相同的材料、以相同的方式製成。圖3q’的材料！ 16a 可以如實例進行一 CMP製程，以磨去部分的相同材料， 而得到如所示含有複數個電極1 1 7的電極層1 1 6。注意到 圖3q’對應至圖ib，並顯示根據本發明之一第一實施例的 模組1 0 0。 製造根據本發明之該第二實施例如圖2a和2b中—模 -15- (13) 1270988 組2 0 0的終期步驟繪製於圖3 j ”至3 q ”，並於以下解釋。 然後參考圖3 j ”，如圖3 i所示沉積的鐵電聚合物材料 2 〇 8 a根據本發明之一第二實施例不進行蝕刻，並如圖所 示對應至鐵電聚合物層2 0 8。如上相關於層2 0 8所敘述， 此層可以是與上述層1 〇8相同的材料製成。再次參考圖 3j”至3k”，一第三；[LD材料214a可以沉積於層2 08和 210上。圖3j”和3k”分別是該部分製造的模組於向上切開 Φ 所繪製切開面，且此面配置爲彼此夾90度角。如圖3Γ所 示’ ILD材料214a可以根據工業標準進行微影技術和蝕 刻’得到ILD層2 1 4界定其中的溝槽。注意到如先前相關 於圖2a和2b中ILD層214，此層可以是與上述層114相 同的材料製成。接著進行微影技術並蝕刻ILD層2 1 4，如 圖3m”所示，一導電聚合物材料212a沉積於層214上， 例如：使用熟知的旋塗技術。如圖3 η ”所示，導電聚合物 材料2 1 2a可以利用任何熟知的乾蝕刻技術進行蝕刻，得 ® 到如所示含有導電聚合物次層2 1 3的導電聚合物層2 1 2。 注意到如先前相關於圖2 a和2 b中導電聚合物層2 1 2，此 層可以是與上述層1 1 2的相同材料製成。於此之後如圖 3〇M所示，一第二金屬材料216a沉積於導電聚合物層212 上’可以是與上述層1 1 6相同的材料製成，並以其相同的 方式沉積。圖3p”中材料216a可以如實例進行一 CMP製 程以磨去部分的相同材料，得到如所示含有複數個電極 217的電極層216。注意到圖3p”對應至圖2b，顯示的是 根據本發明之一第一實施例中一模組2 0 0。 -16- (14) 1270988 具有優點地，本發明之實施例提供一整合方式以產生 具有一或多個記憶體模組的一有機鐵電記憶體裝置，其爲 導電有機聚合物電極配置於一活性鐵電聚合物記憶體層的 各個面上。根據本發明之實施例的整合方式使用多重有機 旋塗和蝕刻製程步驟，將導電聚合物電極和活性鐵電聚合 物塡入一單一鑲嵌ILD溝槽內。根據本發明之實施例所完 成的記億體模組，提供兩者至少之一 ：（1)以該導電聚合 φ 物層形成的一反應障壁，其大致阻隔並保護該鐵電聚合物 以免與該無機金屬電極反應，防止電極內的金屬與該鐵電 聚合物直接反應；以及（2)該導電聚合物層也形成的一擴 散障壁，其大致防止金屬於該裝置製造和/或操作匱乏之 後從該無機金屬電極擴散到該鐵電聚合物層。因此根據本 發明之實施例，一模組的導電聚合物層提供該無機電極與 該鐵電聚合物層之間的一反應和/或擴散障壁。 如先前所述，習知技術的減除金屬整合方式不能支撐 # 該鐵電聚合物底面上的導電聚合物電極圖樣。因此目前的 減除金屬整合方式十分不利地容許該電極的無機金屬層與 該鐵電聚合物層之間直接接觸，其接觸會導致使得該鐵電 聚合物品質降低的反應發生，由根據本發明之實施例中各 個記憶體模組的導電聚合物層所提供的該反應和/或擴散 障壁，能夠有利地防止此反應，因此提升該記憶體模組的 品質。 根據本發明之實施例，導電聚合物電極是用於連接鐵 電聚合物以製造記憶體模組。一單一鑲嵌圖樣（即具有金 -17- (15) 1270988 屬和/或聚合物的ILD溝槽圖樣），以及有機旋塗回塡（即 視該層決定是該導電聚合物或該鐵電聚合物）是在一層上 進行，以提供該導電聚合物層於各個電極層上。有利地， 本發明之實施例致使記憶體模組的品質獲得改善。 接著參考圖5，繪製一流程圖顯示製造根據本發明之 貫施例中一鐵電憶體模組的各個步驟。一種製造根據本 發明之實施例中一鐵電記憶體裝置的方法呈現於圖5，其 # 包括：於方塊1010中提供一第一 ILD層以界定其中的溝 槽；方塊1020提供一第一電極層包括將電極配置於該第 —ILD層的溝槽內；方塊1030中提供一第二ILD層界定 其中的溝槽以對齊該第一電極層中的電極；方塊1040中 提供一第一導電聚合物層包含複數個導電聚合物次層配置 於該第一電極層的各個電極上；方塊1050中提供一鐵電 聚合物層於包含該第一 ILD層、該第二ILD層、該第一 電極層、和該第一導電聚合物層的一組合上；方塊1060 • 中提供一第三ILD層於該鐵電聚合物層上，該第三：[Ld 層界定其中的溝槽；方塊1 070中提供一第二導電聚合物 層含有複數個導電聚合物次層配置在該第三ILD層的各個 溝槽內；而方塊1080中提供一第二電極層含有一電極配 置在該第二導電聚合物層的次層上第三ILD層溝槽內。 接著參考圖6，一種製造根據本發明之一實施例中一 鐵電記憶體模組的方法包括：方塊20 1 0中提供一第一組 層FS，其含有一 ILD層界定其中的溝槽；一第一電極層 配置於該ILD層的溝槽內；一第一導電聚合物層配置在該 -18- (16) 1270988 第一電極層上；和一鐵電聚合物層配置在該第一導電聚合 物層上；以及方塊2020中提供一第二組層SS於該第一組 層FS上，該第二組層SS含有一第二組層配置於該第一 層組上以界定其中的記憶體單元，該第二組層包括：一 ILD層界定其中的溝槽；一第二導電聚合物層配置於該第 二組層的ILD層溝槽內；一第二電極層配置於該第二導電 聚合物層上。該第一導電聚合物層與該第二導電聚合物層 • 相對於該鐵電聚合物層覆蓋或隔絕該電極層，以提供該電 極層與該鐵電聚合物層之間的一反應和/或擴散障壁。而” 反應和/或擴散障壁”在本發明中的意思是，介於一方面該 電極層之一與另一方面該鐵電聚合物之間所配置的一障 壁’能夠大致防止所覆蓋的電極層與該鐵電聚合物層之反 應，和/或大致避免金屬從該電極擴散至該鐵電聚合物 層。 圖7是提供呈現用於記憶體裝置300的一系統90之 • 實例，此記憶體裝置3 00是根據本發明之一實施例如圖4 所示。該特別的實施例中，比方裝置3 0 0的一裝置可以如 實例當做用於一可攜式通訊裝置1 70中的一獨立記憶體使 用，其也可以包括例如··一行動通訊裝置（即行動電話）、 一個雙向的無線通訊系統、一單向的呼叫器、一雙向呼叫 器、個人通訊系統（PCS)、一可攜式電腦、或類似物。或 者記憶體裝置3 00可以用於與可攜式裝置不相關的應用， 比如桌上型運算系統，雖然重要的是應該注意這些示範的 實施例，但專利申請項的標的並不受限於此。無線運算裝 -19- (17) 1270988 置1 7 2可以包括一處理器1 74以執行指令，並包 理器、一中心處理單元（CPU)、一數位訊號處理 控制器、一精簡指令集電腦（RISC)、一複雜指 (CISC)、或類似物。無線運算裝置172也可以選 括一顯示器1 7 6，將訊息顯示給一使用者，以及 發機1 7 8和一天線丨8 〇用以提供無線通訊。 應該也瞭解到，專利申請項的標的之範圍並 # 獨立的記憶體。於變化的實施例中，記憶體裝置 形成於無線運算裝置1 7 0，比如處理器1 7 4的其 內或整合於其中。此實施例中，應用或系統90 一裝置1 84，其能夠接收來自天線1 80的傳送訊 例如：可以使用無線通訊媒體1 82·來傳送。然而 是注意應用90爲使用根據專利申請項標的的一 之一示範實施例。雖然特定的實施例已經在此以 實施例爲目的呈現並敘述，本技術領域的一般技 • 該理解，設計爲達到本發明相同目的之廣泛種類 /或等同實施型式，是可以替代在此顯示並敘述 施例，而沒有偏離本發明之範圍。本技術領域的 該理解，本發明可以經由一非常廣泛種類的實施 施。此說明書在於涵蓋此處所討論實施例的任何 化型式，所以十分明確地本發明僅以專利申請項 物爲限。 【圖式簡單說明】 括一微處 器、一微 令集電腦 擇性地包 一無線收 不只限於 3 0 0可以 他元件之 可以包括 號，訊號 ，重要的 鐵電裝置 敘述較佳 術人員應 的變化和 的特定實 人員也應 例得以實 調整或變 及其等同 -20- (18) 1270988 相關於申請專利標的的實施例之標的 並於本說明書總結部分顯著地提出專利申 申請項的標的之實施例同時以組織和操作 所具有目的、特徵、和優點，從以上的詳 附圖式得到充分的瞭解。所附圖式有： 圖la和lb是根據本發明之一第一實 憶體模組的截面圖； 圖2a和2b是根據本發明之一第二實 憶體模組的截面圖； 圖3a至3i是製造根據本發明之一實 憶體模組初期步驟的截面圖； 圖3j’至3q’是製造根據本發明之一 鐵電記憶體模組終期步驟的截面圖； 圖3j”至3p”是製造根據本發明之一 鐵電記憶體模組終期步驟的截面圖； 圖4是根據本發明之一實施例中一鐵 繪製圖； 圖5是根據本發明之一實施例中一種 模組的方法流程圖； 圖6是根據本發明之一實施例中一種 模組的方法流程圖； ® 7是呈現根據本發明之一實施例整 裝置的系統方塊圖。 在此特別指出， 請。然而，專利 方法，一起與其 細敘述及參考所 施例中一鐵電記 施例中一鐵電記 施例中一鐵電記 第一實施例中一 第二實施例中一 電記憶體裝置的 製造鐵電記憶體 製造鐵電記憶體 合一鐵電記憶體 -21 - (19) (19)1270988 【主要元件符號說明】 9 0 :系統/應用 100， 200 :鐵電記憶體模組 102， 202 :第一 ILD 層 104, 204 :第一電極層 105， 205 :電極 106， 206 :第一導電聚合物層 108， 208:鐵電聚合物層 109， 113，209，213:導電聚合物次層 110, 210 :第二 ILD 層 112, 212:第二導電聚合物層 114, 214 :第三ILD層 116, 216 :第二電極層 117, 21 7 :電極 170： 無線裝置 172 ： 無線運算裝置 174 ： 處理器 176 ： 顯不器 178 ： 無線收發機 180： 天線 182 ： 無線通訊媒介 184： 裝置 3 00 ： 記憶體裝置 -22-

Claims (1)

1. (1) 1270988 十、申請專利範圍 κ 一種鐵電聚合物記憶體模組，包含： 第一組層含有：一 ILD層以界定其中的溝槽；第一電 極層，配置於該ILD層的該溝槽內；第一導電聚合物層， 配置於該第一電極層上；和一鐵電聚合物層，配置於該第 一導電聚合物層上；以及 第一組層，配置於該第一組層上以隨後界定記億體單 鲁元’該第二組層含有：一 ILD層以界定其中的溝槽；第二 導電聚合物層，配置於該第二組層的ILD層之該溝槽內； 和第二電極層，配置於該第二導電聚合物層上； 其中該第一導電聚合物層和該第二導電聚合物層相關 於該鐵電聚合物層覆蓋該電極層，以提供該電極層與該鐵 電聚合物層之間的一反應和/或擴散障壁。 2 ·如申請專利範圍第1項之記憶體模組，其中該鐵 電聚合物層不會延伸超出由該第一組層的該ILD層界定的 # 溝槽。 3. 如申請專利範圍第1項之記憶體模組，其中該鐵 電聚合物層延伸超出由該第一組層的該ILD層界定的溝 槽。 4. 如申請專利範圍第1項之記憶體模組，其中該第 一組層的ILD層包含： 第一 ILD層以界定其中的溝槽；以及 第二ILD層以界定其中的溝槽且配置於該第一1LD 層上，使其溝槽對齊該第一 ILD層的溝槽’該第一電極層 -23- (2) 1270988 配置於該第一 ILD層的溝槽內。 5 ·如申請專利範圍第1項之記憶體模組，其中 該第一組層的該溝槽、該第一電極層、和該第一導電 聚合物層大致彼此平行；以及 該第二組層的該溝槽、該第二電極層、和該第二導電 聚合物層大致彼此平行。 6 ·如申請專利範圍第5項之記憶體模組，其中該第 φ 一組層的該溝槽、該第一電極層、和該第一導電聚合物 層，分別與該第二組層的該溝槽、該第二電極層、和該第 二導電聚合物層大致垂直。 7 ·如申請專利範圍第1項之記億體模組，其中該第 一組層的ILD層和該第二組層的ILD層各自包含氧化矽 (S]xOy)、氟氧化矽（SixOyFz)、氮氧化矽（SixOyNz)、氮化 矽（SixNy)、氮摻雜碳化矽（SixCyNz)、碳化矽（SixCy)、或 聚合物（CvHwFxOyNz)中之一。 • 8.如申請專利範圍第1項之記憶體模組，其中該第 一導電聚合物層和該第二導電聚合物層各自包含聚噻吩 (PEDOT)、聚吼略 （PPY)、聚苯胺（PANI)，或具有低於 lxl〇5歐姆-公分（ohm-cm)電阻率的任何導電聚合物中之 -* 〇 9 ·如申請專利範圍第1項之記憶體模組，其中該鐵 電聚合物層包含亞乙烯氟化物（VDF)和三氟乙烯（TrFE)的 共聚合物、純聚VDF、或另一有機可旋塗處理的鐵電聚合 物中之一。 -24- (3) 1270988 10.如申請專利範圍第1項之記憶體模組，其中該第 一電極層和該第二電極層各自包含氮化鈦（TiN)、氮化鉬 (TaN)、或 Ti，Ta5 Ni5 Al，Cu，Au，Ag，Pt 各種金屬的合成 物及合金中之一。 11· 一種包含複數個記憶體模組彼此堆疊的記憶體裝 置，其中各個記憶體模組包含： 第一組層含有：一 ILD層以界定其中的溝槽；第一電 Φ 極層，配置於該ILD層的該溝槽內；第一導電聚合物層， 配置於該第一電極層上；和一鐵電聚合物層，配置於該第 一導電聚合物層上；以及 第二組層，配置於該第一組層上以隨後界定記憶體單 元，該第二組層含有：一 ILD層以界定其中的溝槽；第二 導電聚合物層，配置於該第二組層的ILD層之該溝槽內； 和第二電極層，配置於該第二導電聚合物層上； 其中該第一導電聚合物層和該第二導電聚合物層相關 φ 於該鐵電聚合物層覆蓋該電極層，以提供該電極層與該鐵 電聚合物層之間的一反應和/或擴散障壁。 1 2 ·如申請專利範圍第1 1項之記憶體裝置，其中該 記憶體模組是彼此相同。 1 3 ·如申請專利範圍第1 1項之記憶體裝置，其中至 少部份該記憶體模組是彼此不同。 1 4 · 一種製造一記億體模組的方法，包含： 提供第一組層，其包含提供：一 ILD層界定其中的溝 槽；第一電極層，配置於該ILD層的該溝槽內；第一導電 -25- (4) 1270988 聚合物層，配置於該第一電極層上；和一鐵電聚合物 配置於該第一導電聚合物層上；以及 提供第二組層配置於該第一組層上以隨後界定記 單元，提供該第二組層包含提供··一 ILD層於該第一 上以界定其中的溝槽；第二導電聚合物層，配置於該 組層的該ILD層之該溝槽內；和第二電極層，配置於 二導電聚合物層上； 其中該第一導電聚合物層和該第二導電聚合物層 於該鐵電聚合物層覆蓋該電極層，以提供該電極層與 電聚合物層之間的一反應和/或擴散障壁。 1 5 ·如申請專利範圍第1 4項之方法，其中提供 一組層的ILD層包含： 沉積第一 IL D材料； 於該第一 ILD材料內界定溝槽以形成第一 1LD層 沉積第二ILD材料於該第—ILD層上；以及 於該第二ILD材料內界定對齊該第一 ILD層中 的溝槽’以形成第二ILD層，該第一；[LD層和該第二 層一起形成該第一組層的ILD層。 16·如申請專利範圍第15項之方法，其中提供 一電極層包含： 於巩積該第二ILD層之前，沉積第一金屬材料於 -ILD層上’使得部份該第—金屬材料配置於該第— 層的溝槽內；以及 移除部份該第一金屬材料以形成包括該第一 ILD 層， 憶體 組層 第二 該第 相關 該鐵 該第 溝槽 ILD 該第 該第 ILD 層溝 (5) 1270988 槽內電極的該第一電極層。 17·如申請專利範圍第14項之方法，其中提供 導電聚合物層包含： 沉積第一導電聚合物材料於該第一組層的〗LD層 第一電極層上；以及 移除部份該第一導電聚合物材料，以形成該第一 聚合物層，使得該第一導電聚合物層包括配置於該第 修層的該ILD層的該溝槽內並且從該鐵電聚合物層覆蓋 一電極層的第一導電聚合物次層。 1 8 ·如申請專利範圍第1 4項之方法，其中提供 電聚合物層包含： 沉積一鐵電聚合物材料於該第一組層的ILD層和 一導電聚合物層上，以形成該鐵電聚合物層。 1 9 ·如申請專利範圍第1 4項之方法，其中提供 電聚合物層包含： Φ 沉積一鐵電聚合物材料於該第一組層的ILD層和 一導電聚合物層上；以及 移除部份該鐵電聚合物材料以形成該鐵電聚合物 使得該鐵電聚合物層不會延伸超出該第一組層的ILD 溝槽。 2 〇 ·如申請專利範圍第1 4項之方法，其中提供 二組層的ILD層包含： 沉積一 ILD材料於該鐵電聚合物層上；以及 界定該ILD材料內的溝槽以形成該第二組層的 第一 和該 導電 一組 該第 一鐵 該第 一鐵 該第 層， 層之 該第 ILD -27- (6) •1270988 層。 2 1 · 如申請專利節圍笛 Ί = ^ 車Ε圍弟1 4項之方法，其中提供第二 導電聚合物層包含： 沉積第二導電聚合物材料於該第二組層的ild層上， 使得部份該第一導電聚合物材料配置於該第二組層的ild 層之溝槽內；以及 k 移除份該第一導電聚合物材料以形成該第二導電聚 ^ 口物層，使掊該第一導電聚合物層包括配置於該第二組層 的該ILD層之該溝槽內的第二導電聚合物次層。 22.如申請專利範圍第〗4項之方法，其中提供該第 二電極層包含： 沉積一第一金屬材料於該第二組層的該ILD層上，使 得部份該第一金屬材料配置於該第一 ILr)層的該溝槽內； 以及 移除部份該第二金屬材料以形成包括該第二組層的該 ® ILD層的該溝槽內之電極的該第二電極層，該第二電極層 中的電極配置成’使得該第二導電聚合物層從該鐵電聚合 物層覆蓋該電極。. 2 3 ·如申請專利範圍第1 *項之方法，其中提供該第 一組層和該第二組層各自的該ILD層包含利用化學蒸氣沉 積（CVD)、濺鍍沉積、電漿蒸氣沉積（PVD)、或從溶液旋 轉澆鑄之一以沉積ILD材料，以及將該ILD材料進行微 影和蝕刻，以提供該溝槽而形成該ILD層。 24 ·如申請專利範圍第1 4項之方法，其中提供該第 -28- (7) 1270988 一電極層和該第二電極層包含利用CVD、濺鍍、pVD、原 子層沉積、電鍍、或無電電鍍以沉積一金屬材料，和將該 金屬材料進行CMP，以各自形成該第一電極層和該第二 電極層。 2 5 ·如申請專利範圍第1 4項之方法，其中提供該第 一導電聚合物層和該第二導電聚合物層包含利用旋轉塗佈 以沉積一導電聚合物材料，和將該導電聚合物材料進行蝕 ® 刻’以各自形成該第一導電聚合物層和該第二導電聚合物 層。 26·如申請專利範圍第14項之方法，其中提供該鐵 電聚合物層包含利用旋轉塗佈沉積一鐵電聚合物材料，以 形成該鐵電聚合物層。 2 7 ·如申請專利範圍第1 4項之方法，其中提供該鐵 電聚合物層包含： 利用旋轉塗佈沉積一鐵電聚合物材料；以及 ® 蝕刻該鐵電聚合物材料以形成該鐵電聚合物層。 2 8 · —種包含具有一記憶體裝置的一可攜式通訊裝置 之系統’該記憶體裝置含有複數個記憶體模組彼此堆叠， 其中各個記憶體模組包含： 第一組層含有：一 ILD層以界定其中的溝槽；第一電 極層，配置於該ILD層的溝槽內；第一導電聚合物層，配 置於該弟一電極層上，和一*鐵電聚合物層，配置於該第一* 導電聚合物層上；以及 第二組層，配置於該第一組層上以隨後界定記憶體單 -29- (8) 1270988 元，該第二組層含有：一 ILD層以界定其中的溝槽；第二 導電聚合物層，配置於該第二組層的該ILD層之該溝槽 內；和第二電極層，配置於該第二導電聚合物層上； 其中該第一導電聚合物層和該第二導電聚合物層相關 於該鐵電聚合物層將該電極層覆蓋，以提供該電極層與該 鐵電聚合物層之間的反應和/或擴散障壁。 29. 如申請專利範圍第28項之系統，其中該鐵電聚 φ 合物層不會延伸超出由該第一組層的該ILD層界定的溝 槽。 30. 如申請專利範圍第28項之系統，其中該鐵電聚 合物層延伸超出由該第一組層的該ILD層界定的溝槽。

   -30-