CN101073046A - 数字频率合成器及产生频率扫描的方法 - Google Patents

Abstract

一种用于合成可选择频率扫描的频率扫描合成输出信号的单芯片数字频率合成器(1)包括直接数字合成器(5)，直接数字合成器(5)响应于片上数据处理电路(25)提供给直接数字合成器(5)的频率控制输入(8)的频率控制数字字的值而在输出端(7)上生成频率扫描合成输出信号。片上可编程数据存储电路(12)是可编程的，以存储表示数字频率合成器(1)要工作的工作模式的数据，并存储表示要产生的频率扫描合成输出信号的可选频率和时域的数据。数据处理电路(25)从数据存储电路(12)读取数字频率合成器(1)的工作模式和数字频率合成器(1)要生成的频率扫描合成输出信号的频域数据，并且在适当的情况下还读取频域数据，并计算频率控制数字字的值和向直接数字合成器(5)提供频率控制数字字的值的顺序。根据工作模式，响应于被提供给控制端(20)的逻辑控制信号，或者作为施加于系统时钟端(10)上的系统时钟信号的时钟周期数或频率扫描合成输出信号的周期数的函数，数据处理电路(25)确定向直接数字合成器(5)提供频率控制数字字的值的速率。频率扫描合成输出信号也可以以频率猝发的形式被生成。

Description

数字频率合成器及产生频率扫描的方法

技术领域

本发明涉及数字频率合成器和用于产生频率扫描合成输出信号(frequency swept synthesized output signal)的方法，其中该信号的频率被扫描通过频率扫描(frequency sweep)的多个频率。

背景技术

数字频率合成器通常被用于合成扫描频率输出信号波形，其中其频率被步进通过多个频率，以便产生频率扫描。现有技术中典型的数字频率合成器如图1所示，并用附图标记100表示。现有技术的数字频率合成器100包括直接数字频率合成器101，其在输出端102上产生频率扫描合成输出信号。直接数字合成器101包括数控振荡器(未示出)，其由系统时钟进行定时，并响应于施加于直接数字合成器101的频率控制输入104的频率控制数字字连续生成表示待合成输出信号的相位的数字数据字。直接数字合成器101中的数字信号处理电路(未示出)将来自数控振荡器(未示出)的数字数据字转换为与相位相关的幅度数字字，其在直接数字合成器101中的数模转换器(未示出)中又被转换为合成输出信号波形，并且在输出端102上生成合成输出信号。通过周期地并且适当地改变施加于频率控制输入104的频率控制数字字的值，相应地改变在输出端102上所产生的合成输出信号的频率，以通过频率扫描对合成输出信号的频率进行扫描。系统时钟信号通常源自外部，并且被提供给数字频率合成器100的系统时钟输入端105，并又被提供给直接数字合成器101的时钟输入106。典型地，数控振荡器包括模M(modulo-M)累加器，其在频率控制数字字的值被连续提供给频率控制输入104时对频率控制数字字的每个值进行反复累加。设置直接数字合成器101的复位输入108，用于提供复位信号，以对直接数字合成器101的数控振荡器和数字信号处理电路进行复位。

外部地确定频率控制数字字的值以及向直接数字合成器101的频率控制输入104提供频率控制数字字的值的速率和顺序，例如通过计算机、或者如图1所示通过微控制器110确定。数字频率合成器100包括一对可寻址的频率控制数字字存储寄存器112，用于交替地存储要提供给直接数字合成器101的频率控制输入104的频率控制数字字的当前值及其下一个值。微控制器110所确定的频率控制数字字的值被微控制器110通过数字频率合成器100的串行通信端口115和异步数字接口电路114以适当的顺序提供给频率控制数字字存储寄存器112。频率控制数字字的交替值被写入各自的频率控制数字字存储寄存器112，使得频率控制数字字的当前值和下一个值被交替地存储在其中一个频率控制数字字存储寄存器112中，而频率控制数字字的下一个值和当前值被交替地存储在另一个频率控制数字字存储寄存器112中。因此，当频率控制数字字的当前值正从一个频率控制数字字存储寄存器112中被提供给直接数字合成器101的频率控制输入104时，频率控制数字字的下一个值正被写入另一个频率控制数字字存储寄存器112。

数字频率合成器100的多路复用器116在微控制器110的控制下工作，用于选择性且交替地将存储在各自频率控制数字字存储寄存器112中的频率控制数字字的值提供给直接数字合成器101的频率控制输入104。由微控制器110通过数字频率合成器100的端子118提供给多路复用器116的定时信号运行多路复用器116，以选择性且交替地提供存储在频率控制数字字存储寄存器112中的频率控制数字字的值。来自微控制器110的复位信号通过数字频率合成器100的端子120被提供给直接数字合成器101的复位输入108，用于将直接数字合成器100复位。

在输出端102上所产生的合成输出信号的输出频率可由下面的等式表示：

$f_{\mathrm{out}}=\frac{\mathrm{FCD}}{\mathrm{MOD}}{f}_s$

其中

f_out是合成输出信号的频率，

f_s是提供给系统时钟输入端105的系统时钟信号的频率，其中以这个频率对直接数字合成器101、而且又对累加器进行定时，

FCD是提供给累加器的频率控制数字字的值，和

MOD是累加器的模M的值。

为了生成具有预定频率扫描的频率扫描合成输出信号，必须在频域和时域内对频率扫描进行定义。通常，合成频率输出信号以频率的升序或降序、并且通常以频率的升序被扫描通过频率序列。因此，在合成输出信号要被扫描通过其的频率序列是频率的升序的情况下，通常，频域由起始频率和终止频率以及频率要步进通过的频率的数目定义，其中起始频率是频率扫描的最低频率，终止频率是频率扫描的最高频率。频率扫描的时域由每个频率阶(frequency step)的持续时间、即合成输出信号的两个连续频率变化之间的时间间隔来定义。在频率扫描合成输出信号在频率扫描的各频率阶期间要具有频率猝发的情况下，每个频率阶持续时间内每个频率猝发的持续时间也必须被定义为频率扫描的时域的一部分。因此，在数字频率合成器100内，定义频域中频率扫描的数据通过接口电路114被写入到数据寄存器112，而定义时域中频率扫描的数据由微控制器110通过定时端118提供。用于向数字频率合成器提供用于定义希望频率扫描合成输出信号的频率扫描的频域和时域的数据的其他设置对于本领域的技术人员是已知的。

通常，希望应该对于时间以预定关系产生数字频率合成器所产生的频率扫描合成输出信号的频率扫描。例如，在许多情况下，希望应该对于时间以预定的线性关系产生数字频率合成器所产生的频率扫描，其中各频率阶的持续时间是恒定的。通过以固定速率向直接数字合成器的频率控制输入提供频率控制数字字的值来产生这种频率扫描。通常，在迄今为止已知的数字频率合成器中，很难实现频率扫描对于时间的线性，因为频率控制数字字的值并不总是被准时地提供给数字频率合成器，或者在准时提供频率控制数字字的值的情况下，它们并不总被准时提供给直接数字合成器。这是因为频率控制数字字的值由外部装置计算并提供给直接数字合成器，例如如参照图1所述，其中频率控制数字字的值由微控制器110计算，并且在微控制器110的控制下被提供给直接数字合成器101的频率控制输入104。通常，这样的装置执行其他功能和任务，因此可能发生在提供频率控制数字字的下一个值时的延迟。在这种情况下，频率扫描对于时间的预定关系就不再存在。这是不希望的。

本发明旨在提供一种数字频率合成器和一种用于产生频率扫描合成频率输出信号的方法，其中该信号的频率以预定时间关系被扫描通过频率扫描的多个频率。

发明内容

根据本发明，提供了一种用于产生频率扫描合成输出信号的数字频率合成器，其中数字频率合成器在单芯片上实现，并且包括：

片上直接数字频率合成器，用于响应于向其所提供的频率控制数字字，产生频率的合成输出信号，

片上数据存储电路，用于存储在频域和时域中定义频率扫描合成输出信号的频率扫描的数据，

控制端，用于接收外部产生的控制信号，

片上数据处理电路，用于根据存储在数据存储电路中的频域数据确定频率控制数字字的各值及要将频率控制数字字的值提供给直接数字合成器以产生频率扫描合成输出信号的顺序，其中数据处理电路响应存储在数据存储电路中的定义频率扫描的时域的数据、提供给控制端的控制信号、和提供给控制端的控制信号与存储在数据存储电路中的定义频率扫描的时域的数据的组合之一，以确定要将频率控制数字字的值提供给直接数字合成器的速率，并以该顺序及以所确定的速率向直接数字合成器提供频率控制数字字的值，以产生频率扫描合成输出信号。

在本发明的一个实施例中，数据存储电路适于以表示频率扫描合成输出信号的频率扫描的起始频率和终止频率之一的数据的形式存储频域数据。优选地，数据存储电路适于以表示用于在频率扫描合成输出信号的频率扫描的连续频率阶之间变化频率的频率增加和频率减小之一的数据的形式存储频域数据。有利地，数据存储电路适于以表示频率扫描合成输出信号的频率扫描的频率阶数目的数据的形式存储频域数据。

在本发明的另一实施例中，数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率阶的持续时间的数据形式存储时域数据。优选地，数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间的数据形式存储时域数据。

在本发明的一个实施例中，数据处理电路响应被提供给控制端的控制信号，以确定何时向直接数字合成器提供频率控制数字字的值序列中的第一个值。

在本发明的另一实施例中，数据处理电路响应被提供给控制端的控制信号，以确定频率扫描合成输出信号的频率扫描的时域。

在本发明的再一实施例中，数据处理电路响应被提供给控制端的控制信号，以确定频率扫描合成输出信号的每个频率阶的持续时间。

在本发明的还一实施例中，数据处理电路响应被提供给控制端的控制信号，以确定频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间，用于以频率猝发的形式生成频率扫描合成输出信号。

在本发明的另一实施例中，数据处理电路响应被提供给控制端的逻辑控制信号的传空比(mark space ratio)，以确定每个频率猝发的持续时间与频率扫描合成输出信号的相应频率阶的持续时间的比。

优选地，数据处理电路响应被提供给控制端的逻辑控制信号。

在本发明的另一实施例中，数据处理电路适于由存储在数据存储电路中的时域数据，根据振荡信号的多个周期计算频率扫描的时域数据，并且数据处理电路响应振荡信号，以确定向直接数字合成器提供频率控制数字字的值的速率。

在本发明的再一实施例中，数据处理电路响应振荡信号，以确定频率扫描合成输出信号的每个频率阶的持续时间。

在本发明的还一实施例中，数据处理电路响应振荡信号，以确定频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间，用于以频率猝发的形式生成频率扫描合成输出信号。

在本发明的一个实施例中，数据处理电路所响应的振荡信号是系统时钟信号，其中数字频率合成器以这个系统时钟信号进行定时。优选地，系统时钟信号是外部产生的系统时钟信号，并且提供时钟端以接收系统时钟信号。

在本发明的另一实施例中，振荡信号是频率扫描合成输出信号。

在本发明的一个实施例中，直接数字合成器包括数控振荡器，其响应频率控制数字字的值，以顺序地产生表示频率扫描合成输出信号的相位的数字字。优选地，数控振荡器包括模M累加器，其响应频率控制数字字的值，以顺序地生成表示频率扫描合成输出信号的相位的数字字。

在本发明的另一实施例中，数据处理电路响应来自累加器的溢出信号，以确定向累加器提供频率控制数字字的值的速率。

有利地，直接数字合成器包括数字信号处理电路，用于根据表示数控振荡器所产生的频率扫描合成输出信号的相位的数字字，产生与相位相关的幅度数字字。优选地，直接数字合成器包括DAC，用于将数字信号处理电路所产生的与相位相关的幅度数字字转换为频率扫描合成输出信号。

优选地，数据存储电路可编程用于进行对频率扫描合成输出信号的频域数据的编程。有利地，数据存储电路可编程用于进行对频率扫描合成输出信号的时域数据的编程。理想地，数据存储电路可编程用于选择运行数字频率合成器的运行模式。

在本发明的一个实施例中，数字频率合成器适于以正弦波的形式产生频率扫描合成输出信号。在本发明的一个可选实施例中，数字频率合成器适于以任意信号(arbitrary signal)的形式产生频率扫描合成输出信号。在本发明的另一可选实施例中，数字频率合成器适于以逻辑信号的形式产生频率扫描合成输出信号。

另外，本发明还提供一种产生频率扫描合成输出信号的方法，该方法包括：

在单个芯片上实现数字频率合成器，其中数字频率合成器包括：

片上直接数字频率合成器，用于响应于向其提供的频率控制数字字，产生频率的合成输出信号，

片上数据存储电路，用于存储在频域和时域中定义频率扫描合成输出信号的频率扫描的数据，

控制端，用于接收外部产生的控制信号，

片上数据处理电路，用于根据存储在数据存储电路中的频域数据确定频率控制数字字的各值及将频率控制数字字的值提供给直接数字合成器以产生频率扫描合成输出信号的顺序，其中数据处理电路响应存储在数据存储电路中的定义频率扫描的时域的数据、被提供给控制端的控制信号、以及被提供给控制端的控制信号和存储在数据存储电路中的定义频率扫描的时域的数据的组合之一，以确定向直接数字合成器提供频率控制数字字的值的速率，和

运行数据处理电路，以根据存储在数据存储电路中的频域数据确定频率控制数字字的各值及将频率控制数字字的值提供给直接数字合成器以生成合成输出信号的顺序，

运行数据处理电路，以根据存储在数据存储电路中的定义频率扫描的时域的数据、被提供给控制端的控制信号、和被提供给控制端的控制信号与存储在数据存储电路中的定义频率扫描的时域的数据的组合之一，确定向直接数字合成器提供频率控制数字字的值的速率，和

运行数据处理电路，以该顺序并以所确定的速率向直接数字合成器提供频率控制数字字的值，从而产生频率扫描合成输出信号。

本发明有很多优点。由于频率控制数字字的各值由片上的数据处理电路确定，并由数据处理电路提供给直接数字合成器，所以频率控制数字字的值被准时确定，并且更重要地，被准时地提供给直接数字合成器，并因此在向直接数字合成器提供频率控制数字字的值时不出现目前已知的数字频率合成器的延时问题。此外，由于由数据处理电路向直接数字合成器提供复位信号，所以同样地，复位信号也被准时地提供，并且在合适的情况下，在以频率猝发的形式生成频率扫描合成输出信号的情况下，在向直接数字合成器提供复位信号时不出现延迟，并因此生成具有精确定时频率猝发的频率扫描合成输出信号。

本发明的一个特别重要的优点是，可以实时控制频率扫描合成输出信号，而不管频率扫描合成输出信号的频率扫描的时域正由存储在数据存储电路中的时域数据控制，还是由被提供给控制端的外部产生的控制信号控制。因此，以对于时间的预定关系-其可以是对于时间是线性关系或者其他-生成频率扫描合成输出信号的频率扫描。

通过调整数据存储电路从而以表示频率扫描的起始频率或终止频率之一的数据、表示在连续频率阶之间改变频率的频率增加或频率减小之一的数据、和表示频率扫描的频率阶数目的数据的形式存储频域数据，由于频率扫描的各频率阶的频率可以很容易地合成，所以实现了本发明的另一优点，这是因为可以很容易地计算与频率扫描的各频率相对应的频率控制数字字的值。

当数字频率合成器的数据存储电路是可编程的，数字频率合成器可以在多个操作模式中可选择地操作的时候，实现了本发明的再一优点。

由于数字频率合成器被实现为在单个芯片上实现的集成电路，所以实现了本发明的一个尤其重要的优点。由于数字频率合成器在单个芯片上是自含的(self-contained)，并且单个芯片既包括数据存储电路又包括数据处理电路，所以根据本发明的数字频率合成器是可独立运行的，并且如上所述，从而产生具有对于时间的预定关系的一个频率扫描或多个频率扫描的频率扫描合成输出信号。

此外，根据本发明的数字频率合成器可以在具有最少管脚数的单个芯片上被实现。除了常规的电源管脚之外，需要的附加管脚仅仅是控制端、输出端和用于接收系统时钟信号的系统时钟端。在数据存储电路可编程的情况下，需要用于进行编程的合适通信端口。实际上，如果制造的数字频率合成器具有片上系统时钟，则可以不需要系统时钟端。从而，通过最少管脚数，根据本发明提供单芯片数字频率合成器，其产生具有频率扫描具有对于时间的预定关系的频率扫描合成输出信号。

通过下面参考附图对只作为示例所给出的一些优选实施例的描述，本发明及其优点对于本领域的技术人员是显而易见的。

附图说明

图1是现有技术的数字频率合成器的框图表示，其被配置用于产生频率扫描合成输出信号，其中该信号的频率被扫描通过频率扫描的多个频率，

图2是根据本发明的数字频率合成器的框图表示，用于产生频率扫描合成输出信号，其频率被扫描通过频率扫描的多个频率，

图3到图7所示的是向附图2所示的数字频率合成器提供或者由其产生的信号的图解表示，

图8是附图2的数字频率合成器的部分框图表示，

图9是根据本发明另一具体实施方式的数字频率合成器的框图表示，用于产生合成输出信号，其频率被扫描通过频率扫描的多个频率。

具体实施方式

参照附图，并且首先参照附图2至8，示出了根据本发明的数字频率合成器，其用附图标记1表示，用于以正弦波的形式产生频率扫描合成输出模拟电压信号，其频率被扫描通过具有关于时间的可选择关系的可选择频率扫描的多个可选择频率。在本发明的这个实施例中，频率和每个频率阶的持续时间，即频率扫描合成输出信号的频率连续变化之间的时间间隔，以及频率扫描合成输出信号扫描通过的频率阶的数目是可选择的。此外，数字频率合成器1所产生的频率扫描合成输出信号可作为频率扫描信号被产生，其中为频率阶的持续时间提供每个频率阶的频率，或者可选地，频率扫描合成输出信号可以以频率猝发的形式被产生，从而为每个频率阶期间的可选择持续时间产生每个频率阶的频率，并且其中产生频率的持续时间小于相应频率阶的持续时间。

数字频率合成器1被实现为单个芯片2上的单芯片集成电路数字频率合成器。数字频率合成器1包括片上直接数字频率合成器5，其响应于被顺序地提供给直接数字合成器5的频率控制输入8的频率控制数字字的各值，在单管脚输出端7上产生频率扫描合成输出信号。直接数字合成器5由被提供给直接数字合成器5的时钟输入9的系统时钟信号来定时，并且在本发明的这个实施例中，系统时钟信号是外部产生的信号，并被提供给数字频率合成器1的单管脚时钟信号端10。直接数字合成器5的复位输入11用于接收复位信号，以复位直接数字合成器5。直接数字合成器5的猝发控制输入13用于接收猝发控制信号，从而操作直接数字合成器5来以频率猝发的形式产生频率扫描合成输出信号，这些在后面将进行描述。

在单个芯片2上所形成的片上数字数据存储电路12存储用于在频域和时域中定义频率扫描合成输出信号的频率扫描的频域和时域数据。在本发明的这个具体实施方式中，数字频率合成器1特别适用于产生具有频率升序或频率降序的频率扫描的频率扫描合成输出信号。定义频率扫描的频域的数据包括三个组分，即可以是频率扫描的最低或最高频率的起始频率、频率在频率扫描的连续频率阶之间变化的频率增量或频率减量、以及频率在频率扫描中步进通过的频率阶的数目。定义频率扫描的时域的数据包括两个组分，即频率扫描的每个频率阶的持续时间、和在作为频率猝发产生频率扫描合成输出信号的频率的情况下，频率扫描的每个频率阶中频率猝发的持续时间。

数据存储电路12是可编程的，并且包括六个可编程数字数据存储寄存器，即第一到第六数据存储寄存器14到19，用于存储用于在频域和时域中定义合成输出频率信号的频率扫描的数字字。第一数据存储寄存器14用于存储表示频率扫描的起始频率的数据，其中起始频率可以是频率扫描的最低频率或最高频率，这取决于频率扫描是以最低频率开始然后顺序地增加到最高频率，还是反过来进行。第二数据存储寄存器15用于存储表示频率扫描合成输出信号的频率阶之间增加或减小频率的增量或减量的数据。第三数据存储寄存器16用于存储表示在频率扫描期间增加或减小频率的增加或减小次数的数据。因此，频率扫描的频域由存储在第一、第二和第三数据存储寄存器14到16中的数据定义。

第四数据存储寄存器17用于存储表示频率扫描的每个频率阶的持续时间的数据。第五数据存储寄存器18用于存储表示与频率扫描的每个频率阶对应的频率猝发的持续时间的数据，其中以频率猝发的形式提供频率扫描合成输出信号。第六数据存储寄存器19用于存储表示操作数字频率合成器1的模式的数据。数字频率合成器1可以在下面将要描述的多个操作模式中选择性地操作，由此可根据存储在第四和第五数据存储寄存器17和18之一或二者中的数据、被提供给数字频率合成器1的单管脚控制端20的逻辑控制信号、或存储在第四和第五数据存储寄存器17和18中的时域数据与被提供给控制端20的逻辑控制信号的组合，确定频率扫描合成输出信号的时域数据。

在单个芯片2上形成片上异步串行接口电路22，用于通过串行通信端口23将数据存储电路12与任何合适的外部编程装置连接，以对数据存储电路12编程，从而选择起始频率、增加或减小起始频率的增量或减量、和要增加频率扫描的频率的增加或减小的数目、以及在相关的情况下的每个频率阶和每个频率猝发的持续时间，以及用于选择数字频率合成器1的操作模式。

在单个芯片2上形成由系统时钟信号定时的片上数字数据处理电路25，用于根据存储在第一至第三数据存储寄存器14到16中的表示起始频率、增量或减量以及增加数目的数据，计算要被提供给直接数字合成器5的频率控制输入8的频率控制数字字的值、和将频率控制数字字的值提供给频率控制输入8的顺序。数据处理电路25还以所确定的顺序，以数据处理电路25根据存储在第四数据存储寄存器17中的表示每个频率阶的持续时间的数据、和/或根据被提供给控制端20的外部产生的逻辑控制信号而确定的速率向直接数字合成器5的频率控制输入8顺序提供频率控制数字字的各值。如果要以频率猝发的形式产生频率扫描合成输出信号，则数据处理电路25根据存储在第五数据存储寄存器18中的表示频率猝发的持续时间的数据、和/或根据被提供给控制端20的外部产生的逻辑控制信号，确定每个频率猝发的持续时间。数据处理电路25分别通过数据总线24a到24f读取存储在数据存储电路12的第一到第六数据存储寄存器14到19中的数据。

向直接数字合成器5的频率控制输入8提供频率控制数字字的各值的速率可以单独地由被提供给控制端20的逻辑控制信号来确定，在这种情况下，在逻辑控制信号的每个上升或下降沿，数据处理电路25将频率控制数字字的下一个值提供给频率控制输入8，其中该速率还确定每个频率阶的持续时间。可选地，数据处理电路25向频率控制输入8提供频率控制数字字的各值的速率可以单独地由存储在第四数据存储寄存器17中的表示频率阶的持续时间的数据来确定。

在根据存储在第四数据存储寄存器17中的表示每个频率阶的持续时间的数据确定向频率控制输入8提供频率控制数字字的各值的速率的情况下，作为在时钟信号端10上所提供的系统时钟信号的时钟周期的适当数量的函数，或者作为在输出端7上所产生的频率扫描合成输出信号的适当周期数的函数，确定每个频率阶的持续时间。在确定频率扫描合成输出信号的每个频率阶的持续时间作为频率扫描合成输出信号的适当周期数的情况下，数据处理电路25响应直接数字合成器5的累加器(未在图2中示出，但在图8中示出并在下面描述)的适当数目的溢出，以向直接数字合成器5的频率控制输入8顺序提供频率控制数字字的各值，从而又限定每个频率阶。数据处理电路25在线26上从直接数字合成器5的溢出输出27读取直接数字合成器的累加器的溢出数目。

在响应于系统时钟信号的适当时钟周期数确定频率扫描合成输出信号的频率扫描的频率阶的持续时间的情况下，频率扫描合成输出信号的频率扫描对于时间是线性的。然而，在确定频率扫描的频率阶的持续时间作为频率扫描合成输出信号的预定周期数的情况下，频率扫描合成输出信号的频率扫描对于时间不是线性的，但是对于时间具有一个预定的关系。

在希望在输出端5上以频率猝发的形式产生频率扫描合成输出信号，并且根据存储在第五数据存储寄存器18中的表示频率猝发的持续时间的数据确定每个频率猝发的持续时间的情况下，作为被提供给时钟信号端10的系统时钟的适当时钟周期数的函数，或者作为频率扫描合成输出信号的适当周期数的函数，确定每个频率猝发的持续时间，如已经对于数据处理器25确定频率阶的持续时间所描述的那样。在每个频率猝发的持续时间的终点，向复位输入11提供复位信号，并且向直接数字合成器5的猝发控制输入13提供猝发控制信号，以保持相应频率阶的持续时间，操作直接数字合成器产生稳定状态输出信号，直到频率扫描的下一个频率阶开始，后面会参照附图8对此进行更加详细的描述。

可选地，通过被提供给控制端20的逻辑控制信号确定每个频率阶的持续时间和每个频率阶的频率猝发的持续时间。在这种情况下，频率控制数字字的各值在被提供给控制端20的逻辑控制信号的各上升沿处被提供，并且在逻辑控制信号的每个下降沿，复位信号被提供给复位输入11，并且猝发控制信号被提供给直接数字合成器5的猝发控制输入13，并且它们保持在各自的复位输入11和猝发控制输入13上，直到逻辑控制端20上逻辑控制信号的下一个上升沿。在这个阶段中，向频率控制输入8提供频率控制数字字的下一个值。因此，通过控制端20上逻辑控制信号的传空比，确定每个频率猝发的持续时间与相应频率阶的持续时间的比。

现在参照图3至7，其中示出了以不同模式工作的数字频率合成器1的输出端7上所产生的频率扫描合成输出信号的波形。在图3至7的每个图中，波形A代表向控制端20提供的逻辑控制信号，波形B代表在输出端7上所产生的频率扫描合成输出信号。在图3至5中，频率扫描合成输出信号的两个频率扫描由波形B代表，这些波形B是Y轴上的频率相对于X轴上的时间的图，并且在图3到5的波形B中，在每个频率阶的持续时间D中连续产生频率信号。在图6和7中，在各频率阶期间，以频率猝发的形式产生在数字频率合成器1的输出端7上所产生的频率扫描合成输出信号，并且，在波形B中，每个频率猝发的持续时间S被示为持续时间为D的相应频率阶中的振荡信号。因此，在图6和7中，波形B的电压在Y轴上表示，时间在X轴上表示。为了方便，在图6和7中仅示出频率扫描合成输出信号的频率扫描的三个频率阶。

根据存储在数据存储电路12中的频率扫描的频域数据和时域数据产生图3的波形中在输出端7上所产生的频率扫描合成输出信号。响应于被提供给控制端20的逻辑控制信号A的脉冲P的上升沿，数据处理电路25在短的初始化时间段J期间开始对自己进行初始化，其中在这个短的初始化时间段期间，数据处理电路25确定频率扫描的频率控制数字字的值、将频率控制数字字的值提供给直接数字合成器5的顺序、以及频率扫描的每个频率阶的持续时间。在初始化期间，数据处理电路25对直接数字合成器5复位，并且在完成初始化时，向直接数字合成器5的频率控制输入8以升序顺序地提供频率控制数字字的值，以产生具有其中信号的频率为升序的频率扫描的频率扫描合成输出信号。此外，在每个频率扫描的结束时，数据处理电路25对自身再次初始化，并且重复以升序顺序地向直接数字合成器5的频率控制输入8提供频率控制数字字的值，以产生具有重复频率扫描的频率扫描合成输出信号。

在这个工作模式下，在探测到逻辑控制信号A的脉冲P的上升沿时，数据处理电路25开始初始化，并从第六数据存储寄存器19读取表示所选择的要操作数字频率合成器1的工作模式的数据。数据处理电路25然后从第一数据存储寄存器14读取表示所选择的起始频率的数据，从第二数据存储寄存器15读取表示所选择的在连续频率阶之间增加频率的增量的数据，并从第三数据存储寄存器16读取表示所选择的要增加频率的增加数目的数据。根据这个数据，数据处理电路25在初始化时间段J期间计算要提供给直接数字合成器5的频率控制数字字的值，和提供频率控制数字字的值的顺序。数据处理电路25从第四数据存储寄存器17读取表示频率阶的持续时间的数据。在这种工作模式下，以对于时间的线性关系产生频率扫描，并且因而频率阶的持续时间D是恒定的。因此，数据处理电路25根据系统时钟信号的适当时钟周期数，确定向直接数字合成器5的频率控制输入8提供频率控制数字字的连续值的时间间隔。在初始化时间段期间，数据处理电路25向直接数字合成器5的复位输入11提供复位信号，以复位直接数字合成器5，然后在系统时钟信号的适当时钟周期向直接数字合成器5的频率控制输入8提供频率控制数字字的值。

根据存储在数据存储电路12中的频域数据和时域数据，以及响应于被提供给控制端20的逻辑控制信号A，产生图4的波形B中在输出端7上所产生的频率扫描合成输出信号。在这种操作模式下，通过控制端20上逻辑控制信号A的各脉冲P的上升沿，初始化频率扫描合成输出信号的各频率扫描。数据处理电路25响应于逻辑控制信号A的每个脉冲P的上升沿，对自身进行初始化，然后向直接数字合成器5顺序提供频率控制数字字的值，以生产一个频率扫描，并且等待下一脉冲P的上升沿。但是，不同地，用于产生图4的波形B的在这种工作模式下的数字频率合成器的工作与参照图3所描述的相似，除了频率扫描合成输出信号保持在频率扫描的最高频率，直到数据处理电路25在控制端20上检测到逻辑控制信号A的下一脉冲的上升沿之外。

只根据存储在数据存储电路12中的频域数据产生图5的波形B中在输出端7上所产生的频率扫描合成输出信号，但是，图5的频率扫描合成输出信号B的时域由被提供给控制端20的逻辑控制信号A单独确定。在这种工作模式下，在初始化时间段J期间，数据处理电路25在检测到逻辑控制信号的第一个脉冲P的上升沿时对自身进行初始化。数据处理电路25在初始化期间从第六数据存储寄存器19读取表示工作模式的数据，从第一数据存储寄存器14读取表示频率扫描的起始频率的数据，从第二数据存储寄存器15读取表示频率要被增加的增量的数据，并且从第三数据存储寄存器16读取表示频率要被增加的增加数量的数据。依据这个数据，数据处理电路25计算频率控制数字字的值，并确定向直接数字合成器5的频率控制输入8提供频率控制数字字的值的顺序。

在初始化时间段期间，数据处理电路对直接数字合成器5进行复位，然后向直接数字合成器5的频率控制输入8提供频率控制数字字的值中的第一个值，以生成频率扫描合成输出信号的第一频率扫描的第一频率阶的频率，并等待逻辑控制信号A的下一脉冲P的上升沿，以向直接数字合成器5的频率控制输入8提供频率控制数字字的第二个值，等等，直到已经向直接数字合成器5的频率控制输入8提供了频率控制数字字的最高值为止。在逻辑控制信号A的下一脉冲P的上升沿处，数据处理电路25在初始化时间段J期间再次对自身进行初始化，复位直接数字合成器5，并向直接数字合成器5的频率控制输入8提供频率控制数字字的第一个值，以开始频率扫描合成输出信号的下一个频率扫描，从而数字频率合成器1的操作继续在这个工作模式下。

现在参照图6，在这个工作模式下，数字频率合成器1在输出端7上以频率猝发的形式产生频率扫描合成输出信号。在这个工作模式下，根据存储在数据存储电路12中的频域数据和时域数据产生频率扫描合成输出信号。在检测到控制端20上逻辑控制信号A的脉冲P的上升沿时，数据处理电路25在初始化时间段J(未示出)期间对自身进行初始化，与图3到5中的初始化时间段J相似。在初始化期间，数据处理电路25从第六数据存储寄存器19读取表示数字频率合成器1要被运行的工作模式的数据。然后，数据处理电路25从第一数据存储寄存器14读取表示起始频率的数据，从第二数据存储寄存器15读取表示在频率阶之间频率要被增加的增量的数据，并且从第三数据存储寄存器16读取表示频率从起始频率要被增加的增加数量的数据，并且根据从第一、第二和第三数据存储寄存器14到16所读取的数据计算频率控制数字字的值。数据处理电路25从第四数据存储寄存器17读取表示各频率阶的持续时间的数据，并从第五数据存储寄存器18读取表示每个频率猝发的持续时间的数据。在这个工作模式下，每个频率阶和每个频率猝发的持续时间是频率扫描合成输出信号的各自周期数的函数，并且当频率扫描具有对于时间的关系时，该关系是非线性的，这是由于频率阶和频率猝发的各自持续时间随着频率扫描合成输出信号的频率增加而减小。数据处理电路25计算对应于频率扫描合成输出信号的频率扫描的各频率阶的持续时间D的频率扫描合成输出信号的周期数，和对应于各频率猝发的持续时间S的频率扫描合成输出信号的周期数。在本发明的这个实施例中，为了示图简便，每个频率猝发的持续时间S对应于频率扫描合成输出信号的两个周期。但是，可以理解，每个频率猝发的持续时间可以是等于或大于频率扫描合成输出信号一个周期的任何期望的持续时间。

在完成初始化时，在频率扫描的第一频率的频率猝发的持续时间S中，数据处理电路25向直接数字合成器5的频率控制输入8提供频率控制数字字的起始值。在持续时间S的结束时，即在频率扫描合成输出信号的两个周期之后，数据处理电路25向复位输入11提供复位信号，并向直接数字合成器5的猝发控制输入13提供猝发控制信号，以运行直接数字合成器5来在输出端7上输出稳定状态信号，直到第一频率阶的持续时间D的结束。在第一频率阶的持续时间D结束时，数据处理电路25向频率控制输入8提供频率控制数字字的第二个值，并且复位信号和猝发控制信号被从复位输入11和猝发控制输入13移除，从而运行直接数字合成器来在频率扫描的第二频率阶中生成持续时间S的频率猝发，等等，直到其中已经产生了频率扫描的最高频率的频率猝发的频率阶结束。在这个阶段，数据处理电路25再次对自身进行初始化，并且在持续时间S中将频率控制数字字的第一个值提供给直接数字合成器5的频率控制输入8，以开始频率扫描合成输出信号的下一个频率扫描。在这个工作模式下，数字频率合成器1以与运行以产生图3的频率扫描合成输出信号相似的方式工作，差别只在于以频率猝发形式产生频率扫描合成输出信号的频率，而不是在各频率阶的持续时间中连续地产生，并且基于频率扫描合成输出信号的适当周期数确定频率阶和频率猝发的持续时间。

现在参考图7，运行数字频率合成器1，以在输出端7上也以频率猝发的形式产生频率扫描合成输出信号。在这个工作模式下，仅根据存储在数据存储电路12中的频域数据生成频率扫描合成输出信号，并且由被提供给控制端20的逻辑控制信号A确定频率扫描合成输出信号的时域。在检测到逻辑控制信号A的第一脉冲的上升沿时，数据处理电路25在初始化时间段J(未示出)期间开始初始化，但与图3至5中的相似。数据处理电路25从第六数据存储寄存器19读取表示数字频率合成器1要运行的模式的数据。然后，数据处理电路25分别从第一、第二和第三数据存储寄存器14、15和16读取表示起始频率、在频率阶之间频率要被增加的增量、和增加或减小的数目的数据，并计算频率控制数字字的值，并且确定向直接数字合成器5的频率控制输入8提供这些值的顺序。

在完成初始化时，数据处理电路25向直接数字合成器5的频率控制输入8提供频率控制数字字的起始值，直到逻辑控制信号A的第一脉冲P的下降沿为止。在检测到第一脉冲P的下降沿时，数据处理电路25向复位输入11提供复位信号，并向直接数字合成器5的猝发控制输入13提供猝发控制信号，以运行直接数字合成器5来在输出端7上输出稳定状态信号，直到逻辑控制信号A的下一脉冲P的上升沿为止。在这个阶段，频率控制数字字的第二个值被提供给直接数字合成器5的频率控制输入8，并且复位信号和猝发控制信号被从复位输入11和猝发控制输入13上移除，以产生频率扫描合成输出信号的第二个频率阶中第二频率的频率猝发，并因此数字频率合成器1的工作继续。在这个工作模式下，数字频率合成器1的运行基本上与参照图5所描述的相似，区别在于，频率扫描合成输出信号是以频率猝发的形式产生的，而不是以在各频率阶期间连续产生频率的方式产生的。在参照图7所描述的工作方式中，每个频率猝发的持续时间S与相应频率阶的持续时间D的比值基本上与控制端20上逻辑控制信号的传空比相似。

现在参照图8，将描述数字频率合成器1的直接数字合成器5。直接数字合成器5包括模M累加器30，用于在相应的频率阶或频率猝发期间对被提供给系统时钟输入9的系统时钟信号的各时钟周期上的频率控制数字字的数字值进行累加。来自累加器30的频率控制数字字的每个值的数字字形式的、表示频率扫描合成输出信号的相位的累加值被提供给数字信号处理电路，在这个示例中是相位-幅度转换器31，其产生表示频率扫描合成输出信号的与相位相关的幅度的数字字，该数字字又被提供给数模转换器(DAC)34的DAC寄存器33。与相位相关的幅度数字字被DAC 34转换为模拟电压值，以产生频率扫描合成输出信号，该输出信号在数字频率合成器1的输出端7上被输出。相位-幅度转换器31和DAC寄存器33由系统时钟信号进行定时。来自累加器30的溢出输出36的溢出通过直接数字合成器5的溢出输出27被提供给线26，到数据处理电路25。被提供给直接数字合成器5的频率控制输入8的频率控制数字字的值被提供给累加器30的相应频率控制输入38。

逻辑控制电路40接收分别被提供给直接数字合成器5的复位输入11和猝发控制输入13的复位和猝发控制信号。逻辑控制电路40被编程，使得在猝发控制输入13上没有猝发控制信号时，被提供给复位输入11的复位信号被提供给累加器30的复位输入41，以将累加器30复位为零，并且被提供给相位-幅度转换器31的复位输入42，以对相位-幅度转换器31进行复位。但是，当猝发控制信号被提供给直接数字合成器5的猝发控制信号输入13时，逻辑控制电路40只将直接数字合成器5的复位输入11上的复位信号提供给相位-幅度转换器31的复位输入42，以便在频率猝发结束与下一频率阶开始之间的时间段期间运行相位-幅度转换器31来生成数字字，其中该数字字被提供给DAC寄存器33并由DAC 34进行转换，以在输出端7上产生稳定状态输出信号。

累加器30、相位-幅度转换器31、DAC寄存器33、DAC 34和逻辑控制电路40被实现在数字频率合成器1的单个芯片2上。

在使用时，再参照图2，由任何合适的编程工具通过异步串行接口电路22和串行通信端口23对数据存储电路12进行编程。例如，可由计算机、微控制器或任何其他合适的编程工具对数据存储电路12进行编程。用表示要运行数字频率合成器1的模式的数据对第六数据存储寄存器19进行编程。用表示数字频率合成器1要产生的频率扫描合成输出信号的频率扫描的起始频率的数据对第一数据存储寄存器14进行变成。用表示在频率扫描的频率阶间频率要被增加或减小的增量或减量的数据对第二数据存储寄存器15进行编程，并且用表示在频率扫描期间频率要被增加或减小的增加或减小数目的数据对第三数据存储寄存器16进行编程。

如果频率扫描的频率阶的持续时间不由被提供给控制端20的逻辑控制信号来确定，则用表示各自频率阶的每个频率阶的持续时间D的数据对第四数据存储寄存器17进行编程。另一方面，如果频率阶不由控制端20上的逻辑控制信号控制，则不需要对第四数据存储寄存器17进行编程。如果频率扫描合成输出信号不以频率猝发的形式被生成，则不需要对第五数据存储寄存器进行编程。但是，如果频率扫描合成输出信号以频率猝发形式被产生，和如果频率猝发的持续时间不由被提供给控制端20的逻辑控制信号确定，则用表示各自频率猝发的持续时间S的数据对第五数据存储寄存器18进行编程。另外，如果频率猝发的持续时间S由被提供给控制端20的逻辑控制信号确定，则不需要对第五数据存储寄存器18进行编程。

一旦数据存储电路12的编程已经完成，数字频率合成器1就响应控制端20上逻辑控制信号的第一个脉冲的上升沿，以对数据处理电路25初始化，并开始频率扫描合成输出信号。然后，根据所选择并被编程到第六数据存储寄存器19中的模式，生成频率扫描合成输出信号。

虽然已经参照图3至7对数字频率合成器1的五个工作模式进行了描述，但是，本领域的技术人员很容易理解，数字频率合成器1可以在比所描述的更多的模式下工作。例如，如上所述，代替频率扫描合成输出信号的频率扫描对于时间是线性的，频率扫描可以具有对于时间的其他关系。例如，数字频率合成器1可被编程以工作在这样的模式下，即其中频率阶的持续时间是频率扫描合成输出信号的周期数的函数，如参考图6所述的。在这种情况下，频率阶的持续时间会随频率扫描的频率增加而减小，反过来亦然。相似地，如果希望，可产生持续时间是频率扫描合成输出信号的周期数的函数的频率猝发，如参照图6描述的。

另外，虽然已经以频率升序增加的频率扫描的频率描述了参照图3至7所描述的各频率扫描合成输出信号的频率扫描，但是，本领域的技术人员很容易理解，频率扫描可以以频率降序而被产生，并且，很显然，可以运行数据频率合成器1以产生其中选择地以频率升序和频率降序产生频率扫描的频率扫描合成输出信号。换句话说，当频率扫描的频率达到终止频率时，代替回到起始频率，可运行数字频率合成器以将频率从终止频率减小到起始频率，然后在下一频率扫描期间开始增加频率，等等。

现在参照图9，示出了根据本发明另一具体实施方式的数字频率合成器50，用附图标记50表示。数字频率合成器50基本上与数字频率合成器1相似，并且相似组件用同一附图标记标出。数字频率合成器50与数字频率合成器1的主要不同在于，数据存储电路12不是可编程的。因此，定义频率扫描合成输出信号的频率扫描的频域、并且在适当时还有时域的数据被预编程到数据存储电路中，其中数据存储电路可以以数据存储寄存器、或任何其他适当的数据存储工具的形式提供。另外，数字频率合成器50及其运行与数字频率合成器1相似，并同样被实现为单芯片数字频率合成器，并且完全形成在单芯片2上。

虽然没有对数据处理电路25进行详细的描述，但是本领域的技术人员很容易理解，可以使用任何合适的数据处理电路，其中该数据处理电路能够读取分别存储在数据存储电路12的第一到第六寄存器14到19中的表示频域和时域的数字数据，并能够计算要提供给直接数字合成器5的频率控制数字字的值，并用于确定向直接数字合成器提供频率控制数字字的值的顺序，以及用于对系统时钟的时钟周期或来自累加器30的溢出进行计数，以确定频率阶的持续时间，并且在适当时确定频率猝发的持续时间，或者可选地，用于读取控制端20，以根据被提供给控制端20的逻辑控制信号确定频率扫描合成输出信号的时域。

虽然已经将频率扫描合成输出信号的波形描述为正弦曲线波形，但是，根据本发明的数字频率合成器可以生成任何其他合适的振荡或重复信号，例如逻辑信号、任意信号或任何其他信号。

虽然，除了初始化之外，已经将频率控制数字字的值描述为被提供给直接数字合成器的频率控制输入，而无需对累加器进行复位，但是如果希望，在每次向直接数字合成器提供频率控制数字字的新的值时，累加器可由来自数据处理电路25的、被施加于数字频率合成器的复位输入上的复位信号进行复位。此外，可以理解，虽然是希望的，但即使在对应于对应于频率扫描的起始频率的频率控制数字字的值被提供给累加器之前对数据处理电路初始化期间，也并不必须复位累加器。

虽然已经将数据存储电路描述为包括数据存储寄存器，但是，可提供任何其他合适的数据存储工具或电路来存储频率扫描合成输出信号的频域数据和工作模式数据，并且在合适时，还存储时域数据。

虽然在所述的本发明的具体实施方式中，将直接数字合成器描述为包括用于将累加器所产生的表示频率扫描合成输出信号的相位的数字数据转换为表示频率扫描合成输出信号的与相位相关的幅度的数据字的相位-幅度转换器，但是，可使用任何其他合适的用于生成与相位相关的幅度数据的数字信号处理电路。此外，在某些情况下，可以想象，表示合成输出信号的相位的累加器所输出的溢出位、累加器所输出的数字数据的MSB、或相位-幅度转换器所输出的数字数据的MSB、或其他数字信号或其组合可被转换为逻辑信号，以形成频率扫描合成输出信号，该信号于是为逻辑信号的形式，诸如频率扫描的步进频率的数字信号。

虽然已经将数字频率合成器描述为提供渐增频率的步进形式的频率扫描的频率，但是扫描频率可以以渐减频率的步进形式、或以任何其他模式、随机产生或其他地被提供。

此外，可以想象，数据处理电路可被编程，使得在每个频率扫描结束时，下一频率扫描被翻转，换句话说，在频率从最低频率逐渐增加到最高频率的频率扫描之后，下一频率扫描可具有从频率扫描的最高到最低频率逐渐减小的频率扫描的频率，反过来亦然。在这种情况下，连续频率扫描会限定三角形轮廓。

虽然根据本发明的数字频率合成器在以频率猝发形式产生时所产生的频率扫描合成输出信号被描述为在每个频率阶中包括单一频率猝发，但是，本领域的技术人员很容易想到，可以以在每个频率阶中具有多个频率猝发的形式产生频率扫描合成输出信号。

Claims (35)

1.一种用于产生频率扫描合成输出信号的数字频率合成器，其中所述数字频率合成器包括直接数字频率合成器，用于响应于被提供给其的频率控制数字字而产生频率的合成输出信号，其特征在于：

所述数字频率合成器在单个芯片上被实现，所述直接数字频率合成器是片上直接数字频率合成器；

并且所述数字频率合成器还包括：

片上数据存储电路，用于存储在频域和时域中定义所述频率扫描合成输出信号的频率扫描的数据；

控制端，用于接收外部产生的控制信号；

片上数据处理电路，用于根据存储在所述数据存储电路中的频域数据确定所述频率控制数字字的各值及将频率控制数字字的值提供给所述直接数字合成器以产生频率扫描合成输出信号的顺序；

其中所述数据处理电路响应存储在所述数据存储电路中的定义所述频率扫描的时域的数据、被提供给所述控制端的控制信号、和被提供给所述控制端的控制信号与存储在所述数据存储电路中的定义所述频率扫描的频域的数据的结合中的一个，以确定向所述直接数字合成器提供所述频率控制数字字的值的速率，并将所述频率控制数字字的值以所述顺序并且以所确定的速率提供给所述直接数字合成器，以产生频率扫描合成输出信号。

2.根据权利要求1的数字频率合成器，其特征在于，所述数据存储电路适于以表示所述频率扫描合成输出信号的频率扫描的起始频率和终止频率之一的数据的形式存储所述频域数据。

3.根据权利要求1或2的数字频率合成器，其特征在于，所述数据存储电路适于以表示所述频率扫描合成输出信号的频率扫描的连续频率阶之间频率改变的频率增量和频率减量之一的数据的形式存储所述频域数据。

4.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的频率阶数量的数据的形式存储所述频域数据。

5.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率阶的持续时间的数据的形式存储所述时域数据。

6.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间的数据的形式存储所述时域数据。

7.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的控制信号，以确定何时向所述直接数字合成器提供所述频率控制数字字的值序列的第一个值。

8.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的控制信号，以确定频率扫描合成输出信号的频率扫描的时域。

9.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的控制信号，以确定频率扫描合成输出信号的每个频率阶的持续时间。

10.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的控制信号，以确定频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间，从而以频率猝发的形式产生频率扫描合成输出信号。

11.根据权利要求10的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的逻辑控制信号的传空比，以确定频率扫描合成输出信号的每个频率猝发的持续时间与相应频率阶的持续时间之比。

12.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路响应被提供给所述控制端的逻辑控制信号。

13.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据处理电路适于根据存储在所述数据存储电路中的时域数据，作为振荡信号的周期数的函数计算频率扫描的时域数据，并且所述数据处理电路响应所述振荡信号，以确定向所述直接数字合成器提供所述频率控制数字字的值的速率。

14.根据权利要求13的数字频率合成器，其特征在于，所述数据处理电路响应所述振荡信号，以确定频率扫描合成输出信号的每个频率阶的持续时间。

15.根据权利要求13或14的数字频率合成器，其特征在于，所述数据处理电路响应所述振荡信号，以确定频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间，从而以频率猝发的形式产生频率扫描合成输出信号。

16.根据权利要求13至15中任一项的数字频率合成器，其特征在于，所述数据处理电路所响应的振荡信号是系统时钟信号，其中所述数据频率合成器以所述系统时钟信号进行定时。

17.根据权利要求16的数字频率合成器，其特征在于，所述系统时钟信号是外部产生的系统时钟信号，并且提供时钟端以接收所述系统时钟信号。

18.根据权利要求13至17中任一项的数字频率合成器，其特征在于，所述振荡信号是频率扫描合成输出信号。

19.根据前述任一权利要求的数字频率合成器，其特征在于，所述直接数字合成器包括数控振荡器，其中所述数控振荡器响应所述频率控制数字字的值，以顺序地生成表示频率扫描合成输出信号的相位的数字字。

20.根据权利要求19的数字频率合成器，其特征在于，所述数控振荡器包括模M累加器，其中所述模M累加器响应所述频率控制数字字的值，以顺序地生成表示频率扫描合成输出信号的相位的数字字。

21.根据权利要求20的数字频率合成器，其特征在于，所述数据处理电路响应来自所述累加器的溢出信号，以确定向所述累加器提供所述频率控制数字字的值的速率。

22.根据权利要求19至21中任一项的数字频率合成器，其特征在于，所述直接数字合成器包括数字信号处理电路，用于根据所述数控振荡器所生成的表示频率扫描合成输出信号的相位的数字字，生成与相位相关的幅度数字字。

23.根据权利要求22的数字频率合成器，其特征在于，所述直接数字合成器包括DAC，用于将所述数字信号处理电路所生成的与相位相关的幅度数字字转换为频率扫描合成输出信号。

24.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路是可编程的，以便于执行对频率扫描合成输出信号的频域信号的编程。

25.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路是可编程的，以便于执行对频率扫描合成输出信号的时域信号的编程。

26.根据前述任一权利要求的数字频率合成器，其特征在于，所述数据存储电路是可编程的，以便于选择所述数字频率合成器要工作的工作模式。

27.根据前述任一权利要求的数字频率合成器，其特征在于，所述数字频率合成器适于以正弦波的形式产生频率扫描合成输出信号。

28.根据前述任一权利要求的数字频率合成器，其特征在于，所述数字频率合成器适于以任意信号的形式产生频率扫描合成输出信号。

29.根据前述任一权利要求的数字频率合成器，其特征在于，所述数字频率合成器适于以逻辑信号的形式产生频率扫描合成输出信号。

30.一种用于产生频率扫描合成输出信号的方法，所述方法包括：

在单芯片上实现数字频率合成器，其中所述数字频率合成器包括：

片上直接数字频率合成器，用于响应于向其提供的频率控制数字字，产生频率的合成输出信号，

片上数据存储电路，用于存储在频域和时域中定义频率扫描合成输出信号的频率扫描的数据，

控制端，用于接收外部产生的控制信号，

片上数据处理电路，用于根据存储在所述数据存储电路中的频域数据确定频率控制数字字的各值以及将频率控制数字字的值提供给直接数字合成器以产生频率扫描合成输出信号的顺序，其中所述数据处理电路响应存储在所述数据存储电路中的定义频率扫描的时域的数据、被提供给控制端的控制信号、以及被提供给控制端的控制信号与存储在数据存储电路中的定义频率扫描的时域的数据的组合中的一个，以确定向直接数字合成器提供频率控制数字字的值的速率，和

运行所述数据处理电路，以根据存储在所述数据存储电路中的频域数据来确定频率控制数字字的各值以及将频率控制数字字的值提供给所述直接数字合成器以生成合成输出信号的顺序，

运行所述数据处理电路，以根据存储在数据存储电路中的定义频率扫描的时域的数据、被提供给控制端的控制信号、和被提供给控制端的控制信号与存储在数据存储电路中的定义频率扫描的时域的数据的组合之一，确定向直接数字合成器提供频率控制数字字的值的速率，和

运行所述数据处理电路，以所述顺序及所确定的速率向直接数字合成器提供频率控制数字字的值，从而产生频率扫描合成输出信号。

31.根据权利要求30的方法，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的起始频率和终止频率之一的数据的形式存储所述频域数据。

32.根据权利要求30或31所述的方法，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的连续频率阶之间频率变化的频率增量和频率减量之一的数据的形式存储所述频域数据。

33.根据权利要求30至32中任一项的方法，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的频率阶数量的数据的形式存储所述频域数据。

34.根据权利要求30至33中任一项的方法，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率阶的持续时间的数据的形式存储所述时域数据。

35.根据权利要求30至34中任一项的方法，其特征在于，所述数据存储电路适于以表示频率扫描合成输出信号的频率扫描的每个频率猝发的持续时间的数据的形式存储所述时域信号。

Images