JPH0561473A

JPH0561473A - 電子楽器用楽音周波数発生装置

Info

Publication number: JPH0561473A
Application number: JP3355794A
Authority: JP
Inventors: Doitsuchie Rarufu; ラルフ・ドイツチエ
Original assignee: Kawai Musical Instrument Manufacturing Co Ltd
Current assignee: Kawai Musical Instrument Manufacturing Co Ltd
Priority date: 1979-07-19
Filing date: 1991-12-20
Publication date: 1993-03-12
Anticipated expiration: 2011-03-29
Also published as: US4256003A; JPH035593B2; JPH0834763B2; JPS5619099A

Abstract

(57)【要約】（修正有）【目的】非整数分周による波形メモリ読み出しシステ
ムにおける残留雑音を、在来レベル以下まで減らす。【構成】オーディオ楽音信号の複数の離散的振幅デー
タ値を記憶する音調シフトレジスタ３５と、ピッチに比
例した速度でシフトレジスタ３５から振幅データ値を読
み出し、鍵に応答し主クロックを非整数分周する手段
（周波数ナンバー表１０２、周波数ナンバーラッチ１０
３、加算器―アキュムレータ１０４）とを備える。非整
数分周手段より発生される所望しない周波数成分を減少
させるために、平滑化関数データ値を記憶する平滑化シ
フトレジスタ１１１と、シフトレジスタ３５から読み出
された振幅データ値と、非整数分周手段の小数部出力に
よってシフトレジスタ１１１から読み出された平滑化関
数データ値との積和演算を行う演算手段（加算器１０
６、乗算器１０７〜１０９）の出力をアナログ信号に変
換するＤ―Ａ変換器４７とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子楽音発生器に関する
ものであり、更に詳しく言うと単一のタイミングクロッ
クからすべての楽音を発生させるための改良に関する。

【０００２】

【従来の技術】デイジタル回路論理を用いた鍵盤作動式
電子楽音発生器は周知である。米国特許第 3515792号記
載のディジタルオルガンおよび米国特許第 4085644号
（特開昭52-027621号）記載の複音シンセサイザのよう
な種類のディジタル楽音発生器を実施するにあたって
は、ストレージメモリ内にある波形データをアドレスす
るために１セットの可変周波数タイミングクロック源が
必要である。

【０００３】米国特許第 4085644号（特開昭 52-027621
号）には、複数の楽音発生器が具備されており、その各
楽音発生器が主データリストから楽音をつくり出す鍵盤
楽器が記述されている。主データリストは、発生する楽
音の１サイクルに沿って等間隔で配置されている振幅値
からなっている。各楽音発生器の主データリストはシフ
トレジスタに記憶されている。振幅値は、発生する楽音
の基本周波数に正比例するシフト周波数で、レジスタか
らＤ−Ａ変換器へシフトアウトされる。

【０００４】米国特許第 4085644号（特開昭 52-02762
1）に記載されているように、シフト周波数は可変周波
数発振器から導出される。発振器の周波数は、楽器の鍵
盤スイッチを作動させることによって選択的に制御され
る。割当回路は作動されたスイッチ識別をメモリ中に楽
音として記憶し、作動されたスイッチに楽音発生器を割
当てる。楽音識別はアドレス可能は周波数制御ナンバー
を別々に記憶するメモリのアドレスとして働く。

【０００５】発振器の周波数は、作動された鍵盤スイッ
チに応答してメモリから読出された周波数制御ナンバー
によりセットされる。楽器の各楽音発生器はそれぞれ自
己の発振器をもっている。この配置によって多数の楽音
を同時に発生させることができる。各楽音を、和音を奏
する場合のように、異なったピッチ又は周波数とするこ
とができる。多数の発振器の制御方法は、周波数ナンバ
ークロック装置と題する米国特許第 4067254号に詳述し
てある。鍵盤上に作動させた鍵スイッチを楽音発生器へ
割当てる方法は、鍵盤スイッチ検出・割当装置と題する
米国特許第 4022098号（特開昭 52-044626）に記述して
ある。

【０００６】１セットの可変周波数発振器を使用する場
合に出会う１つの重大な問題は、楽器を正しく調律した
状態に保たねばならないということである。各発振器は
楽器の鍵盤上に全音域に対するすべての必要とされる周
波数を正確に再生しなければならない。残念なことに、
可変周波数発振器は時間が経過するにつれて周波数が変
化する傾向がある。これは環境条件の変化が周波数を決
める回路成分に影響を与える傾向があるからである。周
波数が安定且つ正確で、鍵盤の全音域に容易に調律でき
る１セットの可変周波数発振器を製作することはむづか
しく、やや費用も高くなる。調律の正確さが得られない
とすると、特定の楽音のピッチは、１セットの楽音発生
器のうちのどの楽音発生器が特定の作動された鍵盤スイ
ッチに割当てられるかにかかってくる。

【０００７】１セットの正確に調律された可変周波数発
振器に対する必要条件を緩和するためには、単一の主ク
ロックパルス源からクロックパルスを導出することによ
って、１セットの楽音発生器内のシフトレジスタを進め
るためのクロックパルスを発生させることが望ましい。
１個の発振器から楽音周波数を発生させるための周知の
方法は、“トップオクターブシンセサイザ”としばしば
呼ばれているものを用いることである。そのような配置
は１セットの整数カウンタを用いる。１個のカウンタ
は、等分平均律音階の１２の楽音の各々に対応する。こ
れらのカウンタは主クロックから整数周波数分割を発生
させる。Ｃ₇からＣ₈までのトップオクターブの周波数
に対応する１セットのクロック列（train)を発生させる
には約２Ｍｈｚのクロック速度が必要である。米国特許
第 4085644号（特開昭 52-027621）記載の複音シンセサ
イザにおいては、シフトクロック周波数は、発生する楽
音の周波数の６４倍でなければならない。このため、大
規模集積マイクロエレクトロニクスの現在の技術を用い
て実施するには余りにも高すぎる主クロック周波数が必
要になる。

【０００８】共通のクロック源から複数の周波数を得る
ための代わりの技術は、非整数分周器を用いることであ
る。そのようなシステムは、ミュージックＶとして知ら
れるコンピュータ楽音発生システムに用いられており、
１９６９年米国マサチュセッツ州ケンブリッジおよび英
国ロンドンにあるマサチュセッツ技術研究所、Ｍ．Ｉ．
Ｔプレス社から発行されたＭ．Ｖ. マシューズ著“コン
ピュータ楽音技術（The Technology of Computer Musi
c）”の５１頁に説明されている。

【０００９】これらのシステムにおいては、作動された
各鍵盤スイッチには周波数ナンバーが割当てられてい
る。この周波数ナンバーは、主クロック周波数と乗算さ
れると、データメモリからデータがアクセスされる周波
数を発生させる。そのような非整数周波数分周器システ
ムにおいては、不快な雑音発生問題が内在しているが、
これは、その周波数ナンバーが簡単な整数ではなくて、
無理数である２１／１２の何らかの倍数であるからであ
る。周波数ナンバーに対して非整数分周器を使用すると
所望の正しい平均周波数でパルス列が発生するが、その
ようなパルス列は、１つの一定した速度では進まないパ
ルス間の間隔を有する。一定時間内に発生するパルスの
数は、非整数周波数ナンバーによって制御される選択さ
れた間隔で主クロックからパルスを除去することによっ
て変化する。

【００１０】１個の主発振器からの非整数周波数分割を
用いるためのシステムは、いづれも“選択制御速度でメ
モリをアドレスするための方法および装置”と題する米
国特許第 3693913号および第 3743755号に記載されてい
る。これらの特許はいづれも上記に参考のために述べた
Ｍ．Ｖ．マシューズの著書に説明されているメモリアド
レッシングの原理と同じ原理で動作するシステムを記載
している。これらの特許においては、アドレス可能なメ
モリに記憶された周波数ナンバーをもつ代りのものとし
て周波数ナンバーを計算する手段が開示されている。

【００１１】もし非整数周波数分周器を、米国特許第 4
085644号（特開昭 52-027621）および第 3575792号に記
載されているような楽音発生器におけるシフトパルス又
はメモリアドレッシングを発生させるために用いるとす
ると、パルス列における不等パルス間隔又はアドレスに
おける不等時間インクリメントというきわめて不快な雑
音を楽音発生システムに導入することになる。この雑音
は調和振動という点からは基本周波数とは関係のない所
望しない周波数成分の形で発生し、きわめて不快な音の
歪み状効果を発生させる。

【００１２】“雑音シンセサイザ用楽音周波数発生器”
と題する米国特許第 4114496号には米国特許第 4085644
号（特開昭 52-027621）記載の複音シンセサイザに用い
ることができる楽音周波数でクロックパルス列を合成す
るための非整数分周器の配置が記載されている。所望し
ない雑音効果は、米国特許第 4114496号記載の方法で減
少させる。雑音現象は、記憶されている１セットの周波
数ナンバーから選ばれた１つの周波数ナンバーによって
決定される量だけ主クロック速度で周期的に増えるモジ
ュロ１加算器−アキュムレータの形で非整数分周器を具
えることによって達成される。このセットは、鍵盤の各
楽音周波数と鍵盤上の２番目に最も高い楽音の周波数と
の比に対応する２進数から成る。従って周波数ナンバー
は、すべて１より小さい値を有する。加算器−アキュム
レータは、合計和が１の値を越えるとあふれパルスを出
す。あふれパルスは、発生する楽音に対する振幅値の主
データセットを記憶しているレジスタから連続的データ
語をシフトし、そのデータ語はそのレジスタからＤ−Ａ
変換器の入力へ転送される。シフト速度は、変換器から
のアナログ信号により発生する楽音のピッチを決定す
る。そのような非整数分周器が発生させるパルスの不規
則なパターンによって導入される雑音を代償するため
に、各語がレジスタからシフトアウトされると、主デー
タセットの連続的データ語の振幅値間の振幅差が発生す
る。この差の情報は分数スケーラ回路へ印加され、分数
量によってスケールされ、ついで第１レジスタの出力へ
印加されるが、スケールフアクタは加算器−アキュムレ
ータの最高位ビットによって制御される。例えば２つの
最高比率ビット（ratio bit ）を用いると、スケールフ
アクタは０、１／４、１／２および３／４となる。

【００１３】楽音波形発生器と題する米国特許第 40360
96号には、ディジタル楽音波形の同じ値を記憶するため
に２つのメモリが用いられているシステムが述べられて
いる。アドレッシングデータは、ゼロから所定の値まで
増加し、その所定の値に達するとゼロに戻る“整数部分
と分数部分”とからなる。これは、上記に参考のために
挙げたＭ．Ｖ．マシューズの著書、および米国特許第 3
639913号および第 3743755号に記載されているのと本質
的には同じメモリアドレッシング手段である。米国特許
第 4036096号においては、波形メモリからの２つのデー
タ出力ＡおよびＢの値は、下記の形の補間関係を用いて
組合される。

【００１４】

【数１】

【００１５】この関係式において、ｃはメモリアドレス
データの分数部分（基数点以下）を表わす。Ｘ（ｃ）は
任意とすることが許されており、０≦ｃ≦１に対して０
≦Ｘ（ｃ）≦１の条件を満たす必要がある。Ｘ（ｃ）＝
ｃであれば、線形補間のよくある簡単な例が得られる。
これは、点と点の間の分数差の何らかの関数で、記憶さ
れたデータ点に重みをつけようとするだけであるので、
これはどちらかというとデータ補間の限定された形であ
る。

【００１６】

【発明が解決しようとする課題】波形メモリからデータ
をアドレスするために非整数周波数分割を用いることに
よって生じた雑音を減らすための先行技術システムは完
全に有効ではなく、耳に聞こえない音のレベルにまで残
留雑音を減少させない。

【００１７】非整数分周器波形メモリシステムにおける
雑留雑音を、先行技術システムによって得られるレベル
以下にまで減らすことが本発明の目的である。

【００１８】

【課題を解決するための手段】２つの連続する波形デー
タ点の中間にある値に対する補間法では、非整数型の分
周器におけるアドレッシング雑音は完全には除去されな
いので、より多数の利用できる波形データ点を用いるこ
とによって、より多くの情報を使用することが絶対に必
要である。記憶されている１セットの波形データ点から
順次アドレスアウトすることは、標本化（サンプル）さ
れた１セットのデータ点に等しいことが認められてい
る。若し或る信号が有限範囲─ｗ≦ｆ≦ｗ内の１周波数
帯ｆに限定されており、且つその信号が離散的時間間隔
ｔｎ＝ｎ／ｗ、─∞＜ｎ＜∞で判っていれば、もとの標
本化信号ｆ（ｔ）は下記の関係式によって離散的サンプ
ルの重みづけされた値を合計することによって、与えら
れた１セットの離散的振幅値ｆ（ｎ／２ｗ）から回復で
きることは、信号論理技術において周知である。

【００１９】

【数２】

【００２０】ｆ（ｔ）は、メモリから順次に反復的アド
レスされる波形の場合には周期関数であるので、完全な
１周期に対するサンプル点の知識は、常に完全な１セッ
トのサンプル点を持つことと全く等しい。平滑化関数は
ｓｉｎｘ／ｘ型のものである。この関数は、ｘの絶対
値が減少するにつれてｘとともにかなり急速に減少する
振幅値を有する。式（２）に対する有限級類近似法に用
いられるデータ点の数を正しく選択することによって背
雑音（background noise）が非常に低い優れた出力は、
原の標準化（サンプル）され記憶された波形に対して得
ることができる。

【００２１】本発明は、上記米国特許に記載されている
型の複音シンセサイザに使用できる楽音周波数でクロッ
クパルス列を合成するための非整数分周器の配置を指向
する。上述した所望しない雑音効果は可聴レベル以下に
減少する。従って、本発明により楽音発生器は、１個の
主クロックタイミングクロックを用いて音階のすべての
楽音を発生することができる。

【００２２】簡単に言うと、このことは、記憶されてい
る周波数ナンバーリストか選ばれた周波数ナンバーによ
って決定される量だけ主クロック速度で周期的に増加す
るモジュロ１加算器−アキュムレータの型の非整数分周
器を具備することによって達成される。このリストは、
鍵盤の各楽音の周波数と鍵盤上の最も高い楽音の上の音
階の中で２番目に最も高い楽音の周波数との比に対応す
る２進数からなる。従ってこれらの比は、すべてのその
値が１以下である。加算器−アキュムレータは、累算さ
れた合計が１の値を越えるか、又は１の値に等しくなる
と、あふれ信号は、発生する楽音に帯する振幅値の主デ
ータリストを記憶しているレジスタから１セットの連続
するデータ語をシフトする。非整数分周器によって発生
されるパルスの不規則な時間パターンにより導入される
雑音を減少させるため、レジスタからの１セットの出力
データ値の各数（ナンバー）は、平滑化関数ｓｉｎｘ
／ｘの適当な値が乗算される。ついでこれらの重みつき
出力データ値の合計は、Ｄ─Ａ変換器へ転送され、その
変換器は、出力アナログ楽音波形をつくり出す。

【００２３】

【作用】この構成により、非整数分周器波形メモリシス
テムにおける雑留雑音を、先行技術システムによって得
られるレベル以下にまで減らすことができる。

【００２４】

【実施例】

【００２５】本発明は、ここに参考のために述べてある
複音シンセサイザと題する米国特許第 4085644号（特開
昭 52-027621）に詳述してある型の複音シンセサイザの
ための音調クロック発生システムの改良を指向する。下
記の説明いおいては、ここに参考のために述べた特許に
記載してあるシステムのすべての部分は、その特許に用
いた同一番号の素子に対応する２桁数字で示してある。
３桁数字で示してあるすべてのブロックは、本発明の改
良を実施するために複音シンセサイザに付け加えた素子
に対応する。

【００２６】図１は、非整数周波数分割を用いたメモリ
アドレッシングシステムによって発生される雑音を減少
する本発明の実施例を示す。

【００２７】音響システム１１は、最高１２までの別々
のオージオ信号を受信し混合することができるオージオ
音響システムを一般的に示す。音響システムへの各入力
信号は、従来の楽器鍵盤上の鍵の作動に応答して、それ
自身の楽音発生器によって発生させられる。鍵は鍵盤ス
イッチ１２上に対応する鍵スイッチを作動させる。最高
１２個までの鍵を同時に作動させて、１２もの楽音を同
時に発生させることができる。１２の楽音を有する複音
システムは、１例として挙げただけであって、システム
の限界を示すものではないことは理解されるであろう。

【００２８】鍵盤上の鍵がスイッチを作動させると、音
調検出・割当回路１４は鍵盤上の特定の楽音について情
報を記憶し、その鍵を、まだ割当てられていないシステ
ム中の１２個の楽音発生器のうちの１つに割当てる。楽
音情報とそれが楽音発生器に割当てられたと言う事実
は、音調検出・割当回路１４中のメモリ（図示されてい
ない）に記憶される。適当な鍵盤音調検出・割当回路の
動作は、ここに参考のために述べてある鍵盤スイッチ検
出と割当装置と題する米国特許第 4022098号（特開昭 5
2-044626）に記載されている。

【００２９】鍵が作動されると、実行制御回路１６は、
主データリスト又はデータセットを計算させ、音調シフ
トレジスタ３５へ転送させる。音調シフトレジスタ３５
は、１個だけが図１に明確に示されているような１２個
のレジスタの同一組の中の１個である。主データリスト
は、予め選択された楽音波形の１周期上の連続点からな
る。主データリストは、上記に参考のために述べた米国
特許第 4085644号（特開昭 52-027621）に明確に説明し
た方法で楽音データコンピュータ１２０内で計算され
る。そこに説明されているように、一定の楽音に対する
主データリストは、１セット６４のデータ語からなる。
その各データ語は、発生する楽音１周期上の１つの点の
振幅を表わす。音調検出・割当回路１４によってどの楽
音発生器が選ばれたかに依存して、計算された主データ
リストは、図１に示す音調シフトレジスタのような１セ
ット１２個の音調シフトレジスタのうちの１個に転送さ
れる。

【００３０】鍵が作動され、楽器鍵盤上のその対応する
楽音について確認されると、対応する周波数ナンバーが
周波数ナンバー表１０２からアドレスアウトされ、周波
数ナンバーラッチ１０３によって示されるデータレジス
タに記憶される。１セット１２個のそのようなデータレ
ジスタが存在し、その各々が１セット１２個の楽音発生
器の各々に対応している。

【００３１】周波数ナンバー表１０２は、値２^(N/12)を
有する２進形式のデータ語を含むアドレス可能な固定メ
モリである。但し、Ｎは値Ｎ＝１、２、・・・、Ｍの範
囲を有し、Ｍは楽器鍵盤上の鍵の数に等しい。周波数ナ
ンバーは、等分平均律音階における基本周波数の比を表
わす。周波数ナンバーの詳しい説明は、ここに参考のた
めに述べてある“複音シンセサイザ用楽音周波数発生
器”と題する米国特許第4114496号に述べてある。

【００３２】１セット１２個の加算器−アキュムレータ
があり、そのうちの１つは加算器−アキュムレータ１０
４として図１に明示してある。これらの加算器−アキュ
ムレータの１個は、１セット１２個の楽音発生器のうち
の１個と関連している。

【００３３】周波数ナンバーは、周波数ナンバーラッチ
１０３へ転送されると、主クロック１５からのタイミン
グ信号を用いて対応する音調シフトレジスタ３５へ印加
されたシフトパルスの周波数を制御するのに用いられ
る。この目的のために、周波数ナンバーラッチ１０３に
記憶されたナンバーは、加算器−アキュムレータ１０４
の入力へ印加される。このアキュムレータはモジュロ１
で実施され、１４ビットの語長（word length ）容量を
もつという長所がある。加算器−アキュムレータ１０４
は、主クロック１５からクロックパルスが与えられるた
びごとに、周波数ナンバーラッチ１０３から受けとった
周波数ナンバーをアキュムレータの内容ヘ加算する。周
波数ナンバーは常に１以下であるので、周波数ナンバー
が連続的に加算されると、アキュムレータは、アキュム
レータの内容が、１に等しいか又は１以上の合計値に達
する前に、又はそれを超える前に１倍又はそれ以上数倍
増加させる。アキュムレータは、モジュロ１であるの
で、周波数ナンバーがアキュムレータの内容へ加算され
てその内容が１になるか、又は１を超えると、アキュム
レータはあふれ信号を発生する。

【００３４】加算器−アキュムレータ１０４は、新しい
鍵盤スイッチが同じ楽音発生器へ割当てられるまで、周
波数ナンバーによって増加を続ける。新しい割当てが行
われると、アキュムレータはクリアされて、前の手順
が、新しい周波数ナンバーでくり返される。アキュムレ
ータをクリアすることが必要条件ではない。

【００３５】加算器−アキュムレータ１０４は、アキュ
ムレータの値を１に到達させるか又は１よりも大きくさ
せる各主クロックパルス信号によってあふれ信号を発生
するので、加算器−アキュムレータ１０４は主クロック
パルスに対して非整数分周器として動作する。この動作
の詳細な説明は、上記に参考のため述べた米国特許第41
14496号においてなされている。特に、あふれ信号間の
タイムスペーシングは一般的には等しいインクリメント
ではないことを示す説明が与えられている。等時間イン
クリメントは、周波数ナンバーが0.5 、0.25などのよう
な有理数となるように選択された特殊な場合に発生す
る。

【００３６】周波数ナンバー表１０２を使用する方法の
代りとしては、参考のため上述した米国特許第 3639913
号および第 3743755号に記載してあるような簡単な計算
ルーチンを用いることによって要求に応じてこれらのナ
ンバーを発生させることがある。そのようなシステムに
おいては、１０進数２^ー1/12＝0.9438743 に等しい値を
もった一定の乗数が用いられる。周波数ナンバーに対す
る要求があると、楽器の最高楽音で始まる反復ループを
用いることによって、またそのループが、周波数ナンバ
ーが必要とされる楽音ナンバーにおいて終了するまで継
続することによって計算が行われる。各段階で数２
^ー1/12はそれでけで乗算されるので、ループの終わりで
は結果は周波数ナンバー２^-p/12となる。但しｐは、鍵
盤上の最高の楽音からカウントされた楽音数である。勿
論同様な計算は、最低の楽音から始めて、一定の乗数２
^1/12を用いても行うことができる。

【００３７】周波数ナンバーを表わすのに用いるビット
数は、発生した楽音の周波数精度に影響を及ぼす。この
精度は、周波数ナンバーを表わす一定のビット数に対す
る楽音基本周波数の関数である。より高い楽音は最高の
精度をもち、その精度はより低い楽音に対しては低下す
る。１４ビットは周波数ナンバーを表わすのに有利に用
いられる。この選択は、楽音Ｃ₂（ｆ＝65.406ｈｚ）に
対応する基本周波数で２セントの調律誤差を生じさせ
る。最悪の場合の２セントの調律誤差は、大部分の楽器
にとって許容できるものである。

【００３８】加算器−アキュムレータ１０４からのあふ
れ信号は、参考のために述べた米国特許第 4085644号
（特開昭 52-027621）に示され説明されている音調クロ
ック３７が発生させる信号を置き換えるために用いられ
る。従って、音調シフトレジスタに記憶された主リスト
は、加算器−アキュムレータ１０４が発生させる時間的
間隔が等しくないあふれ信号に応答してシフトアウトさ
れる。

【００３９】これまで説明してきたようなシステムは、
加算器−アキュムレータ１０４の非整数分周器動作の故
に、関連したアナログ信号に対して歪のある、又は“雑
音性”の波形を発生させる。この“雑音”は所望する楽
音に比べると高レベルであり、強い非高調波成分を有し
ているので、聞く者の注意を引き、聞く者に不快感を与
える。

【００４０】所望しない雑音のレベルは、主データリス
トから選択された１セットの連続語へ適用される適当な
データ平滑化を用いることによって減少する。

【００４１】音調シフトレジスタ３５は循環モードで動
作し、そのモードでは、出力に現われるデータは現在の
入力データとして再書込みされる。音調のシフトレジス
タに記憶された最後のセットのデータ語から多数の信号
がえられる。出力信号の数が音調シフトレジスタに記憶
されているデータ語数と等しい場合に、雑音は最もよく
減少する。好ましい実施例では、音調シフトレジスタ３
５は６４データ語の容量をもっている。

【００４２】音調シフトレジスタ３５からの各信号出力
に対応して、複数の乗算器のうちの各乗算器がある。こ
れらは１セットの乗算器１０７〜１０９として図１に象
徴的に示されている。

【００４３】複数の乗算器のうちの各乗算器への第２の
入力は、平滑化シフトレジスタ１１１の出力から得られ
る。平滑化シフトレジスタ１１１は、乗算器が６４個あ
る場合には、−２５６から＋２５５までの指数（インデ
ックス）ｎの整数値に対する下記の関係式によって計算
される５１２データ語を含んでいる。

【００４４】

【数３】

【００４５】平滑化シフトレジスタの出力データタップ
は８データ語によって分離される。

【００４６】複数の乗算器１０７〜１０９から得られた
積は、加算器１０６において加算される。加算されて得
られた数はＤ−Ａ変換器４７によってアナログ信号に変
換される。変換されたアナログ信号は音響システム１１
へ転送される。

【００４７】雑音減少システムにおける最後の段階（st
ep）は、加算器−アキュムレータ１０４に含まれるアキ
ュムレータの現在の値に応答して平滑化シフトレジスタ
からの出力平滑化データを変更することである。この目
的のために、平滑化シフトレジスタはこのアキュムレー
タの最上位の３ビットに応答してシフトされる。最上位
３ビットに制限することは、平滑化シフトレジスタ１１
１の５１２データ語を選択することに相当する。従っ
て、音調シフトレジスタ３５に記憶された各主データ語
に対して５１２／６４＝８の平滑化関数値がある。

【００４８】図６は、ｎ＝−３２〜＋３１における平滑
化関数値と楽音波形サンプルの例を示し、

【００４９】図７は、１周期６４サンプルポイントから
なる楽音波形の例を示す。図８は、ｍ＝−５１２＋５１
１における平滑化関数と楽音波形サンプルの例を示す。

【００５０】前述の（３）式または後述の（４）式をも
とにしたｎ＝−３２〜＋３１及びｎ＝−５１２〜＋５１
１の平滑化関数値のグラフを示す。

【００５１】これらの図において、Ｎ’、Ｎ’＋１・・
・Ｎ’＋７は連続する８個の楽音波形サンプルに対応し
ている。ここで、Ｎ’は、１波形が６４サンプル点で成
る場合、０〜６３の時間軸上の任意のサンプル点を示
し、Ｎ’、Ｎ’＋１、・・・Ｎ’＋７は連続する８個の
楽音波形サンプルに対応している。

【００５２】例えば、図７に示す１周期６４サンプルポ
イントからなる楽音波形において、Ｎ’＝０ならば、Ｐ
０、Ｐ１、・・・Ｐ７の８個のサンプルポイントとそれ
ぞれ対応する平滑化関数値との乗算を意味している。そ
の状態を図６に示す。

【００５３】Ｎ’＝１ならば、Ｐ１、Ｐ２、・・・Ｐ８
の８個のサンプルポイントが対象となる。

【００５４】上記サンプルポイントに対し、○（白
丸）、●（黒丸）、◎（白二重丸）等で示した値を乗算
する。

【００５５】例えば、加算器−アキュムレータ１０４か
ら３ＭＳＢをＭとすると、Ｍ＝０の場合は○（白丸）で
示した８ポイント値が平滑化関数となる。

【００５６】また、Ｍ＝１の場合は●（黒丸）で示した
８ポイント値

【００５７】Ｍ＝４の場合は◎（白二重丸）で示した８
ポイント値が平滑化関数値となる。

【００５８】同様にして、Ｍ＝０〜７の８種類の平滑化
関数が存在する。

【００５９】前述の如く、図８にｎ＝−５１２〜＋５１
１のグラフを示している。つまり、Ｎ’−３２、Ｎ’−
３２、・・・Ｎ’＋３１の連続する６４個の楽音波形サ
ンプルに対応する平滑化関数値を有している。この図に
おいて、Ｎ’＝０の場合の平滑化関数と楽音波形との関
係を併記して示している。

【００６０】加算器−アキュムレータ１０４のアキュム
レータに含まれる最上位３ビットは、並直列変換回路１
１０によって対応する直列パルス列に変換される。この
直列パルス列は、平滑化シフトレジスタ１１１に記憶さ
れた平滑化関数データを進めるのに使用される。

【００６１】加算器−アキュムレータの最上位３ビット
に応答して平滑化レジスタをシフトする理由を説明す
る。図６が１つの楽音波形サンプルに対してＭ＝０〜７
の８個の平滑化関数値を有し、Ｍの値によって対応する
値が１つづつ左側に移動することから理解できよう。な
お、Ｎ、Ｍの符号に関しては平滑化関数に軸対象である
から問題はない。

【００６２】あふれ信号が発生すると、平滑化シフトレ
ジスタ１１１は、５１２−Ｎ＋Ｍの位置だけ進む。Ｎは
このレジスタが直前のあふれ信号の時間に進められた位
置の数であり、Ｍはシフトレジスタ１１１が加算器−ア
キュムレータ１０４の最上位３ビットに応答して現在の
時間に進められねばならない位置の数である。

【００６３】音調シフトレジスタ３５と同様に、平滑化
シフトレジスタ１１１も同等の量だけはシフトしない。
何故ならば、そのアドバンスもまた非整数分周器によっ
て制御されるからである。

【００６４】音調シフトレジスタに含まれる６４の利用
できる信号の全セットを使用する代りに、より経済的な
シフトでは最後の８出力データ語だけを使用する。この
重要な節約により乗算器の数は６４から８に減少させる
ことができる。

【００６５】８信号を用いる場合には、−３２から３１
までの指数（インデックス）ｎの整数値に対して下記の
関係式によって計算される６４データ語が平滑化関数シ
フトレジスタ１１１に記憶される。

【００６６】

【数４】

【００６７】６４信号の代りに８信号に用いても、最善
の雑音減少は得られない。しかし、８データ信号を用い
た場合でさえも、そのような非整数メモリアドレッシン
グシステムの雑音減少は先行技術のシステムよりも優れ
ている。

【００６８】図２は並直列変換回路１１０の詳細を示
す。加算器−アキュムレータ１０４からの３ＭＳＢ（最
上位３ビット）は、あふれ信号が発生した時に３ビット
データレジスタ１３０内の一時記憶域に転送される。同
時にこのレジスタ中の前のデータは、２の２進補数演算
が実行されてから３ビットデータレジスタ１３２へ転送
される。従って、データレジスタ１３０は値Ｍで表され
る現在の３ＭＳＢを含み、データレジスタ１３２は以前
の値の負数−Ｎを含む。値Ｍ−Ｎは２進数として加算器
１３４に含まれる。２進数としての値Ｍ−Ｎは２つの補
数回路１３５によって−Ｍ＋Ｎに変換される。定数加算
器１３６は、平滑化システムレジスタがそれだけ進まね
ばならないデータ語数である６４−Ｍ＋Ｎの所望の値を
２進数として与える。

【００６９】フリップフロップ１３９は、あふれ信号に
よってセットされる。フリップフロップのＱ＝“１”の
出力状態では、クロックゲート１４０は、シフトクロッ
ク１４１からのクロックパルスを平滑化シフトレジスタ
１１１とカウンタ１３８へ転送されるようにする。カウ
ンタ１３８はモジュロ６４を計数するように実施されて
いる。このカウンタはあふれ信号に応答してその初期状
態にリセットされる。

【００７０】比較器１３７は、定数加算器１３６によっ
て与えられるデータ６４−Ｍ＋Ｎとカウンタ１３８の現
在の状態との比較を行う。これら２つの量が等しいと、
フリップフロップ１３９はリセットされ、それにより平
滑化システムレジストを進ませるためのシステムパルス
の転送を終了させる。

【００７１】システムクロック１４１は、主クロック１
５の速度より早い速度で動作しなければならない。若し
主データリストが６４データ語を含む場合には、最高の
楽音に適合できるシフトクロック周波数は下記の周波数
以上とすべきである。

【００７２】ｆ＝ｆ_c7×（主リスト中の語数）×（平滑
化レジスタ中の語数）＝2093×64×64＝8.57Ｍｈｚ

【００７３】別のシフトシステムは、図３に示されてい
る。このシステムにおいて、平滑化シフトレジスタ１１
１を実施するために双方向シフトレジスタが用いられて
いる。語シフトの最大数は、加算器−アキュムレータ１
０４の３ＭＳＢに対応する７であるので、この実施例に
おけるシフトクロック周波数は下記の周波数以上とすべ
きである。

【００７４】ｆ＝ｆ_c7×（主リスト中の語数）×７＝0.94Ｍｈｚ

【００７５】並直列変換回路１１０用の図３に図示され
たシステムにおいては、平滑化シフトレジスタはＭ−Ｎ
の量だけ先行（先回り、advance ）するか又は遅延（re
tard）する。先行か又は遅延かの選択は、量Ｍ−Ｎの代
数符号によって決定される。代数符号が正であれば、平
滑化シフトレジスタ内のデータは先行する。

【００７６】図２について上述したように、加算器１３
４は、２つの補数の形式で２進数として−Ｎを含んでい
る。符号検出回路１４２は、Ｍ−Ｎの代数符号を決定す
る。代数符号が負でなければ、双方向平滑化シフトレジ
スタ１１１へ送られたシフト方向信号は、クロックゲー
ト１４０を介して伝送されたその入力クロック信号に応
答してこの装置に含まれるデータを先行させる。

【００７７】代数符号が負でなければ、Ｍ−Ｎは変化せ
ずにそのまま比較器１３７へ転送される。あふれ信号は
フリップフロップ１３９をセットし、カウンタ１３８を
その初期状態にリセットする。フリップフロップ１３９
がセットされると、シフトクロック１４１からのクロッ
クパルスはクロックゲート１４０を通って平滑化シフト
レジスタ１１１およびカウンタ１３８へ転送される。カ
ウント１３８はモジュロ８を計数するように実施されて
いる。カウンタの状態が絶対値Ｍ−Ｎに達すると、比較
器１３７はフリップフロップ１３９をリセットし、それ
によってシフトクロックパルスの平滑化シフトレジスタ
１１１への転送を終了させる。

【００７８】Ｍ−Ｎが負数であると、符号検出回路は、
平滑化シフトレジスタ１１１をしてクロックゲート１４
０を経由して転送されるシフトクロックパルスに応答し
てデータシフト方向を反転させる。符号検出回路１４２
によって検出された負の符号は、Ｍ−Ｎが比較器１３７
へ与えられる前にこの量について２つの補数演算を行わ
せる。このようにして、比較器には常に正の数が現われ
カウンタ１３８の現在のカウント状態と比較される。

【００７９】音調シフトレジスタ３５のような音調レジ
スタは読出し−書込みアドレス可能メモリ（ＲＡＭ）に
よって置きかえ得ることは明らかである。そのようなシ
ステムにおいては、付加の６ビットが加算器−アキュム
レータ１０４のアキュムレータ語長に加えられる。現在
の語アドレスは最上位６ビットによって決定される。並
直列変換回路へ送られたシフト情報データは、今やビッ
ト７，８，９からなり、一方１，２，３，４，５，６
は、アキュムレータ内の２進データ語のＭＳＢを表わ
す。

【００８０】図４は、複数の楽音発生器の各々に対する
主リストが転送されて音調メモリ１５１のようなアドレ
ス可能な読出し−書込みメモリに記憶される別のシステ
ムのためのシステム論理を示す。加算器−アキュムレー
タ内のアキュムレータ内容の最初の６ＭＳＢは、音調メ
モリ１５１からデータ語をアドレスアウトするのに用い
られる。

【００８１】加算器−アキュムレータ１０４からのあふ
れ信号は、ビットナンバー６が状態を変えると発生す
る。カウンタ１５０は、あふれ信号によって増分され、
モジュロＫを計数するように実行される。Ｋは、平滑化
動作に用いられる主データセットからのデータ点の数で
ある。

【００８２】計数（カウント）状態デコーダ１５５は、
カウンタ１５０の現在の状態をデコードして、データラ
ッチ１５２−１５４として記号的に示されている複数の
データラッチへデータクロッキング信号を与える。音調
メモリ１５１からアドレスアウトされた主データセット
語は、カウンタ１５０の現在の状態に応答してデータラ
ッチのうちの１つに記憶される。この方法によって、複
数のデータラッチは、音調メモリ１５１からアクセスさ
れた主データセットからの最も新しいデータ点を含む。
データは、カウンタ１５０の制御の下で循環順序で記憶
される。

【００８３】図５は、本発明の他の実施例を示すもので
あり、そこでは、非整数分周器の使用により発生される
雑音は、音調シフトレジスタ３５から直接にアクセスさ
れたディジタルデータに対して平滑化動作を行うと言う
よりも寧ろ、Ｄ−Ａ変換に続いてアナログ信号について
等価な平滑化動作を適用することによって減少される。

【００８４】図５に示すシステムにおいては記憶された
主データセットからの唯一のデータ点は、加算器−アキ
ュムレータ１０４により発生されるあふれ信号に応答し
てアクセスされる。音調シフトレジスタ３５からアクセ
スされたデータ語は、Ｄ−Ａ変換器４７によってアナロ
グ信号に変換され、トランスバーサルフィルタ（transv
ersal filter）１６０の入力へ印加される。

【００８５】トランスバーサルフィルタ１６０は、ここ
に参考のため述べられている同一発明者による“Ｄ−Ａ
変換における雑音減少装置”と題する１９７９年６月１
日付係属中の米国出願第046135号（特願昭 55-072121）
に詳述されているようなＣＣＤ（電荷結合デバイス）を
用いて有利に実施される。フィルタの好ましい実施例の
詳細は、参考のために述べた前記特許出願の図１３に示
してある。このフィルタはどんな入力データ語数に対し
ても実施できるが、６４データ点からなる主データセッ
トの場合には最高６４で十分である。トランスバーサル
フィルタは、アナログシフトレジスタとして動作するＣ
ＣＤ（電荷結合デバイス）からなる。出力信号ボート
は、ＣＣＤの各段階に対して実施される。各出力ボート
における信号は、抵抗デバイダーを用いてスケールされ
るので、スケールファクターは式（４）に対応する。但
し、この場合ｎは信号ボートの数を意味する。アナログ
加算器は、これらのスケールされた個々の信号の合計和
に対する１個の出力信号を与える。経済的な理由によ
り、トランスバーサルフィルタは、大部分の実際的な楽
器の場合に十分に雑音を減少させる８入力データ語に対
して実施することができる。

【００８６】並直列変換回路１１０は、トランスバーサ
ルフィルタが単方向か双方向かによって図３は又は図４
に示すように実施することができる。いずれの場合に
も、信号ゲート１６１は、データシフト中のトランスバ
ーサルフィルタ１６０の出力変化が音響システム１１へ
達するのを禁止するのに用いられる。インバータ１６３
は、並直列変換回路１１０のいづれの構造の場合にもフ
リップフロップ１３９からのＱ出力を受けとる。加算器
−アキュムレータ１０４内のアキュムレータからの最初
の３ＭＢＳに応答してシフトされた後にトランスバーサ
ルフィルタが定常状態にある間だけ、信号ゲート１６１
はインバータからの信号に応答して、トランスバーサル
フィルタ１６０の出力をサンプル保持回路１６２へ転送
するにすぎない。

【００８７】サンプル保持回路１６２は、トランスバー
サルフィルタがシフトされる時間的間隔の間、一定の信
号レベルを維持するように機能する。

【００８８】本発明を図示説明するのに使用されたすべ
てのシステムは、ｓｉｎｘ／ｘ形式の好ましい平滑化関
数を使用して説明されたが、その他の平滑化関数も使用
することが可能であり、本発明は、ｓｉｎｘ／ｘ関数
だけに限定されるものではないことは明らかである。例
えば、Ｊ₀（ｘ）関数も使用できる。Ｊ₀（ｘ）は、ゼ
ロ次のベッセル関数と独立関数ｘを意味する。このベッ
セル関数は、ｓｉｎｘ／ｘ関数に似ており、変数ｘ＝2.
40483 の値においてその最初のゼロを有する。極めて新
しい点Ｌ上で動作するシステムに使用されるデータ平滑
化値を得るために、間隔ｘ＝2.4083は、Ｌ個の等しい部
分（セグメント）に分割され、ベッセル関数が１セット
の平滑化関数点を得るような値を求める間隔を決定す
る。

【００８９】以下に実施例の態様を列記する。

【００９０】１前記平滑化メモリが下記の関係式に
よって計算された平滑化関数データを記憶する請求項１
による楽器。Ｘ_n＝ｓｉｎ（πｎ／Ｍ）／（π／Ｍ）但し、ｎは前記平滑化メモリ内のデータ語位置に対応す
る指数であり、Ｍは前記波形メモリから読み出される前
記複数のデータ語におけるデータ値の数である。２前記平滑化メモリが、2.4083／Ｍに等しいＡのイ
ンクリメントに対するベッセル関数Ｊ₀（Ａ）の値から
計算された平滑化関数を記憶する請求項１による楽器。
但し、Ｍは前記読み出される前記複数のデータ語におけ
るデータ値の数である。３前記平滑化メモリが１個のシフトレジスタからな
り、それによりレジスタの出力に現われるデータ語が入
力データ語として書込まれるようにすることによって循
環モードが得られる請求項１による楽器。４前記振幅データ値を読み出す手段が、シフトクロ
ックパルスを与えるための第２クロック手段と、前記整
数部出力に応答し、そこで最上位ビットの所定数が前記
非整数分周手段の内容から選ばれるディジット選択回路
と、前記第２クロック手段から連続数のＫ−Ｍ＋Ｎクロ
ックパルスを選ぶため前記整数部出力に応答するパルス
選択回路（但し、Ｋは前記波形メモリ内の前記複数のデ
ータ語に等しく、Ｍは上記ディジット選択回路によって
選ばれた最上位ビットの現在値であり、Ｎは前の整数部
出力に応答して選ばれた前記最上位ビットの値である）
を更に含む、前記第１項による楽器。５前記平滑化メモリが１個の双方向がシフトレジス
タからなり、そのレジスタは出力データを入力データと
して書込ませることによってえられる循環モードで動作
し、シフト方向がシフト制御信号に応答する請求項１に
よる楽器。６前記振幅データ値を読み出す手段が、シフトクロ
ックパルスを与えるための第２クロック手段と、前記整
数部出力に応答し、そこで最上位ビットの所定数が前記
非整数分周手段の少数部出力から選ばれるディジット選
択回路と、量Ｍ−Ｎの大きさに等しいパルスクロックの
連続数を前記第２クロック手段から選ぶため前記整数部
出力に応答するパルス選択回路（但し、Ｍは前記ディジ
ット選択回路によって選ばれた最上位ビットの現在値で
あり、Ｎは前のあふれ信号に応答して選ばれた対応する
値である）と、前記量Ｍ−Ｎの代数符号を決定すること
を目的として、Ｍ−Ｎが正の数であれば順方向シフト制
御信号が前記平滑化メモリへ与えられ、Ｍ−Ｎが負の数
であれば逆方向シフト制御信号が与えられる符号検出回
路とを更に含む、前記第１項による楽器。７前記非整数分周手段が、上記楽器が発生させた楽
音の周波数に対応してディジタル符号値を記憶するアド
レス可能メモリを含む前記第１項による楽器。８前記非整数分周手段が、前記楽器が発生させた楽
音の基本周波数に対応してディジタル符号値を記憶する
メモリを含む請求項１による楽器。９上記フィルタが、記憶された各値を下記の関係式
によってスケールする複数の出力信号ボートをもつ電荷
結合デバイスを含む請求項１による楽器：Ｘ_n＝ｓｉｎ（ｎ／Ｎ）／（ｎ／Ｎ）但し、ｎは電荷結合デバイス内のメモリ位置に対応する
指数（インデックス）であり、Ｎは前記複数のデータ語
の数である。１０上記フィルタが、2.4083／Ｎに等しいＡのイン
クリメントに対してベッセル関数Ｊ₀（Ａ）から計算さ
れた値によって各記憶された値をスケールする複数の出
力信号ボートをもつ電荷結合デバイスを含む請求項１に
よる楽器。但し、Ｎは上記複数のデータ語におけるデー
タの値の数である。１１前記フィルタ手段が、シフトクロックパルスを
与えるための第２クロック手段と、前記あふれ信号に応
答し、そこで最上位ビットの所定数が前記加算器−アキ
ュムレータの内容から選ばれるディジット選択回路と、
前記ディジット選択回路によって選ばれた前記最上位ビ
ットと同数の前記シフトクロックパルスの数を選ぶため
に前記あふれ信号に応答するパルス選択回路と、前記フ
ィルタ手段に含まれるデータをシフトするために前記選
択されたシフトクロックパルスに応答する信号先回り回
路とを更に含む前記第１項による楽器。

【００９１】

【発明の効果】本発明によると、非整数分周器波形メモ
リシステムにおける雑留雑音を、先行技術システムによ
って得られるレベル以下にまで減らすことができる。

【図面の簡単な説明】

【図１】本発明の１実施例の略図である。

【図２】並列データを直列パルスに変換するクロック回
路の概略図である。

【図３】並列データを直列パルスに変換するクロック回
路の概略図である。

【図４】本発明のもう１つの実施例の概略図である。

【図５】アナログ信号処理を用いた本発明の１実施例の
概略図である。

【図６】ｎ＝−３２〜＋３１における平滑化関数値と楽
音波形サンプルの例を示す。

【図７】１周期６４のサンプルポイントからなる楽音波
形の例を示す。

【図８】ｎ＝−５１２〜＋５１１における平滑化関数と
楽音波形サンプルの例を示す。

【符号の説明】

１１音響システム１２鍵盤スイッチ１４音調検出・割当回路１５主クロック１６実行制御回路３５音調シフトレジスタ４７Ｄ−Ａ変換器１０２周波数ナンバー表１０３周波数ナンバーラッチ１０４加算器−アキュムレータ１０６加算器１０７、１０８、１０９乗算器１１０並直列変換回路１１１平滑化シフトレジスタ（ＳＩＮｘ／ｘ）１２０楽音データコンピュータ

Claims

【特許請求の範囲】

【請求項１】オーディオ楽音信号の１周期を規定する
等間隔点の振幅に対応する複数の離散的振幅データ値を
記憶する波形メモリと、発生する楽音のピッチに比例した速度で上記波形メモリ
から順次反復的に上記振幅データ値を読み出すために、
鍵盤上で作動させれられた鍵に応答して主クロックを非
整数分周する非整数分周手段と、上記離散的振幅データ値の平滑化に用いられる重み関数
である平滑化関数データ値を記憶する平滑化メモリと、上記非整数分周手段の整数部出力によって上記波形メモ
リから読み出された複数の振幅データ値と、上記非整数
分周手段の小数部出力によって上記平滑化メモリから読
み出された複数の平滑化関数データ値との積和演算を行
う演算手段と、上記演算手段の出力をアナログ信号に変換する変換手段
とからなり、上記非整数分周手段によって発生される上記アナログ信
号中の所望しない周波数成分を減少させることを特徴と
する電子楽器用楽音周波数発生装置。