JP2678357B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JP2678357B2 JP2678357B2 JP62202171A JP20217187A JP2678357B2 JP 2678357 B2 JP2678357 B2 JP 2678357B2 JP 62202171 A JP62202171 A JP 62202171A JP 20217187 A JP20217187 A JP 20217187A JP 2678357 B2 JP2678357 B2 JP 2678357B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- bits
- bit
- waveform data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は楽音波形発生の過程において、波形加算の桁
あふれを防止できる電子楽器に関するものである。 〔従来の技術〕 従来のデジタル方式による楽音波形合成手段内におい
て、第５図の（ａ）と（ｂ）のような２つの波形が合成
されたとするとき、これら（ａ）と（ｂ）の波形を単純
に加算すると、第５図（ｃ）のような波形が得られうる
ことが考えられる。 これは桁上りのビットが消失してしまい、加算結果に
寄与できないために起こる現象であるが、この波形のス
ペクトル構成は同図（ａ），（ｂ）の波形が持つている
スペクトル成分に加え、桁あふれによる波形の鋭角化に
ともなつたノイズ的な高調波成分も含まれる。 〔発明が解決しようとする問題点〕 このノイズ成分は、時として原波形の音がわからなく
なるほどのものであり、桁あふれの発生している第５図
（ｃ）のような波形の音はもはや楽音とは呼べずノイズ
そのものである。また桁あふれの発生を防ごうとすれば
加算前の波形（ａ）（ｂ）のレベルを小さくしなければ
ならない。ここで加算すべき波形が多くなつた場合それ
ぞれの波形のレベルは波形の数に比例させて小さくしな
ければならない。その結果、加算する波形のダイナミッ
クレンジは狭くなり、音質の低下を招くという問題点が
あつた。 本発明は上記のような点に鑑みてなされたもので、そ
の目的は加算する波形のダイナミックレンジが狭くなる
のを防ぎ、加算された波形にも桁あふれが発生しないよ
うに波形を矯正することである。 〔問題点を解決するための手段〕 前記目的を達成するため、本発明においては、楽音波
形を計算、合成してＮビット（Ｎ＞１）の波形データと
して出力する波形データ出力手段と、 該出力された波形データ同士を、それらの波形データ
のMSBの値をその上位側にＭビット（Ｍ＞１）付加して
加算する加算手段と、 該加算手段にて前記波形データを複数回加算した結果
がＮビット以上に桁あふれをしていることを検出して予
め設定したＮビットの最大値に切替えて出力するリミッ
タ手段とを具えたものである。 〔作 用〕 第１図（ａ）〜（ｃ）の原理説明図に示すように、第
５図の従来例と同様に、第１図（ａ）と同図（ｂ）を加
算した同図（ｃ）の波形においては、波形レベル上限ま
たは下限をリミッタ回路で切取り平坦にする。この場
合、切取り口には鋭角的な部分が生じるので若干のノイ
ズ成分が発生する。 しかし、桁あふれをした場合の第５図（ｃ）に生じた
ひずみより格段に少なく、原音がわからなくなるという
ものではなく、音作りに余裕を持たせることができる。 さらに、複数回の加算の途中で桁あふれが生じても最
終的に所定ビット内に納まっていればリミッタ回路を使
わない場合も起るから実際にリミッタ処理される回数は
かなり減少する。これは、ノイズをさらに減少するのに
有効である。 また、リミッタ回路の構成は簡単なものであり、コス
トを上げることなく大きな効果が得られる。 第２図は系列加算中にリミッタを設けた例の構成説明
図であり、リミッタ効果を持たせた波形演算回路の出力
部に近い部分の回路構成である。破線で囲まれた部分20
がリミッタ回路である。 まず、波形記憶RAM16に記憶されたある系列の波形を
リードライト信号φ２にしたがつて読出し、ラッチ（LA
TCH）18にラッチ信号φ４でラッチする。アダー（ADDE
R）11は16ビット加算器であり、この回路の前段の波形
演算部で計算，合成された波形データと、ラッチ18にラ
ッチされている波形とを加算する働きを持つ。波形記憶
RAM16には音色数分のメモリがあり、それらは系列と呼
ばれている。系列内に貯えられた波形データは周期的に
リード／ライトされており、アダー11ではラッチ18に貯
えられた波形データと同系列の波形データの加算が行な
われるようになつている。 系列加算された波形データは桁あふれを加味した17ビ
ットデータとなり、ラッチ12へ向かう。ラッチ12はφ１
により定期的にリフレッシュされており、アダー11より
送られてくる系列ごとの波形データはφ１によりラッチ
される。 ラッチ12の出力はリミッタ回路20に入る。インバータ
13はMSBが“0"のときにビット０〜ビット14までの15ビ
ットを全て“1"に、MSBが“1"のときにビット０〜ビッ
ト14までの15ビットを全て“0"にし、データセレクタ15
のＢ側に入力する。 EX−OR14には波形データのビット16とビット15を入力
する。波形データは２の補数で計算されるためEX−OR14
の出力が「桁あふれが発生しているかどうか」を示す。 EX−OR14の出力が“0"のとき、すなわち桁あふれが発
生していない時はセレクタ15によりＡ側が選択され、ビ
ット“0"からビット14までの波形データがスルーで出力
される。またEX−OR14の出力が“1"の時すなわち桁あふ
れが発生した時はセレクタ15によりＢ側が選択され、波
形レベルを上限，下限で制限された14ビットデータがセ
レクタ15より出力される。その出力データのサインビッ
トMSBとしてビット16が与えられリード／ライトパルス
φによつてRAM16に書き込まれる。φ２の読出しタイミ
ングでRAM16より読出された波形データはラッチパルス
φ３によりラッチ17へラッチされ、その出力はD/Aコン
バータへ向かう。 以上のように従来の回路に破線で囲まれた回路を加え
るだけで音源にリミッタ機能を与えることができ、優れ
た効果を得ることができる。 第４図（ａ）〜は、第２図の動作を示す説明図で
ある。原理的には第１図（ｃ）に示すようにリミット処
理され波形が16ビットのRAM16に記憶され、この内容
がフイードバックされてアダー11で演算波形データ波形
と加算されてリミッタ回路20によりリミットされた場
合、波形のように加算の結果レンジに余裕を生じた場
合である。ここでは各波形のダイナミックレンジを広げ
る余地がある。この点に関し、第３図により各波形のダ
イナミックレンジを有効に広げたものを提案する。 〔実施例〕 第３図は本発明の実施例の構成説明図であり、第２図
のリミッタ機能はさらに高めた波形演算回路の出力部に
近い部分の回路構成である。ここで、第４図により系列
加算中にリミッタを設けた例と実施例の波形による機能
比較をしてみる。第４図（ａ）は第２図で述べたシステ
ムの系列加算される波形の変化である。 第２図において、波形はラッチ18に保持される系列
加算されすでにリミッタ20によつてオーバフロー部分が
切り取られた波形である。波形は波形演算部で計算さ
れアダー11に到達する演算波形データである。波形は
前述の波形，の波形をアダー11で加算して得られた
波形である。 このように、一度16ビットを超えるレベルに達してし
まつた波形はリミッタ20によつて切り取られた部分を持
ち、たとえ波形のように加算した振幅が小さくなるよ
うな波形と加算されても、波形のように切り取られた
部分は復活することなく、むしろひずみは大きくなつて
しまう。そしてこのサイクルが何回か繰り返された時、
ひずみはさらに大きくなつている可能性がある。 それに対して第４図（ｂ）は実施例で述べるシステム
における加算波形の変化である。第３図において詳しく
後述するように、波形はラッチ24に保持される系列加
算された波形である。振幅は16ビットを超えているが、
内部RAM23やデータバスは20ビットであるので、波形は
正常な形を保つている。波形は波形演算部で計算され
たアダー21に到達する演算波形データである。波形は
前述の波形，の波形をアダー21で加算して得られた
波形である。 RAM23には４つのメモリがあり、（それぞれを系列と
呼ぶとする）たとえば、この音源が16CHの波形ジエネレ
ータを持ち、それぞれのCHに４系列のうち１つの系列情
報が与えられていたとすると、16CH全てがある１つの系
列に割り付けられることがある。そうした場合でも量子
化16ビットの波形を16個加算してもデータ長は20ビット
にまでしかならないから、波形の一部を加算時のオーバ
ーフローで失なうことはない。 そして４つの系列にふりわけられ加算され、RAM23に
貯えられた20ビットの波形データは、第３図の破線で囲
まれたリミッタ回路30を通つてここで初めて20ビットの
データ長から16ビットのデータ長に短縮され、D/A変換
されるデータとして出力される。 つまり、系列加算時には波形は完全な形を維持されて
おり、この音源より外部へ出力される時、初めてリミッ
タ効果がかけられる。第２図のシステムのように系列加
算のたびにリミッタ効果がかかるよりははるかに良い精
度が得られる。 実施例では上述の機能を改善したもので、波形データ
記憶RAM30を20ビット持ち、仮にある１つの系列に16CH
全ての波形が集中しても、第４図（ｂ）に示すよう
にアダー部21,波形データRAM23内ではオーバフローは起
こらず、同図（ｂ）に示すように出力段で最終的に16
ビットデータに押さえられ出力される。この機能により
波形ひずみは最小限に押さえられる。 次に第３図の回路の構成をのべる。 アダー21は20ビットの加算器であり、演算波形データ
と系列加算された波形データを加算する。ラッチ22はア
ダー21出力をラッチパルスφ１のタイミングでラッチす
る。RAM23は20ビットの波形記憶であり、リード／ライ
トパルスφ２で波形データのリード／ライトが行なわれ
る。ラッチ24は波形記憶RAM23よりリードされた波形デ
ータをラッチパルスφ３によつてラッチする。ラッチさ
れた波形データはループを描きアダー21に向う。インバ
ータ25は波形記憶RAM23の出力の20ビットデータのMSBビ
ット19を反転しセレクタ28B側に入力する。５入力EX−O
R回路27は、ビット15,16,17,18,19を見て、桁あふれが
発生している場合には“1"を、桁あふれが発生していな
い場合には“0"を出力する。 セレクタ28はEX−OR回路27の出力によりコントロール
され、桁あふれがない時、Ａ側のデータ（波形記憶RAM2
3の出力ビット０〜14）を、桁あふれがある時はＢ側の
データ（インバータ25の出力）を選択する。出力は15ビ
ットであり、それにラッチ24出力のビット19を加えて16
ビットデータとする。ラッチ29はセレクタ28出力をラッ
チパルスφ４でラッチしDAC入力へ与える。 実施例の回路構成は第２図の回路構成に比べて多少ゲ
ート数が増えるのはやむを得ない。回路21,22,23,24に
おける波形データは20ビットデータとしてあつかわれて
おり、第２図の16ビットより４ビット多くデータ長を取
つている。しかしこの程度のゲート増加で完全なリミッ
タ回路が得られるのであれば、わずかな代償と言うべき
である。 たとえ、１つの系列に16CH全てが割付けられても、最
終的に得られる波形は第４図ｂのように常に16ビット
をフルに使い、系列加算によるひずみの極めて少ないも
のである。 このようにリミッタ機能はさらに完全となる。 〔発明の効果〕 以上説明したように、本発明によれば、波形加算に桁
あふれが検出された時リミッタ機能が適用され、音源の
能力を常に十分引き出されることになり、ひずみの極め
て少ない高品質の楽音波形を出力することができるもの
である。
あふれを防止できる電子楽器に関するものである。 〔従来の技術〕 従来のデジタル方式による楽音波形合成手段内におい
て、第５図の（ａ）と（ｂ）のような２つの波形が合成
されたとするとき、これら（ａ）と（ｂ）の波形を単純
に加算すると、第５図（ｃ）のような波形が得られうる
ことが考えられる。 これは桁上りのビットが消失してしまい、加算結果に
寄与できないために起こる現象であるが、この波形のス
ペクトル構成は同図（ａ），（ｂ）の波形が持つている
スペクトル成分に加え、桁あふれによる波形の鋭角化に
ともなつたノイズ的な高調波成分も含まれる。 〔発明が解決しようとする問題点〕 このノイズ成分は、時として原波形の音がわからなく
なるほどのものであり、桁あふれの発生している第５図
（ｃ）のような波形の音はもはや楽音とは呼べずノイズ
そのものである。また桁あふれの発生を防ごうとすれば
加算前の波形（ａ）（ｂ）のレベルを小さくしなければ
ならない。ここで加算すべき波形が多くなつた場合それ
ぞれの波形のレベルは波形の数に比例させて小さくしな
ければならない。その結果、加算する波形のダイナミッ
クレンジは狭くなり、音質の低下を招くという問題点が
あつた。 本発明は上記のような点に鑑みてなされたもので、そ
の目的は加算する波形のダイナミックレンジが狭くなる
のを防ぎ、加算された波形にも桁あふれが発生しないよ
うに波形を矯正することである。 〔問題点を解決するための手段〕 前記目的を達成するため、本発明においては、楽音波
形を計算、合成してＮビット（Ｎ＞１）の波形データと
して出力する波形データ出力手段と、 該出力された波形データ同士を、それらの波形データ
のMSBの値をその上位側にＭビット（Ｍ＞１）付加して
加算する加算手段と、 該加算手段にて前記波形データを複数回加算した結果
がＮビット以上に桁あふれをしていることを検出して予
め設定したＮビットの最大値に切替えて出力するリミッ
タ手段とを具えたものである。 〔作 用〕 第１図（ａ）〜（ｃ）の原理説明図に示すように、第
５図の従来例と同様に、第１図（ａ）と同図（ｂ）を加
算した同図（ｃ）の波形においては、波形レベル上限ま
たは下限をリミッタ回路で切取り平坦にする。この場
合、切取り口には鋭角的な部分が生じるので若干のノイ
ズ成分が発生する。 しかし、桁あふれをした場合の第５図（ｃ）に生じた
ひずみより格段に少なく、原音がわからなくなるという
ものではなく、音作りに余裕を持たせることができる。 さらに、複数回の加算の途中で桁あふれが生じても最
終的に所定ビット内に納まっていればリミッタ回路を使
わない場合も起るから実際にリミッタ処理される回数は
かなり減少する。これは、ノイズをさらに減少するのに
有効である。 また、リミッタ回路の構成は簡単なものであり、コス
トを上げることなく大きな効果が得られる。 第２図は系列加算中にリミッタを設けた例の構成説明
図であり、リミッタ効果を持たせた波形演算回路の出力
部に近い部分の回路構成である。破線で囲まれた部分20
がリミッタ回路である。 まず、波形記憶RAM16に記憶されたある系列の波形を
リードライト信号φ２にしたがつて読出し、ラッチ（LA
TCH）18にラッチ信号φ４でラッチする。アダー（ADDE
R）11は16ビット加算器であり、この回路の前段の波形
演算部で計算，合成された波形データと、ラッチ18にラ
ッチされている波形とを加算する働きを持つ。波形記憶
RAM16には音色数分のメモリがあり、それらは系列と呼
ばれている。系列内に貯えられた波形データは周期的に
リード／ライトされており、アダー11ではラッチ18に貯
えられた波形データと同系列の波形データの加算が行な
われるようになつている。 系列加算された波形データは桁あふれを加味した17ビ
ットデータとなり、ラッチ12へ向かう。ラッチ12はφ１
により定期的にリフレッシュされており、アダー11より
送られてくる系列ごとの波形データはφ１によりラッチ
される。 ラッチ12の出力はリミッタ回路20に入る。インバータ
13はMSBが“0"のときにビット０〜ビット14までの15ビ
ットを全て“1"に、MSBが“1"のときにビット０〜ビッ
ト14までの15ビットを全て“0"にし、データセレクタ15
のＢ側に入力する。 EX−OR14には波形データのビット16とビット15を入力
する。波形データは２の補数で計算されるためEX−OR14
の出力が「桁あふれが発生しているかどうか」を示す。 EX−OR14の出力が“0"のとき、すなわち桁あふれが発
生していない時はセレクタ15によりＡ側が選択され、ビ
ット“0"からビット14までの波形データがスルーで出力
される。またEX−OR14の出力が“1"の時すなわち桁あふ
れが発生した時はセレクタ15によりＢ側が選択され、波
形レベルを上限，下限で制限された14ビットデータがセ
レクタ15より出力される。その出力データのサインビッ
トMSBとしてビット16が与えられリード／ライトパルス
φによつてRAM16に書き込まれる。φ２の読出しタイミ
ングでRAM16より読出された波形データはラッチパルス
φ３によりラッチ17へラッチされ、その出力はD/Aコン
バータへ向かう。 以上のように従来の回路に破線で囲まれた回路を加え
るだけで音源にリミッタ機能を与えることができ、優れ
た効果を得ることができる。 第４図（ａ）〜は、第２図の動作を示す説明図で
ある。原理的には第１図（ｃ）に示すようにリミット処
理され波形が16ビットのRAM16に記憶され、この内容
がフイードバックされてアダー11で演算波形データ波形
と加算されてリミッタ回路20によりリミットされた場
合、波形のように加算の結果レンジに余裕を生じた場
合である。ここでは各波形のダイナミックレンジを広げ
る余地がある。この点に関し、第３図により各波形のダ
イナミックレンジを有効に広げたものを提案する。 〔実施例〕 第３図は本発明の実施例の構成説明図であり、第２図
のリミッタ機能はさらに高めた波形演算回路の出力部に
近い部分の回路構成である。ここで、第４図により系列
加算中にリミッタを設けた例と実施例の波形による機能
比較をしてみる。第４図（ａ）は第２図で述べたシステ
ムの系列加算される波形の変化である。 第２図において、波形はラッチ18に保持される系列
加算されすでにリミッタ20によつてオーバフロー部分が
切り取られた波形である。波形は波形演算部で計算さ
れアダー11に到達する演算波形データである。波形は
前述の波形，の波形をアダー11で加算して得られた
波形である。 このように、一度16ビットを超えるレベルに達してし
まつた波形はリミッタ20によつて切り取られた部分を持
ち、たとえ波形のように加算した振幅が小さくなるよ
うな波形と加算されても、波形のように切り取られた
部分は復活することなく、むしろひずみは大きくなつて
しまう。そしてこのサイクルが何回か繰り返された時、
ひずみはさらに大きくなつている可能性がある。 それに対して第４図（ｂ）は実施例で述べるシステム
における加算波形の変化である。第３図において詳しく
後述するように、波形はラッチ24に保持される系列加
算された波形である。振幅は16ビットを超えているが、
内部RAM23やデータバスは20ビットであるので、波形は
正常な形を保つている。波形は波形演算部で計算され
たアダー21に到達する演算波形データである。波形は
前述の波形，の波形をアダー21で加算して得られた
波形である。 RAM23には４つのメモリがあり、（それぞれを系列と
呼ぶとする）たとえば、この音源が16CHの波形ジエネレ
ータを持ち、それぞれのCHに４系列のうち１つの系列情
報が与えられていたとすると、16CH全てがある１つの系
列に割り付けられることがある。そうした場合でも量子
化16ビットの波形を16個加算してもデータ長は20ビット
にまでしかならないから、波形の一部を加算時のオーバ
ーフローで失なうことはない。 そして４つの系列にふりわけられ加算され、RAM23に
貯えられた20ビットの波形データは、第３図の破線で囲
まれたリミッタ回路30を通つてここで初めて20ビットの
データ長から16ビットのデータ長に短縮され、D/A変換
されるデータとして出力される。 つまり、系列加算時には波形は完全な形を維持されて
おり、この音源より外部へ出力される時、初めてリミッ
タ効果がかけられる。第２図のシステムのように系列加
算のたびにリミッタ効果がかかるよりははるかに良い精
度が得られる。 実施例では上述の機能を改善したもので、波形データ
記憶RAM30を20ビット持ち、仮にある１つの系列に16CH
全ての波形が集中しても、第４図（ｂ）に示すよう
にアダー部21,波形データRAM23内ではオーバフローは起
こらず、同図（ｂ）に示すように出力段で最終的に16
ビットデータに押さえられ出力される。この機能により
波形ひずみは最小限に押さえられる。 次に第３図の回路の構成をのべる。 アダー21は20ビットの加算器であり、演算波形データ
と系列加算された波形データを加算する。ラッチ22はア
ダー21出力をラッチパルスφ１のタイミングでラッチす
る。RAM23は20ビットの波形記憶であり、リード／ライ
トパルスφ２で波形データのリード／ライトが行なわれ
る。ラッチ24は波形記憶RAM23よりリードされた波形デ
ータをラッチパルスφ３によつてラッチする。ラッチさ
れた波形データはループを描きアダー21に向う。インバ
ータ25は波形記憶RAM23の出力の20ビットデータのMSBビ
ット19を反転しセレクタ28B側に入力する。５入力EX−O
R回路27は、ビット15,16,17,18,19を見て、桁あふれが
発生している場合には“1"を、桁あふれが発生していな
い場合には“0"を出力する。 セレクタ28はEX−OR回路27の出力によりコントロール
され、桁あふれがない時、Ａ側のデータ（波形記憶RAM2
3の出力ビット０〜14）を、桁あふれがある時はＢ側の
データ（インバータ25の出力）を選択する。出力は15ビ
ットであり、それにラッチ24出力のビット19を加えて16
ビットデータとする。ラッチ29はセレクタ28出力をラッ
チパルスφ４でラッチしDAC入力へ与える。 実施例の回路構成は第２図の回路構成に比べて多少ゲ
ート数が増えるのはやむを得ない。回路21,22,23,24に
おける波形データは20ビットデータとしてあつかわれて
おり、第２図の16ビットより４ビット多くデータ長を取
つている。しかしこの程度のゲート増加で完全なリミッ
タ回路が得られるのであれば、わずかな代償と言うべき
である。 たとえ、１つの系列に16CH全てが割付けられても、最
終的に得られる波形は第４図ｂのように常に16ビット
をフルに使い、系列加算によるひずみの極めて少ないも
のである。 このようにリミッタ機能はさらに完全となる。 〔発明の効果〕 以上説明したように、本発明によれば、波形加算に桁
あふれが検出された時リミッタ機能が適用され、音源の
能力を常に十分引き出されることになり、ひずみの極め
て少ない高品質の楽音波形を出力することができるもの
である。
【図面の簡単な説明】
第１図は原理説明図、第２図は系列加算中にリミッタを
設けた例の構成説明図、第３図は本発明の実施例の構成
説明図、第４図は第２図の例と第３図の実施例の動作説
明図、第５図は従来例の説明図であり、図中、11,21は
アダー、12,17,19,22,24,29はラッチ、13,25はインバー
タ、14,27はEX−OR回路、15,28はセレクタ、16,23はRA
M、20,30はリミッタを示す。
設けた例の構成説明図、第３図は本発明の実施例の構成
説明図、第４図は第２図の例と第３図の実施例の動作説
明図、第５図は従来例の説明図であり、図中、11,21は
アダー、12,17,19,22,24,29はラッチ、13,25はインバー
タ、14,27はEX−OR回路、15,28はセレクタ、16,23はRA
M、20,30はリミッタを示す。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−112194（ＪＰ，Ａ)
特開 昭57−13491（ＪＰ，Ａ)
特開 昭59−121541（ＪＰ，Ａ)
特開 昭59−123074（ＪＰ，Ａ)
特開 昭58−1244（ＪＰ，Ａ)
特開 昭56−74774（ＪＰ，Ａ)
実開 昭59−147245（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．複数の楽音波形を加算して出力するデジタル方式の
電子楽器において、 楽音波形を計算、合成してＮビット（Ｎ＞１）の波形デ
ータとして出力する波形データ出力手段と、 該出力された波形データ同士を、それらの波形データの
MSBの値をその上位側にＭビット（Ｍ＞１）付加して加
算する加算手段と、 該加算手段にて前記波形データを複数回加算した結果が
Ｎビット以上に桁あふれをしていることを検出して予め
設定したＮビットの最大値に切替えて出力するリミッタ
手段とを具え、 前記加算手段による加算途中でＮビットを越えるレベル
に達しても前記複数回の加算結果がＮビットの範囲内に
納まれば前記リミッタ手段を使わず該範囲を越えた場合
のみ前記リミッタ手段を使うようにしたことを特徴とす
る電子楽器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62202171A JP2678357B2 (ja) | 1987-08-13 | 1987-08-13 | 電子楽器 |
| US07/456,218 US4986159A (en) | 1987-08-13 | 1989-12-20 | Electronic musical instrument with data overflow detector and level limited data selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62202171A JP2678357B2 (ja) | 1987-08-13 | 1987-08-13 | 電子楽器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7180820A Division JP2747892B2 (ja) | 1995-06-23 | 1995-06-23 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444994A JPS6444994A (en) | 1989-02-17 |
| JP2678357B2 true JP2678357B2 (ja) | 1997-11-17 |
Family
ID=16453140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62202171A Expired - Fee Related JP2678357B2 (ja) | 1987-08-13 | 1987-08-13 | 電子楽器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4986159A (ja) |
| JP (1) | JP2678357B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2565555B2 (ja) * | 1988-11-07 | 1996-12-18 | 株式会社河合楽器製作所 | 電子楽器の系列累算処理装置 |
| JP2753126B2 (ja) * | 1990-09-20 | 1998-05-18 | 株式会社東芝 | ディジタル・シグマデルタ変調器 |
| US5905221A (en) * | 1997-01-22 | 1999-05-18 | Atmel Corporation | Music chip |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4256003A (en) * | 1979-07-19 | 1981-03-17 | Kawai Musical Instrument Mfg. Co., Ltd. | Note frequency generator for an electronic musical instrument |
| JPS5713491A (en) * | 1980-03-19 | 1982-01-23 | Casio Computer Co Ltd | Overflow processor for digital filter |
| US4508000A (en) * | 1982-04-23 | 1985-04-02 | Citizen Watch Co., Ltd. | Frequency-selectable signal generator |
| US4579032A (en) * | 1984-09-10 | 1986-04-01 | Kawai Musical Instrument Mfg. Co., Ltd | Computation time reduction in a polyphonic tone synthesizer |
| US4709611A (en) * | 1985-03-19 | 1987-12-01 | Matsushita Electric Industrial Co., Ltd. | Electronic musical instrument for generating a natural musical tone |
-
1987
- 1987-08-13 JP JP62202171A patent/JP2678357B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-20 US US07/456,218 patent/US4986159A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444994A (en) | 1989-02-17 |
| US4986159A (en) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4815354A (en) | Tone signal generating apparatus having a low-pass filter for interpolating waveforms | |
| US4246823A (en) | Waveshape generator for electronic musical instruments | |
| US4119005A (en) | System for generating tone source waveshapes | |
| US4437377A (en) | Digital electronic musical instrument | |
| JPS60235587A (ja) | ビデオ信号フエーデイング回路 | |
| JP2678357B2 (ja) | 電子楽器 | |
| JPS6233599B2 (ja) | ||
| US4562763A (en) | Waveform information generating system | |
| JPS61159827A (ja) | ディジタル―アナログ変換方法 | |
| US4672875A (en) | Waveshape memory for an electronic musical instrument | |
| JP2766662B2 (ja) | 楽音発生装置の波形データ読み出し装置及び波形データ読み出し方法 | |
| JP2924936B2 (ja) | 画像処理方法および装置 | |
| JP2747892B2 (ja) | 電子楽器 | |
| JP3135990B2 (ja) | パリティ付加回路 | |
| US4487098A (en) | Rhythm generator | |
| JP3207997B2 (ja) | データ変換装置 | |
| US5374776A (en) | System for processing musical sound data having overflow/underflow compensation | |
| JP2904576B2 (ja) | 波形発生装置 | |
| US5245126A (en) | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument | |
| US4446769A (en) | Combination tone generator for a musical instrument | |
| JPS6365495A (ja) | 電子楽器におけるエンベロ−プ発生器 | |
| JP3381284B2 (ja) | パラメータ書き込み装置 | |
| JPS6278599A (ja) | 楽音信号発生装置 | |
| JPS5858680A (ja) | ルツクアツプテ−ブルメモリを使用するデ−タ処理方法 | |
| JPS59131994A (ja) | 電子楽器の周波数制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |