SU1751736A1 - Цифровой функциональный преобразователь - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике и может быть использовано дл  воспроизведени  заданных функций, коррекции амплитудных характеристик датчиков, а также аппаратурной реализации специализированных арифметических устройств. Цель изобретени  - расширение функциональных возможностей за счет возможности реализации кусочно-линейной аппроксимации дл  преобразовани . Преобразователь содержит входной регистр 1, генератор 2 импульсов, соединенный с тактовым входом преобразовател , n-разр дный счетчик 3, схему 4 сравнени , сумматоры 5, 7, блок 6 пам ти опорных значений, регистр 8 результата, элемент 9 задержки Преобразователь производит кусочно-линейную аппроксимацию заданной функции и при этом позвол ет реализовать математическую зависимость, лежащую в основе линейной интерпол ции, за один цикл заполнени  счетчика с помощью небольшого количества функциональных узлов . 1 ил. in С

Description

VJ

ел

vj СО О

А

Изобретение относитс  к информационно-измерительной технике и может быть использовано дл  воспроизведени  заданных функций, коррекции (в том числе линеаризации ) амплитудных характеристик датчиков, аппаратурной реализации специализированных арифметических устройств. Известны преобразователи, производ щие кусочно-линейную аппроксимацию заданной функции, значени  которой в узлах аппроксимации, а также значени  углов наклона аппроксимирующей ломаной хран тс  в блоке пам ти. Промежуточные значени  заданной функции определ ютс  линейной интерпол цией с помощью мно- жительно-суммирующего устройства.

Недостатками таких преобразователей  вл ютс  большой объем и сложность блока пам ти, в котором приходитс  хранить не только значени  заданной функции, но и значени  углов наклона аппроксимирующей ломаной

Известен также функциональный преобразователь , содержащий входной и буферный регистры, дешифратор, блок пам ти, два блока вычитани , реверсивный и вычитающий счетчики, два делител  частоты , три элемента И, два элемента ИЛИ, генератор, формирователь импульсов, и триггер

Недостатком указанного преобразовател   вл етс  сложность конструкции

Наиболее близким к предлагаемому по технической сущности  вл етс  цифровой функциональный преобразователь, содержащий блок пам ти опорных значений, первый сумматор, счетчик и регистр результата, причем выход блока пам ти соединен с информационным входом первого сумматора, выход которого соединен с информационным входом регистра результата, тактовый вход преобразовател  соединен со счетным входом счетчика.

Недостатком известного устройства  вл етс  ограниченность функциональных возможностей (известное устройство воспроизводит лишь такие функции, которые можно представить в виде суммы экспонент ).

Цель изобретени  - расширение функциональных возможностей за счет возможности реализации кусочно-линейной аппроксимации заданных функций.

Поставленна  цель достигаетс  тем, что в цифровой функциональный преобразователь , содержащий блок пам ти опорных значений, первый сумматор, счетчик и регистр результата, причем выход блока пам ти соединен с информационным входом первого сумматора, выход которого соединен с информационным входом регистра результата , тактовый вход преобразовател  соединен со счетным входом счетчика, дополнительно введены второй сумматор,

входной регистр и схема сравнени , причем вход аргумента преобразовател  соединен с информационным входом входного регистра , выходы младших разр дов которого соединены с входом первого операнда

схемы сравнени , вход второго операнда которой соединен с выходом счетчика, выход признака Больше схемы сравнени  соединен с входом младшего разр да первого информационного входа второго сумматора , входы старших разр дов первого информационного входа которого соединены с шиной логического нул , второй информационный вход второго сумматора соединен с выходами старших разр дов

входного регистра, выход второго сумматора соединен с адресным входом блока пам ти опорных значений, выход регистра результата соединен с выходом результата преобразовател , тактовый вход которого

соединен с синхронизирующим входом первого сумматора, выход переполнени  счетчика соединен с синхронизирующим входом регистра результата непосредственно и через элемент задержки -с синхронизирующим входом входного регистра и входом обнулени  первого сумматора.

Введение второго сумматора, входного регистра, схемы сравнени  и св зей между ними обеспечивает то, что преобразователь

производит кусочно-линейную аппроксимацию заданной функции и при этом позвол ет реализовать математическую зависимость, лежащую в основе линейной интерпол ции, за один цикл заполнени 

счетчика с помощью небольшого количества функциональных узлов.

На чертеже приведена структурна  схема цифрового функционального преобразовател .

Устройство содержит входной регистр 1, генератор 2 импульсов, соединенный с тактовым входом преобразовател , п-раз- р дный счетчик 3, схему 4 сравнени , котора  может быть выполнена на цифровом

компараторе, сумматор 5, блок 6 пам ти опорных значений, сумматор 7, регистр 8 результата и элемент 9 задержки.

Тактовый вход преобразовател  соединен со счетным входом счетчика 3 и с синхронизирующим входом сумматора 7,

Вход аргумента преобразовател  соединен с информационным входом входного регистра 1, выходы младших разр дов кото рого соединены с входом первого операнда

схемы 4 сравнени  (вход А), вход второго

операнда (вход В) которой соединен с выходом счетчика 3.

Выход признака Больше схемы 4 сравнени  соединен с входом младшего разр да первого информационного входа сумматора 5, входы старших разр дов первого информационного входа которого соединены с шиной логического нул , а второй информационный вход - с выходами старших разр дов входного регистра 1.

Выход сумматора 5 через блок 6 пам ти соединен с информационным входом сумматора 7, выход которого соединен с информационным входом регистра 8 результата. Выход регистра 8 результата соединен с выходом преобразовател .

Выход переполнени  счетчика 3 соединен с синхронизирующим входом регистра 8 результата непосредственно и через элемент 9 задержки - с синхронизирующим входом регистра 1 и входом обнулени  сумматора 7.

Цифровой функциональный преобразователь работает следующим образом.

Генератор 2 импульсов находитс  в режиме непрерывной генерации, счетчик 3 непрерывно считает поступающие от генератора 2 импульсы. Код на его информационном выходе периодически достигает максимального значени , равного 2п-1, и обнул етс . После очередного обнулени  счетчика 3 по импульсу переполнени  этого счетчика обнул етс  сумматор 7, а в регистр 1 записываетс  текущее значение кода NBx, численно равное i+l. Группа из п младших разр дов этого кода, имеюща  численное значение I (0 lS2n-1 ) подаетс  на вход А схемы 4 сравнени . На вход В подаетс  нарастающий код счетчика 3. Первое врем , пока код счетчика не достиг величины 1, условие срабатывани  схемы 4 сравнени  () выполн етс , на выходе схемы 4 присутствует логическа  единица, котора  подаетс  на один из входов (m-n)- разр дного сумматора 5. На второй вход сумматора 5 подаетс  группа из m-n старших разр дов кода NBX с числовым значением i, равным номеру участка аппроксимации. Следовательно , на высоте сумматора 5, пока выполн етс  условие А В, формируетс  код с числовым значением i+1. Блок пам ти по адресу i+1, поданному на его вход, выдает значение Nj+i функции в (1+1)-м узле аппроксимации . Это значение подаетс  на вход (т+п)-разр дного сумматора 7 и суммируетс  там само с собой в моменты прихода на его управл ющий вход импульсов генератора 2 до тех пор, пока код на выходе счетчика 3 не достигнет значени  I, т. е. I раз. К этому моменту на выходе сумматора 7 формируетс  число Мьн1. После этого условие срабатывани  схемы 4 сравнени  перестает выполн тьс , на ее выходе по вл етс  логический нуль, на выходе сумматора 5 форми5 руетс  код с числовым значением I и блок 6 пам ти по этому адресу выдает на вход сумматора 7 значение NI функции в i-м узле аппроксимации. Это значение суммируетс  само с собой до тех пор, пока не обнулитс 

0 n-разр дный счетчик 3. т. е. (2n-l) раз. К этому моменту на выходе сумматора 7 сформируетс  число (Ni+il+Ni(2n-l). Импульс, пришедший с выхода переполнени  счетчика 3, записывает это число в выходной регистр 8

5 со сдвигом в сторону младших разр дов на п позиций. На этом цикл преобразовани  заканчиваетс , в результате чего на выходе цифрового функционального преобразовател  оказываетс  число

0

NI +11 + Nt (2П - I) 2П

5 которое представл ет собой результат линейной интерпол ции на участке длиной 2 между значени ми NI и NI +1 дл  промежуточного значени  . Элемент 9 задержки введен дл  того, чтобы запись

о результата преобразовани  в выходной регистр 8 закончилась раньше, чем произойдет обнуление сумматора 7 и запись нового кода NBX в регистр 1.

Claims (1)

1. Формула изобретени 

   5 Цифровой функциональный преобразователь , содержащий блок пам ти опорных значений, первый сумматор, счетчик и ре- .гистр результата, причем выход блока пам ти соединен с информационным входом

   Q первого сумматора, выход которого соединен с информационным входом регистра результата , тактовый вход преобразовател  соединен со счетным входом счетчика, отличающийс  тем. что, с целью расши5 рени  функциональных возможностей путем реализации кусочно-линейной аппроксимации дл  преобразовани , в него дополнительно введены второй сумматор, входной регистр и схема сравнени , причем

   Q вход аргумента преобразовател  соединен с информационным входом входного регистра , выходы младших разр дов которого соединены с входом первс операнда схемы сравнени , вход второго операнда кото5 рой соединен с выходом счетчика, выход признака, выход признака Больше схемы сравнени  соедиг-.ен с входом младшего разр да первого информационного входа второго сумматора, входы старших разр дов первого информационного входа кото

   рого соединены с шиной логического нул ,которого соединен с синхронизирующим

   второй информационный вход второго сум-входом первого сумматора, выход переполматор  соединен с выходами старших раз-нени  счетчика соединен ссинхронизируюр дов входного регистра, выход второгощим входом регистра результата

   сумматора соединен с адресным входом5 непосредственно, а через элемент задержблока пам ти опорных значений, выход ре-ки - с синхронизирующим входом входного

   гистрз результата соединен с одноименнымрегистра и входом обнулени  первого сумвыходом преобразовател , тактовый входматора.