JPS5923614A - デシメイシヨンフイルタ回路 - Google Patents
デシメイシヨンフイルタ回路Info
- Publication number
- JPS5923614A JPS5923614A JP58120419A JP12041983A JPS5923614A JP S5923614 A JPS5923614 A JP S5923614A JP 58120419 A JP58120419 A JP 58120419A JP 12041983 A JP12041983 A JP 12041983A JP S5923614 A JPS5923614 A JP S5923614A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- component
- clock pulse
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0642—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Complex Calculations (AREA)
- Stereophonic System (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
Ａ発明の背景
人Ｑ）−罎！ＪＬ ｇ−匁一野。
本発明は時間離散入力信号のサンプリング周波数をｆｌ
からｆ、に減らすためのデシメイションフイＡ１１回路
（ｄｅａｉｍａｔｉｏｎ ｆｉｌｔｅｒ ａｒｒａｎｇ
ｅｍｅｎｔ １に関するものである。この入力信号は入
力サンプリング周波数ｆｉで生起する入力成分の系列に
より形成されるものである。この入力信号は出力サンプ
リング周波数ｆｕで生起する出力成分の系列、から成る
時間離散出力信号に変換される。入力信号又は出力信号
の成分とは所定の瞬時におけるＣアナログ）信号の大き
さを特徴づける量を意味するものと理解すべきである。 この爪は予じめ定められた時間間隔での何らかの値、又
は複数個の離散値だけをとることができる。後者の場合
は、信号は普通ディジタル信号と呼ばれ、成７分は通常
いくつかのビットを具える符号語（フードワード）によ
り表わされる。 Ａ（２）従来技術の説明 上述したタイプの回路は既に何年も前から知られている
。更に情報を得るためには、簡単にするためＤ段の参考
文献１，２．８及び４を参照されたい。これらの参考文
献から判かることであるが、このような回路は出力サン
プリング周波数が入力サンプリング周波数の有理数部］
／Ｍである（即ち、ｆｌｌ −ｆｌ、 ／ Ｍ ％但し
、Ｍは整数）出力信号を出力する。 デシメイションフィルタ回路の実際の構造は、例えば、
参考文献ａに詳細に記載されている。既、知の回路の動
作の鮮明な像を得るために、重層入力信号の第ｑｒｌｉ
Ｊ分をＸｆｑｌ ｆｑ−−−−−２、−１。 ０ 、 ］ 、 ２ 、８ 、−−−１で表わし、出力
信号の第ｎｌｉ：成分をｙ（ｎｌ （ｎ−−−−、−２
＋−１＋ Ｏｒｌ 、 ２ 、８ 、−−− ）で表わ
す。この従来技術のデシメイションフィルタ回路は入力
信号のＮ個の順次の入力信号の成分を蓄わえるための信
号記憶装置を具える。加えて、こｔｌ、はＮ個のフィル
タ係数を具える一群のフィルタ係数を蓄わえる係数記憎
装竹を具える。こ＼で第ｍ番のフィルタ係数をａ＋ｍ）
（ｍ−０、］ 、 ２、−−−Ｎ−］ ）で表わず。 この一群のフィルタ係数はＦＩＲフィルタの有限個のイ
ンパルス応答を表わす。乗算回路では、信号記憶装置に
蓄わえられているＮ個の入力成分に各々関連するフィル
タ係数が乗算され、これにより得られるＮ個の稍が一つ
に加え合わされる。これにより得られる和成分が出力成
分を表わす。一層詳しく云えば、フィルタ回路の第ｎ香
川力成分ｙ（ｎ）と入力成分との間の関係を数学的に次
のように表わすことができる。 上式（１）から結論されることは、縮少因子Ｍは整数だ
けに限られる。蓋し、さもないとｎｌ −ｍが整数では
なく 、Ｘ（ｑ）はｑが整数値の時だけ定＾されるから
である。 注意すべきことは、有理数Ｔ（但し、Ｌ及びＭは整数）
でサンプリング周波数が変化することは、縮少因子Ｍを
有するデシメイションフィルタ回路に従続して補ｎｌｌ
因子りを有する補間フィルタ回路を設けることにより実
現できることである。こＪｌ、はき考文献１及び３に詳
細に記載さ才１．でいる。なお、参考文献４は殊に効率
の良い態様で有理数因子してのサンプリング周波数の変
化を実現できるデシメイションフィルタ回路を記載して
いる。 しかし、実際には信号めサンプリング周波数がｆＪ斤理
数の因子（例えば、］Δ丁）で変化しなければならない
状況があることも判明している。このような状態は、例
えば、ディジタルチューナ、ディジタルテープレコーダ
、ディジタルピック−アップ装置等で相互に連結できね
ばならないディジタルオーディオ装置で生ずる。実際に
は、これらのディジタルオーディオ装置は各々所要のサ
ンプリンクパルスを売主する自分自身のクロックパルス
発生器を具える。而して、クロックパルス発生器の周波
数は絶対に互に正確に等しくあってはならず、実際にも
互に等しくすることはできない。 しかし、これらのディジタルオーディオ装置を互に協働
させるためには、第１の装置により第２の装置に加えら
れるディジタル信号のサンプリング周波数を第２の装置
のサンプリング周波数に適合させる必要がある。 Ｂ発明の要旨 本発明の目的は入力信号のサンプリング周波数を無理数
因子Ｒ（但し、Ｒ〈１）だけ縮少し、出力サンプリング
周波数ｆｕがｆ□−Ｒｆｉに等しい出力信号を得るデシ
メイションフィルタ回路を提供するにある。 コノ目的で本発明に係るデシメイションフィルタ回路は ａ） 入力信号を受は取るためのフィルタ入力端子と１ し）速度ｆｉで第１のクロックパルスｋｉ（ｑ）を生成
するための第１の手段と、 Ｃ）速度ｆｎで第２のクロックパルスａＵ（旧、 １１
−−−−−２．−１．０，１．２．−−−を生成するた
めの第２の手段と、 ｄｌ Ｎを予しめ定められた整数とした時、Ｎ個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第１と第２の
クロックパルスにより制御され、 ｄｌｌ 第１と第２のクロックパルスが加えらｉ’＋
。 容筒ｎｓの第２のクロックパルスに応答して偏移成分ｄ
ｎを生成、し、この偏移成分ｄｎの大きさが、この第０
番の第２のクロックパルスと直前又はａ后の第］のクロ
ックパルスとの間の時間間隔（Ｔａｄｉｎｌ １と、２
個の順次の第１のクロツクパルス間の時ｉｎ ｒＩ−１
１隔ｆＴｉｌとの間の比に比例する（０≦ｄｎ≦１）手
段と、 ｄ２） 偏移成分ｄｎに応答してＮ個のフィルタ係数
を生成し、第ｍ番（ｍ−０＋ １．２ ＋ −−−ｌ′
Ｎ−１）のフィルタ係数がａｎ（ｍ ） −ｈ （（ｄ
ｎ−１−ｍ）Ｖｏ）に等しく、こ＼で関数ｈ（ｖ）がＦ
ＩＲ−フィルタのインパルス応答を表わし、■が間隔−
■〈ｖ＜■内の連続変数であって、Ｖｏが予じめ定めら
れた定数である手段と を具える係数発生器と、 ｅ）フィルタ出力端子と係数発生器とに結合され、第ｎ
番の第２のクロックパルスに応答してＮ個の順次の入力
成分ｘ（ｒ −ｍ ）が加えられ、こ−でｒが整数を表
し、またＮ個のフィルタ係数ａｎ（ｍｌが加えられ、前
記Ｎ個の入力成分ｘ（ｒ−ｍｌの各々に関連するフィル
タ係数ａｎ（ｍ）が乗Ｗ、される乗算回路と、 ｆ）乗算回路により生成されたＮ個の稍ａｎ（ｍｌ・ｘ
（ｒ−ｍ）を−緒に加え合わせる加算回路とを具える。 、このデシメイションフィルタ回路の第ｎ 番Ｉｌｌ
力成１分ｙＴｎｌと入力成分との間の関係は、今度は数
学的に次のように表わすことができる。 式（１）から明らかなように、従来技術のデシメイショ
ンフィルタ回路では出力成分ｙ（ｎ）を＊ｌ′ｆｉする
のに何時も同じ群のフィルタ係数が使用される。 これに対し、本発明に係るデシメイションフィルタ回路
では、この一群のフィルタ係数が出力成７分から出力成
分へと連続的に変化する。この−Ｉｔｓのフィルタ係数
は偏移成分ｄｎにより特徴づけらｊ］。 る。 第１図は時間離散フィルタの構造を略式図示したもので
ある。この時間離散フィルタは処理回路】と係数発生器
２とを具える。この係数発生器２・は一群のフィルタ係
数を発生するか、この群はＮ個のフィルタ係数を含む。 重層Ｎ−４と仮定し、群は４・個のフィルタ係数ａ（０
） 、 −−−、ａ（８）を含むものとする。今の場合
これらのフィルタ係数は各々別個の導線を介して処理回
路】に加えらねる。 この処理回路Ｇｅｔまた人カザンプリング周波数ｆ土で
生起する入力成分Ｘ（ｑｌ 、 ｑ−−−−−２、−１
。 ０ 、 ］ 、 ２−−一の系列により形成さね、た時
間離散入力信号も受は取る。この入力成分とフィルタ係
数Ｊ二に応答して処理回路１は出力サンプリング周波数
ｆｕで生起する出力成分ｙ（ｎ＋ 、 ｎ−−−−−２
。 −１，０，］、２．−−一の系列により形成される時間
離散出力信号を生ずる。正規の時間離散フィルタではｆ
４− ｆｕである。しかし、処理回路はｆｕ ＞ ｆ４
のような構造又はｆｕ＜ｆｌのような構造にずＺ）こと
もできる。ｆｕ＞ ｆｉの場合はこの時間離散フィルタ
は補間フィルタ回路を表わす。ｆｕ〈ｆｉの場合はこれ
はデシメイション（ｄｅｃｉｍａｔｉｏｎ ｌフィルタ
回路を表わす。 しかし、全てのこれらの場合において、出力成、分ｙｆ
ｎｌを計算するたｌｖ）にはＮ（−４１０舶υこの入力
成分Ｘ（ｒ−ｍ１ｍ−（１，１，２，３，（＝Ｎ−１）
から成る一群の入力成分を選択しなけＪ］ばならないこ
と、これらの入力成分に関連フィルり係数ａ（ｍ ）を
乗算し、これにより４個の積Ｘ（ｒ−ｍ）・ａ（ｍ ）
を得ることが成立する。これらの４個の積の数学凶相は
出力成分を表わす。 一般に知られているようにフィルタ係数ａｉｍ ）は予
しめ定められたインパルス応答のサンプルを表わす。デ
シメイションフィルタ回路を正しく理解できるようにす
るために、記憶をとりもどすように所望のインパルス応
答のフィルタ、係数をとのようにして導き出すかについ
て以下に短く述べる。 この目的で第２図は第１図の時間離散フィルタの理論的
モデルを示す。このモデルでは時間１１１１Ｂ １１に
フィルタは「アナログ」フィルタａにサンプリング装置
４が続くものによって表わされる。クロ゛ンク信号ｕ（
ｔ）は周波数ｆｕでこの−り゛ンプリング装置ｉ４に加
えられる。フィルタ３はインノぐルス応答ｈ（ｖ）を有
するが、こｉ］、はＶの全ての値に対し規・定さｔ］、
るもの＼有限なｒＭ＋隔でゼロに等しくない値をとるこ
とができるだけである。このフィルタ３はそれ故時々Ｆ
ＩＲフィ／ｌ／ 夕（ｐｉｎｉｔｅ ＩｎｐｕｌｓｅＲ
ｅｓｐｏｎｓｅフィルタ）と呼はｔする。こ−でフィル
タ３のインパルス応答は開隔ｏ ＜ ｖ （Ｖｇでゼロ
に等しくないものと仮定する。但し、ｖｇはＮ／ｆｉ−
ＮＴｉに比例する。更にこのインパルス応答は第８図に
示した形状を有し、第４図のＡに示すように繭時ｔｋｌ
ｉｑｌで入力成分ｘ（ｑ ｌが生起するものと仮定する
。こうするとｔｋｉｌｑｌ −ｔｋｌ（ｑ−］ ） −
Ｔｌ”’が成立する。このような入力成分Ｘ（ｑｌに応
答してフィルタ８は出力信号ｙｘ（ｑ）（ｔ）を出方す
る。 この出力信号は個別出力信号と呼ばれ、次式で定線され
る。 Ｖｘ〔ｑ）＋ｔ） −ｘ（ｑｌ・ｈ （（ｔ −ｔｋｌ
（ｑ））Ｖｇ／（４Ｔ４１） （８）式（８）で示さ
れているように、各個別出力信号は入力成分と補助信号
との積に等しく、この補助信号は時間的にずらされたイ
ンパルス応答の変形物により形成される。これらの補助
信号のいくつかｆｆ１Ｊちｑ−−８，−２，−１，０，
］、２を第４図のり、Ｅ、Ｆ、Ｃ，Ｈ，Ｉに示しである
。フィルタ８の実際の出力ｙ＋ｔｌは全ての個別／１１
力信号の数学凶相により形成される。 サンプリング装置４ではこの出力信号ｙ（ｔ）カフロッ
ク信号ｕｌｔ）により決まる瞬時において勺ンプリング
される。出力信号ｙ（ｔｌをサンプリングすることは勿
論各個別信号をランプリングし、このようにして得られ
た信号を共に加えることに等価である。り田ツク信号ｕ
（ｔ）は第４図のＢに示すように速度ｆ・でｖ４時ｔｓ
ｕ （。）において生ずるクロックパルス５ｕ（ｎ）の
系列により形成される。 第４図から判かるように、このような瞬時において４個
の個別信号だけがゼロに等しくない。例えば瞬時ｊ −
ｊｓｕ（□）の場合に次式が成立する。。 ｙＸ（−２）Ｃｔｓｕ（ｘ））−Ｘ（−２１°ｈαｔｓ
ｕ（ｘ＋−’ｌａ（−ｚ＞）ｖｇ／”ｉ”ｙＸｌｌ ）
Ｃｔｓｕ（］ １）−Ｘ（］ ） ・ｈ （（ｔｓｕ
ｉ、１−ｔｋ、ｉ（］ ＞ｌＶｇ／（＋Ｔｊｌ）、こ＼
でクロックパルス５ｕ（ｎｌと直前の入力数１分との間
の距離をＴｓｄで表わし、商Ｖｇ ／ Ｎをｖｏで表わ
せば、式（４）は次のように変わる。 ｙＸ（−２１（ｔｓｕ（１）） −ｘ（−２１・ｈ （
（Ｔｓｃｉ ＋ ａＴｉＩＶｏ／Ｔｉ）ｙｘ（−］ ）
（ｊｓ ｕ（１） ｌ −ｘ（−１１・１１ （（Ｔｓ
ｄ ＋ ２ Ｔ １）Ｖｏ／Ｔ ｉ、］ （５）
ｙＸ（０）（ｔＳｕ（ｌｌ） −ｘ（０） ・１１（（
Ｔｓｄ＋ＴｉＩＶｏ／Ｔ［ｙＸｉｌｌ（ｔＳｕ（］）＋
−Ｘ（１１・ｈ （（ＴＢ（１）”ｏ／ＴＪこうなると
４個のｍ ｈ （（Ｔ８ｄ＋ｍＴｉ）Ｖｏ／Ｔ’ｌ）
ｍ −０，１，２，３が前述したフィルタ係数を表わす
。。 こ−で出力サンプリング周波数ｆｕはｆｉの有理数部と
すると、これはｆＳｕと呼はれ、これに対し、Ｍを１を
含む整数としてｆｓｕ −ｆ４７Ｍが成、立する。 この場合時間間隔Ｔｓｄは各クロックパルス５ｕ（ｎ）
につき同じであり、各出力成分を計算するために４個の
フィルタ係数の同じ系列を使用できる。 ｆｕがｆｉの有理数部でない時は状況は完全に異なる。 この場合出力サンプリング周波数はｆａｕと呼ばれる。 以下にこれから結論されることを一層詳細に述べる。ク
ロックパルスａｕ（ｎ）は速度ｆａｕでサンプリング装
置◆に加えらｉｌ、るものと仮定する。この場合、例え
ば、Ｑをいくつかの整数としてｆａｕ ＝ ｆｉ／ Ｑ
ＪＶ−が成立する。こｔＩ、らのクロックパルスは瞬時
ｔａｕ（ｎｌで生起するが、こＪ］らθ）クロックパル
スのいくつかをＱ−１の場合につき第４図の時間線図の
Ｃに示した。こ＼でクロックパルスａｕ（ｎ）が生起す
る瞬時ｔａｕ（ｎｌと直前の入力成分が生起する瞬時と
の間に位Ｗｔする時１１１．１間隔をＴａｄ （。）で
表わしである。図Ｃから見らｉｌるようにＴａｄ（ｎｌ
は一定ではなく、クロックパルスからクロックパルスへ
と異なっている。こｉｌ、 Ｇ；ｌＩまた種々の補助信
号の出力成分への寄与を出力ｎ’ｓ分から出力成分へと
異ならしめる。周波数ｆｉは一定ｔ−１ではなく、音響
装置から音響装置へと異なるから、偏移成分と称され、
次式 で定砂される世ｄｎを導入するのが有効である。こ−で
第ｎ番りロックパルスａｕ（ｎｌの直前に第Ｑ ｆｆｉ
入力成分Ｘ（ｑｌが生起するものと仮定する。こう、す
ると瞬時ｔａｕｆｎｌにおいて次式が成立する。 ”Ｘｆｑ−４１（ｔａｕ［ｎｌ ”””ｙｘ（ｑ−８，
（ｔａｕ（ｎ、）−Ｘ（ｑ−３１−ｈ （（ｄｎ＋ ８
１Ｖ、）ＶＸ（ｑ−２）（ｔａｕ（ｎ） ｌ−Ｘ（ｑ−
２１−ｈ （（ａｎ＋２）ＶＯ）ｙｘ（ｑ−Ｂ（ｔａｕ
（ｎ）’）−Ｘ（Ｑ−１）−ｈ（（ｄｎ＋１）Ｖ６）ｙ
ｘ ［ｑ ） ’ ｔａｕ（ｎ ｌ ’−刈ｑ）−ｈ（
ｄｎＶｏ）こうすると量ｈ （（ｄｎ＋ｍ）Ｖｏ）
１ｍ−０＋ ］ ｅ ２ ＊８はフィルタ係数を表わし
、こねは第ｎ 番りロックハルスａｕ（ｎ）に応答して
係数発生器２により作らねばならない。重層この量をａ
ｎ（ｍ ｌで表わす。 従って、 ａｎ（ｍ） −ｈ （ｌ ｄｎ＋ｍ ）ＶＱ）
（７）実際にどのようにしてこれを全て実行
できるかを更に以下の０（２）部で述べる。 Ｃ（２）いくつかの実施例 第５図はデシメイションフィルタ回路の一実施例を略式
図示したものである。この信号処理回路ｉｆ ７ イ＃
り入力ｆａ子１００１を有し、このフィルタ入力端子１
００】に速度ｆｌで時間Ｍｌｆ散入力信号の入力成分ｘ
ｔｑ） ｌ ｑｌ−−−−２、−１、０。 ］ 、 ２、−−−が加えらｉｌ、る。この入力端子に
Ｎ−１個Ｃ本例では８個）のシフトレジスタＢｙ］ ０
０２ ［１で形成されるシフトレジスタ］ （１（１２
が接続される。入力成分はこり、らの３門のシフトレジ
スタ要素の各々に蓄わλることができる。 このシフトレジスタでは入力成分が≧１Ｌ度ｆ′ｉでシ
フトさせられる。 フィルタ入力端子１００１とシフトレジスタ要素１００
２ （，１の出力端子とをスイッチＣ略式図示しただけ
である）１００８（、）を介して記１）７要素１００４
（，１の入力端子に接続する。上記スイッチはクロック
パルス発生器５により発生さゼら１１゜るクロックパル
スａｕｉｎ）により同時に制御きゼられる。このような
りロックパルスが発生ずる度毎にシフトレジスタ要素１
００２ （、）の内容が関連する記憶要素１００４ （
、）に転送させらｉ］、その瞬時にフィルタ入力端子］
（１０１に加えら）］た入力成分が記ｆ、ＩＦＩＦ］
ｏｏ＋ｔｏ、）に転送２１ｒｉｌらノ）、る。第５図は
クロックパルスａｕｆｎ）が生起した瞬時において、入
力成分Ｘ（ｑ）がフィルタ入力端子１００１に存在して
おり、シフトレジスタ要素］（１０２（、）には夫々の
人力成分Ｘ（（１−１１゜Ｘ（ｑ−２１、ｘ（ｑ−３）
が存在していた状況を示している。 この時記憶要素１ （ｌ ０４・（、）に゛存在する入
力成分層ｑ−ｍ） 、ｍ−０、１、２，８には乗算回路
】００５において関連するフィルタ係数ａｎ（ｍ）が乗
算される。この目的のためこの乗算回路１００５は４個
の乗算器１００５ （，１を具え、これらの乗算器１０
０５ （・）の各々は人力成分ｘ（ｑ−ｍｌと関連する
フィルタ係数ａｎ（ｍ）とを受は取る。このようにして
各乗算器は積Ｘ（ｑ−ｍｌ・ａｎ（ｍ）を出力する。 クロックパルスａｕ（ｎｌに応答して乗１ｆ器により生
成した４個の積は加算回路１００６において一緒に加算
させられる。これにより出力信号の出力成分ｙ（ｎ）を
表わす和成分が生成する。 ４個のフィルタ係数ａｎ１ｍｌは係数発生器２で生成さ
れるが、この係数発生器２１」クロックパルス発生器５
により作らｆ］、たクロックパルスａＵ（旧により制御
される。係数発生器２はまた速度ｆｉで生スるクロック
パルスｋｉ（ｑ）を受は取る。図示した例ではこれらの
最后に述べたクロックパルスｋｉ（ｑ）はクロックパル
ス発生器６により発生させられるが、これらのクロック
パルスに土ｆｑｌはＦｆ １１：ｒｔｋｉ（ｑｌにおい
て生ずるものと仮定する。人力成分もこの瞬時ｔｋｉ（
ｑｌにおいて生ずる（第４図Ａ参照）。これらのクロッ
クパルスｋｉ（ｑｌ？＝１人力成。 分Ｘ（（１）を供給する音響装置によりｆＪｌ＝給する
ことも考える。 以前の段で述べたようにフィルタ係数ａｎ（ｍ ） Ｉ
ｆインパルス応答ｈ ｌ ｖ ｌにより決まるだけでな
く、時間間隔ＴａｄＣｎ１間の関係を示ず偏移成分ｄＴ
１によっても決められる。時間間’Ｒ’ｒａａｃｌｌ）
はクロックパルスａｕ（ｎ）が生起する瞬時ｔａｕ（□
）と、直ｎｔｌのクロックパルスｋｉ（、）が生起する
瞬時Ｗ−、との開の時間間隔であり、 時ＩＩＪＩＩｉｆｌｌＷＴｉは２個の順次のクロックパ
ルスｋｊ１．１１”、Ｊｌの時間ｎＩｌ隔である。殊に
効率の良い方法でこの偏移成分（１ｎをＨｊ算し、これ
に基づいて圧密のフィルタ係数をＨｌｏｐ、する係数発
生器２を第６図に示す。これはディジタルとすると好適
であるが、のこぎり波発生器２００１を具える。このの
こぎり波発生器２００］は周期がＴａｕ−】／ｆａｕの
周期的なアナログののこぎり波状信号のデイシタルニ符
号化されたサンプルを速度ｆｉで生ずる。詩宗の場合を
考察するために、第６図に示したように、コ（１）のこ
き′り波発生器ｚ００１はクロックパルスａｕ（ｎｌに
より制御されるのこぎり波発生器２００１（］）は第７
図のＡに示した、値十Ｅと−Ｅとの間で変化し、クロッ
クパルスａｕ（ｎ）が生ずる瞬時において値が突然十Ｅ
から−Ｅに変わるアナログののこぎり波状信号を出力す
る。なおこれらのクロックパルスａｕ（ｎｌは再度第７
図のＢに示した。 このようにして得られたアナログののこぎり波状信号は
その後でサンプリング装ｗ２００）（２）に加えられ、
そこでクロックパルスに土〔、）が生起する瞬時と一致
する瞬時ｔｋｉｆ 、 ｌにおいてサンプリングされる
。完壁ならしめるたり）、こｊ］らの［１時は第７図の
０に再度示した。このザングリング装置は今度は第７図
のＡに矢印で示した信号′リンプルＳ（、）を作る。今
度は偏移成分がどのようにして決めることができるかを
更に第７図につき説明する。 クロックパルスａｕ（ｎ）は２個の順次のクロックパル
スｋｉ（ｑ−１）とｋｉ（ｑ）との間に生ずるものとり
、、Ｔｉヲこれらの２個のクローツクパルス間の時間間
隔とする。クロックパルスａｕｆｎ）とクロックパルス
ｋｉ（ｑ）との曲の時間間隔が索していた時間間隔Ｔａ
ｄ１１）である。更に夫々瞬時ｔｋｉ（ｑ−１１とｔｋ
ｉ（ｑ）とにおいてとられたのこぎり波状信号の信号サ
ンプルが夫々５（ｑ−１）と５（ｑｌとに等しいものと
仮定する。こうすると面積測定法から次のことが結論さ
れる。 Ｔａｄ（ｎ） ： （Ｔｌ−Ｔａｄ（ｎ） ｌ −（Ｅ
５（ｑ−］ １）： （Ｅ−ｌ５（Ｃ１１） （８
１ 従って、 この式（９）から明らかなように、ｄｎはのこぎり波状
信号の信号サンプルの寸法により完全に決められる。第
６図に更に示さ才１ているように、この目的でこれらの
信号サンプルＳ（、）は２個のシフトレジスタ要素２０
（＋ ２及び２００３の紹゛続接続回路と、シフトレ
ジスタ要素２０ （１＋とに加えられる。これらのシフ
トレジスタ要素には既知の態様Ｔ ４ 度ｆ１．で生起
するクロックパルスが加えらゎる。信号サンプルＳ（、
）はまたゼロ交差検出回路２０ （＋ ５にも加えられ
るが、このゼロ交差検出回路２００５は信号サンプル５
（ｑ）が負の極性を有し、先行する信号サンプル５（Ｑ
−１１がｆｆ、 （７） 極性を有する度毎に検出パル
スを生ずる。この検出パルスは２個の他のシフトレジス
タＶ前２００６及・び２００フのクロックパルス入力端
子に加λら１する。これらのシフトレジスタ要素２ ｏ
０６ 及び２００７の信号入力端子は、夫々、シフト
レジスタ要素２００３及び２００４の信号出力端子に接
続される。そしてこの検出パルスに応答し゛Ｃシフトレ
ジスタ要素２００６及び２００７の内容は、夫々、５（
ｑ−１）及び５（ｑ）に等しくなる。次に減算回路２０
０８及び２００９でこれらの信号゛リンプルの絶対値が
数値Ｅから減算される。こｉ］、 Ｋ玉により得られる
差成分番ま加算回路２ （＋ １０で一緒・に加＄ ｇ
し、ｌｉ＆ＮＪ９２ （＋ ３１−ｒｓ＋；、Ｗ回ｘ
２ （１０８・により供給される差成分をこのように
してイＭられりｆｔＪｆｆｉ分０（ｑ）で除算される。 そして、これにより得らね、る偏移成分ｄＩｔをｄ１１
図路２０１２（例えば、マイクロコンピュータ）に加え
らする。計算回ｊ１８２０１２は、ｄｎの所定の値で、
４個の独立変数ｖ−１ｄｎ十ｍ）Ｖｏｒ但し、ｍ−ｏ、
］。 ２．３）についての関数ｈ（ｖｌの４個の値を計算する
ように配置されている。これにより得られる４個の関数
値ｈ （（ｄｎ十ｍ ）Ｖｏ）が４個のフィルタ係ｒ＆
、ａｎ（ｍｌを表わす。 Ｃ（８）特別な実施例 一−−−−−−−−−− 第６図に示した実施例の係数発生器ではインパルス応答
ｈ（ｖ）の形状については一切制限を課さレテいないが
ら、偏移成分ｄｎがら出発して４個ノフ４イルタ係数を
計算するためにマイクロコンピュータ２ｏ１２を必要と
する。しかし、成る場合にはマイクロフンピユータを使
用することを必要としない。これは、例えば、インパル
ス応答が第８図に示したような波形を有し、次のように
定錦さねる場合である。 ｈ（Ｖ） −０ｖ≦０及びＶ≧２ｖ。 ｈ（ｖ）−ｖ Ｏ（ｖ≦ｖｏ（］（１）ｈ
、（ｖ’） ＋ ２ ＶＯ−Ｖ ＶＯ＜ Ｖ ＜
２ ＶＯ式（７）を用いるとこれから次のことが結論キ
わ、るａｎ（０） −ｄｌＶ。 ａｎ（］ ） −（］ −ｄｎ ） Ｖ６
口１）ａｎ（２） −０ ａｎｒ８） −０ こうすると式（９）がらｄｎが導びかれ、次式が成立す
る。 異なるようにおくと、因子（］−ｄ１１）が減算回路２
００９ （第６図参照）の出方信号を加算回路２０１０
で作られる和成分０（ｑ）により除ｐすることにより得
られる。完壁ならしめるため、こノ１を第９図に略式図
示する。この第９図に示さＪ］て・いるように、減算回
路２００９の出力信号を除算段２０】８に加える。除算
段２１１１８は加算回路２ （ｌ １０から和成分０
からｆ、に減らすためのデシメイションフイＡ１１回路
（ｄｅａｉｍａｔｉｏｎ ｆｉｌｔｅｒ ａｒｒａｎｇ
ｅｍｅｎｔ １に関するものである。この入力信号は入
力サンプリング周波数ｆｉで生起する入力成分の系列に
より形成されるものである。この入力信号は出力サンプ
リング周波数ｆｕで生起する出力成分の系列、から成る
時間離散出力信号に変換される。入力信号又は出力信号
の成分とは所定の瞬時におけるＣアナログ）信号の大き
さを特徴づける量を意味するものと理解すべきである。 この爪は予じめ定められた時間間隔での何らかの値、又
は複数個の離散値だけをとることができる。後者の場合
は、信号は普通ディジタル信号と呼ばれ、成７分は通常
いくつかのビットを具える符号語（フードワード）によ
り表わされる。 Ａ（２）従来技術の説明 上述したタイプの回路は既に何年も前から知られている
。更に情報を得るためには、簡単にするためＤ段の参考
文献１，２．８及び４を参照されたい。これらの参考文
献から判かることであるが、このような回路は出力サン
プリング周波数が入力サンプリング周波数の有理数部］
／Ｍである（即ち、ｆｌｌ −ｆｌ、 ／ Ｍ ％但し
、Ｍは整数）出力信号を出力する。 デシメイションフィルタ回路の実際の構造は、例えば、
参考文献ａに詳細に記載されている。既、知の回路の動
作の鮮明な像を得るために、重層入力信号の第ｑｒｌｉ
Ｊ分をＸｆｑｌ ｆｑ−−−−−２、−１。 ０ 、 ］ 、 ２ 、８ 、−−−１で表わし、出力
信号の第ｎｌｉ：成分をｙ（ｎｌ （ｎ−−−−、−２
＋−１＋ Ｏｒｌ 、 ２ 、８ 、−−− ）で表わ
す。この従来技術のデシメイションフィルタ回路は入力
信号のＮ個の順次の入力信号の成分を蓄わえるための信
号記憶装置を具える。加えて、こｔｌ、はＮ個のフィル
タ係数を具える一群のフィルタ係数を蓄わえる係数記憎
装竹を具える。こ＼で第ｍ番のフィルタ係数をａ＋ｍ）
（ｍ−０、］ 、 ２、−−−Ｎ−］ ）で表わず。 この一群のフィルタ係数はＦＩＲフィルタの有限個のイ
ンパルス応答を表わす。乗算回路では、信号記憶装置に
蓄わえられているＮ個の入力成分に各々関連するフィル
タ係数が乗算され、これにより得られるＮ個の稍が一つ
に加え合わされる。これにより得られる和成分が出力成
分を表わす。一層詳しく云えば、フィルタ回路の第ｎ香
川力成分ｙ（ｎ）と入力成分との間の関係を数学的に次
のように表わすことができる。 上式（１）から結論されることは、縮少因子Ｍは整数だ
けに限られる。蓋し、さもないとｎｌ −ｍが整数では
なく 、Ｘ（ｑ）はｑが整数値の時だけ定＾されるから
である。 注意すべきことは、有理数Ｔ（但し、Ｌ及びＭは整数）
でサンプリング周波数が変化することは、縮少因子Ｍを
有するデシメイションフィルタ回路に従続して補ｎｌｌ
因子りを有する補間フィルタ回路を設けることにより実
現できることである。こＪｌ、はき考文献１及び３に詳
細に記載さ才１．でいる。なお、参考文献４は殊に効率
の良い態様で有理数因子してのサンプリング周波数の変
化を実現できるデシメイションフィルタ回路を記載して
いる。 しかし、実際には信号めサンプリング周波数がｆＪ斤理
数の因子（例えば、］Δ丁）で変化しなければならない
状況があることも判明している。このような状態は、例
えば、ディジタルチューナ、ディジタルテープレコーダ
、ディジタルピック−アップ装置等で相互に連結できね
ばならないディジタルオーディオ装置で生ずる。実際に
は、これらのディジタルオーディオ装置は各々所要のサ
ンプリンクパルスを売主する自分自身のクロックパルス
発生器を具える。而して、クロックパルス発生器の周波
数は絶対に互に正確に等しくあってはならず、実際にも
互に等しくすることはできない。 しかし、これらのディジタルオーディオ装置を互に協働
させるためには、第１の装置により第２の装置に加えら
れるディジタル信号のサンプリング周波数を第２の装置
のサンプリング周波数に適合させる必要がある。 Ｂ発明の要旨 本発明の目的は入力信号のサンプリング周波数を無理数
因子Ｒ（但し、Ｒ〈１）だけ縮少し、出力サンプリング
周波数ｆｕがｆ□−Ｒｆｉに等しい出力信号を得るデシ
メイションフィルタ回路を提供するにある。 コノ目的で本発明に係るデシメイションフィルタ回路は ａ） 入力信号を受は取るためのフィルタ入力端子と１ し）速度ｆｉで第１のクロックパルスｋｉ（ｑ）を生成
するための第１の手段と、 Ｃ）速度ｆｎで第２のクロックパルスａＵ（旧、 １１
−−−−−２．−１．０，１．２．−−−を生成するた
めの第２の手段と、 ｄｌ Ｎを予しめ定められた整数とした時、Ｎ個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第１と第２の
クロックパルスにより制御され、 ｄｌｌ 第１と第２のクロックパルスが加えらｉ’＋
。 容筒ｎｓの第２のクロックパルスに応答して偏移成分ｄ
ｎを生成、し、この偏移成分ｄｎの大きさが、この第０
番の第２のクロックパルスと直前又はａ后の第］のクロ
ックパルスとの間の時間間隔（Ｔａｄｉｎｌ １と、２
個の順次の第１のクロツクパルス間の時ｉｎ ｒＩ−１
１隔ｆＴｉｌとの間の比に比例する（０≦ｄｎ≦１）手
段と、 ｄ２） 偏移成分ｄｎに応答してＮ個のフィルタ係数
を生成し、第ｍ番（ｍ−０＋ １．２ ＋ −−−ｌ′
Ｎ−１）のフィルタ係数がａｎ（ｍ ） −ｈ （（ｄ
ｎ−１−ｍ）Ｖｏ）に等しく、こ＼で関数ｈ（ｖ）がＦ
ＩＲ−フィルタのインパルス応答を表わし、■が間隔−
■〈ｖ＜■内の連続変数であって、Ｖｏが予じめ定めら
れた定数である手段と を具える係数発生器と、 ｅ）フィルタ出力端子と係数発生器とに結合され、第ｎ
番の第２のクロックパルスに応答してＮ個の順次の入力
成分ｘ（ｒ −ｍ ）が加えられ、こ−でｒが整数を表
し、またＮ個のフィルタ係数ａｎ（ｍｌが加えられ、前
記Ｎ個の入力成分ｘ（ｒ−ｍｌの各々に関連するフィル
タ係数ａｎ（ｍ）が乗Ｗ、される乗算回路と、 ｆ）乗算回路により生成されたＮ個の稍ａｎ（ｍｌ・ｘ
（ｒ−ｍ）を−緒に加え合わせる加算回路とを具える。 、このデシメイションフィルタ回路の第ｎ 番Ｉｌｌ
力成１分ｙＴｎｌと入力成分との間の関係は、今度は数
学的に次のように表わすことができる。 式（１）から明らかなように、従来技術のデシメイショ
ンフィルタ回路では出力成分ｙ（ｎ）を＊ｌ′ｆｉする
のに何時も同じ群のフィルタ係数が使用される。 これに対し、本発明に係るデシメイションフィルタ回路
では、この一群のフィルタ係数が出力成７分から出力成
分へと連続的に変化する。この−Ｉｔｓのフィルタ係数
は偏移成分ｄｎにより特徴づけらｊ］。 る。 第１図は時間離散フィルタの構造を略式図示したもので
ある。この時間離散フィルタは処理回路】と係数発生器
２とを具える。この係数発生器２・は一群のフィルタ係
数を発生するか、この群はＮ個のフィルタ係数を含む。 重層Ｎ−４と仮定し、群は４・個のフィルタ係数ａ（０
） 、 −−−、ａ（８）を含むものとする。今の場合
これらのフィルタ係数は各々別個の導線を介して処理回
路】に加えらねる。 この処理回路Ｇｅｔまた人カザンプリング周波数ｆ土で
生起する入力成分Ｘ（ｑｌ 、 ｑ−−−−−２、−１
。 ０ 、 ］ 、 ２−−一の系列により形成さね、た時
間離散入力信号も受は取る。この入力成分とフィルタ係
数Ｊ二に応答して処理回路１は出力サンプリング周波数
ｆｕで生起する出力成分ｙ（ｎ＋ 、 ｎ−−−−−２
。 −１，０，］、２．−−一の系列により形成される時間
離散出力信号を生ずる。正規の時間離散フィルタではｆ
４− ｆｕである。しかし、処理回路はｆｕ ＞ ｆ４
のような構造又はｆｕ＜ｆｌのような構造にずＺ）こと
もできる。ｆｕ＞ ｆｉの場合はこの時間離散フィルタ
は補間フィルタ回路を表わす。ｆｕ〈ｆｉの場合はこれ
はデシメイション（ｄｅｃｉｍａｔｉｏｎ ｌフィルタ
回路を表わす。 しかし、全てのこれらの場合において、出力成、分ｙｆ
ｎｌを計算するたｌｖ）にはＮ（−４１０舶υこの入力
成分Ｘ（ｒ−ｍ１ｍ−（１，１，２，３，（＝Ｎ−１）
から成る一群の入力成分を選択しなけＪ］ばならないこ
と、これらの入力成分に関連フィルり係数ａ（ｍ ）を
乗算し、これにより４個の積Ｘ（ｒ−ｍ）・ａ（ｍ ）
を得ることが成立する。これらの４個の積の数学凶相は
出力成分を表わす。 一般に知られているようにフィルタ係数ａｉｍ ）は予
しめ定められたインパルス応答のサンプルを表わす。デ
シメイションフィルタ回路を正しく理解できるようにす
るために、記憶をとりもどすように所望のインパルス応
答のフィルタ、係数をとのようにして導き出すかについ
て以下に短く述べる。 この目的で第２図は第１図の時間離散フィルタの理論的
モデルを示す。このモデルでは時間１１１１Ｂ １１に
フィルタは「アナログ」フィルタａにサンプリング装置
４が続くものによって表わされる。クロ゛ンク信号ｕ（
ｔ）は周波数ｆｕでこの−り゛ンプリング装置ｉ４に加
えられる。フィルタ３はインノぐルス応答ｈ（ｖ）を有
するが、こｉ］、はＶの全ての値に対し規・定さｔ］、
るもの＼有限なｒＭ＋隔でゼロに等しくない値をとるこ
とができるだけである。このフィルタ３はそれ故時々Ｆ
ＩＲフィ／ｌ／ 夕（ｐｉｎｉｔｅ ＩｎｐｕｌｓｅＲ
ｅｓｐｏｎｓｅフィルタ）と呼はｔする。こ−でフィル
タ３のインパルス応答は開隔ｏ ＜ ｖ （Ｖｇでゼロ
に等しくないものと仮定する。但し、ｖｇはＮ／ｆｉ−
ＮＴｉに比例する。更にこのインパルス応答は第８図に
示した形状を有し、第４図のＡに示すように繭時ｔｋｌ
ｉｑｌで入力成分ｘ（ｑ ｌが生起するものと仮定する
。こうするとｔｋｉｌｑｌ −ｔｋｌ（ｑ−］ ） −
Ｔｌ”’が成立する。このような入力成分Ｘ（ｑｌに応
答してフィルタ８は出力信号ｙｘ（ｑ）（ｔ）を出方す
る。 この出力信号は個別出力信号と呼ばれ、次式で定線され
る。 Ｖｘ〔ｑ）＋ｔ） −ｘ（ｑｌ・ｈ （（ｔ −ｔｋｌ
（ｑ））Ｖｇ／（４Ｔ４１） （８）式（８）で示さ
れているように、各個別出力信号は入力成分と補助信号
との積に等しく、この補助信号は時間的にずらされたイ
ンパルス応答の変形物により形成される。これらの補助
信号のいくつかｆｆ１Ｊちｑ−−８，−２，−１，０，
］、２を第４図のり、Ｅ、Ｆ、Ｃ，Ｈ，Ｉに示しである
。フィルタ８の実際の出力ｙ＋ｔｌは全ての個別／１１
力信号の数学凶相により形成される。 サンプリング装置４ではこの出力信号ｙ（ｔ）カフロッ
ク信号ｕｌｔ）により決まる瞬時において勺ンプリング
される。出力信号ｙ（ｔｌをサンプリングすることは勿
論各個別信号をランプリングし、このようにして得られ
た信号を共に加えることに等価である。り田ツク信号ｕ
（ｔ）は第４図のＢに示すように速度ｆ・でｖ４時ｔｓ
ｕ （。）において生ずるクロックパルス５ｕ（ｎ）の
系列により形成される。 第４図から判かるように、このような瞬時において４個
の個別信号だけがゼロに等しくない。例えば瞬時ｊ −
ｊｓｕ（□）の場合に次式が成立する。。 ｙＸ（−２）Ｃｔｓｕ（ｘ））−Ｘ（−２１°ｈαｔｓ
ｕ（ｘ＋−’ｌａ（−ｚ＞）ｖｇ／”ｉ”ｙＸｌｌ ）
Ｃｔｓｕ（］ １）−Ｘ（］ ） ・ｈ （（ｔｓｕ
ｉ、１−ｔｋ、ｉ（］ ＞ｌＶｇ／（＋Ｔｊｌ）、こ＼
でクロックパルス５ｕ（ｎｌと直前の入力数１分との間
の距離をＴｓｄで表わし、商Ｖｇ ／ Ｎをｖｏで表わ
せば、式（４）は次のように変わる。 ｙＸ（−２１（ｔｓｕ（１）） −ｘ（−２１・ｈ （
（Ｔｓｃｉ ＋ ａＴｉＩＶｏ／Ｔｉ）ｙｘ（−］ ）
（ｊｓ ｕ（１） ｌ −ｘ（−１１・１１ （（Ｔｓ
ｄ ＋ ２ Ｔ １）Ｖｏ／Ｔ ｉ、］ （５）
ｙＸ（０）（ｔＳｕ（ｌｌ） −ｘ（０） ・１１（（
Ｔｓｄ＋ＴｉＩＶｏ／Ｔ［ｙＸｉｌｌ（ｔＳｕ（］）＋
−Ｘ（１１・ｈ （（ＴＢ（１）”ｏ／ＴＪこうなると
４個のｍ ｈ （（Ｔ８ｄ＋ｍＴｉ）Ｖｏ／Ｔ’ｌ）
ｍ −０，１，２，３が前述したフィルタ係数を表わす
。。 こ−で出力サンプリング周波数ｆｕはｆｉの有理数部と
すると、これはｆＳｕと呼はれ、これに対し、Ｍを１を
含む整数としてｆｓｕ −ｆ４７Ｍが成、立する。 この場合時間間隔Ｔｓｄは各クロックパルス５ｕ（ｎ）
につき同じであり、各出力成分を計算するために４個の
フィルタ係数の同じ系列を使用できる。 ｆｕがｆｉの有理数部でない時は状況は完全に異なる。 この場合出力サンプリング周波数はｆａｕと呼ばれる。 以下にこれから結論されることを一層詳細に述べる。ク
ロックパルスａｕ（ｎ）は速度ｆａｕでサンプリング装
置◆に加えらｉｌ、るものと仮定する。この場合、例え
ば、Ｑをいくつかの整数としてｆａｕ ＝ ｆｉ／ Ｑ
ＪＶ−が成立する。こｔＩ、らのクロックパルスは瞬時
ｔａｕ（ｎｌで生起するが、こＪ］らθ）クロックパル
スのいくつかをＱ−１の場合につき第４図の時間線図の
Ｃに示した。こ＼でクロックパルスａｕ（ｎ）が生起す
る瞬時ｔａｕ（ｎｌと直前の入力成分が生起する瞬時と
の間に位Ｗｔする時１１１．１間隔をＴａｄ （。）で
表わしである。図Ｃから見らｉｌるようにＴａｄ（ｎｌ
は一定ではなく、クロックパルスからクロックパルスへ
と異なっている。こｉｌ、 Ｇ；ｌＩまた種々の補助信
号の出力成分への寄与を出力ｎ’ｓ分から出力成分へと
異ならしめる。周波数ｆｉは一定ｔ−１ではなく、音響
装置から音響装置へと異なるから、偏移成分と称され、
次式 で定砂される世ｄｎを導入するのが有効である。こ−で
第ｎ番りロックパルスａｕ（ｎｌの直前に第Ｑ ｆｆｉ
入力成分Ｘ（ｑｌが生起するものと仮定する。こう、す
ると瞬時ｔａｕｆｎｌにおいて次式が成立する。 ”Ｘｆｑ−４１（ｔａｕ［ｎｌ ”””ｙｘ（ｑ−８，
（ｔａｕ（ｎ、）−Ｘ（ｑ−３１−ｈ （（ｄｎ＋ ８
１Ｖ、）ＶＸ（ｑ−２）（ｔａｕ（ｎ） ｌ−Ｘ（ｑ−
２１−ｈ （（ａｎ＋２）ＶＯ）ｙｘ（ｑ−Ｂ（ｔａｕ
（ｎ）’）−Ｘ（Ｑ−１）−ｈ（（ｄｎ＋１）Ｖ６）ｙ
ｘ ［ｑ ） ’ ｔａｕ（ｎ ｌ ’−刈ｑ）−ｈ（
ｄｎＶｏ）こうすると量ｈ （（ｄｎ＋ｍ）Ｖｏ）
１ｍ−０＋ ］ ｅ ２ ＊８はフィルタ係数を表わし
、こねは第ｎ 番りロックハルスａｕ（ｎ）に応答して
係数発生器２により作らねばならない。重層この量をａ
ｎ（ｍ ｌで表わす。 従って、 ａｎ（ｍ） −ｈ （ｌ ｄｎ＋ｍ ）ＶＱ）
（７）実際にどのようにしてこれを全て実行
できるかを更に以下の０（２）部で述べる。 Ｃ（２）いくつかの実施例 第５図はデシメイションフィルタ回路の一実施例を略式
図示したものである。この信号処理回路ｉｆ ７ イ＃
り入力ｆａ子１００１を有し、このフィルタ入力端子１
００】に速度ｆｌで時間Ｍｌｆ散入力信号の入力成分ｘ
ｔｑ） ｌ ｑｌ−−−−２、−１、０。 ］ 、 ２、−−−が加えらｉｌ、る。この入力端子に
Ｎ−１個Ｃ本例では８個）のシフトレジスタＢｙ］ ０
０２ ［１で形成されるシフトレジスタ］ （１（１２
が接続される。入力成分はこり、らの３門のシフトレジ
スタ要素の各々に蓄わλることができる。 このシフトレジスタでは入力成分が≧１Ｌ度ｆ′ｉでシ
フトさせられる。 フィルタ入力端子１００１とシフトレジスタ要素１００
２ （，１の出力端子とをスイッチＣ略式図示しただけ
である）１００８（、）を介して記１）７要素１００４
（，１の入力端子に接続する。上記スイッチはクロック
パルス発生器５により発生さゼら１１゜るクロックパル
スａｕｉｎ）により同時に制御きゼられる。このような
りロックパルスが発生ずる度毎にシフトレジスタ要素１
００２ （、）の内容が関連する記憶要素１００４ （
、）に転送させらｉ］、その瞬時にフィルタ入力端子］
（１０１に加えら）］た入力成分が記ｆ、ＩＦＩＦ］
ｏｏ＋ｔｏ、）に転送２１ｒｉｌらノ）、る。第５図は
クロックパルスａｕｆｎ）が生起した瞬時において、入
力成分Ｘ（ｑ）がフィルタ入力端子１００１に存在して
おり、シフトレジスタ要素］（１０２（、）には夫々の
人力成分Ｘ（（１−１１゜Ｘ（ｑ−２１、ｘ（ｑ−３）
が存在していた状況を示している。 この時記憶要素１ （ｌ ０４・（、）に゛存在する入
力成分層ｑ−ｍ） 、ｍ−０、１、２，８には乗算回路
】００５において関連するフィルタ係数ａｎ（ｍ）が乗
算される。この目的のためこの乗算回路１００５は４個
の乗算器１００５ （，１を具え、これらの乗算器１０
０５ （・）の各々は人力成分ｘ（ｑ−ｍｌと関連する
フィルタ係数ａｎ（ｍ）とを受は取る。このようにして
各乗算器は積Ｘ（ｑ−ｍｌ・ａｎ（ｍ）を出力する。 クロックパルスａｕ（ｎｌに応答して乗１ｆ器により生
成した４個の積は加算回路１００６において一緒に加算
させられる。これにより出力信号の出力成分ｙ（ｎ）を
表わす和成分が生成する。 ４個のフィルタ係数ａｎ１ｍｌは係数発生器２で生成さ
れるが、この係数発生器２１」クロックパルス発生器５
により作らｆ］、たクロックパルスａＵ（旧により制御
される。係数発生器２はまた速度ｆｉで生スるクロック
パルスｋｉ（ｑ）を受は取る。図示した例ではこれらの
最后に述べたクロックパルスｋｉ（ｑ）はクロックパル
ス発生器６により発生させられるが、これらのクロック
パルスに土ｆｑｌはＦｆ １１：ｒｔｋｉ（ｑｌにおい
て生ずるものと仮定する。人力成分もこの瞬時ｔｋｉ（
ｑｌにおいて生ずる（第４図Ａ参照）。これらのクロッ
クパルスｋｉ（ｑｌ？＝１人力成。 分Ｘ（（１）を供給する音響装置によりｆＪｌ＝給する
ことも考える。 以前の段で述べたようにフィルタ係数ａｎ（ｍ ） Ｉ
ｆインパルス応答ｈ ｌ ｖ ｌにより決まるだけでな
く、時間間隔ＴａｄＣｎ１間の関係を示ず偏移成分ｄＴ
１によっても決められる。時間間’Ｒ’ｒａａｃｌｌ）
はクロックパルスａｕ（ｎ）が生起する瞬時ｔａｕ（□
）と、直ｎｔｌのクロックパルスｋｉ（、）が生起する
瞬時Ｗ−、との開の時間間隔であり、 時ＩＩＪＩＩｉｆｌｌＷＴｉは２個の順次のクロックパ
ルスｋｊ１．１１”、Ｊｌの時間ｎＩｌ隔である。殊に
効率の良い方法でこの偏移成分（１ｎをＨｊ算し、これ
に基づいて圧密のフィルタ係数をＨｌｏｐ、する係数発
生器２を第６図に示す。これはディジタルとすると好適
であるが、のこぎり波発生器２００１を具える。このの
こぎり波発生器２００］は周期がＴａｕ−】／ｆａｕの
周期的なアナログののこぎり波状信号のデイシタルニ符
号化されたサンプルを速度ｆｉで生ずる。詩宗の場合を
考察するために、第６図に示したように、コ（１）のこ
き′り波発生器ｚ００１はクロックパルスａｕ（ｎｌに
より制御されるのこぎり波発生器２００１（］）は第７
図のＡに示した、値十Ｅと−Ｅとの間で変化し、クロッ
クパルスａｕ（ｎ）が生ずる瞬時において値が突然十Ｅ
から−Ｅに変わるアナログののこぎり波状信号を出力す
る。なおこれらのクロックパルスａｕ（ｎｌは再度第７
図のＢに示した。 このようにして得られたアナログののこぎり波状信号は
その後でサンプリング装ｗ２００）（２）に加えられ、
そこでクロックパルスに土〔、）が生起する瞬時と一致
する瞬時ｔｋｉｆ 、 ｌにおいてサンプリングされる
。完壁ならしめるたり）、こｊ］らの［１時は第７図の
０に再度示した。このザングリング装置は今度は第７図
のＡに矢印で示した信号′リンプルＳ（、）を作る。今
度は偏移成分がどのようにして決めることができるかを
更に第７図につき説明する。 クロックパルスａｕ（ｎ）は２個の順次のクロックパル
スｋｉ（ｑ−１）とｋｉ（ｑ）との間に生ずるものとり
、、Ｔｉヲこれらの２個のクローツクパルス間の時間間
隔とする。クロックパルスａｕｆｎ）とクロックパルス
ｋｉ（ｑ）との曲の時間間隔が索していた時間間隔Ｔａ
ｄ１１）である。更に夫々瞬時ｔｋｉ（ｑ−１１とｔｋ
ｉ（ｑ）とにおいてとられたのこぎり波状信号の信号サ
ンプルが夫々５（ｑ−１）と５（ｑｌとに等しいものと
仮定する。こうすると面積測定法から次のことが結論さ
れる。 Ｔａｄ（ｎ） ： （Ｔｌ−Ｔａｄ（ｎ） ｌ −（Ｅ
５（ｑ−］ １）： （Ｅ−ｌ５（Ｃ１１） （８
１ 従って、 この式（９）から明らかなように、ｄｎはのこぎり波状
信号の信号サンプルの寸法により完全に決められる。第
６図に更に示さ才１ているように、この目的でこれらの
信号サンプルＳ（、）は２個のシフトレジスタ要素２０
（＋ ２及び２００３の紹゛続接続回路と、シフトレ
ジスタ要素２０ （１＋とに加えられる。これらのシフ
トレジスタ要素には既知の態様Ｔ ４ 度ｆ１．で生起
するクロックパルスが加えらゎる。信号サンプルＳ（、
）はまたゼロ交差検出回路２０ （＋ ５にも加えられ
るが、このゼロ交差検出回路２００５は信号サンプル５
（ｑ）が負の極性を有し、先行する信号サンプル５（Ｑ
−１１がｆｆ、 （７） 極性を有する度毎に検出パル
スを生ずる。この検出パルスは２個の他のシフトレジス
タＶ前２００６及・び２００フのクロックパルス入力端
子に加λら１する。これらのシフトレジスタ要素２ ｏ
０６ 及び２００７の信号入力端子は、夫々、シフト
レジスタ要素２００３及び２００４の信号出力端子に接
続される。そしてこの検出パルスに応答し゛Ｃシフトレ
ジスタ要素２００６及び２００７の内容は、夫々、５（
ｑ−１）及び５（ｑ）に等しくなる。次に減算回路２０
０８及び２００９でこれらの信号゛リンプルの絶対値が
数値Ｅから減算される。こｉ］、 Ｋ玉により得られる
差成分番ま加算回路２ （＋ １０で一緒・に加＄ ｇ
し、ｌｉ＆ＮＪ９２ （＋ ３１−ｒｓ＋；、Ｗ回ｘ
２ （１０８・により供給される差成分をこのように
してイＭられりｆｔＪｆｆｉ分０（ｑ）で除算される。 そして、これにより得らね、る偏移成分ｄＩｔをｄ１１
図路２０１２（例えば、マイクロコンピュータ）に加え
らする。計算回ｊ１８２０１２は、ｄｎの所定の値で、
４個の独立変数ｖ−１ｄｎ十ｍ）Ｖｏｒ但し、ｍ−ｏ、
］。 ２．３）についての関数ｈ（ｖｌの４個の値を計算する
ように配置されている。これにより得られる４個の関数
値ｈ （（ｄｎ十ｍ ）Ｖｏ）が４個のフィルタ係ｒ＆
、ａｎ（ｍｌを表わす。 Ｃ（８）特別な実施例 一−−−−−−−−−− 第６図に示した実施例の係数発生器ではインパルス応答
ｈ（ｖ）の形状については一切制限を課さレテいないが
ら、偏移成分ｄｎがら出発して４個ノフ４イルタ係数を
計算するためにマイクロコンピュータ２ｏ１２を必要と
する。しかし、成る場合にはマイクロフンピユータを使
用することを必要としない。これは、例えば、インパル
ス応答が第８図に示したような波形を有し、次のように
定錦さねる場合である。 ｈ（Ｖ） −０ｖ≦０及びＶ≧２ｖ。 ｈ（ｖ）−ｖ Ｏ（ｖ≦ｖｏ（］（１）ｈ
、（ｖ’） ＋ ２ ＶＯ−Ｖ ＶＯ＜ Ｖ ＜
２ ＶＯ式（７）を用いるとこれから次のことが結論キ
わ、るａｎ（０） −ｄｌＶ。 ａｎ（］ ） −（］ −ｄｎ ） Ｖ６
口１）ａｎ（２） −０ ａｎｒ８） −０ こうすると式（９）がらｄｎが導びかれ、次式が成立す
る。 異なるようにおくと、因子（］−ｄ１１）が減算回路２
００９ （第６図参照）の出方信号を加算回路２０１０
で作られる和成分０（ｑ）により除ｐすることにより得
られる。完壁ならしめるため、こノ１を第９図に略式図
示する。この第９図に示さＪ］て・いるように、減算回
路２００９の出力信号を除算段２０】８に加える。除算
段２１１１８は加算回路２ （ｌ １０から和成分０
【
ｑ）をも受は取る。２段の除算段２０】】及び２０】３
の出力成分に乗算段２０】４及び２０】５で一定の因子
ｖｏを乗算する。 この場合は和成分０（ｑ）がｄｎ及び］−ｄｎの両方に
存在するから、次の手順を進めることができる。先ず、
フィルタ係数を以下のように選ぶ。 ａｎ ［０） −Ｅ −Ｓ （ｑ −１）ａ、ｎＮ ）
−Ｅ −１ｓ（ｑ １ ａｎ（２１−０ ａｎ（、β）−〇 この時加算回路１０００（第５図参照）は出力成分ｙ’
（ｍ）を供給する。これらの出力成分を乗算回路に加え
、こ＼でＶ。１０（ｑ）を乗算する。この結果所望の出
力成分ｙ（ｍ）が得られる〇第６図に示した係数発生器
では、アナログののこぎり波状の信号をサンプリングす
ることにより・信号サンプル５（ｑｌを得ている。こ）
１に対しｉ３Ａ］ （１図には完全にディジタル式にこ
ｉ］らの信号サンプルを発生ずるのこぎり波発生器が示
さノ１．でいる。 これはＤフリップフロップ２００１ｆ４）を含む入力回
路を具備している。このＤフリップフロップのＤ入力端
子は辻続して論理値１−Ｊ」を受＋１取る。クロック入
力端子ＯＬはクロックパルスａｕ（ｎ）を受は取り、リ
セット入力端子Ｒはリセッ） イｒ＜ 叶を受は取る。 このＤフリップフロップ２００１（４） ０） Ｑ 出
力端子はＤフリップフロップ２００】（５）のＤ入力端
子に接続する。このＤフリップフロップ２００１ （５
１のクロックパルス入力系１子ＯＬにはクロックパルス
に土（ｑｌが加えら７’ｌＺ）。 フリップフロップ２００１（５）のＱ 出力端子に生起
するパルスとインバータ２ （１１１１Ｉ ｎ ｌテ反
転させられたクロックパルス）ｃｉ（ｑｌ トラＮ Ａ
Ｎ Ｄゲート２００１ （７）に加え、ＮＡＮＤゲー
ト２００１（７１の出力パルスをり士ットパルスとして
Ｄフリップフロップ２００１ｒ４１のリセット入力端子
Ｒに加える。２個のＤフリツブフロツ・プにより形成さ
れるこの入力回路は、例えば、シグネテイクス社により
市販されている「７４．シリーズ」の双対Ｄフリップフ
ロップとすることができる。Ｄフリップフロップ２０’
０１（５１の出力パルスはディジタル形式で作られたフ
ェーズロックドループ（ＰＬＬ ）に加えられる。この
フェーズロックドループは計数レンジが０〜２Ｅである
了ツブーダウンカウンタ２００１ Ｉ８）を具える。 Ｄフリップフロップ２００１Ｆ５１の出力パルスはこの
カウンタ２００１ （８１のアップ計数入力端子（＋）
に加える。このカウンタ２００］Ｆ８）の計数位置は時
間間隔Ｔｉで減算回路２（１０１＋９１を介してディジ
タルの低域フィルタ２００ ］（１０）に加えられる。 減算回路２００１ （９１では計数位置から基準数ＲＥ
Ｆが減算される。この基準数ＲＥＦは、例えば、カウン
タ２００１（８）のレンジ（２Ｅ）の半分（Ｅｌに９し
い。 低域フィルタ２００１（１０１は帯域幅がＩ Ｈｚ以下
であるが、速度ｆ土で出力成分ｐ（ｑｌを出力するＯこ
れらの出力成分ｐｌｑ＋は加算器２００１゜・（１１）
と、遅延時間がＴｉに等しい遅延回路網２００１ （１
２１とにより形成される累算器に加えられる。加算器１
００１（１１）は夫々Ｃ及びｅという符号を付された２
個の出力端子を有する。 出力端子Ｏには加算器により形成、されるワードの（最
上位の］桁１げビットが生起し、このワードの残りのビ
ットが出力端子ｅに生起する。出力端子Ｃはアップ−ダ
ウンカウンタ２００１（８１のダウン計数入力端子（−
）に接続され、出力端子ｅに現われる信号がのこぎり波
発生器の出力を現わす０ Ｃ（４）終りの言葉 １、 第１図及び第５図に示した実施例では、係数発生
器２が同時に４個のフィルタ係数を生成するような構造
のものと仮定されていた。しかし、この係数発生器が第
６図でとられたＪ：うにマイクロコンピュータを具える
ならば、フィルタ係数は、正規の言葉で云って、順次に
供給される。この場合は、例えば、参考文献５のイ）・
２章で述べられているように、第５図に示した記ｆｊｌ
ｌｖ素１００４・（、）を互に結合して循環シフトレジ
スタを得るようにすると有利である。この時はこの循環
シフトレジスタの出力端子を唯一つの乗算器に接続する
ことができる。この場合この唯一つの乗算器にはフィル
タ係数も順次に加えらｔ］る。次にこの采算器の出力端
子にＮ個の順次の積を加え合わせる累算器が接続される
。 ２６ 前述したところでは、発生器２００１はのこぎ
り波状信号を生ずるものと仮定した。しかし、この代り
にこの発生器２００１を、例えば、第１ｊ図に示した態
様で三角形状に変化する信号を生ずるような構造のもの
とすることができる。この場合は偏移成分ｄ。を決める
ために、出発点として２個の信号サンプルｓ（ｑｌ２１
及び８（（１＋８１をとることができる。これはのこぎ
り波状信号を含む第７図に外部を示したような状況の場
合でも可能である。 ８、 本発明は以下のように考えることができる。 ２個の順次のクロックパルスｋｉ（，１間の時１１ｆｌ
ｒ１４１１ＷＴ１を無限例の無限に狭いサブ時間間隔
Ｔｉｏに分割する。その後でどの２個の順次のクロック
パルスの間にクロックパルスａｕ（ｎｌが位置するのか
、またどのサブ時間間隔内に位置するのかが決められる
。このサブ時間間隔の番号が偏移成分ｄｒｉを表わす。 サブ時間間隔の番号はｄｎを表わしたいと願うビットの
番号に依存する。このビットの番号をザブ時間間隔の計
数ｐｉ能な番号が得られるように選ぶならば、下記の手
順を進めることができる。インパルス応答が全てのザブ
時間間隔でとる値を記憶媒体に蓄わえる。サブ時間間隔
の番号が１６であると仮定すると、この記１ｍ媒体はＩ
ＯＮ個のフィルタ係数を蓄わえる。この記憶媒体に接続
して偏移成分ｄｎが加えら１、且つｄｎの大きざに依存
してこれらの１６Ｎ個のフィルタ係数から所望のＮ個の
フィルタ係数を選択するセレクタを設ける。このような
場合、テーブル−ループアップ」という用語が時折使わ
れる。 Ｄ＃＊哀臥 １、 アール、ダブリュー、シエイファ（Ｒ，Ｗ。 ５ｃｈａｆｅｒ ｌ 、 工／Ｌ／ 、了−ル、ラビナ
ー（ＴＪ、Ｒ，Ｒａｂｉｎｅｒ）、「ア ディジタル
シグナル プロセシング ７ブローチ ツー インター
ボレイジョン」（ＡＤｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ａｐｐｒｏａｃｈ ｔ。 Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｌ ｉ Ｐｒｏｃ
ｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ・第
６１巻第６号、１９７８年６月、第６９２〜７０２頁。 ２ 米国特許第４，１８１．７６４号セクションＥ（１
，２）（特開昭り ８−１２３．６１５号）［アレンジ
メント フォー コンバーティングディスクリート シ
グナルス インツー ７デイスクリート シングル サ
イドバンド フリークエンシイ デイビジョンーマルチ
プレクスシグナル アンド バイス ベルサＪ （Ａｒ
ｒａｎｇｅｍｅｎｔｆｏｒ ｃｏｎｖｅｒｔｉｎｇ
ａｉｓｃｒｅｔｅ ｓｉｇｎａｌｓ １ｎｔｏ
ａｄｉｓｃｒｅｔｅ ｓｉｎｇｌｅ ５ｉｄｅｂａｎ
ｄ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ −１ｍｕ
ｔｉｐ１８Ｘ ｓｉｇｎａｌ ａｎｄ Ｖ土ｃｅ
ｖｅｒｓａ ）８、 オランダ国特許Ｍ４第７４
．００，７６１号「ディジタル フィルタｊ （Ｄｉｇ
ｉｔａｌ ｆｉｌｔｅｒ ＋。 ４８ 米国特許第４，０２０，８ ：３２号；アール
、イー。 クロシエール（Ｒ，Ｅ、０ｒｏｃｈｉｅｒｅ ｌ 、
工／ｌ／ 、 ７− ル。 ラピナー（Ｌ、Ｒ，Ｒａｂｉｎｅｒ ｌ ｉ 「イン
’ｊ −ホ１／ イション デシメイション づ−キッ
ト ツメ−インクリーシング オア デクリーシング
ディジタル サンプリング フリークエンシイ」（Ｉｎ
ｔｅｒｐｏｒａｔｉｏｎ Ｄｅｃｉｍａｔ土ｏｎ
Ｃ１ｒｃｕｉｔ ｆｏｒ■ｎｃｒｅａｓｉｎｇ ｏｒ
Ｄｅｃｒｅａｓｉｎｇ Ｄｉｇｉｔａｌ Ｓａｍｐｌ
ｉｎｇＦｒｅｑｔｌｅｎｃｙ］。 ５、エル、アール、ラビナー（Ｌ、Ｒ，Ｒａｂｉｎｅｒ
＋ 。 ビー、ゴールド（Ｂ、Ｇｏｌｄ １ ； ｒルオリ−了
ンドアプリケイション オブ ディジタル シグナルブ
０七シングＪ （Ｔｈｅｏｒｙ ａｎｄ Ａｐｐｌｉｃ
ａｔｉｏｎ ｏｆＤｌｇｉｔａｌ Ｓｌｇｎａｌ ｐｒ
ｏｃｅｓｓｉｎｇ ） ｉ Ｐｒｅｎｔｘｃｅ Ｈａｌ
ｌＪｎＯ，、１９７５年、ｌ５ＢＮＯ−１８−９１４１
０１−←。
ｑ）をも受は取る。２段の除算段２０】】及び２０】３
の出力成分に乗算段２０】４及び２０】５で一定の因子
ｖｏを乗算する。 この場合は和成分０（ｑ）がｄｎ及び］−ｄｎの両方に
存在するから、次の手順を進めることができる。先ず、
フィルタ係数を以下のように選ぶ。 ａｎ ［０） −Ｅ −Ｓ （ｑ −１）ａ、ｎＮ ）
−Ｅ −１ｓ（ｑ １ ａｎ（２１−０ ａｎ（、β）−〇 この時加算回路１０００（第５図参照）は出力成分ｙ’
（ｍ）を供給する。これらの出力成分を乗算回路に加え
、こ＼でＶ。１０（ｑ）を乗算する。この結果所望の出
力成分ｙ（ｍ）が得られる〇第６図に示した係数発生器
では、アナログののこぎり波状の信号をサンプリングす
ることにより・信号サンプル５（ｑｌを得ている。こ）
１に対しｉ３Ａ］ （１図には完全にディジタル式にこ
ｉ］らの信号サンプルを発生ずるのこぎり波発生器が示
さノ１．でいる。 これはＤフリップフロップ２００１ｆ４）を含む入力回
路を具備している。このＤフリップフロップのＤ入力端
子は辻続して論理値１−Ｊ」を受＋１取る。クロック入
力端子ＯＬはクロックパルスａｕ（ｎ）を受は取り、リ
セット入力端子Ｒはリセッ） イｒ＜ 叶を受は取る。 このＤフリップフロップ２００１（４） ０） Ｑ 出
力端子はＤフリップフロップ２００】（５）のＤ入力端
子に接続する。このＤフリップフロップ２００１ （５
１のクロックパルス入力系１子ＯＬにはクロックパルス
に土（ｑｌが加えら７’ｌＺ）。 フリップフロップ２００１（５）のＱ 出力端子に生起
するパルスとインバータ２ （１１１１Ｉ ｎ ｌテ反
転させられたクロックパルス）ｃｉ（ｑｌ トラＮ Ａ
Ｎ Ｄゲート２００１ （７）に加え、ＮＡＮＤゲー
ト２００１（７１の出力パルスをり士ットパルスとして
Ｄフリップフロップ２００１ｒ４１のリセット入力端子
Ｒに加える。２個のＤフリツブフロツ・プにより形成さ
れるこの入力回路は、例えば、シグネテイクス社により
市販されている「７４．シリーズ」の双対Ｄフリップフ
ロップとすることができる。Ｄフリップフロップ２０’
０１（５１の出力パルスはディジタル形式で作られたフ
ェーズロックドループ（ＰＬＬ ）に加えられる。この
フェーズロックドループは計数レンジが０〜２Ｅである
了ツブーダウンカウンタ２００１ Ｉ８）を具える。 Ｄフリップフロップ２００１Ｆ５１の出力パルスはこの
カウンタ２００１ （８１のアップ計数入力端子（＋）
に加える。このカウンタ２００］Ｆ８）の計数位置は時
間間隔Ｔｉで減算回路２（１０１＋９１を介してディジ
タルの低域フィルタ２００ ］（１０）に加えられる。 減算回路２００１ （９１では計数位置から基準数ＲＥ
Ｆが減算される。この基準数ＲＥＦは、例えば、カウン
タ２００１（８）のレンジ（２Ｅ）の半分（Ｅｌに９し
い。 低域フィルタ２００１（１０１は帯域幅がＩ Ｈｚ以下
であるが、速度ｆ土で出力成分ｐ（ｑｌを出力するＯこ
れらの出力成分ｐｌｑ＋は加算器２００１゜・（１１）
と、遅延時間がＴｉに等しい遅延回路網２００１ （１
２１とにより形成される累算器に加えられる。加算器１
００１（１１）は夫々Ｃ及びｅという符号を付された２
個の出力端子を有する。 出力端子Ｏには加算器により形成、されるワードの（最
上位の］桁１げビットが生起し、このワードの残りのビ
ットが出力端子ｅに生起する。出力端子Ｃはアップ−ダ
ウンカウンタ２００１（８１のダウン計数入力端子（−
）に接続され、出力端子ｅに現われる信号がのこぎり波
発生器の出力を現わす０ Ｃ（４）終りの言葉 １、 第１図及び第５図に示した実施例では、係数発生
器２が同時に４個のフィルタ係数を生成するような構造
のものと仮定されていた。しかし、この係数発生器が第
６図でとられたＪ：うにマイクロコンピュータを具える
ならば、フィルタ係数は、正規の言葉で云って、順次に
供給される。この場合は、例えば、参考文献５のイ）・
２章で述べられているように、第５図に示した記ｆｊｌ
ｌｖ素１００４・（、）を互に結合して循環シフトレジ
スタを得るようにすると有利である。この時はこの循環
シフトレジスタの出力端子を唯一つの乗算器に接続する
ことができる。この場合この唯一つの乗算器にはフィル
タ係数も順次に加えらｔ］る。次にこの采算器の出力端
子にＮ個の順次の積を加え合わせる累算器が接続される
。 ２６ 前述したところでは、発生器２００１はのこぎ
り波状信号を生ずるものと仮定した。しかし、この代り
にこの発生器２００１を、例えば、第１ｊ図に示した態
様で三角形状に変化する信号を生ずるような構造のもの
とすることができる。この場合は偏移成分ｄ。を決める
ために、出発点として２個の信号サンプルｓ（ｑｌ２１
及び８（（１＋８１をとることができる。これはのこぎ
り波状信号を含む第７図に外部を示したような状況の場
合でも可能である。 ８、 本発明は以下のように考えることができる。 ２個の順次のクロックパルスｋｉ（，１間の時１１ｆｌ
ｒ１４１１ＷＴ１を無限例の無限に狭いサブ時間間隔
Ｔｉｏに分割する。その後でどの２個の順次のクロック
パルスの間にクロックパルスａｕ（ｎｌが位置するのか
、またどのサブ時間間隔内に位置するのかが決められる
。このサブ時間間隔の番号が偏移成分ｄｒｉを表わす。 サブ時間間隔の番号はｄｎを表わしたいと願うビットの
番号に依存する。このビットの番号をザブ時間間隔の計
数ｐｉ能な番号が得られるように選ぶならば、下記の手
順を進めることができる。インパルス応答が全てのザブ
時間間隔でとる値を記憶媒体に蓄わえる。サブ時間間隔
の番号が１６であると仮定すると、この記１ｍ媒体はＩ
ＯＮ個のフィルタ係数を蓄わえる。この記憶媒体に接続
して偏移成分ｄｎが加えら１、且つｄｎの大きざに依存
してこれらの１６Ｎ個のフィルタ係数から所望のＮ個の
フィルタ係数を選択するセレクタを設ける。このような
場合、テーブル−ループアップ」という用語が時折使わ
れる。 Ｄ＃＊哀臥 １、 アール、ダブリュー、シエイファ（Ｒ，Ｗ。 ５ｃｈａｆｅｒ ｌ 、 工／Ｌ／ 、了−ル、ラビナ
ー（ＴＪ、Ｒ，Ｒａｂｉｎｅｒ）、「ア ディジタル
シグナル プロセシング ７ブローチ ツー インター
ボレイジョン」（ＡＤｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ａｐｐｒｏａｃｈ ｔ。 Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｌ ｉ Ｐｒｏｃ
ｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ・第
６１巻第６号、１９７８年６月、第６９２〜７０２頁。 ２ 米国特許第４，１８１．７６４号セクションＥ（１
，２）（特開昭り ８−１２３．６１５号）［アレンジ
メント フォー コンバーティングディスクリート シ
グナルス インツー ７デイスクリート シングル サ
イドバンド フリークエンシイ デイビジョンーマルチ
プレクスシグナル アンド バイス ベルサＪ （Ａｒ
ｒａｎｇｅｍｅｎｔｆｏｒ ｃｏｎｖｅｒｔｉｎｇ
ａｉｓｃｒｅｔｅ ｓｉｇｎａｌｓ １ｎｔｏ
ａｄｉｓｃｒｅｔｅ ｓｉｎｇｌｅ ５ｉｄｅｂａｎ
ｄ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ −１ｍｕ
ｔｉｐ１８Ｘ ｓｉｇｎａｌ ａｎｄ Ｖ土ｃｅ
ｖｅｒｓａ ）８、 オランダ国特許Ｍ４第７４
．００，７６１号「ディジタル フィルタｊ （Ｄｉｇ
ｉｔａｌ ｆｉｌｔｅｒ ＋。 ４８ 米国特許第４，０２０，８ ：３２号；アール
、イー。 クロシエール（Ｒ，Ｅ、０ｒｏｃｈｉｅｒｅ ｌ 、
工／ｌ／ 、 ７− ル。 ラピナー（Ｌ、Ｒ，Ｒａｂｉｎｅｒ ｌ ｉ 「イン
’ｊ −ホ１／ イション デシメイション づ−キッ
ト ツメ−インクリーシング オア デクリーシング
ディジタル サンプリング フリークエンシイ」（Ｉｎ
ｔｅｒｐｏｒａｔｉｏｎ Ｄｅｃｉｍａｔ土ｏｎ
Ｃ１ｒｃｕｉｔ ｆｏｒ■ｎｃｒｅａｓｉｎｇ ｏｒ
Ｄｅｃｒｅａｓｉｎｇ Ｄｉｇｉｔａｌ Ｓａｍｐｌ
ｉｎｇＦｒｅｑｔｌｅｎｃｙ］。 ５、エル、アール、ラビナー（Ｌ、Ｒ，Ｒａｂｉｎｅｒ
＋ 。 ビー、ゴールド（Ｂ、Ｇｏｌｄ １ ； ｒルオリ−了
ンドアプリケイション オブ ディジタル シグナルブ
０七シングＪ （Ｔｈｅｏｒｙ ａｎｄ Ａｐｐｌｉｃ
ａｔｉｏｎ ｏｆＤｌｇｉｔａｌ Ｓｌｇｎａｌ ｐｒ
ｏｃｅｓｓｉｎｇ ） ｉ Ｐｒｅｎｔｘｃｅ Ｈａｌ
ｌＪｎＯ，、１９７５年、ｌ５ＢＮＯ−１８−９１４１
０１−←。
第１図は時間離散フィルタの構造の略図、第２図は時間
離散フィルタの理論的モデルの略図・ 第３図はＦＩＲ−フィルタの可能なインパルス応答の波
形図、 第４図は第２図に示した時間離散フィルタを説明するた
めのいくつかの時＋１ＪＩ ８図、第５図は本発明に係
る回路の一実施例のブロック図、 第６図は第５図に示した回路で使用するための係数発生
器の一実施例のブロック図、 第７図は第６図に示した係数発生器の動作を説明するだ
めのいくつかの時間線図、 第８ｒＸＪはもう一つの形状のインパルス応答の波形図
、 第９図はインパルス応答が第８図に示した形状を有する
場合の第６図の係数発生器の変形例の一部のブロック図
、 第１０図は第６図に示した係数発生器で使用するため・
のディジタルのこぎり波発生器のブリック図、 第Ｊ】図は別の構造の係数発明の詳細な説明するための
いくつかの時間線図である。 １・・・処理回路 ２・・・係数発生器８・・
・「了す四グ」フィルタ ４・・・サンプリング装Ｍ ５・・・クロックパルス発
生器６・・・クロックパルス発生Ｒ’４ １００１・・・フィルタ入力端子 】００２・・・シフトレジスタ １００３・・・スイッ
チ１００４・・・記憶要素 １００ Ｆ＋・・・
乗算回路１００６・・・加算回路 ２００Ｊ・・
・のこぎり波発生器２００１ ＋ １ ）・・・アナロ
グのこぎり波発生器２００１（２）・・・サンプリング
装置２０旧ζ３）・・・了ナロゲーデイジタル変換器２
００１（４）、 ２００１（５）・・・Ｄフリップフロ
ップ２００１（６）・・・インバータ ２（＋０１１７
１・・・ＮＡＮＤゲート２００１ （８１・・・アップ
−ダウンカウンタ２００１（１０・・・減算回路 ２００１１１０）・・・ディジタル低域フィルタ２００
１（１１）・・・加算器 ２０旧Ｃ】２）・・・迎
延回路網１０２ 九２００４・・・シフトレジスタ要素
２００５・・・ゼロ交差検出回路 ２００６、２００７・・・シフトレジスタ要素２００８
、２００９・・・減算回路 ２０］０・・・加算回路２
０１１・・・除算段 、２０１２・・・計算回路Ｃマイクロコンピュータ）２
０】８・・・除算段 ２０１４．２０１５・・
・乗算段。
離散フィルタの理論的モデルの略図・ 第３図はＦＩＲ−フィルタの可能なインパルス応答の波
形図、 第４図は第２図に示した時間離散フィルタを説明するた
めのいくつかの時＋１ＪＩ ８図、第５図は本発明に係
る回路の一実施例のブロック図、 第６図は第５図に示した回路で使用するための係数発生
器の一実施例のブロック図、 第７図は第６図に示した係数発生器の動作を説明するだ
めのいくつかの時間線図、 第８ｒＸＪはもう一つの形状のインパルス応答の波形図
、 第９図はインパルス応答が第８図に示した形状を有する
場合の第６図の係数発生器の変形例の一部のブロック図
、 第１０図は第６図に示した係数発生器で使用するため・
のディジタルのこぎり波発生器のブリック図、 第Ｊ】図は別の構造の係数発明の詳細な説明するための
いくつかの時間線図である。 １・・・処理回路 ２・・・係数発生器８・・
・「了す四グ」フィルタ ４・・・サンプリング装Ｍ ５・・・クロックパルス発
生器６・・・クロックパルス発生Ｒ’４ １００１・・・フィルタ入力端子 】００２・・・シフトレジスタ １００３・・・スイッ
チ１００４・・・記憶要素 １００ Ｆ＋・・・
乗算回路１００６・・・加算回路 ２００Ｊ・・
・のこぎり波発生器２００１ ＋ １ ）・・・アナロ
グのこぎり波発生器２００１（２）・・・サンプリング
装置２０旧ζ３）・・・了ナロゲーデイジタル変換器２
００１（４）、 ２００１（５）・・・Ｄフリップフロ
ップ２００１（６）・・・インバータ ２（＋０１１７
１・・・ＮＡＮＤゲート２００１ （８１・・・アップ
−ダウンカウンタ２００１（１０・・・減算回路 ２００１１１０）・・・ディジタル低域フィルタ２００
１（１１）・・・加算器 ２０旧Ｃ】２）・・・迎
延回路網１０２ 九２００４・・・シフトレジスタ要素
２００５・・・ゼロ交差検出回路 ２００６、２００７・・・シフトレジスタ要素２００８
、２００９・・・減算回路 ２０］０・・・加算回路２
０１１・・・除算段 、２０１２・・・計算回路Ｃマイクロコンピュータ）２
０】８・・・除算段 ２０１４．２０１５・・
・乗算段。
Claims (1)
- 【特許請求の範囲】 １ 入力成分ｘ（ｑｌ 、 ｑ −−−−−２ｔ−Ｌ
ｏ 、 １ 。 ２、−ｍ−の系列により形成される特開離散入力信号の
サンプリング周波数をｆ土からｆｕへ縮少キせるための
デシメイションフィルタ回路において、 ａ）入力信号を受は取るためのフィルタ入力端子と、 ｂ１３１ｆ度ｆｉで第１のクロックパルスｋｉ（ｑｌを
生成するための第１の手段と、 ｃ＋ ｇ度ｆｕで第２のりｏ ツクバ／ｌ／ スａｌ
ｌ（ｎｌ ＊ｎ −−−−−２、−１＋ Ｏ、］ 、２
１−−−を生成するだめの第２の手段と、 ｄｌ Ｎを予じめ定められた整数とした時、Ｎ個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第１と第２の
クロックパルスにより制御され、 ｄｌ）Ｍｌと第２のり四ツクパルスが加えられ、各ｉ
ｎ 番の第２のクロックパルスに応答して偏移成分ｄ。 を生成、し、この偏移成分ｄｎの大きさが※幅偏８族分
斗り勾人久篤が、この第ｎ番の第２のクロックパルスと
直前又は面層の第１のクロックパルスとのｍ）の時間ｎ
＋１隔（Ｔａｄ（ｎ） ｌ ト、２ 個ノｌ１ｆＱ Ｄ
の第１のクロックパルス間の時間間１７Ｊ（Ｔｉ＋との
間の比に比例する（０≦ｄｎ≦１）手段と、 （１２１偏移成分ｄｎに応答してＮ個のフィルタ係数を
生成し、第ｍ番ｆｌ１１−０．１．２゜−−−、Ｎ−１
）のフィルタ係数がａ、、ｆｍｌ −ｋｌ（（ｄｎ 十
ｍ ｌ■。）に等しく、こ＼で関数ｈｌｖ）がＦＩＲ−
フィルタのインパルス応答を表わし、Ｖが１７４１隔−
０Ｏ（Ｖ ＜ 、、内）連続’Ｊ’ 数であって、■ｏ
が予じめ定められた定数である手段と を具える係数発生器と、 ｅ）フィルタ出力端子と係数発生器とに結合され、第ｎ
番の第２のクリックパルスに応答してＮ個の順次の入力
成分Ｘ（ｒ−ｍｌが加えられ、こ−でｒが整数を表し、
またＮ個のフィルタ係数ａｎ（ｍｌが加えられ、前記Ｎ
個の入力成分Ｘ（ｒ−ｍ）の各々に関連するフィルタ係
数ａｎＴｍ）か乗算される乗算回路と、 ｆ） 乗算回路により生成されたＮ個の稍ａｌ（ｍｌ・
ｘ（ｒ−ｍ）を−緒に加え合わせる加算回路とを具える
ことを特徴とするデシメイションフィルタ回路。 λ 偏移成分を生成するための前記手段が速度ｆ４で、
周期１／ｆｕを有する周期信号を特徴づけ、２個の限界
値間で１［線的に変化する信号のサンプルを生成する発
生器を具えることを特徴とする特許請求の範囲第１頂記
載のデシメイションフィルタ回路。 ＆ 偏移成分を生成する前記手段が、２個の順次の信号
サンプルであって、その一方が定められたしきい値の上
に位置し、他方が下に位置するものを選択する選択手段
を更に具えることを特徴とする特許請求の範囲第２項記
載のデシメイションフィルタ回路。 表 前記周期信号がのこぎり波の形状を有し、２個の限
界値が夫々十Ｅと−Ｅとであり、前記しきい値が値ゼロ
であり、２個の選択された信号サンプルの第１のサンプ
ルがｊＦであり、第２の選択された信号サンプルが負で
あり、２個の差成分であって、その第１のものが限界値
Ｅと第１に選択された信号サンプルとの間の差に等しく
、第２のものが限界値Ｅと第２に選択された信号サンプ
ルの絶対値との間の差に等しい２個の差成分を形成する
減ｐ手段を設け、これらの２個の差成分を一つに加え合
わせて和成分を形成する加算手段を設け、第１の差成分
を和成分で除算する手段を設けたことを特徴とする特許
Ｎｎ求の範囲第２項及び第３項記載のデシメイションフ
ィルタ回路。 ａ 第２の差成分を和成分で除算する手段を設けたこと
を特徴とする特許請求の範囲第４項記載のデシメイショ
ンフィルタ回路。 ６ インパルス応答ｈ＋ｖ＋が次の関係、ｈ（ｖ） −
ｏ Ｖ （ｏ及びＶ ＞ ２ ｖｏｈｆｖ） −
Ｖ Ｏ≦Ｖ≦ｖ。 ｈ（ｖ） −２Ｖｏ−Ｎ Ｖｏ（Ｖ≦２ＶＯにより定
硅されることを特徴とする特許請求の範囲第１填記載の
デシメイシ冒ンフィルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8202687A NL8202687A (nl) | 1982-07-05 | 1982-07-05 | Decimerende filterinrichting. |
| NL8202687 | 1982-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5923614A true JPS5923614A (ja) | 1984-02-07 |
| JPH0340972B2 JPH0340972B2 (ja) | 1991-06-20 |
Family
ID=19839971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120419A Granted JPS5923614A (ja) | 1982-07-05 | 1983-07-04 | デシメイシヨンフイルタ回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4584659A (ja) |
| EP (1) | EP0099600B1 (ja) |
| JP (1) | JPS5923614A (ja) |
| KR (1) | KR900009194B1 (ja) |
| AT (1) | ATE20409T1 (ja) |
| AU (1) | AU561070B2 (ja) |
| CA (1) | CA1194140A (ja) |
| DE (1) | DE3364060D1 (ja) |
| ES (1) | ES8404124A1 (ja) |
| NL (1) | NL8202687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146004A (ja) * | 1985-12-18 | 1987-06-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 入力と出力サンプリング周波数間比が非有理数を有するフイルタ装置用フエイズロツクル−プ係数発生器 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE14358T1 (de) * | 1980-11-26 | 1985-08-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal. |
| ATE41840T1 (de) * | 1983-10-06 | 1989-04-15 | Studer Willi Ag | Verfahren und vorrichtung zur umsetzung einer eingangsabtastfolge in eine ausgangsabtastfolge. |
| NL8400073A (nl) * | 1984-01-10 | 1985-08-01 | Philips Nv | Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie. |
| IT1199170B (it) * | 1984-07-27 | 1988-12-30 | Selenia Ind Elettroniche | Elaboratore digitale di segnali radar in grado di effettuare la cancellazione adattiva del clutter mediante stimatore parametrico |
| US4691293A (en) * | 1984-12-28 | 1987-09-01 | Ford Aerospace & Communications Corporation | High frequency, wide range FIR filter |
| CA1233890A (en) * | 1985-05-27 | 1988-03-08 | Peter Gillingham | Decimating filter |
| GB2176356A (en) * | 1985-06-12 | 1986-12-17 | Philips Electronic Associated | Method of, and demodulator for, digitally demodulating an ssb signal |
| US4937577A (en) * | 1986-02-14 | 1990-06-26 | Microchip Technology Inc. | Integrated analog-to-digital converter |
| US4796004A (en) * | 1986-02-14 | 1989-01-03 | General Instrument Corp. | Integrated analog-to-digital converter |
| US4802111A (en) * | 1986-03-10 | 1989-01-31 | Zoran Corporation | Cascadable digital filter processor employing moving coefficients |
| US4819190A (en) * | 1986-06-18 | 1989-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Video line processor |
| US4785411A (en) * | 1986-08-29 | 1988-11-15 | Motorola, Inc. | Cascade filter structure with time overlapped partial addition operations and programmable tap length |
| US4727424A (en) * | 1986-10-16 | 1988-02-23 | Rca Corporation | Sampled data filtering system, including a crossbar switch matrix, as for a ghost cancellation system |
| DE3852735D1 (de) * | 1987-09-01 | 1995-02-23 | Siemens Ag | Digitales Dezimierungsfilter. |
| CA1324674C (en) * | 1988-08-18 | 1993-11-23 | Ronald W. Potter | Method and apparatus for interpolating between data samples |
| US5473555A (en) * | 1988-08-18 | 1995-12-05 | Hewlett-Packard Company | Method and apparatus for enhancing frequency domain analysis |
| DE3888830T2 (de) * | 1988-08-30 | 1994-11-24 | Ibm | Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters. |
| EP0387507B1 (de) * | 1989-02-02 | 1994-04-06 | Siemens Aktiengesellschaft Österreich | Einrichtung zur Umwandlung der Abtastraten von Digitalsignalen |
| JP2583610B2 (ja) * | 1989-07-07 | 1997-02-19 | 三菱電機株式会社 | Ａ／ｄ、ｄ／ａ変換装置 |
| US5023825A (en) * | 1989-07-14 | 1991-06-11 | Tektronix, Inc. | Coefficient reduction in a low ratio sampling rate converter |
| US5054088A (en) * | 1989-09-20 | 1991-10-01 | International Business Machines Corporation | Signature verification data compression for storage on an identification card |
| US4991010A (en) * | 1989-11-13 | 1991-02-05 | Eastman Kodak Company | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate |
| JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
| US5475628A (en) * | 1992-09-30 | 1995-12-12 | Analog Devices, Inc. | Asynchronous digital sample rate converter |
| CA2152497C (en) * | 1993-11-09 | 1999-01-12 | Lawrence Edwin Connell | Method and apparatus for detecting an input signal level |
| US5473533A (en) * | 1993-12-02 | 1995-12-05 | Best Power Technology, Incorporated | Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems |
| US5617088A (en) * | 1994-01-26 | 1997-04-01 | Sony Corporation | Sampling frequency converting device and memory address control device |
| US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
| KR100519274B1 (ko) * | 1997-12-31 | 2006-02-28 | 엘지전자 주식회사 | 디지탈 티브이의 수직 데시메이션 장치 |
| US6970717B2 (en) | 2001-01-12 | 2005-11-29 | Silicon Laboratories Inc. | Digital architecture for radio-frequency apparatus and associated methods |
| US7242912B2 (en) * | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
| US7228109B2 (en) * | 2001-01-12 | 2007-06-05 | Silicon Laboratories Inc. | DC offset reduction in radio-frequency apparatus and associated methods |
| US7092675B2 (en) * | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
| US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
| US6804497B2 (en) * | 2001-01-12 | 2004-10-12 | Silicon Laboratories, Inc. | Partitioned radio-frequency apparatus and associated methods |
| US7035607B2 (en) * | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
| US7024221B2 (en) * | 2001-01-12 | 2006-04-04 | Silicon Laboratories Inc. | Notch filter for DC offset reduction in radio-frequency apparatus and associated methods |
| US7221921B2 (en) * | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
| JP3414336B2 (ja) * | 1999-11-04 | 2003-06-09 | 日本電気株式会社 | Ｆｉｒフィルタ、ランプアップ・ランプダウン回路 |
| US6903617B2 (en) | 2000-05-25 | 2005-06-07 | Silicon Laboratories Inc. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
| US7035611B2 (en) * | 2001-01-12 | 2006-04-25 | Silicon Laboratories Inc. | Apparatus and method for front-end circuitry in radio-frequency apparatus |
| US7158574B2 (en) * | 2001-01-12 | 2007-01-02 | Silicon Laboratories Inc. | Digital interface in radio-frequency apparatus and associated methods |
| US20030232613A1 (en) * | 2001-01-12 | 2003-12-18 | Kerth Donald A. | Quadrature signal generation in radio-frequency apparatus and associated methods |
| US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
| US7138858B2 (en) | 2001-01-12 | 2006-11-21 | Silicon Laboratories, Inc. | Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry |
| US7031683B2 (en) * | 2001-01-12 | 2006-04-18 | Silicon Laboratories Inc. | Apparatus and methods for calibrating signal-processing circuitry |
| US8467483B2 (en) * | 2002-03-15 | 2013-06-18 | Silicon Laboratories Inc. | Radio-frequency apparatus and associated methods |
| US8489661B2 (en) * | 2006-12-14 | 2013-07-16 | Cirrus Logic, Inc. | Signal processing system with a digital sample rate converter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2273419B1 (ja) * | 1973-01-25 | 1976-09-10 | Trt Telecom Radio Electr | |
| NL168669C (nl) * | 1974-09-16 | 1982-04-16 | Philips Nv | Interpolerend digitaal filter met ingangsbuffer. |
| US4020332A (en) * | 1975-09-24 | 1977-04-26 | Bell Telephone Laboratories, Incorporated | Interpolation-decimation circuit for increasing or decreasing digital sampling frequency |
| NL180369C (nl) * | 1977-04-04 | 1987-02-02 | Philips Nv | Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd. |
| US4224585A (en) * | 1978-08-28 | 1980-09-23 | Reticon Corporation | Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices |
| NL7905332A (nl) * | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
| US4374426A (en) * | 1980-11-14 | 1983-02-15 | Burlage Donald W | Digital equalizer for high speed communication channels |
| ATE14358T1 (de) * | 1980-11-26 | 1985-08-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal. |
| US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
-
1982
- 1982-07-05 NL NL8202687A patent/NL8202687A/nl not_active Application Discontinuation
-
1983
- 1983-06-29 AT AT83200966T patent/ATE20409T1/de not_active IP Right Cessation
- 1983-06-29 EP EP83200966A patent/EP0099600B1/en not_active Expired
- 1983-06-29 DE DE8383200966T patent/DE3364060D1/de not_active Expired
- 1983-06-30 CA CA000431572A patent/CA1194140A/en not_active Expired
- 1983-07-01 KR KR1019830003022A patent/KR900009194B1/ko not_active IP Right Cessation
- 1983-07-01 ES ES523770A patent/ES8404124A1/es not_active Expired
- 1983-07-04 JP JP58120419A patent/JPS5923614A/ja active Granted
- 1983-07-04 AU AU16521/83A patent/AU561070B2/en not_active Ceased
- 1983-07-05 US US06/510,810 patent/US4584659A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146004A (ja) * | 1985-12-18 | 1987-06-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 入力と出力サンプリング周波数間比が非有理数を有するフイルタ装置用フエイズロツクル−プ係数発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900009194B1 (ko) | 1990-12-24 |
| AU561070B2 (en) | 1987-04-30 |
| CA1194140A (en) | 1985-09-24 |
| ES523770A0 (es) | 1984-04-01 |
| JPH0340972B2 (ja) | 1991-06-20 |
| ATE20409T1 (de) | 1986-06-15 |
| AU1652183A (en) | 1984-01-12 |
| DE3364060D1 (en) | 1986-07-17 |
| US4584659A (en) | 1986-04-22 |
| EP0099600A1 (en) | 1984-02-01 |
| ES8404124A1 (es) | 1984-04-01 |
| NL8202687A (nl) | 1984-02-01 |
| KR840005622A (ko) | 1984-11-14 |
| EP0099600B1 (en) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5923614A (ja) | デシメイシヨンフイルタ回路 | |
| KR930001296B1 (ko) | 보간용 시간이산 필터장치 | |
| EP0084945B1 (en) | Direct digital to digital sampling rate conversion method and apparatus | |
| US6295011B1 (en) | Method of coding a number for storing in a memory | |
| US4482974A (en) | Apparatus and method of phase-to-amplitude conversion in a sine function generator | |
| GB1506009A (en) | Nonrecursive interpolating digital filter | |
| JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
| JPS60230705A (ja) | 時変信号を発生するためのデジタル回路および方法 | |
| JPH07112144B2 (ja) | デジタル・フィルタ | |
| RU2149503C1 (ru) | Цифровой синтезатор частот | |
| JPH0563576A (ja) | シグマ−デルタ式のアナログ−デジタル変換器に関する複数チヤンネルのデシメーシヨン・フイルタ | |
| RU2239281C2 (ru) | Цифровой синтезатор гармонических колебаний | |
| JPS6337969B2 (ja) | ||
| RU2097828C1 (ru) | Программируемый цифровой фильтр | |
| US20230198506A1 (en) | Arbitrary sample rate conversion using modulus accumulator | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JP2840156B2 (ja) | 選択的にｃｏｒｄｉｃ、除算、または、平方根計算を実行するデジタル信号プロセッサ | |
| JPS5966214A (ja) | デイジタルフイルタ装置 | |
| JP4520586B2 (ja) | 周波数シンセサイザおよびガウス雑音発生装置 | |
| JPS63245058A (ja) | 信号音発生装置 | |
| JP3848764B2 (ja) | デジタル乗算ユニットおよびデジタル乗算方法 | |
| RU2170490C1 (ru) | Генератор импульсов с цифровой перестройкой периода | |
| SU1596445A1 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| EP0213854A2 (en) | Fixed-Coefficient serial multiplication and digital circuits therefor |